DE2152298A1 - Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen - Google Patents

Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen

Info

Publication number
DE2152298A1
DE2152298A1 DE19712152298 DE2152298A DE2152298A1 DE 2152298 A1 DE2152298 A1 DE 2152298A1 DE 19712152298 DE19712152298 DE 19712152298 DE 2152298 A DE2152298 A DE 2152298A DE 2152298 A1 DE2152298 A1 DE 2152298A1
Authority
DE
Germany
Prior art keywords
emitter
zone
collector
areas
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712152298
Other languages
English (en)
Inventor
Brown William Allan
Krolikowski Walter Frank
Maude Roger Frederic
Renter James Leon
Sandhu Jagter Singh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cogar Corp
Original Assignee
Cogar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cogar Corp filed Critical Cogar Corp
Publication of DE2152298A1 publication Critical patent/DE2152298A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/116—Oxidation, differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

26.430
CUGAR CORPORATION . Wappingers Falls (ϊί.Υ. , USA)
Verfahren zur Herstellung von Feldeffekt- und "bipolaren ir ans is tor einrichtungen
Die ürfindung betrifft allgemein ein Verfahren zur Herstellung von Halbleitereinrichtungen, insbesondere ein Verfahren zur Herstellung von Feldeffekt- oder bipolaren Tranaistoranordnungen derart, daß ein Über- und Unterätzen von Löchern in der Üxid-Oberfläehenschicht vermieden wird.
Für die Herstellung von bipolaren und/oder Feldeffekt-Transistoreinrichtungen sind verschiedene Verfahren bekannt. In der am 29. August 1969 eingereichten und auf die Anmelderin übertragenen USA-Patentanmeldung der Erfinder Vir. A. Dhaka u.a. unter dem Titel "Technique for Fabrication of Semiconductor Device" wird bei der Herstellung von Feldeffekttransistoren mit einem Isoliermaterialgatt dieses vor der Emitter- und der Kollektorzone gebildet.
Ferner ist in der am 19· Mai 1969 eingereichten und auf die Anmelderin übertragenen USA-Patentanmeldung von James L. Reuter u.a. unter dem Titel "Semiconductor Device and Fabrication Method Therefor" angegeben, wie bei der Herstellung einer Feldeffekttransistor-Einrichtung daa aus Isoliermaterial bestehende Gatt nach der Emitter- und der Kollektorzone gebildet werden kann.
209819/0939
Gemäß der zuletzt angeführten Patentanmeldung wird über dem Gattbereich zunächst eine Oxidschicht gebildet, die dann vollständig entfernt wird. Dann wird auf der Siliciumoberfläche eine dünne Oxidschicht erzeugt oder abgelagert und danach auf der dünnen Isolierschicht eine Gattelektrode gebildet. Die Bildung der Gattelektrode erfolgt nach dem Ausätzen von Löchern für die Bildung von Kontakten für die Emitter- und die Kollektorzone. Die Kontaktlöcher für die Emitter- und die Kollektorzone wurden somit nach dem Ausätzen des Gattfensters und der Bildung der Gatt-Oxidschicht ausgeätzt.
Einige der bekannten Verfahren zur Herstellung von FEI-Einrichtungen haben den Nachteil, daß die Störstellenkonzentration und/oder die Dicke der Glas- und Oxidschicht (glass oxide layer) bzw. einer anderen Oberflächenisolierschicht auf der Oberfläche des Halbleitersubstrats gewöhnlich zu ungleichmäßig sind. Infolgedessen war es nicht möglich, eine Anzahl von vorherbestimmten Flächenbereichen in der Oxidschicht auszuätzen, ohne daß ein Überätzen (und damit undercutting) , d.'h. ein Ätzen von Stellen, die ungeätzt bleiben sollen, oder ein Unterätzen, d.h., ein Stehenbleiben von Stellen, die geätzt werden sollen, vorkam.
Bei der Herstellung derartiger Einrichtungen stellt die Gefahr des Überätzens (undercutting) bei der Bildung von Öffnungen in der Oxidschicht ein sehr schwieriges Problem dar, weil dabei Material auch außerhalb des wegzuätzenden Bereichs weggeätzt wird. Es wird daher von der Oberfläche des Siliciums oder sonstigen Halbleitermaterials mehr Material weggeätzt, als gewünscht ist. Dadurch wird die Gesamtausbeute bei dem Herstellungsvorgang beeinträchtigt, weil sich das in dem Kontaktloch abgelagerte Metall über den vorherbestimmten Kontaktbereich
209819/Ö939
auf der Halbleiteroberfläche hinaus erstrecken und u.U. mit einer anderen Diffusatzone in Kontakt gelangen und dadurch die Einrichtung kurzschließen kann. In diesem Fall wird der zugeordnete Stromkreis unbrauchbar. Ein Unterätzen tritt auf, wenn das Ätzmittel die Oxidschicht nicht vollständig durchätzt, sondern auf der Halbleiteroberfläche eine Restschicht aus Glas oder Oxid bleibt, die einen guten elektrischen Kontakt mit der Halbleiteroberfläche verhindert. Bei der Herstellung von Halbleitereinrichtungen muß die Gefahr eines Überätzens oder eines Unterätzens berücksichtigt werden, und man muß zu diesem Zweck die Dauer der Ätzbehandlung und die Ätzbedingungen genau festlegen. Dabei muß jedoch ein gewisses Überätzen in bestimmten Bereichen in Kauf genommen werden, damit ein Unterätzen in anderen Bereichen vermieden wird. Ein derartiger Kompromiß kann nur sehr schwer erzielt werden, besonders wenn berücksichtigt werden muß, daß (a) die Dicke der Oxidschicht auf der Substratoberfläche variiert und (b) die Störstoffkonzentration in dem Oxid an verschiedenen Stellen der Substratoberfläche verschieden ist, so daß unerwünschte Ätzbedingungen auftreten. Bei der Herstellung von MOS (Metalloxid-Halbleiter) - oder Feldeffekt-Einrichtungen ist ein genaues Ausrichten sehr schwierig.
Die Arbeitsgeschwindigkeit der FET-Einrichtung steht mit dem Abstand zwischen der Emitter- und der Kollektorzone bzw. der Kanalbreite, d.h. mit der Größe und der geometrischen Form der Gattzone direkt in Beziehung. Ein Fehler bei der Ausrichtung der Emitter- und der Kollektorzone gegenüber der Gattzone führt zur Bildung von unbrauchbaren Einrichtungen oder Schaltungen oder zu ungleichmäßigen Leistungen infolge einer höheren oder niedrigeren Arbeitsgeschwindigkeit der Feldeffekt-Transistoreinrichtung.
20981S/Ö939
Auch "bei der Herstellung von bipolaren Einrichtungen, z.B. von npn-Transistoren, muß "bei der Ausbildung von Kontaktlöchern für die Emitter-, Basis- und die Kollektorzone ein Überätzen und Unterätzen vermieden werden, damit eine möglichst hohe Produktausbeute erzielt wird. Besonders bei der üblichen Herstellung einer npn-Transistoreinrichtung mit einer phosphordotierten Emitterzone mit Hilfe einer phosphordotierten Oxidschicht muß ein Überätzen des Emitterkontaktloches in der stark dotierten und leicht ätzbaren, phosphordotierten Oxidschicht über der Emitterzone und ein Unterätzen des Basiskontaktloches in der über der Basiszone der Transistoreinrichtung angeordneten, schwerer ätzbaren Oxidschicht verhindert werden.
Es ist daher ein Verfahren erwünscht, das eine gleichmäßige Bildung von Kontaktlöchern in einer bipolaren Einrichtung bzw. von Gatt- und Kontaktöffnungen in einer ίΈΤ-Einrichtung ermöglicht, so daß das Ätzen der Kontaktlöcher nach der Bildung des G-attoxids auf ein Minimum reduziert wird.
Die Aufgabe der Erfindung besteht daher in der Schaffung eines verbesserten Verfahrens zum Herstellen von bipolaren und/oder Feldeffekt-Transistoreinrichtungen.
Eine weitere Aufgabe der Erfindung besteht in der Schaffung eines verbesserten Verfahrens zur Herstellung einer Feldeffekt-Transistoreinrichtung mit einem Gatt aus Isoliermaterial.
Eine Aufgabe der Erfindung besteht ferner in der Schaffung eines verbesserten Verfahrens zur Herstellung von bipolaren und/oder Feldeffekt-Transistoreinrichtungen mit verschieden dicken und verschieden dotierten
209819/0939
_ 5 —
Oxidschichtbereichen auf der Oberfläche des Halbleitersubstrats.
Ferner besteht eine Aufgabe der Erfindung in der Schaffung eines Verfahrens zum gleichzeitigen Ausbilden von Kontaktlöchern in bipolaren Einrichtungen.
Eine weitere Aufgabe der Erfindung besteht in der Schaffung eines Verfahrens zum gleichzeitigen Ausbilden von Emitter- und Kollektor-Kontaktlöchern (wobei danach nur noch ein minimales Ätzen erforderlich ist) und des G-attoxidfensters einer FET-Einrichtung.
Die Erfindung betrifft somit ein Verfahren zur Herstellung von Feldeffekt-Transistoreinrichtungen (FET-Einrichtungen) und bipolaren Transistoreinrichtungen. Bei der Herstellung einer FET-Einrichtung werden nach dem zur Bildung der Emitter- und der Kollektorzone führenden Diffusionsvorgang das G-attfenster und die Emitter- und Kollektor-Kontaktlöcher gebildet. Dieses gemeinsame Ausätzen des Oxids bei der Herstellung von FET- und bipolaren Einrichtungen erfolgt nach der vorhergehenden Bildung einer Oxidschicht mit Bereichen von optimaler, unterschiedlicher Dicke auf der Oberfläche des Halbleitersubstrats. Bei der Herstellung einer bipolaren Einrichtung werden die Emitter-, Basis- und Kollektor-Kontaktlöcher gleichzeitig ausgebildet, ohne daß an einem der Löcher ein Über- oder Unterätzen stattfindet.
Ein Ausführungsbeispiel der Erfindung betrifft ein Verfahren zum Herstellen einer FET-Einrichtung. Das G-attfenster und die Emitter- und Kollektor-Kontakt öffnungen werden gleichzeitig in einem einzigen Ätzvorgang ausgebildet. Danach wird die dünne Gattoxidschicht gebildet und wird die in den Emitter- und Kollektor-Kontakt-
209819/0939
löchern vorhandene, dünne Oxidschicht, die während der Bildung der dünnen G-attoxidschicht gebildet wurde, vor der Bildung von Kontakten für die Emitter- und die Kollektorzone der FET-Einrichtung weggeätzt.
Ein anderes Ausführungsbeispiel der Erfindung betrifft ein Verfahren zum Herstellen einer bipolaren Einrichtung. In einem Halbleitersubstrat werden Halbleiterzonen ausgebildet, die zu entgegengesetzten Leitfähigkeitstypen gehören. Auf einer Oberfläche des Halbleitersubstrats wird eine Oxidschicht gebildet oder aufgetragen. In über den Halbleiterzonen, die zu entgegengesetzten Leitfähigkeitstypen gehören, angeordneten Bereichen der Oxidschicht werden gleichzeitig Öffnungen · ausgeätzt. Bei der Herstellung eines npn-Transistors werden Kontaktlöcher für die Emitter-, Basis- und Kollektorzone der Einrichtung gleichzeitig bis zu der Oberfläche des Halbleitersubstrats ausgeätzt.
Die vorstehend angegebenen und weitere Aufgaben, Merkmale und Vorteile der Erfindung gehen aus der nachstehenden ausführlichen Beschreibung von bevorzugten Ausführungsbeispielen der Erfindung anhand der Zeichnungen hervor. In diesen zeigt
Fig. 1 in einem Fließschema im Querschnitt die Schritte eines- erfindungsgemäßen Verfahrens zur Herstellung einer Feldeffekt-Transistoreinrichtung und
Fig. 2 in einem Fließschema im Querschnitt die letzten Schritte eines erfindungsgemäßen Verfahrens zur Herstellung einer npn-Transistoreinrichtung.
In Fig. 1 ist für den Schritt 1 des erfindungsgemäßen Verfahrens zum Herstellen einer FET-Einrichtung
209819/0939
ein p+-Substrat 10 dargestellt, das einen spezifischen elektrischen Widerstand von beispielsweise 0,05-0,2 Ohm.cm und eine Dicke von etwa 580 um hat. Die Erfindung wird anhand einer Halbleitereinrichtung beschrieben, bei deren Herstellung als Ausgangssubstrat ein p+-Substrat verwendet wird, in dem danach Halbleiterzonen von entgegengesetzten Leitfähigkeitstypen gebildet werden, natürlich können alle Halbleiterzonen, für die ein Leitfähigkeitstyp angegeben wird, auch zu dem entgegengesetzten Leitfähigkeitstyp gehören. Dies gilt auch für das Substrat. Ferner können einige der durch Diffusion gebildeten Halbleiterzonen auch nach der Epitaxie-Technik gebildet werden. Das Substrat 10 besteht aus einer Scheibe aus vorzugsweise monokristallinem Silicium. Diese kann nach einem üblichen Verfahren hergestellt werden, z.B. durch Ziehen eines Siliciumhalbleiterstranges aus einer Schmelze, welche die gewünschte p-Störstoffkonzentration besitzt, worauf der einen langgestreckten Stab bildende Strang an seinem Ende in mehrere Scheiben zerschnitten wird. Diese werden zugeschnitten, geläppt und chemisch poliert. Die Scheiben können jede gewünschte Kristallstruktur haben, weichen aber vorzugsweise in jeder Richtung mindestens etwas von der (100)-Achse ab. Das p+-Substrat 10 hat einen sehr niedrigen elektrischen V/iderstand und stellt daher einen guten Leiter für den Strom dar, der bei Schaltvorge.ngen in den ΊΓΕΙ-Einrichtungen in das p-Substrat eintritt. Aus diesem Grund kann ein nicht gezeigter Außenkontakt, der mit dem p+-Substrat verbunden ist, infolge dessen hoher Leitfähigkeit schnell Strom von dem Substrat abziehen.
Ir dem Schritt 2 des Verfahrens wird auf dem Substrat 10 eine sehr dünne p-Epitaxialschicht 12 abgeschieden oder erzeugt, die vorzugsweise einen spezifischen elektrischen widerstand von etwa 2 Ohm.cm und eine Dicke
209819/0Ö39
von etwa 4 um hat und später als p-Substrat für die Bildung der n-Kanal-FET-Einrichtungen dient. Die Verwendung einer Epitaxialschicht hat den Vorteil, daß sie eine gute Beeinflussung des spezifischen elektrischen Widerstandes, der Substratschicht ermöglicht, welche die Emitter- und die Kollektor-Diffusatzone der FET-Einrichtungen enthalten soll. Einige Ealbleiterhersteller bilden die n-Emitter- und die n-Kollektorzone in dem Ausgangssubstrat aus, das aus einem p-Material mit einem hohen spezifischen elektrischen Widerstand besteht. Es ist aber schwierig, beim Ziehen aus einer Schmelze alle Ausgangssubstrate mit dem gewünschten spezifischen elektrischen Widerstand zu erhalten.
Me Verwendung der dünnen Epitaxialschicht 12 hat ferner den Vorteil, daß der bei Schaltvorgängen in der FET-Einrichtung in die p-Epitaxialschicht 12 eintretende Strom schnell in das eine hohe Leitfähigkeit besitzende p+-Substrat 10 eintreten kann, weil die Epitaxialschicht 12 sehr dünn ist.
Wenn man eine Schutzeinrichtung vorsieht, die aus einer n+-Diffusatzone besteht und Anschlußteilen zugeordnet ist, wie dies in der am 27. Oktober 1970 eingereichten und auf die. Anmelderin übertragenen USA-Patentanmeldung S.N. 84 277 unter dem Titel "I1ET Memory Chip Including FET Devices Therefor and Fabrication Method" und der entsprechenden deutschen Patentanmeldung (diess. Aktenzeichen 26 432) dargestellt und beschrieben ist, können ferner an die Anschlußteile angelegte, starke Spannungsimpulse die mit diesen Anschlußteilen elektrisch verbundenen dünnen Gattoxidzonen nicht durchschlagen, weil die dünne Epitaxialschicht einen Durchschlag durch einen Zonenübergang unter den aus einem aus n+-Diffusatzonen bestehenden Schutzeinrichtungen ermöglicht, ehe eine hohe
209819/0939
Spannung an eine der G-attzonen angelegt werden kann. Man kann daher Durchschlagströme von den aus Diffusatzonen bestehenden Schutzvorrichtungen, die den AnscüLußteilen zugeordnet sind, schnell durch die dünne Epitaxialschicht 12 in das p+-Substrat 10 einleiten.
In dem Schritt 3 wird auf der Oberfläche der Epitaxialschicht 12 vorzugsweise thermisch eine isolierende Oxidschicht 14 gebildet. Man kann die Schicht 14 auch auf andere Weise bilden, z.B. durch Pyrolyse, Aufdampfen oder rlF-Zerstäubung. Die Siliciunidioxidschicht H wird zunächst in einer Dicke von etwa 6000 A gebildet. Man kann anstelle von Siliciumdioxid auch andere Isoliermaterialien verwenden, z.B. Siliciumnitrid, Aluminiumnitrid, Aluminiumoxid usw.
Nach der Bildung der Oxidschicht 14 wird das Substrat in einen Ofen eingebracht und in diesem bei hoher Temperatur einer Eeoxidation unter trockenem Sauerstoff und einem Glühen unter trockenem Stickstoff unterworfen. Diese Vorgänge werden bei einer Temperatur von 1000 0 und während einer Dauer von je etwa 30 min durchgeführt.
In dem Schritt 4 werden mit Hilfe von photolithographischen Maskier- und Ätzverfahren in der Oxidschicht 14 Öffnungen 16 und 18 ausgebildet. Gegebenenfalls kann man auch Zerstäubungsätzverfahren zur Herstellung der Öffnungen 16 und 18 anwenden, indem man unter Verwendung einer Maske eine Rückzerstäubung vornimmt.
In dem Schritt 5 wird zur Bildung einer n+- Emitterzone 22 und einer n+-Kollektorzone 24 auf die Oxidschicht 14 eine Phosphosilikatglas (PSG) -Schicht 20 aufgebracht, mit deren Hilfe durch die Diffusion durch die Öffnungen 16 und 18 in der als Maske dienenden Oxidschicht 14·
209819/0939
- ίο -
hindurch die n+-Emitterzone 22 und die n+-Kollektorzone 24 gebildet werden. In dieser Phase des Verfahrens zur Herstellung der FET-Einrichtung beträgt der Blattwiderstand (sheet resistance) der Emitter- und der Kollektorzone etwa 10-12 Ohm/Quadrat und die Eindringtiefe X-j der n+-Diffusatzonen in die p-Epitaxial-Substratschicht etwa 0,75 um (vor der Nachbehandlung; nach der Nachbehandlung 1-1,1 um). In den Eereichen, die in den öffnungen in der oxidschicht 14 mit dem Silicium im Kontakt stehen, hat die Phosphosilikat-G-lasschicht 20 eine Dicke von etwa 1500 i.
In dem Schritt 6 ist auf der ganzen Fläche des Substrats eine im wesentlichen gleichmäßige Oxid-Oberflächenschicht 26 vorhanden, mit Ausnahme der vertieften Bereiche, die über der Emitter-Diffusatzone 22 und der Kollektor-Diffusatzone 24 in der Oxidschicht vorhanden sind. Diese vertieften Bereiche der Oxidschicht werden durch eine Eeoxidation nach dem in dem Schritt 5 bei etwa 900° G vorgenommenen Auftragen des PSG- gebildet. Die bei 900° C durchgeführte Reoxidation umfaßt eine Behandlung während eines Zeitraums von 10 min in einer trockenen Sauerstoffatmosphäre, danach eine Behandlung in einer Dampf-Oxidationsatmosphäre während eines Zeitraums von 120 min und schließlich eine Behandlung von 5 min in einer trockenen Säuerstoffatmosphäre. Durch die Eeoxidation wird ein Teil der n+-Diffusatschicht in Siliciumdioxid verwandelt. Dies ist im Schritt 6 dargestellt. Infolgedessen sind die vertieften Bereiche der Oxidschicht über der Emitter-Diffusatzone 22 und der Kollektor-Diffusatzone 24 oft dicker als die unvertieften Bereiche der Oxidschicht. Infolge dieser Eeoxidation ist die Gesamtdicke der aus Oxid und Phosphosilikatglas bestehenden Schicht über der Emitter- und der Kollektorzone mindestens, so groß und vorzugsweise größer als die Dicke der Oxidschicht über
209819/0939
den übrigen Zonen (vom Typ p) des Hal"bleitersubstrats. In manchen Fällen kann es zweckmäßig sein, die Bildung des Oxids so lange fortzusetzen, daß in der Oxidschicht kein vertiefter Bereich, sondern ein erhöhter Bereich gebildet wird. Während der Reoxidation dringen die n+- Diffusatzonen bis zu einer Tiefe (X^) von etwa 1 pm ein. Dieser Diffusionsvorgang ist in der am 27. Oktober 1970 eingereichten und auf die Anmelderin übertragenen USA-Patentanmeldung ö.li. 84 276 des Erfinders William A. Brown unter dem Titel "Semiconductor Diffusion Process" und in der entsprechenden deutschen Patentanmeldung (diess. Aktenzeichen 26 431) beschrieben. Über der Emitter- und der Kollektorzone hat die Oxidschicht eine Dicke von etwa 8000 %, das ist um etwa 500 ä mehr als ihre Dicke von etwa 7500 2. über der übrigen Oberfläche des Halbleitersubstrats. Die Reoxidation kann auch bei anderen Temperaturen und mit einer anderen Dauer durchgeführt werden, sofern nur die Oxidschicht über der Emitter- und der Kollektor-Diffusatzone eine optimale Dicke erhält, so daß das G-attfenster und die Kontaktlöcher für die Emitter- und die Kollektorzone im Schritt 7 gleichzeitig ausgeätzt werden können. Durch die Bildung der vertieften Bereiche der Oxidschicht mit einer größeren Dicke, wie dies im Schritt 6 dargestellt ist, wird die Tatsache kompensiert, daß die Oxidschicht über der Emitter- und der Kollektorzone Phosphoratome enthält, die den Ätzvorgang in diesen Bereichen der Oxidschicht beschleunigen.
Im Schritt 7 werden durch photolithographisches Maskieren und Ätzen ein G-attfenster 28 und Kontaktlöcher 30 und 32 für die Emitter- bzw. die Kollektorzone 32 ausgeätzt. Als Ätzmittel wird eine 7:1 gepufferte HF-Säurelösung verwendet. Dabei ist das G-attfenster 28 in etwa 5 Minuten und sind die Kontaktlöcher 30 und 32 für die Emitteraone 22 und die Kollektorzone 24 in etwa 15 Sekunden offen.
209819/0939
Der nach dem Ätzen erhaltene Aufbau ist im Schritt 7 gezeigt. Der klareren Darstellung halter ist in dem Schritt 7 und- den darauffolgenden Stufen des Verfahrens der vertiefte Oxidschichtbereich, der im Schritt 6 in den n+-Diffusatzonen gebildet wird, nicht gezeigt.
Im Schritt 8 wird auf der freiliegenden Siliciumoberfläche eine Oxidschicht durch thermische Behandlung erzeugt oder gebildet (grown, deposited or formed). Diese Oxidschicht hat eine Dicke von etwa 500 i und kann gegebenenfalls eine dünne Schicht aus Phosphosilikat Glas oder eine andere Passivierungsschicht enthalten, die zur Erhöhung der Stabilität auf der Oxidschicht aufgetragen worden ist. Wenn über der dünnen, thermisch erzeugten Gattoxidzone eine dünne Schicht aus Phosphosili-katglas erwünscht ist, wird ein geeignetes Auftrageverfahren durchgeführt, in dem in an sich bekannter Weise zur Bildung eines Phosphosilikatglases eine Phosphorquelle verwendet wird. Diese kann aus Phosphor (PpOj-) in Pulverform oder aus einer BOOl^-Quelle bestehen. Die in dem Gattfenster gebildete, dünne Oxidschicht dient als isolierte Gattzone.
Im Sehritt 9 werden durch die dünne Oxidschicht über der Emitterzone. 22 und der Kollektorzone 24 hindurch Löcher gebildet, welche die Herstellung eines metallischen, elektrischen Kontakts mit diesen Zonen gestatten. Jetzt können in einer Metallauftrage- und Ätzbehandlung die Gattelektrode und die Metallkontakte für die Emitterzone 22 und die Kollektorzone 24 gebildet werden.
Im Schritt 10 werden die Gattelektrode 36, die Emitterelektrode 38 und die Kollektorelektrode 40 gebildet, indem beispielsweise Aluminium auf die Oxidschicht 26 aufgetragen und dann zur Bildung des gewünschten Metallmusters
209819/0939
weggeätzt wird. Auf diese-Weise wird ein ohmscher Kontakt mit der Emitterzone 22 und der Kollektorzone 24 hergestellt und die Gattelektrode 36 über der dünnen, 500 A dicken Oxidschicht gebildet, die über der Kanal- oder Gattzone zwischen der Emitter- und der Kollektorzone der im Schritt 9 dargestellten n-Kanal-FET-Einrichtung angeordnet ist. In diesem Zeitpunkt beträgt die Eindringtiefe Xi der n+-Diffusatzonen etwa 1,5 pm, der spezifische elektrische Blattwiderstand (sheet resistivity) der Emitter- und der Kollek^orzone etwa 6 Ohm/Quadrat und der Mindestabstand zwischen der Emitter- und der Kollektorzone (L effektiv) etwa 5 um. Die Gattelektrode 36 hat einen metallischen Oberflächenteil, der die dünne Oxidschicht 34 überlappt. Dies ist wichtig, damit ein sonst möglicher Kontakt zwischen der dünnen Oxidschicht 34 und einer später, im Schritt 12, aufgetragenen Schutzschicht G aus Glas oder Quarz auf der mit dem Metallmuster versehenen Substratoberfläche verhindert wird. Die Schutzschicht aus Quarz wird vorzugsweise durch EP-Zerstäubung aufgetragen. Der elektrische Kontakt mit den metallisierten Bereichen der FET-Einrichtungen in der Epitaxialschicht 12 wird durch die Bildung von Anschlußlöchern und die Bildung von Anschlußkontakten in diesen löchern gemäß der USA-Patentschrift 3 408 207 (Agusta u.a.) hergestellt. Ein Kontakt zwischen der Schutzschicht aus Glas und der dünnen Oxidschicht wird bei den gegebenenfalls zu erwartenden Ausrichtfehlern durch die überlappende Gattelektrode verhindert, so daß die Schutzschicht aus Quarz, die gewöhnlich eine gewisse elektrische ladung hat, die ladungsempfindliche dünne Oxidschicht des Gatts nicht beeinträchtigt.
Zur Bildung des leitenden Metallstreifenmusters wird das Aluminiummetall auf der Oberfläche der Oxidschicht 26 vorzugsweise in einer Dicke von etwa 15 000 a
209819/0939
_ 14 -
aufgetragen. Zum Auftragen des Metalls verwendet man einen HF-gekoppelten Metallverdampfer, damit nur das Ausgangsmaterial und der aus einem Material hoher Reinheit, z.B. Bornitrid, bestehende Behälter erhitzt werden. Dieser wird durch Wirbelströme von einem außen angeordneten HF-Generator HF-erhitzt. Die mit HF-Kopplung durchgeführte Verdampfung hat den wichtigen Vorteil, daß auf diese «'eise eine Verunreinigung des abgelagerten Metalls verhindert wird, weil zum Unterschied von den üblichen, widerstandsgeheizten Verdampfungseinrichtungen eine Entgasung oder Diffusion von Verunreinigungen aus anderen erhitzten Zonen vermieden wird. Da bei der Verdampfung keine Verunreinigungen eingeführt werden, werden zusammen mit dem Aluminium keine anderen Elemente abgelagert, welche die elektrische Ladung des abgelagerten Metalls vermehren würden. Es ist wichtig, daß die zur Bildung der für die Kontakte und Verbindungen der FET-Einrichtung aufgetragene Metallschicht eine möglichst kleine elektrische Ladung hat, damit diese Ladung auf der dünnen Gattoxidschicht nicht zur Erzeugung einer unerwünschten, beträchtlichen Spannung führt. Mit Hilfe eines HF-gekoppelten Metallverdampfers kann man daher Aluminium oder ein anderes Metall in einer großen Menge auftragen, wobei das aufgetragene Metall eine sehr kleine elektrische Ladung von etwa 0,7 V besitzt, die in der Näche des niedrigen theoretischen Grenzwerts der Ladung von Aluminium hoher Reinheit liegt.
Die durch HF-Zerstäubung aufgetragene Schutzschicht aus Quarz hat eine Dicke von etwa 2 |im. Ähnlich wie bei dem vorstehend .beschriebenen Auftragen von Aluminium verwendet man als Prallelektrode Quarz von sehr hoher Reinheit und ein HF-System, das die größtmögliche Reinheit gewährleistet, damit das Auftragen von unerwünschten Verunreinigungen mit dem zerstäubten Quarz auf der Substratoberfläche verhindert wird. Verunreinigungen in dem auf-
209819/0939
getragenen Quarz können die Stabilität der Einrichtung beeinträchtigen und auch zu einer unerwünschten Zunahme der elektrischen Ladung der aufgetragenen Quarzschicht führen. Das könnte zu sofortigen unerwünschten elektrischen Wirkungen führen, welche die Stabilität der Einrichtung und des Stromkreises stark beeinträchtigen könnten.
Vorstehend wurde die Herstellung einer FET-Einrichtung mit einem isolierten n-G-attkanal beschrieben. Der Fachmann erkennt jedoch ohne weiteres, daß mit Hilfe des erfindungsgemäßen Verfahrens auch andere Arten von unipolaren Einrichtungen hergestellt werden können. Beispielsweise können p-Kanal-FET-Einrichtungen und Einrichtungen mit nicht isoliert em G-att gemäß dem erfindungsgemäßen Verfahren hergestellt werden.
Die in dem Schritt 12 dargestellte n-Kanal-FET-Einrichtung wird leitfähig, wenn man an die Gattelektrode ein Potential von beispielsweise +2 V, an die Emitterelektrode 36 ein Null- oder Erdpotential, an die Kollektorelektrode 40 ein Potential von +5 V und an das Substrat (p) 12 eine Substratvorspannung von -6 V anlegt.
Nach der Bildung der dicken Oxidschicht 14 wird das Substrat in einen Ofen eingesetzt und bei hoher Temperatur einer Reoxidation in trockenem Sauerstoff und einem Glühen in trockenem Stickstoff unterworfen. Jeder dieser Vorgänge wird bei einer Temperatur von 1000° C während eines Zeitraums von etwa 30 min durchgeführt.
In Pig. 2 stellen die Schritte 1 bis 6 einige der letzten Arbeitsvorgänge bei der Herstellung einer bipolaren Einrichtung, z.B. eines npn-Transistors dar. Bei der Herstellung dieser Einrichtung werden die Kontakt-
209819/0939
löcher für die Emitter-, die Basis- und die Kollektorzone der Einrichtung gleichzeitig ausgebildet, ohne daß an einem Kontaktloch ein Unter- oder überätzen stattfindet. Man versucht zwar gewöhnlich, die Kontaktlöcher für die Emitter-, Basis- und Kollektorzone gleichzeitig in einem einzigen Ätzvorgang auszubilden, doch konnte dieses Ziel in den bekannten Verfahren zur Herstellung einer bipolaren Einrichtung in der Praxis nicht erreicht werden, weil die Oxidbereiche, die zur Herstellung der drei ohmschen Kontakte für die bekannte Transistoreinrichtung weggeätzt werden müssen, nicht mit einer optimalen Oxid-Glas-Schicht versehen sind, die ein wirklich gleichzeitiges Ausätzen aller drei Kontaktlöeher gestatten würde. In bipolaren Einrichtungen werden ebenso wie in FET-Einrichtungen dotierte Oxidzonen, ζ ..B. phosphordotierte Oxidzonen über n-Diffusatzonen, viel schneller weggeätzt als undotierte oder im wesentlichen undo— tierte Oxidzonen. Infolgedessen kann nach einem zur Bildung der Emitterzone führenden DiffusionsVorgang, der mit Hilfe einer Phosphorquelle durchgeführt wird und zur Bildung einer phosphordotierten Oxidschicht über der Emitterzone führt, das Ausätzen eines Kontaktloches durch die stark phosphordotierte Oxidzone für den Kontakt mit der Emitter-Diffusatzone viel schneller erfolgen als das Ausätzen von anderen Oxidzonen der Transistoreinrichtung für die Kontakte für die Basiszone oder andere p-Zonen. Nachstehend werden anhand der Pig. 2 die Schritte beschrieben, die eine optimale Bildung einer isolierenden Oxidschicht auf einer Transistoreinrichtung und damit ein wirklich gleichzeitiges Ausätzen der Kontaktlöeher für die Emitter-, die Basis- und die Kollektorzone ermöglichen.
In dem Schritt 1 ist eine Halbleiteranordnung nach der in Epitaxie-Technik erfolgten Bildung einer n-Schicht 100 auf einem p-Substrat 112 gezeigt. Die
209819/0939
n-Epitaxialzone 100 ist von einer isolierenden Diffusatzone 114 umgeben. Die n+-Zone 116 dient als die Unterkollektorzone der herzustellenden Transistoreinrichtung. Die Basiszone 118 ist eine p-Diffusatzone, die in der n-Epitaxialschicht 100 angeordnet ist. Gemäß dem Schritt ist auf dem größten Teil der Oberfläche des Halbleitersubstrats eine durch Wärmebehandlung gebildete Oxid-Oberflächenschicht von etwa 5000 A vorhanden, über der p-Basis-Diffusatzone 118 ist jedoch eine dünnere Oxidschicht 120 von etwa 35QO α dargestellt. Es sollen nur die entscheidenden Maßnahmen des erfindungsgemäßen Verfahrens erläutert werden. Daher sind die vorhergehenden Schritte desT"Verfahrens zur Herstellung des Transistors nicht dargestellt, weil sie in der üblichen Weise durchgeführt werden und beispielsweise in der USA-Patentschrift 3 508 207 (Benjamin Agusta u.a.) erläutert sind. In der dünneren Oxidschicht 120 ist eine Emitteröffnung
121 ausgebildet, welche die spätere Bildung einer Emitterzone in der Basiszone 118 durch einen Diffusionsvorgang ermöglicht. In der dickeren Oxidschicht 119 ist ebenfalls eine Öffnung 122 vorgesehen, welche die Bildung einer Kollektorkontakt-Diffusatzone ermöglicht. Diese Öffnungen werden mit Hilfe von üblichen photolithographischen Maskier- und Ätzvorgängen ausgebildet.
Der Schritt 2 ist der nächste Schritt in dem erfindungsgemäßen Verfahren zur Herstellung einer npn-Transistoreinrichtung. Auf der Oxidschicht 119 und der Oxidzone 120 wird eine Phospho silikat schicht (PSG-) von etwa 1300 Ä aufgetragen, die in den Öffnungen 121 und
122 in der Oxid-Oberflächenschicht mit dem Silicium in Berührung steht. In dem Schritt 2 wird ferner unter der öffnung 122 in der Oxidschicht 119 ein Teil einer n+- Kollektorkontakt-Diffusatzone 123 gebildet. Während des Auftragens der Glasschicht PSG (beispielsweise bei
209819/0939
900° C) bildet sich ferner ein Teil der Emitter-Diffusatzone 124 in !Form einer Teildiffusatzone.
Schritt 3 zeigt die Anordnung nach einem Reoxidationsvorgang, in dem die Bildung der Kollektorkontakt-Diffusatzone 123 und der Emitter-Diffusatzone 124 der Transistoreinrichtung fortgesetzt wird. Die Reoxidation erfolgt ähnlich wie die vorstehend beschriebene Reoxidation bei der Bildung der Emitter- und der Kollektorzone der FET-Einrichtung in einem solchen Zeitraum und bei einer solchen Temperatur, da3 sich über der Kollektorkontakt-Diffusatzone 123 und der Emitter-Diffusatzone 124 Vertiefungen 125 und 126 bilden. Wie vorstehend anhand der Herstellung der F'ET-Einrichtung beschrieben wurde, wird in den n+-Diffusatzonen 123 und 124 ebenfalls eine Oxidzone gebildet. Diese vertieften Oxidzonen haben eine beträchtlich größere Dicke (etwa 7500 i) als die Oxidschicht 119 (etwa 6500 i) und als die Oxidzone 120 (etwa 4500 &), die den vertieften Oxidschichtbereich 126 über der Emitterzone umgibt. Diese dickeren, vertieften Bereiche 125 und 126 'der Oxidschicht werden über der Kollektorkontakt-Diffusatzone 123 und der Emitter-Diffusatzone 124 infolge der langandauernden Reoxidationsbehandlung gebildet, die zu einer sehr schnellen Erzeugung des Oxids über und in den stark dotierten n+-Diffusatzonen führt. Die über diesen n+- Diffusatzonen liegenden Bereiche der Oxidschicht bauen sich zu einer viel größeren Dicke auf als die anderen Bereiche der auf dem Halbleitersubstrat angeordneten Oxidschicht.
In dem Schritt 4 ist die im Schritt 3 erhaltene Anordnung nach einer Behandlung gezeigt, in der eine photοgraphische Ätzgrundschicht 128 aufgetragen und photolithographisch unter Bildung von öffnungen in der
209819/0939
Schicht 128 entwickelt worden ist. Diese Öffnungen ermöglichen die Bildung von Emitter-, Basis- und Kollektor-Kontakt löcher η in der darunter befindlichen Oxidschicht durch einen Ätzvorgang, der durch die Öffnungen in der Ätzgrundschicht 128 hindurch durchgeführt wird.. Dabei ist die Oxidschicht in den Bereichen für das Emitter- und das Kollektor-Kontaktloch viel dicker als die Oxidschicht in dem Bereich für das Basis-KontaktIoeh. In einem darauffolgenden Ätzvorgang werden die Kontaktöffnungen für die Emitter-, Basis- und Kollektorzone gleichzeitig fertiggestellt, weil bei der !^oxidationsbehandlung die verschiedenen Bereiche der Oxidschicht in angesichts ihrer Störstoffkonzentration optimalen Dicken gebildet worden sind.
Fig. 5 zeigt die im Sehritt 4 erhaltene Anordnung mit den in der Oxidschicht vorhandenen Öffnungen zur Herstellung von Kontakten mit der Emitterzone 124, der Basiszone 118 und der Kollektorkontaktzone 123 des npn-Transistors.
In dem Schritt 6 ist der fertige npn-Iransistor gezeigt. Dabei steht der Metallkontakt 130 mit der Kollektorkontakt-Diffusatzone 123, der Metallkontakt 132 mit der Basis-Diffusatzone 118 und der Metallkontakt 134 mit der Emitter-Diffusatzone 124 in ohmsehen Kontakt.
Vorstehend wurde die Anwendung des erfindungsgemäisen Verfahrens auf die Herstellung eines npn-Transistors beschrieben, wobei zur Bildung der Emitterzone eine Phosphorglassicht verwendet wurde. Pur den laehmann versteht es sich, daß das erfindungsgemäße Verfahren auch zur Herstellung anderer Halbleitereinriehtungen angewendet werden kann, z.B. von pnp-Transistoren, np-Dioden, pn-Dioden, npnp- und pnpn-Einrichtungen usw. Man kann
209819/0939
anstelle von Phosphor auch andere Substanzen eindiffundieren und kann die beschriebenen Reoxidations- und Ätzbehandlungen· auf andere Weise durchführen, sofern dadurch eine gleichzeitige Fertigstellung von Öffnungen in der Oxidschicht über Zonen ermöglicht wird, die zu verschiedenen bzw. entgegengesetzten Leitfähigkeitstypen gehören.
Vorstehend wurde die Erfindung anhand von bevorzugten Ausführungsbeispielen erläutert, die auch in den Zeichnungen dargestellt sind. Pur den lachmann versteht es sich jedoch, daß im Eahmen des Erfindungsgedankens die vorstehend angegebenen und weitere Veränderungen im Aufbau und in Einzelheiten vorgenommen werden können.
209819/0939

Claims (22)

  1. - 21 -
    Patentansprüche:
    'Verfahren zur Herstellung einer Halbleitereinrichtung mit Halbleiterzonen, die zu entgegengesetzten Leitfähigkeitstypen gehören, dadurch gekennzeichnet, daß verschiedene Bereiche einer auf einer Oberfläche der Einrichtung vorhandenen Isolierschicht eine optimale Dicke erhalten und daß in Bereichen der Isolierschicht, die über den Halbleiterzonen angeordnet sind, die zu entgegengesetzten Leitfähigkeitstypen gehören, gleichzeitig diese Bereiche vollständig durchsetzende Öffnungen ausgeätzt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die optimierte Isolierschicht über bestimmten Halbleiterzonen ausgebildet wird als über anderen Halbleiterzonen.
  3. 3· Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die optimierte Isolierschicht über bestimmten Halbleiterzonen, die zu einem Leitfähigkeitstyp gehören, dicker ausgebildet wird als über anderen Halbleiterzonen, die zu dem entgegengesetzten Leitfähigkeitstyp gehören.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die optimierte Isolierschicht über mindestens einer n+-Halbleiterzone dicker ausgebildet wird als über p-Halbleiterzonen.
  5. 5· Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die optimierte Isolierschicht eine Oxidschicht ist.
    209819/0939
  6. 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei der Herstellung einer PET-Halbleitereinrichtung die Isolierschicht auf einer Oberfläche der Einrichtung ausgebildet wird und in über der Gatt-Halbleiterzone, der Emitter-Halbleiterzone und der Kollektor-Halbleiterzone der FET-Einrichtung befindlichen Bereichen der Isolierschicht diese Bereiche vollständig durchsetzende öffnungen in Form eines G-attfensters, einer Emitter-Kontaktöffnung und einer Kollektor-Kontaktöffnung gleichzeitig ausgeätzt werden.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Emitter- und die Kollektorzone vorher durch einen Diffusionsvorgang gebildet werden.
  8. 8. Verfahren zum Herstellen der ΈΈΤ-Halbleitereinrichtung nach Anspruch 6, in dem ein Substrat gebildet wird, das zu einem Leitfähigkeitstyp gehört, und durch eine Diffusion durch eine aus einer Oxidschicht auf dem Substrat bestehenden Maske hindurch in dem Substrat eine Emitter- und eine Kollektorzone gebildet werden, die zu dem entgegengesetzten Leitfähigkeitstyp gehören, dadurch gekennzeichnet, daß die Oberfläche des Substrats bei einer solchen Temperatur, in einer solchen Atmosphäre und während eines solchen Zeitraums einer Reoxidation unterworfen wird, daß in der Oxidschicht Oxidbereiche mit unterschiedlichen, optimalen Dicken gebildet werden, worauf in den unterschiedliche, optimale Dicken besitzenden Bereichen der Oxidschicht diese Bereiche vollständig durchsetzende Öffnungen in Form eines Gattfensters und von Emitter- und Kollektor-Kontaktöffnungen gleichzeitig ausgeätzt werden.
    209819/0939
    • - 23 -
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Substrat aus p-Silicium besteht und die Emitter- und Kollektorzone zum Leitfähigkeitstyp η gehören.
  10. 10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Substrat aus n-Silicium besteht und die Emitter- und Kollektorzone zum Leitfähigkeitstyp ρ gehören.
  11. 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet , daß die Diffusion unter Verwendung einer Phosphorquelle erfolgt.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Phosphorquelle bei einer Temperatur von etwa 900° C aufgetragen und die Reoxidation durch eine Behandlung von 10 min in trockenem Sauerstoff, eine Behandlung von 120 min in einer Dampf-Oxidationsatmosphäre und eine Behandlung von 5 min in trockenem Sauerstoff bewirkt wird.
  13. 13. Verfahren, nach einem der Ansprüche 1 bis 5> zur Herstellung einer bipolaren Halbleiter-Transistoreinrichtung mit einer Emitter-, einer Basis- und einer Kollektorzone, sowie einer Isolierschicht, die auf einer Oberfläche der Einrichtung angeordnet ist, dadurch gekennzeichnet, daß nach dem Optimieren der Dicke von verschiedenen Bereichen der auf der Oberfläche der Transistoreinrichtung angeordneten Oxidschicht in über der Emitter-, der Basis- und der Kollektorzone angeordneten Bereichen der Isolierschicht diese Isolierschicht vollständig durchsetzende Öffnungen gleichzeitig ausgeätzt werden.
    209819/0939
  14. 14· Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Einrichtung ein npn-Transistor ist.
  15. 15- Verfahren nach Anspruch 13» dadurch gekennzeichnet, daß die Einrichtung ein pnp-Transistor ist.
  16. 16. Verfahren zum Herstellen einer bipolaren
    Hal"bleiter-Transistoreinrichtung nach Anspruch 13» in dem ein Kollektorsubstrat gebildet wird, das zu einem Leitfähigkeitstyp gehört, und durch eine Diffusion durch eine aus einer Oxidschicht auf dem Substrat bestehende Maske
    hindurch in dem bubstrat eine Basis- und eine Emitterzone gebildet werden, dadurch gekennzeichnet, daß die öubstratoberfläche einer Eeoxidation bei einer solchen Temperatur, in einer solchen Atmosphäre und während eines solchen
    Zeitraums durchgeführt wird, daß in der Oxidschicht Bereiche mit unterschiedlichen, optimalen Dicken gebildet v/erden, worauf in den unterschiedliche, optimale Dicken besitzenden Bereichen der Oxidschicht diese Bereiche vollständig durchsetzende und Teile der Oberfläche der Emitter-, der Basis- und der Kollektorzone freiliegende Öffnungen
    gleichzeitig ausgeätzt werden.
  17. 17· Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, daß die Transistoreinrichtung aus Silicium hergestellt wird und die Isolierschicht ein Oxid des Siliciums enthält.
  18. 18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die optimierte Isolierschicht über der
    Emitterzone der Transistoreinrichtung dicker ausgebildet wird als über deren Basiszone.
  19. 19· Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die Emitterzone zum Leitfähigkeitstyp η
    gehört.
    209819/0939
  20. 20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die Emitterzone zum leitfähigkeits-■fcyp P gehört.
  21. 21. Verfahren nach Anspruch 19? dadurch gekennzeichnet, daß die dickere Isolierschicht über der Emitterzone aus Siliciumdioxid und Phosphortrioxid besteht.
  22. 22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß über der Emitterzone und einer Kollektor-Kontaktzone, welche dieselbe Störstoffkonzentration hat wie die Emitterzone, Oxidschichten von im wesentlichen gleicher Dicke gebildet werden.
    209819/0939
DE19712152298 1970-10-27 1971-10-20 Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen Pending DE2152298A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8426270A 1970-10-27 1970-10-27

Publications (1)

Publication Number Publication Date
DE2152298A1 true DE2152298A1 (de) 1972-05-04

Family

ID=22183832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712152298 Pending DE2152298A1 (de) 1970-10-27 1971-10-20 Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen

Country Status (3)

Country Link
US (1) US3756876A (de)
DE (1) DE2152298A1 (de)
NL (1) NL7113771A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
JPS5024084A (de) * 1973-07-05 1975-03-14
US3899372A (en) * 1973-10-31 1975-08-12 Ibm Process for controlling insulating film thickness across a semiconductor wafer
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
US3883889A (en) * 1974-04-15 1975-05-13 Micro Power Systems Inc Silicon-oxygen-nitrogen layers for semiconductor devices
US3887733A (en) * 1974-04-24 1975-06-03 Motorola Inc Doped oxide reflow process
US3912558A (en) * 1974-05-03 1975-10-14 Fairchild Camera Instr Co Method of MOS circuit fabrication
US3951728A (en) * 1974-07-30 1976-04-20 Hitachi, Ltd. Method of treating semiconductor wafers
US4003034A (en) * 1975-05-23 1977-01-11 Fairchild Camera And Instrument Corporation Sense amplifier circuit for a random access memory
US4055884A (en) * 1976-12-13 1977-11-01 International Business Machines Corporation Fabrication of power field effect transistors and the resulting structures
JPS54121685A (en) * 1978-03-14 1979-09-20 Kyushu Nippon Electric Ic and method of fabricating same
US4668973A (en) * 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
USRE32351E (en) * 1978-06-19 1987-02-17 Rca Corporation Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
DE3205022A1 (de) * 1981-02-14 1982-09-16 Mitsubishi Denki K.K., Tokyo Verfahren zum herstellen einer integrierten halbleiterschaltung
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Ｍｏｓトランジスタ

Also Published As

Publication number Publication date
US3756876A (en) 1973-09-04
NL7113771A (de) 1972-05-02

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2745857C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2620155C2 (de)
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE3034078C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2928923C2 (de)
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE3850847T2 (de) Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor.
DE2419019A1 (de) Verfahren zum herstellen eines sperrschichtfeldeffekttransistors
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2855823A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE3133759A1 (de) Feldeffekttransistor
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen

Legal Events

Date Code Title Description
OHA Expiration of time for request for examination