JPS5850755A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5850755A
JPS5850755A JP14896381A JP14896381A JPS5850755A JP S5850755 A JPS5850755 A JP S5850755A JP 14896381 A JP14896381 A JP 14896381A JP 14896381 A JP14896381 A JP 14896381A JP S5850755 A JPS5850755 A JP S5850755A
Authority
JP
Japan
Prior art keywords
film
insulator
insulating film
region
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14896381A
Other languages
English (en)
Inventor
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP14896381A priority Critical patent/JPS5850755A/ja
Publication of JPS5850755A publication Critical patent/JPS5850755A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は1層間絶縁体膜を他の絶縁体膜で包囲し、信
頼性をより向上させるように改良した半導体装置に関す
る。
高集積化されるIC,L8I等の半導体装置にあっては
、その高信頼性がよりはげしく要求されるようになって
き七いる。このような半導体装置にあっては、素子領域
を有する半導体基板1に1層間絶縁体膜として、高温[
P2O(Phospbo 8111cat@Glams
 msリンガラスを主成分とする絶縁物)を用い、この
高濃度P2O膜等をリフローして、素子表面部を平滑化
している。すなわち、配線金属層や下地段差部での凹凸
による配線金属層の断線を防止するようにしているう しかし−このような層間絶縁体膜は、高濃度のリンを含
むPSG膜で構成されるものであるため、このPEG膜
が吸湿した場合、高温、高湿の状態でリンが溶は出して
、その上部の配線金属層、例えばアルミニウム配線層に
腐食が生−じ、これにより断線事故が発生することがあ
る。
また、吸湿時にはP’8G膜部で分極が起こり、例えば
を生フィールドMO8を構成する場合に不安定要素とな
る場合もある。さらに−例として、半導体装置とし−(
C−MO8を構成する場合、この製造プロセスにおいて
層間絶縁体膜として用いるP2O膜のりフローを行なう
場合。
コンタクトホール部分でPチャンネルMO8)ランジス
タのソース、ドレイン領域のP型部分に、P2O膜から
リンが拡散される状態となり。
M08トランジスタの特性がそこなわれてしまうような
問題も存在する。
この発明は、上記のような点に鑑みなされたもので1層
間絶縁体膜を高濃度のリン等を含んだ絶縁物で構成した
場合でも、吸湿してすンが溶は出して発生するような事
故を防止し、またリンの拡散されるような状態も生じな
いようにして、高密度化のもとにさらに高信頼性が確実
に得られるようにするIC,L8I等の半導体装置を提
供しようとするものである。
−すなわち、この発明に係る半導体装置は、高@変のリ
ン等を含んだ層間絶縁体膜を、例えば窒化シリコン等に
よる他の絶縁体膜で包囲するようにIi!成するもので
、この絶縁体膜によって層間絶縁体膜からのリンの溶出
、拡散等を阻止するものである。
以下図面を参照してこの発明の一実施例に係る半導体装
置を、その製造プロセスにもとすき説明する。まず、半
導体基板として第1図に示jJ、 5ニPfJl−10
Q−m(100)結晶面を有する単結晶シリコン基板1
1を用い、この基板11の表面には、200〜1000
^の熱酸化膜12を形成し、さらにとの熱酸化膜12上
に窒化シリコン(81,N4)膜13を形成する。
そして、第2図に示すように、例えばMO8)ランジス
タ等となるべき活性領域14を残して、上記窒化シリコ
ンpIXJ ’Jを部分的に除去する。
この窒化シリコン膜IJの部分的除去手段としては、こ
の、シリコン膜13土にフォトレジストによるマスクを
形成し、 CH,−0,ガス系のlラズマエッチングに
より、フォトレゾストによりマスクされない部分の窒化
シリコン膜を除去して第2図に示すような状態とする。
この第2図に示すように・リーン化された窒化シリコン
膜13は、シリコン基板11の熱酸化に対して、耐酸化
性マスクとして作用するもので、この耐酸化性マスクを
利用して、いわゆる選択酸化法によって第3図に示すよ
うに活性領域14を除く部分にフィールド領域15を形
成する。そして、このフィールド領域15を形成した後
−に、第4因に示すように窒化シリコン膜IJおよび熱
酸化膜12を除去する。ここで、フィールド領域J5は
、0.7〜1.2−μ種間であれば充分である。   
□ なお、上記フィールド領域15を形成する選択酸化に先
立ち、フォトレジスFをマスクとしてvリボン基板11
の活性領域14以外の部分に、イオン行込み法で一ロン
を打込み、寄生フィールドMO8)ランジスタの反転防
止のためにP型チャンネルストツノ916を形成する。
次に1記シリコン基板11のフィールドi自域15で形
成される開口内、すなわち活性領域14部分に、熱酸化
処理によってff−)酸化膜11を、第5図に示すよう
に形成する。このように活性領域14に二酸化シリコン
膜11を形成した後、フィールド領域15を含むシリコ
ン基板11の全面に、リンまたはヒ累を高濃度にドープ
した多結晶シリコン、または高融点金嬌であるタングス
テン(W)、モリブデン(Mo)またはそれらのシリナ
イド等を全面にわたり0.3〜0.4μの厚さで析出さ
せる。以下この例では説明の便宜り多結晶シリコンを代
表として説明する。
次に、上記のようζ;全面に形成された多結晶シリコン
膜のM08トランジスタの?−1分。
または配線層となるべき部分をフォトレジストによって
選択的にマスクし1例えばCH,−)0゜系ガスのゾラ
ズマエッチングによって、@5図のように多結晶シリコ
ン18を残存させる。そして、このノ譬ターンを形成し
た多結晶シリコン180表面に熱酸化(;よって500
〜100OAの二酸化シリコン膜1.9を形成した。引
き続き。
イオン打込みによって活性領域14の多結晶シリコン1
8の)ぐターン部を除く部分に、リンまたはヒ素を打込
み、ソース、ドレイン領域20を形成する。この場合、
上記実施例ではイオン打込みでソース、ドレインを形成
すべき領域の表面には、500〜100OAのr−)酸
化膜として形成した二酸化シリコン膜11を残した状態
でイオン打込みを行なうように説明したが、これはソー
ス、ドレインを形成する領域の゛基板11表面を4出し
て行なうようにしてもよいことはもちろんである。また
、ノlターン化された多結晶シリコン18の表面に二酸
化シリコン膜19を形成せずに行なってもよい・ 次に、上記のように形成串れたシリコン基板11の全面
に対して、窒化シリコン膜を500〜100OAで析出
形成し、前述したと同様にフォトレジスト書=よるマス
クを用いプラズマエツチングによって、第6図に示すよ
うに例えばソース、ドレインとなる部分、さらにr−)
となる多結晶シリコン18部に対応してノ臂ターン化し
た第1の絶縁体膜21を形成する。
このように1#!1の絶縁体膜21を形成した後、80
0〜1000℃程度の比較的低い温度のスチーム中で、
多結晶シリコン18およびソース。
ドレイン領域20等を酸化して、87図6=示すように
部分的に厚い酸化膜領域22を形成する。
°次いで、第8図に示すように8〜12重量/1−セン
ト程度のリンを含んだCVD8i0.膜(以下P2O膜
と称する)を全面に1μ程闇の厚さで形成し、このP2
O膜によって層間絶縁体膜23を構成させる。そして、
一般的なフォトリソおよびHP水溶液系のエツチング液
で、前記$1の絶縁体膜21に対応するコンタクト領域
部に、上記!@1の絶縁体膜21に至る第1のコンタク
トホール24を形成する。
このように第1のコンタクトホール24を有する層間絶
縁体膜23を形成した後、窒素またはスチーム中で10
00℃前後で熱処理を行ない、層間絶縁体膜23を構成
するP2O膜の軟化流動(いわゆるPEGリフ0−)に
よりで、特に第1のコンタクトホール24の鋭角部をゆ
るやかにする。そして、第9図に示すように例えば窒化
シリコン膜または二酸化シリコン膜、さらには2〜7重
量ノ譬−セント程闇種間ンを含んだ低温[P2O膜等を
全面に析出形成して、第2の絶縁体膜25を形成する。
この実施例では、特に窒化シリコン膜を析出して第2の
絶縁体膜25を形成する場合を代表して説明する”。
すなわち、上記のように全面に11g2の絶縁体膜25
を形成する状態となると、図からも明らかなように、第
1のコンタクトホール24部に対応して、第1の絶縁体
膜21を構成する窒化シリコン膜と、第2の絶縁体膜2
5を構成する窒化シリコン膜とが接合する状態となり、
層間絶縁体膜23は、@1および第2の絶縁体膜21.
25によって包囲される状態となる。
第10図は@1のコンタクトホール24によって、第1
および@2の絶縁体膜21.25が接合される部分を拡
大して示したもので、前記@1のコンタクトホール24
の中心部に対応して、この第1および第2の絶縁体膜2
1.25の接触領域よりも充分小さな@2のコンタクト
ホール26を、この第1および第2の絶縁体膜21、j
15を貫通し7て多結晶シリコン18さらにソース、ド
レイン領域20のコンタクト部に至るまで穿設する。す
なわち、この第2のコンタクトホール26の局縁部で、
$1の絶縁体膜21としての窒化シリコン膜と、第2の
絶縁体膜25としての窒化シリコン膜とが接触していて
1層間絶縁体膜23を構成するP2O膜は露出されない
包囲された状態となる。
この第2のコンタクトホール26を形成する手段として
は、フォトレジストによるマスクを用いで第1および第
2の絶縁体膜21.25を、二酸化シリコン膜11.1
9があられれるまで例えばCH4+0.系のプラズマエ
ツチングでエツチングし、さらにこの二酸化シリコン膜
1F、19を例えばフッ酸系のエツチング液でエツチン
グしニシリコン基板11および多結晶シリコン18の表
面が露出されるようにすればよい。
このようにして第2のコンタクトホール26が形成され
た後は、第11図に示すように例えば約1ノI−セント
のシリコンを含んだアルミニウム層をスt+ツタリング
デポジシブン法で析出し、所定゛の配線金属層27を形
成し、引き続き全面I:プラズマデポジション法によっ
て、いわゆるプラズマナイトライド(窒化シリコン膜)
層28を形成して、この半導体装置を完成する、すなわ
ち、上記のように構成される半導体装置においては1表
面全体にわたってP2O膜で構成した層間絶縁体膜23
が、窒化シリコン膜による第1および第2の絶縁体膜2
1.25によって包囲されるように、、なる。したがっ
て、高温、高湿によってP2O膜のリンが溶は出すよう
な状態下にあっても、その上部の配線金属層21が貧食
されるような事故は確実に防止される。したがって、こ
の配線金属層27に対する信頼性が著、るしく向上され
る。また、P2O膜の下部には、第1の絶縁体1iX2
xおよび二酸化シリコン膜22が存在するようになり1
層間絶縁体膜23を構成するP2O膜のりフロ一時に、
シリコン基板11に対する影響は無いものであ、す、高
濃度のPSG膜を用いた場合、あるいはスチーム中でリ
フローを行なった場合でも、シリコン基板11に対する
影響は確実に阻止される。その結果、リフロ一温度を低
くすることができ、ソース、ドレインとしての拡散層の
再分布がおさえられ、特に短チャンネル化、微細化を進
める上で優れた効果を発揮し、高密開化に効果的なもの
とすることができる。
また、第1の絶縁体膜21として窒化シリコン1莫を用
いても、これは所望の微小領域にツタターンを形成して
・いるのであるので、基板11を構成するシリコンウェ
ファ−のそりは問題を生じない程度に低減できる。
なお、上記実施例でN−MO8IC,L 81等1状態
で説明したが、これはそのままP −MO8゜C−MO
8またはノ+イポーラIC等に適用することができるこ
とはもちろんである。また、この実施例では@1の絶縁
体膜21としての窒化シリコン膜をマスクして酸化を行
ない、厚い二酸化シリコン膜22を形成したが、特にこ
の二酸化シリコン膜を厚く形成しなくともよいことが確
かめられた。さらに実施例では、第1および第2の絶縁
体膜21.25で包囲された層間絶縁I@23としての
P2O膜は一層で示したが、これはさらに多層構造とし
てもよいことはもちろんである。
以上のようにこの発明によれば、配線金属層が半導体基
板等と接続するコンタクトホールにおいて、このコンタ
クトホール鳴縁部で第1および第2の絶縁体膜が接触し
ており、例えば高濃度のリンを含んだPSG膜による層
間絶縁体膜が包み込まれるようになる。したがって、上
面はもちろんのこと、コンタクトホール部での横方向か
らの高温、高湿度におけるリンの溶は出しは確実に阻止
され、上面はもちろんコンタクトホール部での配線金w
4層の舗食断I!事故の発生は確実に防止され、高信頼
性で且つ品果槓化の可能なものとすることができる。
【図面の簡単な説明】
第1図乃至第11図はこの発明の一実施例に係る半導体
装置をその製造過程にしたがって説明する断面構成図で
ある。 11°°・シリコン基板、16・・・ブ、イールド領域
、18・・・多結晶シリコン%21・・・第1の絶縁体
膜、23・・・層間絶縁体膜、24・・・第1のコンタ
クトホール、125・・・第2の絶縁体膜、26・・・
第2のコンタクトホール、21・・・配線金属層。 出願人代理人  弁理士 鈴 江、武 彦嘔1g 第4r!!J

Claims (2)

    【特許請求の範囲】
  1. (1)  素子領域を有する半導体基板上に、少なくと
    もこの素子領域のコンタクト領域を含むように第1の絶
    縁体膜を形成し、さらに上記コンタクト領域部で上記!
    J1の絶縁体膜に接触する′@2の絶縁体膜を有し、こ
    の第1および第2の絶縁体膜で包囲されるようにして素
    子表面部を平滑化する層間絶縁体膜を形成してなり、上
    記コンタクト−域部で層間絶縁体膜を包囲する第1およ
    び゛第2の絶縁体膜の接触領域部に、この領域より小さ
    い径のコンタクトホールな貫通形成するようにしたこと
    を特徴とする半導体装置。
  2. (2)1記第1および第2の絶縁体膜は窒化シリコン膜
    で構成し1層間絶縁体膜畔リンガラスを主成分とする絶
    縁物で構成するよう藏ニジた特許請求の範囲第1項記載
    の半導体装置。
JP14896381A 1981-09-21 1981-09-21 半導体装置 Pending JPS5850755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14896381A JPS5850755A (ja) 1981-09-21 1981-09-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14896381A JPS5850755A (ja) 1981-09-21 1981-09-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS5850755A true JPS5850755A (ja) 1983-03-25

Family

ID=15464570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14896381A Pending JPS5850755A (ja) 1981-09-21 1981-09-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS5850755A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152147A (ja) * 1986-12-17 1988-06-24 Nippon Denso Co Ltd アルミニウム合金配線装置およびその製造方法
JPH0282532A (ja) * 1988-09-19 1990-03-23 Mitsubishi Electric Corp 半導体装置のパッド構造
JPH02153534A (ja) * 1988-12-06 1990-06-13 Toshiba Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104087A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Preparation of inter-layer insulation film utilized in multi-layer wir ing of electronic parts
JPS5352383A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Electrode formation method
JPS5492175A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104087A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Preparation of inter-layer insulation film utilized in multi-layer wir ing of electronic parts
JPS5352383A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Electrode formation method
JPS5492175A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152147A (ja) * 1986-12-17 1988-06-24 Nippon Denso Co Ltd アルミニウム合金配線装置およびその製造方法
JPH0282532A (ja) * 1988-09-19 1990-03-23 Mitsubishi Electric Corp 半導体装置のパッド構造
JPH02153534A (ja) * 1988-12-06 1990-06-13 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR960010062B1 (ko) 반도체장치 및 그 제조방법
JPH02203552A (ja) 半導体素子の製造方法
JPH04229616A (ja) 半導体層構造に開口を製造する方法
JPS5850755A (ja) 半導体装置
JPS60140720A (ja) 半導体装置およびその製造方法
JPS59207652A (ja) 半導体集積回路装置およびその製造方法
JPH02260639A (ja) 半導体装置の製造方法
JPS5827335A (ja) 半導体装置の製造方法
JPS63157443A (ja) 半導体装置の製造方法
JPH10326896A (ja) 半導体装置及びその製造方法
JPS6214095B2 (ja)
JPH0210577B2 (ja)
JPS6059737A (ja) 半導体装置の製造方法
JPS6092623A (ja) 半導体装置の製造方法
JPS6134956A (ja) 配線層の形成方法
KR100283486B1 (ko) 반도체 디바이스의 콘택홀 형성 방법
JPS6355942A (ja) 半導体装置
JPS596559A (ja) 偏平チューブとコルゲートフィンの組付方法
JP2993039B2 (ja) 能動層積層素子
JPH02202054A (ja) 半導体装置及びその製造方法
JPH04348054A (ja) 半導体装置の製造方法
JPS582069A (ja) 半導体装置の製造方法
JPS6113383B2 (ja)
JPH0311658A (ja) 半導体装置の製造方法
JPS6116545A (ja) 半導体集積回路装置の製造方法