JPS596559A - 偏平チューブとコルゲートフィンの組付方法 - Google Patents

偏平チューブとコルゲートフィンの組付方法

Info

Publication number
JPS596559A
JPS596559A JP11566782A JP11566782A JPS596559A JP S596559 A JPS596559 A JP S596559A JP 11566782 A JP11566782 A JP 11566782A JP 11566782 A JP11566782 A JP 11566782A JP S596559 A JPS596559 A JP S596559A
Authority
JP
Japan
Prior art keywords
nitride film
silicon nitride
film
phosphorus
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11566782A
Other languages
English (en)
Inventor
Tetsuo Fujii
哲夫 藤井
Makio Iida
飯田 真喜男
Shikio Morita
森田 信貴男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP11566782A priority Critical patent/JPS596559A/ja
Publication of JPS596559A publication Critical patent/JPS596559A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は眉間絶縁膜を窒化シリコン膜で包囲した構造の
半導体装置に関する。
(1) IC,LSIに対して高信頼性が要求され年々厳しくな
ってきている。その中でいわゆる眉間絶縁膜として用い
る高濃度P S G (Phospho 5ilica
teGlass )膜をリフローして素子表面を平滑化
し、配線金属層の下地段差部での凹凸による配線金属層
の断線を防いでいる。しかし、高濃度のリンを含んでい
るためPSG膜において吸湿した場合高温高湿において
リンが溶は出し、その上部の配線金属層、例えばAβ配
線層の腐食がおこり、それによる断線が発生する事があ
る。又吸湿時のPSG膜は分極を起こし例えば寄生MO
3の不安定の原因となる事もある。又、−例としてC−
MOSのプロセスにおいて層間絶縁膜として用いたPS
G膜のりフローをおこなう場合コンタクトホール部分で
PチャンネルMO3)ランジスタのソース。
ドレイン領域のP片部にPSG膜からリンが拡散されて
しまい、MOSトランジスタの特性がそこなわれてしま
うというような間旺もある。
それを解決するためにこの高濃度のリンを含んだPSG
膜を熱化学反応で形成した、例えば減圧(2) CVD法によりPSGの下側の第1の窒化シリコン膜及
び上側及び側面を第2の窒化シリコン膜で包囲した構造
のものがあるが、この熱化学反応により形成した窒化シ
リコン膜は内部応力が大きくクラックかはシ1つたり、
又はクランクにいたらない場合でもウェハーにそりが発
生する事があった。
微細なパターンを必要とするLSIにおいては、このそ
りがマスク転写、露光においてバラツキを与え歩留りに
大きな影響を与える。又コンタクト部においても同一の
窒化シリコン膜で第1.第2の膜が形成された場合コン
タクト穴の段差によりAE配線が切れやすい傾向にある
本発明は上記の問題点を解決するものであり、その特徴
は高濃度のリンを含んだ眉間絶縁膜を熱化学反応で形成
した第1の窒化シリコン膜と、プラズマ反応法で形成し
た第2の窒化シリコン膜とで包囲する事により高濃度の
リンを含んだ眉間絶縁膜と配線として用いるA′l金属
層が接触し腐食されるのを防止するとともに、コンタク
ト穴の段差部では第1.第2の窒化シリコン膜のエラチ
ン(3) グ速度の差により階段状、又はテーパー状になりAI配
線の段切れはおこらない。又ウェファ−のそりも起こり
がたく、特に微細なパターンを要求するLSIにおいて
は有効である。以上のような高信頼性及び高密度化を実
現するIC,LSI等の半導体装置を提供する事を目的
とするものである。
次に本発明をよりよく理解するために図に示す一実施例
(相補型集積回路)を用いて具体的に説明する。第1図
はN型5〜10Ω−cst(100)結晶面を有する単
結晶シリコン基板lにNチャンネルMIS)ランシスタ
を作り込むべきP型ウェル領域2を5〜8μの厚さで形
成した半導体基板表面に200〜1000人の熱酸化膜
3を形成し、その熱酸化膜3上にS i 3N 411
11 (窒化シリコン膜)4を形成し、N型基板lでは
PチャンネルMis)ランシスタ等及びP型ウェル領域
2ではNチャンネルMISトランジスタ等となるべき活
性領域5を残して窒化シリコン1114を部分的に除去
した様子を示した。なお、この窒化シリコン膜(4) 4の除去にはフォトレジストをマスクとしてCF4−0
2系のプラマエッチングによりフォトレジストにおおわ
れていない部分の窒化シリコン膜4の除去をおこなった
。この窒化シリコンM4はシリコン基板lの熱酸化に対
して耐酸化性マスクとして働きいわゆる選択酸化法によ
りフィールド領域6を形成する事ができる。その後窒化
シリコン膜4、及び熱酸化M3を除去した様子を第2図
に示す。
このフィールド領域は0.7〜1.2μ程度あれば十分
である。
なお、選択酸化に先立ちフォトレジストをマスクとして
P型ウェル領域2の活性領域5以外の部分にイオン打込
みでボロンを、又N型基板1の活性領域5以外の部分に
イオン打込みでリンを打込み、寄生MO5の反転防止の
ためにP型チャンネルストッパー7及びN型チャンネル
ストツバ−8を形成した。
次に、熱酸化をおこないフィールド領域6の開口内すな
わち活性領域5に500〜1000人のゲート絶縁膜と
して二酸化シリコンIl[9を形成しく5) た。次に、リン又はヒ素を高濃度にドープした多結晶シ
リコン10を全面にわたり0.3〜0.4μの厚さで析
出した。本実施例では減圧CVD法にておこなった。引
続きMOS)ランシスタのゲート部又は多結晶シリコン
配線層等となるべき部分をフォトレジストで選択的にお
おい例えばCF4+02系のプラマエッチングにより多
結晶シリコン10を選択エツチングをした。その後パタ
ーンを形成した多結晶シリコン10の表面に熱酸化によ
り500〜1000人の二酸化シリコン*iiを形成し
た。引続きフォトレジスト等をマスクとしイオン注入に
よりPチャンネルMis)ランシスタではボロンを、N
チャンネルMIsトランジスタではリン又はヒ素により
、PチャンネルMISトランジスタ、ソース、ドレイン
12.NチャンネルMIS)ランシスターソースドレイ
ン13を形成した。
なお、本実施例ではイオン打込みでソース、ドレインを
形成すべき領域の表面は500〜1000人のゲート絶
縁膜として形成した二酸化シリコン膜(6) 9を残してイオン打込みをおこなったが、ソース。
ドレインを形成する領域の基板表面を露出しておこなっ
てもよい。又、多結晶シリコン10の表面の二酸化シリ
コン膜を形成せずにおこなってもよい。その様子を第3
図に示す。
次に、全面に第1の窒化シリコン膜14を200人〜l
000人で全面に熱化学反応法例えば減圧CVD法にて
5iH2Cj12とNH3で700〜900℃で析出形
成し、引続き8〜12重量%程のリンを含んだCVD5
!02膜(以下PSG膜)15を1μ程の厚さで全面に
形成した。引続きMOS)ランシスター及び抵抗等の部
分にフォトレジストをマスクとしてPSGl115を部
分的にエツチングして第1のコンタクトホール16を形
成した。この第1のコンタクトホール16の形成はドラ
イエツチングでも従来のウエットエ・クランクによって
もよい。その後N2、又はスチーム中で1000℃前後
で熱処理をおこないPSG膜15の軟化流動(いわゆる
リフロー)をおこないPSG膜15の鋭角部をゆるやか
にした。スチーム中で(7) リフローした時に熱化学法で形成した窒化シリコン膜は
スチームに対し耐酸化マスクとして働く。
引続きこの第1のコンタクトホール16を形成した全面
に第2の窒化シリコン膜17を5iHnとN M 3に
おけるプラズマ反応法において300〜。
500℃で500〜1000人形成した様子を第4図に
示す。本実施例においては第1のコンタクトホール16
部において第1の窒化シリコン膜14と第2の窒化シリ
コン膜17は接合している。
熱化学反応法により形成した第1の窒化シリコンM14
は内部応力により厚(なるとクラックがはいりやすい。
この上に内部応力の小さなりラックのはいりにくいプラ
ズマ反応法で形成した第2の窒化シリコン膜17を重ね
る事により接合部でクランクに強い構造になる。文集2
の窒化シリコン膜17の形成温度は低くする事ができる
ので窒化シリ−コン膜中にとりこまれるPSGl111
5からのリンを無視できる程度におさえる事ができる。
説明をわかりやすくするため第4図におけるコンタクト
ホール16の部分を拡大した様子を第5(8) 図に示す。以下の説明はこの拡大した部分についておこ
なっていくが他の部分についても同じように考えるもの
とする。
次に、本実施例では第1のコンタクトホール16より小
さな第2のコンタクトホール18をあけた。
その結果第2のコンタクトホール18の周縁部では第2
の窒化シリコン膜17と第1の窒化シリコン膜14は接
触していてPSGM15はあられれていない。それはレ
ジストをマスクとしてプラズマエツチングにより第2の
窒化シリコン膜17及び第1の窒化シリコン膜14を二
酸化シリコン1l19の表面があられれるまでエツチン
グした。このとき第2の窒化シリコン膜は第1の窒化シ
リコン膜に比べてエツチング速度が大きいので窒化シリ
コン膜にあけられたコンタクトホールは階段状又はテー
パ状に形成される。次に二酸化シリコン膜9及び11を
たとえばフン酸系のエツチング液でエツチングしたシリ
コンの表明及び多結晶シリコンの表面を出した。本実施
例では二酸化シリコンM9及び11を形成しているが形
成せずにおこな(9) う事はいうまでもない。引続き配線金属層として本実施
例では約1%のシリコン(Si)を含んだAJ層をスパ
ッタリングデボジシジン法で析出し、所定のパターンの
配線19を形成した。引続き全面にプラズマ反応法によ
りいわゆるプラズマナイトライド(窒化シリコン膜)層
20を約 0.5〜2.0μ形成した様子を第6図に示
す。
上記したように、表面全体にわたって眉間絶縁膜として
用いた高濃度にリンを含んだいわゆるPSG膜15が完
全に窒化シリコン11114.17でおおわれる事によ
り、高温高湿においてリンが溶は出しその上部の配線層
19が腐食されるというような事はおこらない。その結
果配線層19に関する信頼性が非常に向上する。又、P
SG膜15が完全に窒化シリコン膜14.17でおおわ
れる事により下地への影響もなく非常に高濃度のPSG
膜15を用いる事ができ、PSG膜のりフロ一温度を低
くする事ができる。その結果、ソース。
ドレインとしての拡散層の再分布がおさえられ、特に短
チャンネル化、微細化を進める上で非常に(10) 優れている。このように高信頼性があり、高集積化の半
導体装置が得られる。
なお、本実施例C−MO3[Cについて説明したが、こ
れに限らず上記の方法をP−MOS。
N−MOS又はバイポーラIC等に用いる事ができる事
はいうまでもない。又、第2の窒化シリコン膜17、第
1の窒化シリコンM14に第2のコンタクトホール18
を形成するのにレジストをマスクとしてプラズマエツチ
ングにより行なったが、第2の窒化シリコン膜17上に
CVD法等でSi02膜を形成し、レジストをマスクと
して510211にコンタクトホールを形成後5i02
111をマスクとして第2の窒化シリコン膜17及び第
1の窒化シリコン膜14を熱リン酸でエツチングして第
2のコンタクトホール18を形成してもよい。又、本実
施例においては窒化シリコン膜でおおわれた層間絶縁膜
は1層であったが、これ以上に多層の眉間絶縁膜構造て
あってもよいことはいうまでもない。
以上述べたように本発明においては、配線金属(11) おいてコンタクトホール周縁部で第1の窒化シリコン膜
と第2の窒化シリコン膜が完全に接触しており、高濃度
のリンを含んだ層間絶縁膜が完全に包み込まれる事にな
り、コンタクトホール部でのクラックの発生はなく横方
向からの高温高湿時におけるリンの溶は出しはおこらな
い。その結果コンタクトホールにおける配線金属層の腐
食、断線はおこらない、又コンタクトホール横方向から
下地側への化学的、電気的等影響はなくなり特性の安定
性が得られるという効果がある。
さらに熱化学反応法による第1の窒化シリコン膜はスチ
ーム中の耐酸化性マスクとして働く。プラズマ反応法に
よる第2の窒化シリコン膜とによりコンタクト部は階段
状またはテーパー状になり、断線防止となるとともに第
2の窒化シリコン膜は内部応力が小さくウェファ−のそ
りが起こりがたく、微細なパターン形成を要求されるL
SIには非常に有効な構造をもつ半導体装置を提供でき
る。
【図面の簡単な説明】
(12) 第1図乃至第6図は本発明による半導体装置について説
明するための一実施例となる側面断面図であり、そのう
ち第5図、第6図は実施例の細部をわかりやすくするた
めに第4図を部分的に拡大した図である。 l・・・単結晶シリコン基板、2・・・P型ウェル領域
、6・・・選択酸化法によるフィールド領域、lO・・
・多結晶シリコン、14・・・第1の窒化シリコン膜、
15・・・層間絶縁膜をなすPSG膜、16・・・第1
のコンタクトホール、17・・・第2の窒化シリコン膜
、18・・・12のコンタクトホール。 代理人弁理士 岡 部   隆 (13) 260−

Claims (1)

    【特許請求の範囲】
  1. 所望の素子領域を有する半導体基板において、下部に第
    1の窒化シリコン膜および上部に第2の窒化シリコン膜
    を有し、また両室化シリコン膜ですくな(とも側面及び
    上面を包囲された高濃度のリンを含んだ眉間絶縁膜を有
    し、かつこの眉間絶縁膜の周端にて前記第1.第2の窒
    化シリコン膜が接触した領域内に、この領域より小さな
    外径のコンタクトホールが前記第1.第2の窒化シリコ
    ン膜に開けられている半導体装置であて、前記第1の窒
    化シリコン膜は熱化学反応法で成長させ、その後形成す
    る前記第2の窒化シリコン膜はプラス反応法で成長させ
    た窒化シリコン膜である事を特徴とする半導体装置。
JP11566782A 1982-07-02 1982-07-02 偏平チューブとコルゲートフィンの組付方法 Pending JPS596559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11566782A JPS596559A (ja) 1982-07-02 1982-07-02 偏平チューブとコルゲートフィンの組付方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11566782A JPS596559A (ja) 1982-07-02 1982-07-02 偏平チューブとコルゲートフィンの組付方法

Publications (1)

Publication Number Publication Date
JPS596559A true JPS596559A (ja) 1984-01-13

Family

ID=14668312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11566782A Pending JPS596559A (ja) 1982-07-02 1982-07-02 偏平チューブとコルゲートフィンの組付方法

Country Status (1)

Country Link
JP (1) JPS596559A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104176A (ja) * 1985-10-31 1987-05-14 Nec Corp 電界効果トランジスタ
JPS62296567A (ja) * 1986-06-17 1987-12-23 Nec Corp 電界効果形トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104176A (ja) * 1985-10-31 1987-05-14 Nec Corp 電界効果トランジスタ
JPS62296567A (ja) * 1986-06-17 1987-12-23 Nec Corp 電界効果形トランジスタ

Similar Documents

Publication Publication Date Title
JPS6242385B2 (ja)
JPH0228902B2 (ja)
JPS615580A (ja) 半導体装置の製造方法
US4046606A (en) Simultaneous location of areas having different conductivities
JPS59208851A (ja) 半導体装置とその製造法
JPH0516173B2 (ja)
JPS596559A (ja) 偏平チューブとコルゲートフィンの組付方法
JPH08274166A (ja) 半導体装置及びその製造方法
JPS6032974B2 (ja) 半導体装置の製造方法
US6291284B1 (en) Method of fabricating semiconductor device
JPS6231507B2 (ja)
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
KR0150671B1 (ko) 주변회로영역과 셀영역이 서로다른 소자분리 구조를 갖는 반도체소자 제조방법
JPH11340235A (ja) 半導体装置の製造方法および半導体装置
JPS61251163A (ja) Bi−MIS集積回路の製造方法
JPH05102181A (ja) 高耐圧半導体装置の製法
JPS6316672A (ja) 半導体素子の製造方法
JPS61251165A (ja) Bi−MIS集積回路の製造方法
JP2993039B2 (ja) 能動層積層素子
JPS62291166A (ja) 半導体装置の製造方法
JPS61251041A (ja) 半導体装置
JPS60176263A (ja) 半導体装置の製造方法
JPS58197841A (ja) 半導体装置及びその製造方法
JPH04208570A (ja) 半導体装置の製造方法
JPS5810857A (ja) 相補型mos半導体装置