JPS582069A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS582069A JPS582069A JP9975281A JP9975281A JPS582069A JP S582069 A JPS582069 A JP S582069A JP 9975281 A JP9975281 A JP 9975281A JP 9975281 A JP9975281 A JP 9975281A JP S582069 A JPS582069 A JP S582069A
- Authority
- JP
- Japan
- Prior art keywords
- contact holes
- wiring
- layer
- rounded
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 229910052724 xenon Inorganic materials 0.000 claims abstract description 7
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000010894 electron beam technology Methods 0.000 claims abstract description 4
- 239000011521 glass Substances 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 11
- 239000004020 conductor Substances 0.000 abstract description 6
- 239000011261 inert gas Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、よ）詳細に述べるなら
ば、コンタクトホールおよび段差部を有する絶縁層上へ
の配線層の形成方法に関するものである。
ば、コンタクトホールおよび段差部を有する絶縁層上へ
の配線層の形成方法に関するものである。
ＩＣ，Ｌ８Ｉ等の半導体装置を製造する過程においては
アルｉニウム等の導体ノリーンな絶縁層上に形成する配
線工程がある。そして、この配線工程では絶縁層のコン
タクトホールおよび段差部分のかど部分にて生じる断線
を防止するためにかど部分を丸くなりしなだらかにする
ことが導体層形成前に通常行なわれている。すなわち、
従来の配線工程では、単結晶半導体基板に所定の不純物
拡散（導入）領域（例えば、Ｍｏ８）ランジスタのソー
スおよびドレイン領域、拡散抵抗の拡散領域など）を形
成した後に、必要ならばＭｏ１）ランジスタＯｒ−ト電
極を形成した後に％Ｐ８Ｇ等の絶縁層を形成し、この絶
縁層に所定のコンタクトホール（電極窓）をホトエツチ
ングで開け、そしてこの絶縁層を１０５０ないし１１０
０℃の高温熱処理してコンタクトホールのかど部分に丸
みをつける０次に、アル１ニウムを蒸着にて全面に被着
させて導体層を形成し、この導体層をホトエツチングに
て所定の配線パターンを形成する。しかしながら、配線
Ｉり一ンの断線防止の丸めに高温処理を施こすと、絶縁
層でのがど部分が流動化して丸くなると同時に、半導体
基板も高温状態となシ牛導体基板中拡散層中の不純物が
促進されて不純物拡散領域が拡大してしまう問題がある
。特に、半導体装置の高集積化が不純物拡散領域の拡大
によって妨げられる。
アルｉニウム等の導体ノリーンな絶縁層上に形成する配
線工程がある。そして、この配線工程では絶縁層のコン
タクトホールおよび段差部分のかど部分にて生じる断線
を防止するためにかど部分を丸くなりしなだらかにする
ことが導体層形成前に通常行なわれている。すなわち、
従来の配線工程では、単結晶半導体基板に所定の不純物
拡散（導入）領域（例えば、Ｍｏ８）ランジスタのソー
スおよびドレイン領域、拡散抵抗の拡散領域など）を形
成した後に、必要ならばＭｏ１）ランジスタＯｒ−ト電
極を形成した後に％Ｐ８Ｇ等の絶縁層を形成し、この絶
縁層に所定のコンタクトホール（電極窓）をホトエツチ
ングで開け、そしてこの絶縁層を１０５０ないし１１０
０℃の高温熱処理してコンタクトホールのかど部分に丸
みをつける０次に、アル１ニウムを蒸着にて全面に被着
させて導体層を形成し、この導体層をホトエツチングに
て所定の配線パターンを形成する。しかしながら、配線
Ｉり一ンの断線防止の丸めに高温処理を施こすと、絶縁
層でのがど部分が流動化して丸くなると同時に、半導体
基板も高温状態となシ牛導体基板中拡散層中の不純物が
促進されて不純物拡散領域が拡大してしまう問題がある
。特に、半導体装置の高集積化が不純物拡散領域の拡大
によって妨げられる。
本発明の目的は、半導体基板をそれ程加熱しないで絶縁
層を加熱して流動化しコンタクトホールなどのかど部分
に丸みをつけることである。
層を加熱して流動化しコンタクトホールなどのかど部分
に丸みをつけることである。
本発明の別の目的は、不純物拡散領域を不用意に拡大す
ることなく絶縁層のコンタクトホールがど部分を丸くし
て導体パターンを断線なしに形成する半導体装置の製造
方法を提案することである。
ることなく絶縁層のコンタクトホールがど部分を丸くし
て導体パターンを断線なしに形成する半導体装置の製造
方法を提案することである。
木兄りＪのその他の目的は、半導体装置の高集積化に寄
与する製造方法を提案することである。
与する製造方法を提案することである。
上述の目的が、コンタクトホールおよび段差部を有する
絶縁層の上に配線層を形成することを含んでなる半導体
ｍＷのＳ遣方法において、ガラス膜絶縁層をフラッシェ
ヒートすることによってそのコンタクトホールおよび段
差部のがど部分を流動化して丸みをつけてから配線層を
形成してかど部分での配線層の断線を防止することを特
徴とする半導体装置の製造方法によって達成される。
絶縁層の上に配線層を形成することを含んでなる半導体
ｍＷのＳ遣方法において、ガラス膜絶縁層をフラッシェ
ヒートすることによってそのコンタクトホールおよび段
差部のがど部分を流動化して丸みをつけてから配線層を
形成してかど部分での配線層の断線を防止することを特
徴とする半導体装置の製造方法によって達成される。
レラッシ凰ヒー） （ｆｌａｓｈ −ｈｅａｔｉｎｇ
）とはキセノンラング、レーデ−あるいは電子ビームを
照射して短時間で加熱することで、半導体基板の温度が
Ｔｏｔ、ｉｔ上昇しないうちに表面の絶縁層の流動化す
る温贋（軟化点）まで加熱することができる・７ラツシ
息ヒー）は不活性ガス雰囲気（Ｎ２゜Ｎ２など）中で行
なわれる。 −ガラス膜絶縁層はＰ ８
Ｇ （ｐｈｏａｐｈｓＨ１ｅａｔ＊）ｇｌａｍｓ ）
、 ８８ Ｇ （ｂｒｏｎａｉｌｔａａｔ＠ｇｉｓｍ
ｓ ）又は８１０２ （５ｌｌｉ＠ｏｍ ｄｉｏｘｉｄ
ｅ ）でＴｏｌ）、ＣＶＤ（＠ｈ＠ｍｉ＠ａｌ ｖａｐ
ｏｒ ｄ＠ｐｏｓｉｔｉｏｎ）法によって形成されるも
のである。
）とはキセノンラング、レーデ−あるいは電子ビームを
照射して短時間で加熱することで、半導体基板の温度が
Ｔｏｔ、ｉｔ上昇しないうちに表面の絶縁層の流動化す
る温贋（軟化点）まで加熱することができる・７ラツシ
息ヒー）は不活性ガス雰囲気（Ｎ２゜Ｎ２など）中で行
なわれる。 −ガラス膜絶縁層はＰ ８
Ｇ （ｐｈｏａｐｈｓＨ１ｅａｔ＊）ｇｌａｍｓ ）
、 ８８ Ｇ （ｂｒｏｎａｉｌｔａａｔ＠ｇｉｓｍ
ｓ ）又は８１０２ （５ｌｌｉ＠ｏｍ ｄｉｏｘｉｄ
ｅ ）でＴｏｌ）、ＣＶＤ（＠ｈ＠ｍｉ＠ａｌ ｖａｐ
ｏｒ ｄ＠ｐｏｓｉｔｉｏｎ）法によって形成されるも
のである。
以下１添付図面を参照してＭＯＳ）ランジスタを製造す
る実施態様例によって本発明を説明する。
る実施態様例によって本発明を説明する。
第１図鉱％ＭＯ８）ランジスタを製造する過程でＰ８Ｇ
絶縁層に所定のコンタクトホールを形成し友状態を説明
する概略断面図である。
絶縁層に所定のコンタクトホールを形成し友状態を説明
する概略断面図である。
第゛１図に示したように□単結晶シリコン基板１内にソ
ースおよびドレ′インの不純物拡散領域２および３が形
成されておシ、かつ基板１上に厚いフィールド酸化膜４
および薄いダート酸化膜５社通常の方法によって形成さ
れている。そして、ｅ−”）酸イビ膜５上にｒ−）電極
として４リシリコン層６が形成されている。酸化膜４お
よび５と４９７９３７層６との上全面にＣＶＤ法によっ
てＰＳＧ膜７（厚さ：０．５ないし１．５μｍ）が形成
され、そして、通常のホトエツチングによってＰＥＧ膜
７およびｆ−）６に化膜５にコンタクトホール（電極窓
）８．９およびｌＯが形成されそいる。（第１図）次に
、本発明に従ってキセノンランプを照射することによる
フーラッシ鼻ヒートによってＰＥＧ＠７を軟化点近くま
で加熱してコンタクトホール８゜９および１０のかど部
分を丸くする（第２図）。
ースおよびドレ′インの不純物拡散領域２および３が形
成されておシ、かつ基板１上に厚いフィールド酸化膜４
および薄いダート酸化膜５社通常の方法によって形成さ
れている。そして、ｅ−”）酸イビ膜５上にｒ−）電極
として４リシリコン層６が形成されている。酸化膜４お
よび５と４９７９３７層６との上全面にＣＶＤ法によっ
てＰＳＧ膜７（厚さ：０．５ないし１．５μｍ）が形成
され、そして、通常のホトエツチングによってＰＥＧ膜
７およびｆ−）６に化膜５にコンタクトホール（電極窓
）８．９およびｌＯが形成されそいる。（第１図）次に
、本発明に従ってキセノンランプを照射することによる
フーラッシ鼻ヒートによってＰＥＧ＠７を軟化点近くま
で加熱してコンタクトホール８゜９および１０のかど部
分を丸くする（第２図）。
このフラッシェヒートは不活性ガス（例えば、窒素ガス
′）雰囲気中での数秒間の照射で良い、キセノンラング
の代りに連続発信のレーザーおるい仁電子ビームも使用
することもで゛きる。このようなフラッジ慕ヒーｔでは
シリコン基板１の温産はそれ程上昇しないが、コンタク
トホール８および１（）内に露出している不純物拡散領
域２および３がキセノンランプの照射によって加鉱され
る。それでも、゛この不純物拡散領域の部分的急速加熱
によっては＃１とんど不純物の拡散は進行しない、 ′
そして、配線材でめるアル１＝ウムを蒸着に゛よりてＰ
ＥＧ膜７シよびコンタクトホール内で算出している不純
物領域２．３および４９７９３７層６の全面に付着させ
て導電体層１１を形成し、通常のホトエツチングによっ
て所定゛の配線パターンとする（第３図）。
′）雰囲気中での数秒間の照射で良い、キセノンラング
の代りに連続発信のレーザーおるい仁電子ビームも使用
することもで゛きる。このようなフラッジ慕ヒーｔでは
シリコン基板１の温産はそれ程上昇しないが、コンタク
トホール８および１（）内に露出している不純物拡散領
域２および３がキセノンランプの照射によって加鉱され
る。それでも、゛この不純物拡散領域の部分的急速加熱
によっては＃１とんど不純物の拡散は進行しない、 ′
そして、配線材でめるアル１＝ウムを蒸着に゛よりてＰ
ＥＧ膜７シよびコンタクトホール内で算出している不純
物領域２．３および４９７９３７層６の全面に付着させ
て導電体層１１を形成し、通常のホトエツチングによっ
て所定゛の配線パターンとする（第３図）。
上述のようにしてＭＯＳ）ランジスタが製造されるわシ
でＴｏシ、絶縁層（ＰＳＧ膜）のコンタクトホールおよ
び段差部分でのかど部が゛丸くなって配線ノ臂ターンの
断線防止が可能であると同時に、基板中の不純物拡散領
域が拡大子ることがないので高集積化が可能となる。
でＴｏシ、絶縁層（ＰＳＧ膜）のコンタクトホールおよ
び段差部分でのかど部が゛丸くなって配線ノ臂ターンの
断線防止が可能であると同時に、基板中の不純物拡散領
域が拡大子ることがないので高集積化が可能となる。
本発明を上述のＭＯＳ）ランジスタの例で説明したが、
ΔイＩ−ラトランジスタおよび拡散抵抗で配線パターン
を形成する場合にも、更には、多層配線構造にする場合
にも本発明の方法が適用できる。
ΔイＩ−ラトランジスタおよび拡散抵抗で配線パターン
を形成する場合にも、更には、多層配線構造にする場合
にも本発明の方法が適用できる。
第１図、第２図および第３図はＭＯＳ）ランジスタの配
線工程を説明するＭＯＳ）ランゾスタの概略断面図であ
る。 １・・・シリコン基板、２，３・・・不純物拡散領域、
４．５・・・酸化膜、６・・・ポリシリコン層、７・・
・Ｐ２Ｏ膜、８．９．１０・・・コンタクトホール、１
１・・・アルミニウム層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第３＠
線工程を説明するＭＯＳ）ランゾスタの概略断面図であ
る。 １・・・シリコン基板、２，３・・・不純物拡散領域、
４．５・・・酸化膜、６・・・ポリシリコン層、７・・
・Ｐ２Ｏ膜、８．９．１０・・・コンタクトホール、１
１・・・アルミニウム層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第３＠
Claims (1)
- 【特許請求の範囲】 １、 コンタクトホールおよび段差部を有する絶縁層の
上に配線層を形成することを含んでなる半導体装置の製
造方法において、ガラス膜絶縁層をフラッジ鼻ヒートす
ることによってそのコンタクトホールおよび段差部のか
ど部分を流動化して丸みをつけてから前記配線層を形成
してかど部分での配線層の断線を防止することを特徴と
する半導体装置の製造方法。 ２、前記フラッシェヒートをキセノンランプ、レーザー
又は電子ビームによって行なうことを特徴とする特許請
求の範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9975281A JPS582069A (ja) | 1981-06-29 | 1981-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9975281A JPS582069A (ja) | 1981-06-29 | 1981-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582069A true JPS582069A (ja) | 1983-01-07 |
Family
ID=14255717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9975281A Pending JPS582069A (ja) | 1981-06-29 | 1981-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582069A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284940A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0642738U (ja) * | 1992-11-13 | 1994-06-07 | 株式会社タナカヤ | 点着段ボールシート |
-
1981
- 1981-06-29 JP JP9975281A patent/JPS582069A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284940A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0642738U (ja) * | 1992-11-13 | 1994-06-07 | 株式会社タナカヤ | 点着段ボールシート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4204894A (en) | Process for fabrication of semiconductors utilizing selectively etchable diffusion sources in combination with melt-flow techniques | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| JPS6187322A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04206775A (ja) | 薄膜トランジスタ | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPS6197945A (ja) | 多層配線の形成方法 | |
| JPS5850755A (ja) | 半導体装置 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS5922373B2 (ja) | 半導体ウエハの処理法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPS63173344A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS6115349A (ja) | 半導体素子の配線形成方法 | |
| JPH05868B2 (ja) | ||
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| JPS6154650A (ja) | 半導体装置の製造方法 | |
| JPS6258143B2 (ja) |