JPS6258143B2 - - Google Patents
Info
- Publication number
- JPS6258143B2 JPS6258143B2 JP2113476A JP2113476A JPS6258143B2 JP S6258143 B2 JPS6258143 B2 JP S6258143B2 JP 2113476 A JP2113476 A JP 2113476A JP 2113476 A JP2113476 A JP 2113476A JP S6258143 B2 JPS6258143 B2 JP S6258143B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- polycrystalline silicon
- silicophosphate
- silicon
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011521 glass Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000000156 glass melt Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置表面にガラス層を形成し、
その半導体装置の信頼度を向上すると共にそのガ
ラス膜により絶縁保護する半導体装置の製作法に
関するものである。
その半導体装置の信頼度を向上すると共にそのガ
ラス膜により絶縁保護する半導体装置の製作法に
関するものである。
半導体集積回路の高集積化にともない、製品の
歩留りを低下させ信頼度に大きく影響する回路配
線用の導電性薄膜の断線が問題となつている。こ
の断線の様子を第１図に示す。１は半導体基板、
２は回路成分を表わし抵抗、配線、ゲート等を意
味する。３はガラス膜による絶縁層、４は上記導
電性薄膜を表わす。半導体基板１上に形成された
回路成分２の上に気相成長法により絶縁層３を形
成すると第１図に示すように段差部分がオーバー
ハング状態となりやすい。この状態の上に真空蒸
着法などにより導電性薄膜４を形成すると第１図
のように断線が起きる。
歩留りを低下させ信頼度に大きく影響する回路配
線用の導電性薄膜の断線が問題となつている。こ
の断線の様子を第１図に示す。１は半導体基板、
２は回路成分を表わし抵抗、配線、ゲート等を意
味する。３はガラス膜による絶縁層、４は上記導
電性薄膜を表わす。半導体基板１上に形成された
回路成分２の上に気相成長法により絶縁層３を形
成すると第１図に示すように段差部分がオーバー
ハング状態となりやすい。この状態の上に真空蒸
着法などにより導電性薄膜４を形成すると第１図
のように断線が起きる。
この断線は集積度高くなり表面の凹凸が激しく
なるほど起きる割合が大きくなる。
なるほど起きる割合が大きくなる。
回路成分の上に形成される絶縁層の状態をなだ
らかにする方法として絶縁層を高温加熱すること
により塑性流動を起こさせる方法（通称グラスフ
ロー技術）がある。
らかにする方法として絶縁層を高温加熱すること
により塑性流動を起こさせる方法（通称グラスフ
ロー技術）がある。
本発明は、この絶縁層を加熱し絶縁層をなだら
かにするグラスフロー技術の改良に係り、所望す
る回路成分だけ厚い絶縁層で被覆され他の部分は
薄い絶縁層で被覆される半導体装置の製作法に関
するものである。
かにするグラスフロー技術の改良に係り、所望す
る回路成分だけ厚い絶縁層で被覆され他の部分は
薄い絶縁層で被覆される半導体装置の製作法に関
するものである。
以下、実施例を用いて製作法を具体的に説明す
る。
る。
実施例 １
シリコン基板５上に二酸化シリコン６を熱酸化
法で形成する。その上に気相成長法により多結晶
シリコン７を１μｍの厚さに形成する。その上に
気相成長法により硅リン酸ガラス（リン濃度
10mol％）８を１μｍの厚さに形成する（第２
図）。次にホトエツチング法によりリンガラスに
穴あけを行なう。次に残つているガラス膜をマス
クにしてプラズマエツチング法により多結晶シリ
コンをエツチングする（第３図）。この状態で加
熱すると硅リン酸はたしかに塑性流動する。しか
し硅リン酸ガラス融体は多結晶シリコンとのヌレ
が悪いため硅リン酸ガラス融体は多結晶シリコン
側壁９の上に流れない（第４図）。
法で形成する。その上に気相成長法により多結晶
シリコン７を１μｍの厚さに形成する。その上に
気相成長法により硅リン酸ガラス（リン濃度
10mol％）８を１μｍの厚さに形成する（第２
図）。次にホトエツチング法によりリンガラスに
穴あけを行なう。次に残つているガラス膜をマス
クにしてプラズマエツチング法により多結晶シリ
コンをエツチングする（第３図）。この状態で加
熱すると硅リン酸はたしかに塑性流動する。しか
し硅リン酸ガラス融体は多結晶シリコンとのヌレ
が悪いため硅リン酸ガラス融体は多結晶シリコン
側壁９の上に流れない（第４図）。
本発明は上記硅リン酸ガラス８が多結晶シリコ
ン７側壁さらに二酸化シリコン６上も流動するよ
うにしたものである。第３図の状態で表面全体に
リンガラスを薄く形成し（例えば2000Å）（第５
図）、窒素中で加熱すると多結晶シリコン段差の
底の部分まで硅リン酸ガラス融体が流動する。そ
の結果、第５図に示す構造は第６図のようにな
る。
ン７側壁さらに二酸化シリコン６上も流動するよ
うにしたものである。第３図の状態で表面全体に
リンガラスを薄く形成し（例えば2000Å）（第５
図）、窒素中で加熱すると多結晶シリコン段差の
底の部分まで硅リン酸ガラス融体が流動する。そ
の結果、第５図に示す構造は第６図のようにな
る。
実施例 ２
本発明をシリコンゲート絶縁形電界効果トラン
ジスター製作に用いた例を説明する。第７図は通
常のＮ―チヤネル・シリコンゲートプロセスに従
つて、シリコン基板５上に二酸化シリコン６を形
成し、次に気相成長法により多結晶シリコン７
3000Åを形成しその上に硅リン酸ガラス８ 8000
Åを形成した状態を示すものである。実施例１と
同様に硅リン酸ガラス８と多結晶シリコン７およ
び二酸化シリコン６に穴あけをする（第８図）。
次にリン成分を含む雰囲気中、1000℃、20分熱処
理を行なう。この結果シリコン基板が露出してい
る部分からはリンが0.8μ拡散し、絶縁形電界効
果トランジスタのソース領域１０とドレイン領域
１１が形成される。同時に多結晶シリコン側壁９
には硅リン酸ガラスが形成され、実施例１と同様
に硅リン酸ガラスに塑性流動が起き多結晶シリコ
ンの表面を覆う結果となる。次にソース領域１
０、ドレイン領域１１となるべき部分の硅リン酸
膜８に穴あけをし導電性薄膜（例えばアルミニウ
ム）１２を形成してホトエツチング法により配線
を行なう（第９図）。このようにして、Ｎ―チヤ
ネル・シリコンゲート絶縁形電界効果トランジス
タが形成できた。
ジスター製作に用いた例を説明する。第７図は通
常のＮ―チヤネル・シリコンゲートプロセスに従
つて、シリコン基板５上に二酸化シリコン６を形
成し、次に気相成長法により多結晶シリコン７
3000Åを形成しその上に硅リン酸ガラス８ 8000
Åを形成した状態を示すものである。実施例１と
同様に硅リン酸ガラス８と多結晶シリコン７およ
び二酸化シリコン６に穴あけをする（第８図）。
次にリン成分を含む雰囲気中、1000℃、20分熱処
理を行なう。この結果シリコン基板が露出してい
る部分からはリンが0.8μ拡散し、絶縁形電界効
果トランジスタのソース領域１０とドレイン領域
１１が形成される。同時に多結晶シリコン側壁９
には硅リン酸ガラスが形成され、実施例１と同様
に硅リン酸ガラスに塑性流動が起き多結晶シリコ
ンの表面を覆う結果となる。次にソース領域１
０、ドレイン領域１１となるべき部分の硅リン酸
膜８に穴あけをし導電性薄膜（例えばアルミニウ
ム）１２を形成してホトエツチング法により配線
を行なう（第９図）。このようにして、Ｎ―チヤ
ネル・シリコンゲート絶縁形電界効果トランジス
タが形成できた。
本発明は、回路成分７の部分の硅リン酸により
形成される絶縁層が厚く、その他の部分は絶縁層
が薄くなる特徴がある。これはまたソース領域や
ドレイン領域と導電性薄膜１２を接触させるため
の硅リン酸ガラスの穴あけを自己整合させること
が可能である。すなわち、実施例２で説明したよ
うに絶縁形電界効果トランジスタのソース・ドレ
イン領域だけが薄い二酸化シリコンで形成される
ため、マスクの合わせ余裕が小さくても不必要な
領域に穴が形成されることがない。従つて硅リン
酸ガラスの穴あけに用いられるマスクの合わせ余
裕が不必要となり集積度を増すことができる。ま
た第１図に示したように段差部分での硅リン酸ガ
ラス膜の段差をなだらかにすることができ導電性
薄膜の断線を防ぐことができる。
形成される絶縁層が厚く、その他の部分は絶縁層
が薄くなる特徴がある。これはまたソース領域や
ドレイン領域と導電性薄膜１２を接触させるため
の硅リン酸ガラスの穴あけを自己整合させること
が可能である。すなわち、実施例２で説明したよ
うに絶縁形電界効果トランジスタのソース・ドレ
イン領域だけが薄い二酸化シリコンで形成される
ため、マスクの合わせ余裕が小さくても不必要な
領域に穴が形成されることがない。従つて硅リン
酸ガラスの穴あけに用いられるマスクの合わせ余
裕が不必要となり集積度を増すことができる。ま
た第１図に示したように段差部分での硅リン酸ガ
ラス膜の段差をなだらかにすることができ導電性
薄膜の断線を防ぐことができる。
本発明は特に高集積の絶縁形電界効果トランジ
スタでなる集積回路の歩留りを向上させることに
効果がある。
スタでなる集積回路の歩留りを向上させることに
効果がある。
第１図は導電性薄膜の断線を示す図、第２図は
基板上に二酸化シリコン、多結晶シリコン、硅リ
ン酸ガラスを形成した断面図、第３図は第２図の
硅リン酸ガラスと多結晶シリコンに穴あけをした
状態の断面図、第４図は第３図を熱処理した状態
の断面図、第５図は第３図の表面に硅リン酸ガラ
スを形成した状態の断面図、第６図は第５図を熱
処理した状態の断面図、第７図はＮ―チヤネル・
シリコンゲートMOSプロセスに従つてシリコン
基板上に二酸化シリコン、多結晶シリコン、硅リ
ン酸ガラスを形成した状態の断面図、第８図は第
７図の硅リン酸ガラス、多結晶シリコン、二酸化
シリコンに穴あけをした状態の断面図、第９図は
第８図を熱処理した後硅リン酸ガラスに穴あけを
して導電性薄膜の配線を行なつた状態の断面図で
ある。
基板上に二酸化シリコン、多結晶シリコン、硅リ
ン酸ガラスを形成した断面図、第３図は第２図の
硅リン酸ガラスと多結晶シリコンに穴あけをした
状態の断面図、第４図は第３図を熱処理した状態
の断面図、第５図は第３図の表面に硅リン酸ガラ
スを形成した状態の断面図、第６図は第５図を熱
処理した状態の断面図、第７図はＮ―チヤネル・
シリコンゲートMOSプロセスに従つてシリコン
基板上に二酸化シリコン、多結晶シリコン、硅リ
ン酸ガラスを形成した状態の断面図、第８図は第
７図の硅リン酸ガラス、多結晶シリコン、二酸化
シリコンに穴あけをした状態の断面図、第９図は
第８図を熱処理した後硅リン酸ガラスに穴あけを
して導電性薄膜の配線を行なつた状態の断面図で
ある。
Claims (1)
- １ 所定の半導体基体上に多結晶シリコン層と、
この上部に第１のガラス層を積層して形成する工
程と、上記多結晶シリコン層と上記第１のガラス
層の積層膜を所定形状に加工する工程と、第２の
ガラス層を全面に形成する工程と、加熱して上記
第１のガラス層を流動化させる工程を含むことを
特徴とする半導体装置の製作法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2113476A JPS52104869A (en) | 1976-03-01 | 1976-03-01 | Manufacture for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2113476A JPS52104869A (en) | 1976-03-01 | 1976-03-01 | Manufacture for semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5650287A Division JPS6372130A (ja) | 1987-03-13 | 1987-03-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52104869A JPS52104869A (en) | 1977-09-02 |
| JPS6258143B2 true JPS6258143B2 (ja) | 1987-12-04 |
Family
ID=12046413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2113476A Granted JPS52104869A (en) | 1976-03-01 | 1976-03-01 | Manufacture for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS52104869A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56134771A (en) * | 1980-03-26 | 1981-10-21 | Nec Corp | Insulation gate type field effect transistor |
-
1976
- 1976-03-01 JP JP2113476A patent/JPS52104869A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52104869A (en) | 1977-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4285761A (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| JPS5842276A (ja) | Ｍｏｓ電界効果トランジスタ集積回路の製造方法 | |
| US3986896A (en) | Method of manufacturing semiconductor devices | |
| JPS6335107B2 (ja) | ||
| US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
| JPS6258143B2 (ja) | ||
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6039848A (ja) | 半導体装置の製造方法 | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH027185B2 (ja) | ||
| JPS5455388A (en) | Production of mos type semiconductor device | |
| JPS6240746A (ja) | 半導体装置 | |
| JPH04206775A (ja) | 薄膜トランジスタ | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JP2690218B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3086958B2 (ja) | 半導体装置の製造方法 | |
| JPH058571B2 (ja) | ||
| JPH0414497B2 (ja) | ||
| JPS5922378B2 (ja) | 半導体装置の製造方法 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPS5852330B2 (ja) | 半導体装置の製造方法 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 |