JPS5842276A - Ｍｏｓ電界効果トランジスタ集積回路の製造方法 - Google Patents

Ｍｏｓ電界効果トランジスタ集積回路の製造方法

Info

Publication number
JPS5842276A
JPS5842276A JP57142020A JP14202082A JPS5842276A JP S5842276 A JPS5842276 A JP S5842276A JP 57142020 A JP57142020 A JP 57142020A JP 14202082 A JP14202082 A JP 14202082A JP S5842276 A JPS5842276 A JP S5842276A
Authority
JP
Japan
Prior art keywords
layer
metal
metal silicide
silicide layer
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57142020A
Other languages
English (en)
Inventor
ウルリツヒ・シユワ−ベ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS5842276A publication Critical patent/JPS5842276A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は高融点金属ケイ化物例えばモリブデン、タン
クステン、タンタル又はチタンのケイ化物から成る補助
の導体路層が使用され、この金属ケイ化物層と本来の金
属導体路層の間にリンガラス層が置かれているＭＯ８電
界効果トランジスタ集積回路特に相補型ＭＯ８電界効果
トランジスタ集積回路の製造方法Ｃ＝関するものである
。この金属ケイ化物層はポリシリコン層が形成され、能
動ＭＯ８碩謔が作られ、絶縁酸化膜が設けられ、接触孔
が開けられた後に設けられる。
この種の方法は既に提案されているものであって特にＭ
Ｏ８電界効果トランジスタの集積回路の製作に適してい
る６しかしこの方法な相補！５ＩＩＯ８電界効果トラン
ジスタ回路の製作に採用すると、桜触孔区塘にある縁端
部の丸みづけを接触孔のエツチング前に行わなければな
らない点ζ：問題がある。このようにしない場合ｐ　領
域が冨出し高温処理によりこの領域のドーパントが欠乏
するようになる。更に補助あ導体路が使用される集積Ｃ
ＭＯ８およびＮＭＯ８回路の場合ｎ　領域、ｐ　領域お
よびポリシリコン層に対するアルミニウム接触電極のた
めの接触孔を設ける際に厚さの異る酸化膜をエッチしな
ければならないから接触孔の下に深い回り込み腐蝕が起
るという問題が生ずる。
この発明の目的は金属ケイ化物から成る第二の導体路層
を使用し、 （１）　　接岨孔の縁端の丸みづけのために中間層との
ｐ　領域を露出させることなく可能でありイ２）接触孔
の下に向り込みエツチングが行われることがない という二つの長所を持つＭＯ８集積回路の製造方法を提
供することである。
この目的はＭＯ８構造とポリシリコン層の能動区域と金
属ケイ化物層ならびに金属導体路に対する接触孔を絶縁
酸化膜の形成後金属ケイ化物層の析出前に同じ工程段に
おいて同時に作り、金属ケイ化物層の構造作成に当って
は中間酸化膜として作用するリンガラス層が流動化する
とき回路のｐ＋領域が金属ケイ化層によって覆われてい
るようにすることによって達成される。
金属ケイ化層として厚さ２００乃至５００ｎｍのケイ化
タンタル（Ｔａｃｉｔ　）層！使用し金属導体路層には
アルミニウムを使用することもこの発明の枠内にある。
中間酸化膜として作用するリンガラス層はｌｏｏｏｎｍ
　　の厚さに析出させ、１ｏｏ。
’Ｃ（７）　ｍ　度で流動状態にすると有利である。
図面を参照し実施例についてこの発明を更Ｃ二詳細に説
明する。第１図乃至第３図はこの発明の方法に従ってｐ
型盆状区謔にＣＭＯ８を作成する工程の三段階において
の半導体板構造の主要部を示す。
第１図： ｐ区域ＣＭＯ８構造の製作は次のように行われる。
リンをドープしたシリコン基板１の表面部分堪ニホウ素
ｅイオン注入によって入れて１区域２を作り高温処理を
行なう。続いて能動区域を区画する局地酸化のための層
列を作り、１区域２を感光樹脂で覆い、フィールド区域
にリンをイオン注入し。
感光樹脂を除去し、局地酸化によりフィールド区域３を
作り、窒化シリコン基板ノを除去してｎおよび９ＭＯ８
ＦＥＴのしきい値電圧を調整するためホウ素をイオン注
入する。続いてゲート酸化＋１１４を新たに成長させ、
厚さ３５０　ｎｍのポリシリコン層５を析出させてリン
をドープし、ポリシリコン層５に構造２作り、９ＭＯ８
ＦＥＴのソース・ドレン区域６とｎ基板１の接触区域以
外の総ての区域゛　　　　　感光樹脂で覆ってホウ素を
イオン注入し、感光樹脂を除去し、　ｎＭＯ８ＦＥＴの
ソース・ドレン区域と１区域２の接触区域以外の総ての
区域を覆ってヒ素！イオン注入した後感党樹脂を除去す
る。ここで処理板全体を湿気を含む雰囲気内で８００乃
至９００℃に加熱して酸化する。
これ（−よって作られた絶縁酸化膜８はポリシリコン区
域５の上で約２００　ｎｍの厚さを持つ。この膜にケイ
化タンタルの補助導体路１１とＴａＳｉ。
・ポリシリコン層９とＴａＳｉ、・ｎ　区域１０に対す
る接触孔の外アルミニウム導体路１２とＡ１・ｎ＋区ｔ
ｈ＃１３とＡ１・ｐ　区域１４とＡ１・　ポリシリコン
層１５に対する接触孔を作る。これによって形成された
構造が！１図に示されている。
第２図： 第一群の接触孔の形成後補助導体路１１となるケイ化タ
ンタル層を２００乃至５　ｏ　ｏ　ｎｍの厚さに析出さ
せ、これに構造を作って総ての接触部９、１０，１３，
１４．１５の上１それよりも大きなケイ化タンタル区域
を残す。
第３図： ゲート酸化物４、フィールド酸化物３および絶縁酸化物
８から構成される酸化嘆全体が第３図には単に１６とし
て示されている。リンケイ酸ガラス、の中間酸化膜１７
／１ｌ１０００ｎ　　厚さに析出させ第二群の接触孔１
３，１４．１５を作る。続いてリンケイ酸ガラス層１′
１を流動化して接触孔の縁に丸みをつける。ここでｐ　
区域６がその上にあるケイ化タンタル層の補助導体路１
１によってマスクされる。続いて公知の方法によりＡ１
又はＡ１・Ｓｔの導体路１２を作る。
各接触部の上にケイ化物の小部分を置くこと（二よりｐ
　区球）がこのケイ化物部分でマスクされるためＣＭＯ
８回路の製作に当って第二群の接触孔の蝕刻の後にリン
ガラス層１７を流動化することが可能となる外第二群の
接触孔のエツチングに際して総ての部分において酸化物
層の厚さが等しく回り込み腐蝕が避けられるという長所
がある。
この外にもこの発明の方法によって作られた集積回路は
＠３図に示すように接触部１２を厚い酸化一区域の上に
も置くことができるため実装密度が改善される。
【図面の簡単な説明】
第１図、第２図、第３図はこの発明による製作工程の三
つの段階においての加工物の断面を示ｆ。 １・・・基板、　　２・・・９区域、　　３・・・フィ
ールド酸化物、　４・・・ゲート酸化物、　５・・・ポ
リシリコン層、６と７・・・ソース・ドレン領域。 １１・・・補助導体路、　１２・・・金属導体路、１フ
・・・中間酸化ＩＩＩ。

Claims (1)

  1. 【特許請求の範囲】 １）ＭＯ８構造とポリシリコン層との能動区域に対する
    金属ケイ化物層と金属導体路の接触孔が絶縁酸化膜をと
    りつけた後金属ケイ化物の析出前に同じ工程段階におい
    て同時に開けられること、金属ケイ化物層の構造形成に
    当って中間酸化嗅として作用するリンガラス層が溶融す
    るとき回路のｐ　型領域が金属ケイ化物層で覆われたま
    まになっていることを特徴とする補助の導体路としてモ
    リブデン、タンダステン、タンタル又はチタン等の金属
    の高融点ケイ化物層構造が使用され、この金属ケイ化物
    層と金属導体路層の間の中間層としてリンケイ酸ガラス
    が使用されているＭＯ８電界効果トランジスタ集積回路
    の製造方法。 ２）　金属ケイ化物層として厚さ２００乃至５００ｎｍ
    のケイ化タンタル（Ｔａｃｉｔ３　　層が使用されるこ
    とを特徴とする特許請求の範囲第１項記載の方法。 ３）　金属導体路にアルミニウムが使用されることを特
    徴とする特許請求の範囲＠１項又は第２項記載の方法。 ４】　リンガラス層を厚さｌ　ＯＯＯｎｍに析出させ、
    温度１０００℃で流動化させることを特徴とする特許請
    求の範囲第１項乃至第３項のいずれかに記載の方法。
JP57142020A 1981-08-19 1982-08-16 Ｍｏｓ電界効果トランジスタ集積回路の製造方法 Pending JPS5842276A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE31328091 1981-08-19
DE19813132809 DE3132809A1 (de) 1981-08-19 1981-08-19 Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene

Publications (1)

Publication Number Publication Date
JPS5842276A true JPS5842276A (ja) 1983-03-11

Family

ID=6139662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57142020A Pending JPS5842276A (ja) 1981-08-19 1982-08-16 Ｍｏｓ電界効果トランジスタ集積回路の製造方法

Country Status (6)

Country Link
US (1) US4462149A (ja)
EP (1) EP0072522B1 (ja)
JP (1) JPS5842276A (ja)
AT (1) ATE16871T1 (ja)
CA (1) CA1188007A (ja)
DE (2) DE3132809A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3218309A1 (de) * 1982-05-14 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
JPS59107583A (ja) * 1982-12-13 1984-06-21 Fuji Photo Film Co Ltd 半導体光検出装置の製造方法
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
US4553318A (en) * 1983-05-02 1985-11-19 Rca Corporation Method of making integrated PNP and NPN bipolar transistors and junction field effect transistor
DE3331759A1 (de) * 1983-09-02 1985-03-21 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminium-legierung bestehenden mehrlagenverdrahtung und verfahren zu ihrer herstellung.
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS60132353A (ja) * 1983-12-20 1985-07-15 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4561170A (en) * 1984-07-02 1985-12-31 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
JPS61139058A (ja) * 1984-12-11 1986-06-26 Seiko Epson Corp 半導体製造装置
US4604789A (en) * 1985-01-31 1986-08-12 Inmos Corporation Process for fabricating polysilicon resistor in polycide line
FR2578097A1 (fr) * 1985-02-26 1986-08-29 Efcis Procede de fabrication de circuits integres en technologie mos et cmos et structure cmos correspondante
JPS61198780A (ja) * 1985-02-28 1986-09-03 Toshiba Corp 半導体装置の製造方法
US5072275A (en) * 1986-02-28 1991-12-10 Fairchild Semiconductor Corporation Small contactless RAM cell
US4764480A (en) * 1985-04-01 1988-08-16 National Semiconductor Corporation Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size
US5100824A (en) * 1985-04-01 1992-03-31 National Semiconductor Corporation Method of making small contactless RAM cell
US5340762A (en) * 1985-04-01 1994-08-23 Fairchild Semiconductor Corporation Method of making small contactless RAM cell
JPS61280638A (ja) * 1985-06-06 1986-12-11 Toshiba Corp 半導体装置の製造方法
GB2179792B (en) * 1985-08-28 1988-10-12 Mitsubishi Electric Corp Method for fabricating bipolar transistor in integrated circuit
US4994402A (en) * 1987-06-26 1991-02-19 Hewlett-Packard Company Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device
US5053349A (en) * 1988-06-16 1991-10-01 Kabushiki Kaisha Toshiba Method for interconnecting semiconductor devices
JP2757927B2 (ja) * 1990-06-28 1998-05-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体基板上の隔置されたシリコン領域の相互接続方法
EP0517368B1 (en) * 1991-05-03 1998-09-16 STMicroelectronics, Inc. Local interconnect for integrated circuits
US5949114A (en) 1996-11-07 1999-09-07 Micron Technology, Inc. Semiconductor device having increased breakdown voltage and method of fabricating same
AR027024A1 (es) * 1999-12-23 2003-03-12 Basf Ag Procedimiento para la preparacion de n-fosfonometilglicina
US6737339B2 (en) * 2001-10-24 2004-05-18 Agere Systems Inc. Semiconductor device having a doped lattice matching layer and a method of manufacture therefor
JP4365568B2 (ja) * 2002-09-06 2009-11-18 独立行政法人産業技術総合研究所 ドーピング方法およびそれを用いた半導体素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
US4102733A (en) * 1977-04-29 1978-07-25 International Business Machines Corporation Two and three mask process for IGFET fabrication
IT1110843B (it) * 1978-02-27 1986-01-06 Rca Corp Contatto affondato per dispositivi mos di tipo complementare
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
DE3027954A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben

Also Published As

Publication number Publication date
EP0072522A2 (de) 1983-02-23
EP0072522A3 (en) 1983-11-09
ATE16871T1 (de) 1985-12-15
DE3132809A1 (de) 1983-03-10
CA1188007A (en) 1985-05-28
DE3267800D1 (en) 1986-01-16
US4462149A (en) 1984-07-31
EP0072522B1 (de) 1985-12-04

Similar Documents

Publication Publication Date Title
JPS5842276A (ja) Ｍｏｓ電界効果トランジスタ集積回路の製造方法
JP2510751B2 (ja) 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス
US4523213A (en) MOS Semiconductor device and method of manufacturing the same
US5581093A (en) Contact structure of an interconnection layer for a semiconductor device and a multilayer interconnection SRAM
JPS6116571A (ja) 半導体装置の製造方法
JPS6175555A (ja) Ｃｍｏｓ双子井戸半導体装置を作る方法
JPS58148445A (ja) 相補形電界効果型トランジスタの製造方法
US4603472A (en) Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation
US3834959A (en) Process for the formation of selfaligned silicon and aluminum gates
KR100221059B1 (ko) 반도체장치 제조방법
JPS6212152A (ja) 半導体装置の製造方法
JPS59231864A (ja) 半導体装置
JPS6038864B2 (ja) 半導体装置
KR0150671B1 (ko) 주변회로영역과 셀영역이 서로다른 소자분리 구조를 갖는 반도체소자 제조방법
JPS6126234B2 (ja)
JPH0918003A (ja) 電界効果トランジスタの製造方法
JPS5832502B2 (ja) 半導体装置の製造方法
JPS63200528A (ja) 半導体装置の製造方法
RU1824656C (ru) Способ изготовлени МОП-транзистора
JPS6146964B2 (ja)
KR0121184B1 (ko) Mos 소자 제조방법
JPH024138B2 (ja)
JPS6159750A (ja) 半導体装置およびその製造方法
JPH0460342B2 (ja)
JPH0466104B2 (ja)