JPS5922378B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5922378B2 JPS5922378B2 JP9748675A JP9748675A JPS5922378B2 JP S5922378 B2 JPS5922378 B2 JP S5922378B2 JP 9748675 A JP9748675 A JP 9748675A JP 9748675 A JP9748675 A JP 9748675A JP S5922378 B2 JPS5922378 B2 JP S5922378B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bpsg
- etching
- silicon oxide
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
従来半導体集積回路（以後ＩＣと略称する）を製造する
に当つて、ＩＣ中の機能素子間を電気的に相互接続する
には導電性薄膜に依ることが多い。
に当つて、ＩＣ中の機能素子間を電気的に相互接続する
には導電性薄膜に依ることが多い。
具体的には半導体基体に設けた絶縁物層上にこの導電性
薄膜が積層され、絶縁物層を選択的に除去して形成した
ｄ仔Ｌを通して露出した半導体基体と接続する。又この
導電性薄膜は他の膜層と交叉する場合も多く、この膜層
は絶縁性、半絶縁性又は導電性の場合もある。ところで
このような導電性薄膜は真空蒸着法で形成し、写真食刻
法を利用してＩＣを製造すると膜層の厚さによつて段差
を生じる。これは場合によつては極端な段差となつて、
時にはオーバーハングした縁となることもある。このよ
うな段差は導電性薄膜にクラックが発生する原因となり
ひいては製品歩溜り低下の原因となる。この種のクラッ
クを防ぐにはＩＣ中の膜層の厚さを変化させたり、或は
ｌ段で大きく変えず段数を増やして除々に高さを変える
か、更に又段差部分を食刻処理して傾斜面とする等の方
法で段差を小さくするよう配慮されて来た。このような
段数増加や傾斜面の形成はどうしても面積増加となり又
膜層の厚さを変化させるのは必要とする回路特性と相容
れない時が多い。一方シリコンゲート方式を採用した絶
縁ゲート形電界効果ＩＣは集積度が向上するので常用さ
れているが、これでは前記導電性薄膜と共に絶縁物上に
被着したシリコンを交叉する必要があるので導電性薄膜
のクラック発生は大きな問題となる。本発明は上記欠点
を除去した半導体装置の新規な製造方法を提供する。
薄膜が積層され、絶縁物層を選択的に除去して形成した
ｄ仔Ｌを通して露出した半導体基体と接続する。又この
導電性薄膜は他の膜層と交叉する場合も多く、この膜層
は絶縁性、半絶縁性又は導電性の場合もある。ところで
このような導電性薄膜は真空蒸着法で形成し、写真食刻
法を利用してＩＣを製造すると膜層の厚さによつて段差
を生じる。これは場合によつては極端な段差となつて、
時にはオーバーハングした縁となることもある。このよ
うな段差は導電性薄膜にクラックが発生する原因となり
ひいては製品歩溜り低下の原因となる。この種のクラッ
クを防ぐにはＩＣ中の膜層の厚さを変化させたり、或は
ｌ段で大きく変えず段数を増やして除々に高さを変える
か、更に又段差部分を食刻処理して傾斜面とする等の方
法で段差を小さくするよう配慮されて来た。このような
段数増加や傾斜面の形成はどうしても面積増加となり又
膜層の厚さを変化させるのは必要とする回路特性と相容
れない時が多い。一方シリコンゲート方式を採用した絶
縁ゲート形電界効果ＩＣは集積度が向上するので常用さ
れているが、これでは前記導電性薄膜と共に絶縁物上に
被着したシリコンを交叉する必要があるので導電性薄膜
のクラック発生は大きな問題となる。本発明は上記欠点
を除去した半導体装置の新規な製造方法を提供する。
即ち、燐及び硼素を含有したガラス層といわゆるフィー
ルド絶縁物とは異なる第２の絶縁物層の複合層をフィー
ルド絶縁物上又は、これを選択的に除去して露出した半
導体基体に被覆する。
ルド絶縁物とは異なる第２の絶縁物層の複合層をフィー
ルド絶縁物上又は、これを選択的に除去して露出した半
導体基体に被覆する。
次にこのガラス層の所望部分を食刻除去して出来た角部
を平清化する熱処理を行ひ、更に前記所望部分を食刻除
去する手段を採用した。ところでＰ２Ｏ，を含んたＳｉ
Ｏ２層即ちＰＳＧ層とＢ，Ｏ３を含んだＳｉＯ２層即ち
ＢＳＧ層は熱処理工程で溶融することが知られている。
を平清化する熱処理を行ひ、更に前記所望部分を食刻除
去する手段を採用した。ところでＰ２Ｏ，を含んたＳｉ
Ｏ２層即ちＰＳＧ層とＢ，Ｏ３を含んだＳｉＯ２層即ち
ＢＳＧ層は熱処理工程で溶融することが知られている。
しかし前記ＰＳＧ層はＰ２Ｏ５の生成量増加に伴つて食
刻速度が増大して弗化アンモンで食刻した際熱酸化珪素
の食刻速度に比べて５〜６倍程になるので微細バターニ
ングが難かしい。一方ＢＳＧは含有されるＢ，Ｏ３量が
増大しないと溶融せず２６ｍ０１％で始めて可能になり
しかもこのような組成のＢＳＧは現在知られている溶剤
では食刻不能である。
刻速度が増大して弗化アンモンで食刻した際熱酸化珪素
の食刻速度に比べて５〜６倍程になるので微細バターニ
ングが難かしい。一方ＢＳＧは含有されるＢ，Ｏ３量が
増大しないと溶融せず２６ｍ０１％で始めて可能になり
しかもこのような組成のＢＳＧは現在知られている溶剤
では食刻不能である。
しかし本発明者はＰ２Ｏ５及びＢ２Ｏ３を含有したガラ
ス層（以後ＢＰＳＧ）は含有両不純物が可成り少量であ
つても溶融可能であることと、更に両含有不純物量の増
大はガラス分極率に相関があり半導体装置として要求さ
れるＶｔｈに影響があることを見出した。
ス層（以後ＢＰＳＧ）は含有両不純物が可成り少量であ
つても溶融可能であることと、更に両含有不純物量の増
大はガラス分極率に相関があり半導体装置として要求さ
れるＶｔｈに影響があることを見出した。
第１図は横軸にＰ２Ｏ，ｍＯｌ濃度縦軸にＢ２Ｏ３ｍＯ
ｌ濃度を採り、各濃度における弗化アンモン食刻液によ
る食刻速度と、溶融温度と、更にガラス分極率との関係
を示した。
ｌ濃度を採り、各濃度における弗化アンモン食刻液によ
る食刻速度と、溶融温度と、更にガラス分極率との関係
を示した。
図中○印を結んだ実線で示した曲線はＢＰＳＧ層の弗化
アンモン（以後ＮＨ４Ｆと記載する）に対する食刻速度
と珪素ガラスのそれとの比が０．５，１．０，２．０に
なる時のＰ２Ｏ，及びＢ２Ｏ３の濃度を示した。
アンモン（以後ＮＨ４Ｆと記載する）に対する食刻速度
と珪素ガラスのそれとの比が０．５，１．０，２．０に
なる時のＰ２Ｏ，及びＢ２Ｏ３の濃度を示した。
この珪素ガラス即ち第２の絶縁物層はＢＰＳＧ層から含
有不純物層が半導体基体中に拡散されて不所望の接合を
形成するのを防止するものである。前述の食刻速度比の
選定はＢＰＳＧ層と第２の絶縁物層を食刻した後の形状
に配慮を加えたものである。即ち、第２図には、食刻速
度比に伴う前記複合層の断面形状を示したが、図より明
らかなように前記比即ちＢＰＳＧ、食刻速度／ＳｉＯ２
食刻速度＝１．０はパターン寸法変化も少なく且つ断面
傾斜角度も緩やかで最も望ましい。しかし実際には１．
０に保持するのは難しく、０、５〜２．０の範囲に制御
するのは比較的簡単であるほか現実的な製造条件となり
得るので０．５〜２．０に選定した。次にＢＰＳＧ層の
溶融温度から来る含有不純物濃度制限である。
有不純物層が半導体基体中に拡散されて不所望の接合を
形成するのを防止するものである。前述の食刻速度比の
選定はＢＰＳＧ層と第２の絶縁物層を食刻した後の形状
に配慮を加えたものである。即ち、第２図には、食刻速
度比に伴う前記複合層の断面形状を示したが、図より明
らかなように前記比即ちＢＰＳＧ、食刻速度／ＳｉＯ２
食刻速度＝１．０はパターン寸法変化も少なく且つ断面
傾斜角度も緩やかで最も望ましい。しかし実際には１．
０に保持するのは難しく、０、５〜２．０の範囲に制御
するのは比較的簡単であるほか現実的な製造条件となり
得るので０．５〜２．０に選定した。次にＢＰＳＧ層の
溶融温度から来る含有不純物濃度制限である。
第１図中の破線は１０００℃、１１００℃及び１２００
℃でのＢＰＳＧ層の溶融をＳＥＭ観察によつて調査した
Ｐ２Ｏ５，Ｂ２Ｏ３濃度限界を示した。濃度の下限はＢ
ＰＳＧ層の溶融効果から規定され、半導体装置を製造す
るに当つては１２００℃以下で溶融することが第２の条
件となる。次にガラスの分極と半導体装置特性の関係で
ある。
℃でのＢＰＳＧ層の溶融をＳＥＭ観察によつて調査した
Ｐ２Ｏ５，Ｂ２Ｏ３濃度限界を示した。濃度の下限はＢ
ＰＳＧ層の溶融効果から規定され、半導体装置を製造す
るに当つては１２００℃以下で溶融することが第２の条
件となる。次にガラスの分極と半導体装置特性の関係で
ある。
ＰＳＧを半導体装置の表面に形成すると外部電界はＰＳ
Ｇの分極による影響を受けて比較的低温（例えば６０℃
）で不安定な電気的特性を示す。
Ｇの分極による影響を受けて比較的低温（例えば６０℃
）で不安定な電気的特性を示す。
ＭＯＳトランジスタではしきい値Ｔｈの変動量ΔＶｔｈ
−Ｓａｔ・は次式で与えられていることが知られている
。こ＼でＫ。
−Ｓａｔ・は次式で与えられていることが知られている
。こ＼でＫ。
及びＫｇは珪素ガラス及び溶融ＰＳＧの誘電率ＸＯ及び
Ｘｇは珪素ガラス及び溶融ＰＳＧの膜厚Ｖ，は印加電圧
、χ，はガラスの分極率である。
Ｘｇは珪素ガラス及び溶融ＰＳＧの膜厚Ｖ，は印加電圧
、χ，はガラスの分極率である。
（１）式から明らかなようにこの分極率が大きくなる程
△Ｔｈ−Ｓａｔは大きくなる。この分極率を第３図でみ
るとＰ２Ｏ５のモル濃度の２乗に比例して増大する。第
３図は横軸にＰ２Ｏ５濃度縦軸に分極率を採りＰＳＧに
添加するＢ２Ｏ３濃度をバラメータとして示した図であ
るが、Ｂ，Ｏ３濃度増大に伴つて分極率χ，は減少する
。この事からＰＳＧにＢ２Ｏ３を添加したＢＰＳＧにあ
つては分極率の点で優れていることが判明した。今Ｘ。
△Ｔｈ−Ｓａｔは大きくなる。この分極率を第３図でみ
るとＰ２Ｏ５のモル濃度の２乗に比例して増大する。第
３図は横軸にＰ２Ｏ５濃度縦軸に分極率を採りＰＳＧに
添加するＢ２Ｏ３濃度をバラメータとして示した図であ
るが、Ｂ，Ｏ３濃度増大に伴つて分極率χ，は減少する
。この事からＰＳＧにＢ２Ｏ３を添加したＢＰＳＧにあ
つては分極率の点で優れていることが判明した。今Ｘ。
＝１．０μ，Ｘｇ＝０．５μ，ｐ＝２０Ｖの場合を想定
して且つ△Ｔｈ−Ｓａｔ・≦０．５Ｖであれば半導体素
子の信頼性は一応問題はないと考えられる。よつて前述
のＸ。，Ｘｇ，ｐを（１）式に代入するとχ，く０．３
・・・（２）この（２）式を利用してＢＰＳＧ層におけ
るＰ，Ｏ，及びＢ２Ｏ３濃度を第３図から求められこれ
を第１図に一点鎖線で示した。
して且つ△Ｔｈ−Ｓａｔ・≦０．５Ｖであれば半導体素
子の信頼性は一応問題はないと考えられる。よつて前述
のＸ。，Ｘｇ，ｐを（１）式に代入するとχ，く０．３
・・・（２）この（２）式を利用してＢＰＳＧ層におけ
るＰ，Ｏ，及びＢ２Ｏ３濃度を第３図から求められこれ
を第１図に一点鎖線で示した。
このように食刻速度、溶融温度及び分極率の３条件を満
足するＢ２Ｏ３，Ｐ２Ｏ，濃度領域は第１図の斜線部分
となりこれはＰ２Ｏ５５ｍＯｌ％〜１６ｍ０１％Ｂ２Ｏ
３２ｍＯｌ〜２７ｍ０Ｉ１％含有したＢＰＳＧ層となる
。
足するＢ２Ｏ３，Ｐ２Ｏ，濃度領域は第１図の斜線部分
となりこれはＰ２Ｏ５５ｍＯｌ％〜１６ｍ０１％Ｂ２Ｏ
３２ｍＯｌ〜２７ｍ０Ｉ１％含有したＢＰＳＧ層となる
。
したがつて本発明に於いて適用するＢＰＳＧ層は上記組
成と限定する。
成と限定する。
ところで前述の記載に示したように本発明に適用するＢ
ＰＳＧ層は第２の絶縁物層との複合層で構成され、この
第２の絶縁物層採用の理由は前述の通りである。
ＰＳＧ層は第２の絶縁物層との複合層で構成され、この
第２の絶縁物層採用の理由は前述の通りである。
次に熱処理工程及び食刻工程について説明する。この方
法では半導体基体表面からこの表面に積層するいわゆる
フイールド絶縁物層表面迄の距離を変えずに、この絶縁
物層上にＢＰＳＧ層を被着し、この表面附近を平滑化す
ることによつて、このＢＰＳＧ層上に被着する導電層の
クラツク防止とヒロツク縁発生を防止している。平滑化
とは前記ＢＰＳＧ層がフイールド絶縁物上に設置される
際その角部を緩やかな曲率を有する部分に変え、又フイ
ールド絶縁物を選択的に除去して露出した半導体基体に
前記ＢＰＳＧ層を形成する時は、形成された孔の底部の
角を覆うＢＰＳＧ層が緩やかな曲率を持つた部分に変化
させることを意味する。
法では半導体基体表面からこの表面に積層するいわゆる
フイールド絶縁物層表面迄の距離を変えずに、この絶縁
物層上にＢＰＳＧ層を被着し、この表面附近を平滑化す
ることによつて、このＢＰＳＧ層上に被着する導電層の
クラツク防止とヒロツク縁発生を防止している。平滑化
とは前記ＢＰＳＧ層がフイールド絶縁物上に設置される
際その角部を緩やかな曲率を有する部分に変え、又フイ
ールド絶縁物を選択的に除去して露出した半導体基体に
前記ＢＰＳＧ層を形成する時は、形成された孔の底部の
角を覆うＢＰＳＧ層が緩やかな曲率を持つた部分に変化
させることを意味する。
前記ＢＰＳＧ層の平滑化は熱処理工程によつて達成され
るが、前述のように１２００℃が望ましいが、熱処理工
程後に食刻工程を行うことを規定した。
るが、前述のように１２００℃が望ましいが、熱処理工
程後に食刻工程を行うことを規定した。
ところで写真食刻法による開孔工程はエマルジヨン状の
フオトレジストを絶縁物に被着し次に露光現象工程、食
刻工程を実施するのが通例である。
フオトレジストを絶縁物に被着し次に露光現象工程、食
刻工程を実施するのが通例である。
しかしこの工程につきまとう問題としてはフオトレジス
トに異物が附着することと、このフオトレジストの下地
となる絶縁物層に異常に発達したヒロツクが形成される
ことの２点がある。この結果フオトレジストが浮上つた
りして下地の絶縁物層にピンホールが形成される欠点が
ある。本願にあつてはＢＰＳＧ層及び第２の絶縁物層の
複合層を適用しているので最上層に位置するＢＰＳＧ層
の所望位置を写真食刻法（ＰＥＰ法）で除去して第２の
絶縁物層を露出する。
トに異物が附着することと、このフオトレジストの下地
となる絶縁物層に異常に発達したヒロツクが形成される
ことの２点がある。この結果フオトレジストが浮上つた
りして下地の絶縁物層にピンホールが形成される欠点が
ある。本願にあつてはＢＰＳＧ層及び第２の絶縁物層の
複合層を適用しているので最上層に位置するＢＰＳＧ層
の所望位置を写真食刻法（ＰＥＰ法）で除去して第２の
絶縁物層を露出する。
次いで前述の熱処理工程によつてＢＰＳＧ層の角部を緩
やかな曲率を有する部分に変ると共にこの平滑化工程に
よつて第２の絶縁物層に形成されているピンホールをＢ
ＰＳＧ層の塑性流動によつてうめる。次いで第２の絶縁
物層の所定位置をＰＥＰ法によつて開孔する方法を採用
した。前記ＢＰＳＧ層は従来知られている気相成長法に
限らず、溶媒中にガラス層、硼素及び燐を共存させて訃
きこの溶媒を揮散してＢＰＳＧを得る方法、スバツタリ
ング法、電子ビーム及びレーザ光等を利用してＢＰＳＧ
膜を被着する方法等も適用可能である。
やかな曲率を有する部分に変ると共にこの平滑化工程に
よつて第２の絶縁物層に形成されているピンホールをＢ
ＰＳＧ層の塑性流動によつてうめる。次いで第２の絶縁
物層の所定位置をＰＥＰ法によつて開孔する方法を採用
した。前記ＢＰＳＧ層は従来知られている気相成長法に
限らず、溶媒中にガラス層、硼素及び燐を共存させて訃
きこの溶媒を揮散してＢＰＳＧを得る方法、スバツタリ
ング法、電子ビーム及びレーザ光等を利用してＢＰＳＧ
膜を被着する方法等も適用可能である。
ところで第２図に半導体基体を被覆する熱酸化絶縁物層
２の食刻。
２の食刻。
とＢＰＳＧ層３の食刻速度１との比。／Ｖ１が５，２，
１等の時マスク４の存在下での開孔部５の食刻断面形状
を拡大して描画した０第４図には酸素とシランＳｉＨ４
の反応で４００℃の珪素基体上に堆積した気相成長酸化
珪素の食刻速度、第５図には第４図と同条件で得たＰＳ
Ｇの食刻速度を示した。第４図では横軸に平滑化熱処理
温度ＴＯＫ及び１／Ｔを、縦軸に食刻速〜度（Ａ／分）
を採り平滑化熱処理を窒素中で１０分間行つた結果を示
している。
１等の時マスク４の存在下での開孔部５の食刻断面形状
を拡大して描画した０第４図には酸素とシランＳｉＨ４
の反応で４００℃の珪素基体上に堆積した気相成長酸化
珪素の食刻速度、第５図には第４図と同条件で得たＰＳ
Ｇの食刻速度を示した。第４図では横軸に平滑化熱処理
温度ＴＯＫ及び１／Ｔを、縦軸に食刻速〜度（Ａ／分）
を採り平滑化熱処理を窒素中で１０分間行つた結果を示
している。
食刻速度は第４図から明らかなように平滑化熱処理温度
下の逆数に比例して大きくなる。向第５図にはＰＳＧの
食刻速度を示したが、横軸にはシランを１６．５ｄ／分
、酸素を２３．５ＷＬ１／分、キャリャガスである窒素
を２３１／分に固定し、フオスフイン流量（１ｆ１１／
分）の変化を、縦軸には平滑化熱処理を窒素中１０５０
℃２０分間実施したＰＳＧの食刻速度を示した。食刻速
度は第５図では酸化珪素層の燐濃度に比例して大きくな
る。若しこのＰＳＧを溶融して平滑化すると熱処理温度
としては９００℃〜１１００℃が望ましく、この範囲で
溶融する燐添加酸化珪素の燐濃度は第５図のフオスフイ
ン流量で６〜７ｒ１Ｌ１／分に相当するので食刻速度は
７５００〜９０００Ｌ扮となる。この速度は第４図に示
した酸化珪素の１６００λ／分と比較すると約５〜６倍
に相当する。したがつて本発明方法ではＰＳＧと酸化珪
素の組合せは採用しない。本発明方法ではＢＰＳＧ層を
平滑化する工程とこの工程完了後孔あけ工程を実施する
ものであるが、ＢＰＳＧ層の採用によつてこの層の下地
となる酸化珪素層との食刻速度を同程度に調節可能とな
るので食刻工程後の断面がなだらかに形成できるもので
ある。更に本発明方法では熱処理平滑化工程後食刻によ
る開孔工程が実施されるが、気相成長法によるＰＳＧ層
形成直後に写真食刻法による工程を実施する際はＰＳＧ
層の吸水性によるフオトレジストとの密着不良を招くが
ＢＰＳＧ層にあつてはこのような難点は克服される。以
下実施例により本発明を詳細に説明する。
下の逆数に比例して大きくなる。向第５図にはＰＳＧの
食刻速度を示したが、横軸にはシランを１６．５ｄ／分
、酸素を２３．５ＷＬ１／分、キャリャガスである窒素
を２３１／分に固定し、フオスフイン流量（１ｆ１１／
分）の変化を、縦軸には平滑化熱処理を窒素中１０５０
℃２０分間実施したＰＳＧの食刻速度を示した。食刻速
度は第５図では酸化珪素層の燐濃度に比例して大きくな
る。若しこのＰＳＧを溶融して平滑化すると熱処理温度
としては９００℃〜１１００℃が望ましく、この範囲で
溶融する燐添加酸化珪素の燐濃度は第５図のフオスフイ
ン流量で６〜７ｒ１Ｌ１／分に相当するので食刻速度は
７５００〜９０００Ｌ扮となる。この速度は第４図に示
した酸化珪素の１６００λ／分と比較すると約５〜６倍
に相当する。したがつて本発明方法ではＰＳＧと酸化珪
素の組合せは採用しない。本発明方法ではＢＰＳＧ層を
平滑化する工程とこの工程完了後孔あけ工程を実施する
ものであるが、ＢＰＳＧ層の採用によつてこの層の下地
となる酸化珪素層との食刻速度を同程度に調節可能とな
るので食刻工程後の断面がなだらかに形成できるもので
ある。更に本発明方法では熱処理平滑化工程後食刻によ
る開孔工程が実施されるが、気相成長法によるＰＳＧ層
形成直後に写真食刻法による工程を実施する際はＰＳＧ
層の吸水性によるフオトレジストとの密着不良を招くが
ＢＰＳＧ層にあつてはこのような難点は克服される。以
下実施例により本発明を詳細に説明する。
第６図イ〜ハには本発明方法によつて得られるシリコン
絶縁ゲート形ＭＯＳ電界効果トランジスタ断面図を工程
別に示した。先ずｎ形半導体基体１１を加熱して表面に
５０００Ａのフイールド酸化珪素を設け、この一部をＰ
チヤンネルＭＯＳ形トランジスタのソースドレイン及び
ゲートの形成用領域１３として半導体基体１１を露出す
る。
絶縁ゲート形ＭＯＳ電界効果トランジスタ断面図を工程
別に示した。先ずｎ形半導体基体１１を加熱して表面に
５０００Ａのフイールド酸化珪素を設け、この一部をＰ
チヤンネルＭＯＳ形トランジスタのソースドレイン及び
ゲートの形成用領域１３として半導体基体１１を露出す
る。
この領域の露出半導体基体表面にはゲート酸化膜１４と
して１５００Ａの薄い酸化珪素層を加熱酸化により形成
する。この薄い酸化珪素層を含めた酸化珪素上に珪素多
結晶層１５を窒素又は水素をキヤリヤとしたシランの熱
分解で形成する。次に気相成長酸化珪素層１６，１７を
積層する。この気相成長層を選択的に食刻して（ＰＥＰ
法）マスク１６，１７を形成するが、これは前述のゲー
ト領域１３及び配線を設ける部分でありマスクとしては
２５００Ａの酸化珪素で構成する。第７図イはこの段階
で得られた半導体装置の断面図であり、前述の説明には
ないものとしてはゲート酸化珪素層１４及びフイールド
酸化珪素層１２土に形成されたゲート用珪素多結晶層及
び配線用多結晶珪素層を酸化珪素マスク１６，１７と共
に記載したが両多結晶珪素の番号は１５としてある。こ
の半成品は次に酸化珪素マスク１６，１７を食刻除去す
ると同時に前記ソースドレイン形成用領域を被覆した薄
い酸化珪素層を除去し、アクセプタ不純物の拡散を行つ
てソース領域１８及びドレイン領域１９を形成する。
して１５００Ａの薄い酸化珪素層を加熱酸化により形成
する。この薄い酸化珪素層を含めた酸化珪素上に珪素多
結晶層１５を窒素又は水素をキヤリヤとしたシランの熱
分解で形成する。次に気相成長酸化珪素層１６，１７を
積層する。この気相成長層を選択的に食刻して（ＰＥＰ
法）マスク１６，１７を形成するが、これは前述のゲー
ト領域１３及び配線を設ける部分でありマスクとしては
２５００Ａの酸化珪素で構成する。第７図イはこの段階
で得られた半導体装置の断面図であり、前述の説明には
ないものとしてはゲート酸化珪素層１４及びフイールド
酸化珪素層１２土に形成されたゲート用珪素多結晶層及
び配線用多結晶珪素層を酸化珪素マスク１６，１７と共
に記載したが両多結晶珪素の番号は１５としてある。こ
の半成品は次に酸化珪素マスク１６，１７を食刻除去す
ると同時に前記ソースドレイン形成用領域を被覆した薄
い酸化珪素層を除去し、アクセプタ不純物の拡散を行つ
てソース領域１８及びドレイン領域１９を形成する。
この工程によつて配線用及びゲート用多結晶珪素層１５
，１５にもアクセプタ不純物が添加されることになるが
使用上差支えないように配慮する。このような拡散工程
完了後の断面図を第６図口に示したが、フイールド酸化
珪素層１２及びゲート酸化珪素層１４の一部が存在する
状態となつている。
，１５にもアクセプタ不純物が添加されることになるが
使用上差支えないように配慮する。このような拡散工程
完了後の断面図を第６図口に示したが、フイールド酸化
珪素層１２及びゲート酸化珪素層１４の一部が存在する
状態となつている。
次にこの半成品をシランＳｉＨ４ｌ６．５ｌｌＬｔ／分
、酸素２３５ｄ／分の混合雰囲気中で半導体を４００℃
に６分保持し、次にこの雰囲気にフオスフインＰＨ３３
ｄ／分ジポランＢ２Ｈ６ｌ．３Ｗｌｌ／分を加え更に６
分間維持して第２の絶縁物層２０ＢＰＳＧ層２１を形成
する。次いでこのＢＰＳＧ層２０の所定部分をＰＥＰ法
で除去する。
、酸素２３５ｄ／分の混合雰囲気中で半導体を４００℃
に６分保持し、次にこの雰囲気にフオスフインＰＨ３３
ｄ／分ジポランＢ２Ｈ６ｌ．３Ｗｌｌ／分を加え更に６
分間維持して第２の絶縁物層２０ＢＰＳＧ層２１を形成
する。次いでこのＢＰＳＧ層２０の所定部分をＰＥＰ法
で除去する。
この所定部分とはフイールド絶縁物層を除去した部分と
対応する位置である。次いで１０５０℃で平滑化熱処理
を行つてソース、ドレイン各領域用電極、ゲート電極設
定予定位置ならびに多結晶珪素配線体用の部分をフオト
レジストを使用して弗化アンモンで食刻除去する。更に
Ａ２ｌ．３μ蒸着後フオトレジストと燐酸、硝酸、醋酸
の混合溶液で食刻開孔して第４図ハに示す半導体装置が
完成される。この図で配線体には番号２２を示した。こ
の第６図ハに示すようにＢＰＳＧ層２１は緩やかな曲率
を持つて訃りしたがつて配線体２２が段切れを起したり
クラツクが生ずる恐れは極めて少ないことが判る。
対応する位置である。次いで１０５０℃で平滑化熱処理
を行つてソース、ドレイン各領域用電極、ゲート電極設
定予定位置ならびに多結晶珪素配線体用の部分をフオト
レジストを使用して弗化アンモンで食刻除去する。更に
Ａ２ｌ．３μ蒸着後フオトレジストと燐酸、硝酸、醋酸
の混合溶液で食刻開孔して第４図ハに示す半導体装置が
完成される。この図で配線体には番号２２を示した。こ
の第６図ハに示すようにＢＰＳＧ層２１は緩やかな曲率
を持つて訃りしたがつて配線体２２が段切れを起したり
クラツクが生ずる恐れは極めて少ないことが判る。
第１図は縦軸にＢ２Ｏ３モル濃度、横軸にＰ，Ｏ５モル
濃度を採り、これらと溶融温度ＢＰＳＧと第２の絶縁物
層の食刻速度比を０．５，１．０，２．０とした時のＢ
２Ｏ，，Ｂ２Ｏ３濃度の関係、Ｂ２Ｏ，とＰ２Ｏ，濃度
と分極率の関係を示した図、第２図はＢＰＳＧ層と第２
の絶縁物層の食刻速度比を特定値とした時の食刻後断面
図、第３図は横軸にＰ２Ｏ５モル濃度縦軸に分極率を採
つてＢ２Ｏ，濃度をバラメータとした関係図、第４図は
横軸に温度、縦軸に食刻速度を採つて両者の関係を示し
た図、第５図はフオスフイン流量と食刻速度の関係を横
軸にフオスフイン流量縦軸にエツチング速度を採つて示
した図、第６図は本発明に係る半導体装置の工程別の断
面図である。 １１・・・半導体基体、１２・・・絶縁物層、２０・・
・第２の絶縁物層、２１・・・ガラス層。
濃度を採り、これらと溶融温度ＢＰＳＧと第２の絶縁物
層の食刻速度比を０．５，１．０，２．０とした時のＢ
２Ｏ，，Ｂ２Ｏ３濃度の関係、Ｂ２Ｏ，とＰ２Ｏ，濃度
と分極率の関係を示した図、第２図はＢＰＳＧ層と第２
の絶縁物層の食刻速度比を特定値とした時の食刻後断面
図、第３図は横軸にＰ２Ｏ５モル濃度縦軸に分極率を採
つてＢ２Ｏ，濃度をバラメータとした関係図、第４図は
横軸に温度、縦軸に食刻速度を採つて両者の関係を示し
た図、第５図はフオスフイン流量と食刻速度の関係を横
軸にフオスフイン流量縦軸にエツチング速度を採つて示
した図、第６図は本発明に係る半導体装置の工程別の断
面図である。 １１・・・半導体基体、１２・・・絶縁物層、２０・・
・第２の絶縁物層、２１・・・ガラス層。
Claims (1)
- １ 半導体基体に選択的に複数の絶縁物層を形成し、こ
の絶縁物層と露出した前記半導体基体とに第２の絶縁物
層及びＰ＿２Ｏ＿５５ｍｏｌ％〜１６ｍｏｌ％、Ｂ＿２
Ｏ＿３２ｍｏｌ％〜２７ｍｏｌ％含有した複合層をこの
順に積層し、前記Ｐ＿２Ｏ＿５及びＢ＿２Ｏ＿３含有ガ
ラス層の所望区域を除去後、このガラス部の角部を平滑
化する熱処理を施して、次いで前記所望区域を開孔して
前記半導体基体を露出することを特徴とする半導体装置
の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9748675A JPS5922378B2 (ja) | 1975-08-13 | 1975-08-13 | 半導体装置の製造方法 |
| GB32879/76A GB1504484A (en) | 1975-08-13 | 1976-08-06 | Semiconductor device and a method for manufacturing the same |
| DE2636383A DE2636383C2 (de) | 1975-08-13 | 1976-08-12 | Verfahren zum Herstellen eines MOS-Feldeffekttransistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9748675A JPS5922378B2 (ja) | 1975-08-13 | 1975-08-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5221784A JPS5221784A (en) | 1977-02-18 |
| JPS5922378B2 true JPS5922378B2 (ja) | 1984-05-26 |
Family
ID=14193592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9748675A Expired JPS5922378B2 (ja) | 1975-08-13 | 1975-08-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922378B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01131076U (ja) * | 1988-03-01 | 1989-09-06 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4349584A (en) * | 1981-04-28 | 1982-09-14 | Rca Corporation | Process for tapering openings in ternary glass coatings |
| JPS6068151A (ja) * | 1984-07-09 | 1985-04-18 | Ube Ind Ltd | 射出成形装置用インサ−ト搬送方法 |
-
1975
- 1975-08-13 JP JP9748675A patent/JPS5922378B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01131076U (ja) * | 1988-03-01 | 1989-09-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5221784A (en) | 1977-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4285761A (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| US4204894A (en) | Process for fabrication of semiconductors utilizing selectively etchable diffusion sources in combination with melt-flow techniques | |
| US4415383A (en) | Method of fabricating semiconductor devices using laser annealing | |
| US3940288A (en) | Method of making a semiconductor device | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JPS6242385B2 (ja) | ||
| US4554046A (en) | Method of selectively etching high impurity concentration semiconductor layer | |
| US3849270A (en) | Process of manufacturing semiconductor devices | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| JPS59159544A (ja) | 半導体装置およびその製造方法 | |
| JPS5922378B2 (ja) | 半導体装置の製造方法 | |
| US4499653A (en) | Small dimension field effect transistor using phosphorous doped silicon glass reflow process | |
| JPS5929137B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| JPS594855B2 (ja) | 半導体装置の製造方法 | |
| EP0066675B1 (en) | Processes for the fabrication of field effect transistors | |
| JPS6032974B2 (ja) | 半導体装置の製造方法 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPH0773127B2 (ja) | 半導体装置の製造方法 | |
| JPS6161268B2 (ja) | ||
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JPS6161539B2 (ja) | ||
| CA1161969A (en) | Method of fabricating semiconductor devices using laser annealing | |
| JPS59126628A (ja) | 半導体装置の製造方法 |