JPS594855B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS594855B2
JPS594855B2 JP9749175A JP9749175A JPS594855B2 JP S594855 B2 JPS594855 B2 JP S594855B2 JP 9749175 A JP9749175 A JP 9749175A JP 9749175 A JP9749175 A JP 9749175A JP S594855 B2 JPS594855 B2 JP S594855B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
interlayer insulating
psg
smoothing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9749175A
Other languages
English (en)
Other versions
JPS5221786A (en
Inventor
正博 井入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP9749175A priority Critical patent/JPS594855B2/ja
Publication of JPS5221786A publication Critical patent/JPS5221786A/ja
Publication of JPS594855B2 publication Critical patent/JPS594855B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は多層配線を用いた半導体装置の製造方法であり
、特に多層配線により生じる段差を平坦化する技術に関
する。
〔発明の技術的背景とその問題点〕
従来から半導体集積回路(以後ICと略称する)の機能
素子間の電気的な相互接続をする場合には導電性の薄膜
を用いることが多かつた。
この導電性の薄膜は具体的には半導体基体に設けた絶縁
層上に積層され、絶縁層を選択的に除去して形成した小
孔を通して、露出した半導体基体と接続する。またこの
薄膜は他の層と交差する場合が多く、その他の層は絶縁
性、半絶縁性又は導電性の場合がある。ところでこのよ
うな導電性の薄膜は真空蒸着法で被着し、写真食刻法を
利用して形成されるが、絶縁層の厚さに相当する段差を
前記小孔や他の層との交差部に生じる。場合によつては
極端な段差となり、オーバハングした縁となることもあ
る。このような段差は導電性の薄膜にクラックが5 発
生する原因となり、ひいては製造歩留り低下の原因とな
る。この種のクラックを防ぐには絶縁層の厚さを変えた
り、或は1段で大きく変えず段数を増やして徐々に高さ
を変えるか、または段差部分を食刻処理して傾斜面とす
る等の方法で段差を10小さくするよう配慮されて来た
。しかしながらこのような段数増加や傾斜面の形成はど
うしても面積増加となる。
また絶縁層の厚さを変えると必要とする回路特性と相容
れないことが多い。一方シリコンゲート方式を採用した
絶15縁ゲート形電界効果トランジスタを用いたICは
集積度が向上するので賞用されているが、これは前記導
電性の導膜と絶縁物上に被着したシリコンとを交差する
必要があるので導電性の薄膜のクラック発生は大きな問
題となつている。20〔発明の目的〕 本発明は上記欠点を除去した半導体装置の新規な製造方
法を提供することを目的とする。
即ち多層配線における導電層間の連結をリフトオフ工程
の採用によつて達成したものである。
25〔発明の概要〕 層間絶縁層の所望位置だけを除去し、その層間絶縁層に
開孔を設けて導電層を選択的に露出させた後、熱的に溶
融可能な平滑化絶縁層を層間絶縁層の凹部に食刻法を用
いて選択的に形成し、平滑30化絶縁層を加熱溶融させ
て層間絶縁層を平坦にしてから層間絶縁層の開孔内の平
滑化絶縁層を除去して、開孔の側壁部を蒸着工程におけ
るシャドー部分として利用し、埋込み導電層を開孔に充
填するように形成するものである。
35この結果層間絶縁層が平坦化されると共に開孔内に
埋込み導電層が形成され、段差が軽減されることになる
ので、多層配線における段切れ、或はクラツク発生を防
止することが可能となる。
〔発明の実施例〕本発明の一実施例を第1図イ〜トによ
つて説明する。
先ず半導体基体10を加熱してその表面に二酸化珪素の
絶縁層11を約5000λ設け、この一部を写真食刻工
程で除去してTrのドレイン領域を形成する。
次に第1図イに示すように不純物を導入した多結晶珪素
等で導電層13を形成し、その上に層間絶縁層14を約
2500λ被着するが、これは気相成長による二酸化珪
素や燐珪酸ガラス(以下PSGと略称する。
)との複合層で形成される。この層間絶縁層14はドレ
イン領域12に接続する導電層13が下層にあるため平
坦には形成できない。このように凹凸を有する層間絶縁
層14の一部に導電層13に達する開孔15を食刻工程
により形成した後、シラン16.5m′分、鐘素235
m1/分、フオスフイン(PH3)3m1/分、および
ジボラン(B2H4)1.3Tn1/分の混合雰囲気中
で400℃に6分間保持して硼素が添加された燐珪酸ガ
ラス(以下BPSGと略称する。
)を開孔15を含む層間絶縁層14上全面に平滑化絶縁
層16として形成する。これで第1図イの通りの積層断
面が得られる。そして、平滑化絶縁層16の内、突出部
分17付近を食刻工程で除去すると第1図口のように層
間絶縁層14の凹部に平滑化絶縁層16が残存する形と
なる。
次いで平坦化のために1050℃で熱処理すると一部の
突出したBPSG層が塑性流動して第1図ハに示すよう
に僅かな凹凸部を有するほマ平坦な面が得られる。この
工程後第1図二に示すように層間絶縁層14および平滑
化絶縁層16にマスク18となるフオトレジストを被着
しその所望位置即ち層間絶縁層14の開孔15内の平滑
化絶縁層16を食刻工程で除去して導電層13を露出す
る。
次いで埋込み導電層19を真空蒸着法、またはスパツタ
法でマスク18上及び開孔15内に第1図ホに示すよう
に形成する。
真空蒸着法及びスパツタ法等では開孔の角部20に蒸着
物が堆積し易いのでここにヒロツクが形成された開孔1
5の側壁にはマスク18の露出部分が残存する結果とな
る。勿論開孔15の底部には埋込み導電層19が堆積さ
れて導電層13と連結される。次いでこのマスク18を
溶解し且つ導電層13を溶解しない食刻液によつてマス
ク18を溶解するとこれに積層された埋込み導電層19
もリフトオフされる。
この結果第1図へに示したように平坦な面が得られ、次
いで第1図卜に示したように改めて導電層21を被着す
れば、多層配線に伴う段切れ、クラツク等は何等起す心
配はない。
つぎに絶縁層に適用される制限について以下に説明する
平滑化絶縁層16としては従来より知られているPSG
層、BPSG層やこれらの複合層が適用可能である。
ところでP2O5を含んだSiO2層即ちPSG層とB
2O3を宕んだSiO2層即ちBSG層は熱処理工程で
溶解することが知られている。
しかしPSG層はP2O5の生成量増大に伴つて食刻速
度が増大し弗化アンモンで食刻した際、食刻速度が酸化
珪素の食刻速度に比べて5〜6倍程になるので微細なパ
ターニングが難かしい。一方BSGは含有されるB2O
,量が増大しないと溶融せず26m01%で始めて可能
になる力人このような組成のBSGは現在知られている
溶剤では食刻不能である。
しかし、本発明者はP2O5及びB2O3を含有したB
PSGの含有する両不純物が可成り少量であつてもBP
SGは溶融できること、両含有不純物量の増大がガラス
分極率に相関し半導体装置のしきい値電圧Vthに影響
があることを見出した。
第2図は横軸にP2O5mOl濃度、縦軸に均03m0
1濃度を採り各濃度における弗化アンモン(NH4F)
による食刻速度、溶融温度、およびガラスの分極率との
関係を示した。図中0印を結んだ曲線はNH4Fに対す
るBPSG層の食刻速度VOと酸化珪素の食刻速度Vi
との比VO/Viが0.5,1.0,2.0になる時の
P2O5及びB2O3濃度を示した。
この比VO/iは食刻後の形状に配慮したものである。
第3図には酸化珪素層2とBPSG層3とが比VO/V
iを5,2,1とした時マスク4の存在下でどのように
食刻されるか開孔部5の食刻後断面形状を拡大して示し
てある。
この図より明らかなように比VO/i=1.0はパター
ン寸法変化も少なく且つ断面傾斜角度も緩やかで最も望
ましい。しかし実際にはこの食刻速嵐の比o/iを1.
0に保持するのは難しく、0.5〜2.0の範囲で制御
することが現実的な製造条件として適当である。次にB
PSGの溶融温度による含有不純物濃度制限についての
べる。
第2図の破線は1000℃及び1200物CにおけるB
PSG層の溶融をSEM観察によつて調査したもので、
P,O5及びB2O3濃度の限界を示した。
濃度の下限はBPSG層の溶融効果から規定さへ半導体
装置を製造するに当つては1200℃以下で溶融するこ
とが必要であり第2の条件となる。ガラスの分極と半導
体装置特性の関係について説明する。PSGを半導体装
置の表面に形成すると外部電界はPSGの分極による影
響を受けて比較的低温(例えば60℃)で不安定な電気
的特性を示す。Trではしきい値Vthの変動量ΔVt
h−Satは次式で与えられることが知られている。
{E−H・SnOwandBOE3Deal:JEle
ctrOchemSOcSOc・113(1966)2
36}こ\でKO及びKgは珪素ガラス及び溶融PSG
の誘電率、XO及びXgは珪素ガラス及び溶副PSGの
膜厚、pは印加電圧、Xpはガラスの分極率である。(
1)式から明らかなように分極率が大きい程 5△Vt
h−Satは大きくなる。この分極率を第4図でみると
P2O5のモル濃度の2乗に比例して増大する。第4図
はBPSGによる分極率を調査したもので横軸にP2O
,濃度、縦軸に分極率を採りPSGに添加するB2O3
濃度をパラメータとして示した図であるが、B2O3濃
度増大に伴つて分極Xpは減少する。
この事からPSGIC.B2O3を添加したBPSGで
は分極率の点で優れていることが判つた。一般にXO=
1.0μ,Vp=20Vを設定し、ΔTh−Sat・≦
0.5であれば半導体素子の信頼性は一応問題ないと考
えられる。よつて前述のXO,Xg,Vpを(1)式に
代入すると、Xp≦0.3・・・(2)となる。
この(2)式を利用してBPSG層におけるP2O5及
びB,O3濃度を第2図から求められ、この結果を第2
図に一点鎖線で示した。このように食刻速度、溶融温度
及び分極率の各条件を満足するB2O3,P2O5濃度
領域は第2図の斜線部分となり、これはP2O55mO
l%〜16m01?、B2O32mOl%〜27m01
%念有したBPSG層となる。
依つて本発明に適用する平滑化絶縁層16としてのBP
SG層は上記組成に限定される。
−.種廿=重?:r:十; はBPSG層を塑性流動してほマ平坦にすることを意味
しており、この平滑化のための熱処理工程は1200℃
以下が望ましい。
BPSG層は気相成長法に限らず、溶媒中にガラス層、
ほう素及び燐を共存させ溶媒を揮散してBPSGを得る
方法、k′<′ツタリング法、電子ビーム、レーザ光等
を利用してBPSGを被着する方法も適用可能である。
第5図には酸素とシラン(SiH4)の反応で400℃
珪素基体上に堆積した気相成長酸化珪素の食刻速度、第
6図には第5図と同条件で得たPSGの食刻速度を示し
た。第5図では横軸に平滑化熱処理温度TOK及び1/
Tを、縦軸に食刻速度(AO/分)を採り平滑化熱処理
をN2中で10分間行つた結果を示している。食刻速度
は第5図から明らかなように平滑化熱処理温度Tの逆数
に比例して大きくなる。
尚第6図にはPSG層の食刻速度を示したが、横軸には
シランを16.5m1/分酸素を235m1/分キヤリ
ヤガスである窒素を231/分に固定し、フオスフイン
流量(ml/分)の変化を、縦軸には平滑化熱処理をN
2中105『C2O分間実施したPSGの食刻速度を示
した。食刻速度は第6図に示されるように酸化珪素層の
燐濃度に比施して大きくなる。しかしこのPSGを溶融
して平滑化すると熱処理温度としては900溶C−11
00℃が望ましく、この範囲で溶融する燐添加酸化珪素
層の燐濃度は第6図のフオスフイン流量で6〜7m1/
分に相当するので食刻速度は7000〜9000八/分
となる。この速度は第5図に示した酸化珪素の1600
λ/分と比較すると約5〜6倍に相当する。したがつて
本発明方法では絶縁層としてPSGと酸化珪素との組合
せは採用できない。本発明方法では層間絶縁層を平坦化
する工程を行い、この工程完了後に孔あけ工程が必要な
らば実施できるが、この孔あけ工程で層間絶縁層として
気相成長法で形成したPSG層を採用した場合は、孔あ
け工程を実施する際、PSG層の吸水性によつてフオト
レジストとの密着不良を招く問題があるため好ましくな
い。
ちなみにBPSG層ではこのようなことはない。〔発明
の効果〕 本発明によれば多層配線における層間絶縁層が平坦化さ
れると共に、導電層間の連結部に段差がなくなるので、
導電層にクラツクを生じることもなく、面積の増加を伴
なわずに回路特性を満足させられる。
また、そのような原因に基づく不良がなくなるので、製
品歩留りの向上をすることができる。更に、平滑化絶縁
層における制限を満たせば、極めて信頼性の高い多層配
線が行なえると共に、寸法精度の高い半導体装置を製造
できる。
【図面の簡単な説明】
第1図は本発明の方法の工程毎の変化を示した断面図で
ある。 第2図は縦軸にB2O3濃度、横軸にP2O5mOl濃
度を採り、これらと溶融温度、BPSG層と下地絶縁層
の食刻速度比を特定値とした時のP2O5とB2O3m
Ol濃度の関係、B2O3とP2O5mOl濃度と分極
率を示した図、第3図はBPSG層と下地絶縁層の食刻
速度比を特定値とした時の食刻後断面図、第4図は横軸
にP2O,mOl濃度、縦軸に分極率を採り、B2O3
mOl濃度をパラメータとした関係図、第5図は横軸に
温度、縦軸に食刻速度を採つて両者の関係を示した図、
第6図は横軸にフオスフイン流量、縦軸に食刻速度を採
つてその関係を示した図である。10・・・・・・半導
体基体、11・・・・・・絶縁層、12・・・・・・ド
レイン領域、13・・・・・・導電層、14・・・・・
・層間絶縁層、15・・・・・・開口、1、6・・・・
・・平滑化絶縁層、17・・・・・・突出部分、18・
・・・・・マスク、19・・・・・・埋込み導電層、2
0・・・・・・開口の角部、″21・・・・・・導電層

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基体上の層間絶縁層の開孔内に埋込み導電層
    をリフトオフ法により形成するにあたり、この層間絶縁
    層上に熱的に溶融可能な平滑化絶縁層を積層形成した後
    、前記平滑化絶縁層を選択的に食刻除去し、残存させた
    前記平滑化絶縁層を加熱溶融して層間絶縁層を平坦化す
    ることを特徴とする半導体装置の製造方法。
JP9749175A 1975-08-13 1975-08-13 半導体装置の製造方法 Expired JPS594855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9749175A JPS594855B2 (ja) 1975-08-13 1975-08-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9749175A JPS594855B2 (ja) 1975-08-13 1975-08-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5221786A JPS5221786A (en) 1977-02-18
JPS594855B2 true JPS594855B2 (ja) 1984-02-01

Family

ID=14193732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9749175A Expired JPS594855B2 (ja) 1975-08-13 1975-08-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS594855B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690196A (en) * 1979-12-19 1981-07-22 Chugoku Kogyo Kk Bottom inspecting device for high pressure gas vessel
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
US5112776A (en) * 1988-11-10 1992-05-12 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing

Also Published As

Publication number Publication date
JPS5221786A (en) 1977-02-18

Similar Documents

Publication Publication Date Title
JPS618945A (ja) 半導体集積回路装置
JPH0563940B2 (ja)
JPS594855B2 (ja) 半導体装置の製造方法
JPH05849B2 (ja)
JPS5922378B2 (ja) 半導体装置の製造方法
JPS5929137B2 (ja) 半導体装置及びその製造方法
JPS6022502B2 (ja) 半導体装置の製造方法
JPH0799759B2 (ja) 半導体装置の製造方法
JPS5828870A (ja) 薄膜半導体装置
JPS59178762A (ja) 半導体装置の製造方法
JPH04226080A (ja) 薄膜トランジスタの製造方法
JPS5935451A (ja) 層間絶縁膜の形成方法
JPS62169442A (ja) 素子分離領域の形成方法
JPS6059738B2 (ja) 半導体装置の製造方法
JPS59232443A (ja) 半導体装置の製造方法
JPS58182821A (ja) 半導体装置の製造方法
JPH04236450A (ja) 半導体装置の製造方法
JPH06124944A (ja) 半導体装置
JPS60217645A (ja) 半導体装置の製造方法
JPS6320018B2 (ja)
JPH04107924A (ja) 半導体装置の製造方法
JPS6131616B2 (ja)
JPH01198031A (ja) 半導体装置の製造方法
JPH04322448A (ja) 半導体装置の製造方法
JPS60136316A (ja) 半導体装置の製造方法