JPS62169442A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS62169442A JPS62169442A JP1236786A JP1236786A JPS62169442A JP S62169442 A JPS62169442 A JP S62169442A JP 1236786 A JP1236786 A JP 1236786A JP 1236786 A JP1236786 A JP 1236786A JP S62169442 A JPS62169442 A JP S62169442A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- groove
- etching
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 8
- 239000011574 phosphorus Substances 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- 239000012530 fluid Substances 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の素子分離領域の形成方法に関
し、特に微細な素子分離が可能な溝分離領域の形成方法
に関する。
し、特に微細な素子分離が可能な溝分離領域の形成方法
に関する。
従来、この種の溝分離は、例えばシリコン基板に素子分
離用の溝を形成し、例えば気相成長法で酸化膜を溝内に
埋め込むことによシ溝分離領域を形成することが行なわ
れている。
離用の溝を形成し、例えば気相成長法で酸化膜を溝内に
埋め込むことによシ溝分離領域を形成することが行なわ
れている。
上述した従来の溝分離では、気相成長酸化膜の段着部被
着性が悪いために、溝が形成された基板上に酸化膜を堆
積したとき、十分に平坦な表面形上が得られない。すな
わち、酸化膜を溝内部に表面が平坦になるよう再現性よ
く埋め込むことが困難でありた。さら）ζ、従来の溝分
離では、幅の広い溝内に酸化膜を埋め込むことは原理的
に不可能であった。
着性が悪いために、溝が形成された基板上に酸化膜を堆
積したとき、十分に平坦な表面形上が得られない。すな
わち、酸化膜を溝内部に表面が平坦になるよう再現性よ
く埋め込むことが困難でありた。さら）ζ、従来の溝分
離では、幅の広い溝内に酸化膜を埋め込むことは原理的
に不可能であった。
まだ、平坦な表面形状を得るために、酸化膜上に有機物
を回転塗布し平坦化して有機膜を形成した後、酸化膜と
有機膜とをエツチング速度が等しくなる条件で反応性プ
ラズマエツチングする方法がある。しかし、この方法で
は、無機膜と有機膜という異種の物質のエツチング速度
を等しくなるようにコントロールするのが困難であると
いう欠点がある。
を回転塗布し平坦化して有機膜を形成した後、酸化膜と
有機膜とをエツチング速度が等しくなる条件で反応性プ
ラズマエツチングする方法がある。しかし、この方法で
は、無機膜と有機膜という異種の物質のエツチング速度
を等しくなるようにコントロールするのが困難であると
いう欠点がある。
本発明の素子分離領域の形成方法は、半導体基板に異方
性エッチングにより溝を形成する工程と、この溝の深さ
より膜厚が厚い酸化膜を半導体基板上に被着させる工程
と、この酸化膜上にガラス膜を被着させる工程と、ガラ
ス膜および酸化膜をエツチングすることにより、溝内部
にのみ酸化膜を残す工程とを有している。
性エッチングにより溝を形成する工程と、この溝の深さ
より膜厚が厚い酸化膜を半導体基板上に被着させる工程
と、この酸化膜上にガラス膜を被着させる工程と、ガラ
ス膜および酸化膜をエツチングすることにより、溝内部
にのみ酸化膜を残す工程とを有している。
さらに、巾の広い素子分離領域を実現するために、本発
明の素子分離領域の形成方法の好ましい実施態様では、
素子分離領域以外のガラス膜をマスクを用いて等方性エ
ッチする工程と、再度ガラス膜を被着させ流動化させて
平坦化する工程とを有している。
明の素子分離領域の形成方法の好ましい実施態様では、
素子分離領域以外のガラス膜をマスクを用いて等方性エ
ッチする工程と、再度ガラス膜を被着させ流動化させて
平坦化する工程とを有している。
次に、本発明について図面ｔ−参照して説明する。
第１図は本発明の第１実施例を説明するだめの素子断面
図であり、素子分離領域の形成工程順に示しである。説
明はシリコン基板を用いて行うが、他の半導体基板の場
合についても本発明は適用できる。
図であり、素子分離領域の形成工程順に示しである。説
明はシリコン基板を用いて行うが、他の半導体基板の場
合についても本発明は適用できる。
シリコン基板１に第１図（＆）に示すように素子分離用
の溝２を形成する。良好なシリコン酸化膜界面を得るた
めに、シリコン基板表面に数百Ａの熱酸化膜を形成する
ことが望ましい。次に第１図（′ｂ）に示すように酸化
膜３を気相成長法で堆積させる。
の溝２を形成する。良好なシリコン酸化膜界面を得るた
めに、シリコン基板表面に数百Ａの熱酸化膜を形成する
ことが望ましい。次に第１図（′ｂ）に示すように酸化
膜３を気相成長法で堆積させる。
このとき、酸化膜厚は溝深さより厚くなければならない
。シリカフィルムの様なスピンオン膜を用いることもで
きる。次に、例えばボロンとリンを各々数モルチ含むシ
リコンガラス膜（ＢＰＳＧ膜）４を気相成長法で堆積さ
せる。ＢＰＳＧ膜厚は酸化膜厚と同程度であることが望
ましい。このＢＰＳＧ膜もスピンオン膜を用いて形成す
ることもできる。
。シリカフィルムの様なスピンオン膜を用いることもで
きる。次に、例えばボロンとリンを各々数モルチ含むシ
リコンガラス膜（ＢＰＳＧ膜）４を気相成長法で堆積さ
せる。ＢＰＳＧ膜厚は酸化膜厚と同程度であることが望
ましい。このＢＰＳＧ膜もスピンオン膜を用いて形成す
ることもできる。
ＢＰＳＧ膜は、リンとボロンの濃度を変えることにより
、例えばバッフアートフッ酸におけるエツチング速度を
自由に変えることが可能である。一般にリン濃度を高く
するとエツチング速度は早くなり、ボロ／濃度を高くす
るとエツチング速度は低くなる。適当なボロンおよびリ
ン濃度を選ぶことにより、酸化膜と等しいエツチング速
度が得られる。次に、８００℃以上の温度、望ましくは
１０００℃程度でＢＰＳＧ膜を流動化させると、第１！
ＩＩ（ｃ）に示されるように平坦な表面が得られる。最
後に、ＢＰＳＧ膜および酸化膜をエツチングすることに
より、第１図（ｄ）に示されるように、溝内にのみ酸化
膜を埋め込むことができる。エツチングには例えハハッ
７アードック酸が適している。グラズマエッチングある
いは反応性プラズマエツチングを用いることもできる。
、例えばバッフアートフッ酸におけるエツチング速度を
自由に変えることが可能である。一般にリン濃度を高く
するとエツチング速度は早くなり、ボロ／濃度を高くす
るとエツチング速度は低くなる。適当なボロンおよびリ
ン濃度を選ぶことにより、酸化膜と等しいエツチング速
度が得られる。次に、８００℃以上の温度、望ましくは
１０００℃程度でＢＰＳＧ膜を流動化させると、第１！
ＩＩ（ｃ）に示されるように平坦な表面が得られる。最
後に、ＢＰＳＧ膜および酸化膜をエツチングすることに
より、第１図（ｄ）に示されるように、溝内にのみ酸化
膜を埋め込むことができる。エツチングには例えハハッ
７アードック酸が適している。グラズマエッチングある
いは反応性プラズマエツチングを用いることもできる。
もち論、エツチング法によって、酸化膜とのエツチング
速度を等しくするために、ＢＰＳＧのリンおよびボロン
濃度を変える必要がある。
速度を等しくするために、ＢＰＳＧのリンおよびボロン
濃度を変える必要がある。
本発明の第２実施例を第２図に示す。集積回路では、素
子分離幅は最小設計寸法から数百ミクロン程度まで複雑
に変化している。従って、分離幅に関係なく溝内に酸化
膜を埋め込むことが要求される。第２実施例はこのため
の方法を提供する。
子分離幅は最小設計寸法から数百ミクロン程度まで複雑
に変化している。従って、分離幅に関係なく溝内に酸化
膜を埋め込むことが要求される。第２実施例はこのため
の方法を提供する。
第２図（ａ）に示すように、シリコン基板１に狭い溝５
と広い溝６が存在する場合について説明する。
と広い溝６が存在する場合について説明する。
第一実施例と同様に、酸化膜３．ＢＰＳＧ膜４を形成し
、ＢＰＳＧ膜を流動化して平坦化する。次に、レジスト
パターン７を形成する。レジストパターンは溝５，６と
ほぼ一致させる。しかし、完全に一致させる必要はなく
、厳しい目合せ精度は要求されない。次に、例えばバッ
フアートフッ酸でＢＰＳＧ膜４をエツチングすると、等
方性エツチングにより第２図（Ｃ）に示されるような形
状にＢＰＳＧ膜４が溝内に残される。このエツチングに
は等方性プラズマエツチングを用いることもできる。次
に、ＢＰＳＧ［４’ を再び成長し１例えば１０００
℃程度の温度で平坦化する（第２図（ｄ））。最後に、
ＢＰＳＧ膜４．４’、酸化膜３をエツチングすることＫ
よシ、溝ｌ−に無関係に、溝内部に酸化膜を埋め込むこ
とができる（第２図（ｅ））。
、ＢＰＳＧ膜を流動化して平坦化する。次に、レジスト
パターン７を形成する。レジストパターンは溝５，６と
ほぼ一致させる。しかし、完全に一致させる必要はなく
、厳しい目合せ精度は要求されない。次に、例えばバッ
フアートフッ酸でＢＰＳＧ膜４をエツチングすると、等
方性エツチングにより第２図（Ｃ）に示されるような形
状にＢＰＳＧ膜４が溝内に残される。このエツチングに
は等方性プラズマエツチングを用いることもできる。次
に、ＢＰＳＧ［４’ を再び成長し１例えば１０００
℃程度の温度で平坦化する（第２図（ｄ））。最後に、
ＢＰＳＧ膜４．４’、酸化膜３をエツチングすることＫ
よシ、溝ｌ−に無関係に、溝内部に酸化膜を埋め込むこ
とができる（第２図（ｅ））。
第１および第２の実施例では、素子分離領域を形成する
ための基本的な工程のみを説明している。
ための基本的な工程のみを説明している。
実際の集積回路に用いる素子分離では、チャンネルスト
ッパーとか、プロセスのバラツキに対する配慮等が必要
になる。これらを考慮した場合の一例として第３図に示
す。
ッパーとか、プロセスのバラツキに対する配慮等が必要
になる。これらを考慮した場合の一例として第３図に示
す。
第３図において、シリコン基板１に５００Ａ程度の熱酸
化膜８を成長し、さらに厚さ２０００Ａ程度の例えば窒
化膜９を成長する。窒化膜９の他に多結晶シリコン等を
用いることもできる。次にレジストアをバターンングレ
、レジストをマスクにして、窒化Ｍ９、熱酸化膜８．シ
リコン基板１を異方性エツチングする。次に、チャンネ
ルストツノ（−用の不純物を、レジストをマスクにして
溝部分しζイオン注入する。以後は、第１および第２実
施例に従つて溝内に酸化膜ｆ：埋め込む。最後に、窒化
膜９をエツチングする。窒化膜があるために。
化膜８を成長し、さらに厚さ２０００Ａ程度の例えば窒
化膜９を成長する。窒化膜９の他に多結晶シリコン等を
用いることもできる。次にレジストアをバターンングレ
、レジストをマスクにして、窒化Ｍ９、熱酸化膜８．シ
リコン基板１を異方性エツチングする。次に、チャンネ
ルストツノ（−用の不純物を、レジストをマスクにして
溝部分しζイオン注入する。以後は、第１および第２実
施例に従つて溝内に酸化膜ｆ：埋め込む。最後に、窒化
膜９をエツチングする。窒化膜があるために。
酸化膜３をエツチングするとき、エツチングの面内バラ
ツキのためオーバーにエツチングしても、シリコン基板
表面よりも酸化膜面が低下してしまうことを防止できる
。
ツキのためオーバーにエツチングしても、シリコン基板
表面よりも酸化膜面が低下してしまうことを防止できる
。
以上説明したように本発明は、溝を堀りたシリコン基板
に酸化膜を堆積した後、ガラス膜で平坦化し、さらに酸
化膜とガラス膜のエツチング速度を等しくすることＫよ
り、溝内に酸化膜を平坦な表面形状で埋め込むことがで
きる効果がある。
に酸化膜を堆積した後、ガラス膜で平坦化し、さらに酸
化膜とガラス膜のエツチング速度を等しくすることＫよ
り、溝内に酸化膜を平坦な表面形状で埋め込むことがで
きる効果がある。
第１図は本発明の第１実施例を工程順に示した素子断面
図、第２図は本発明の第２実施例を工程順に示した素子
断面図、第３図は本発明の第３実施例を説明するための
素子断面図である。 １・・・・・・シリコン基板、２・・・・・・溝、３・
・・・・・酸化膜、４．４′・・・・・・ＢＰＳＧ膜、
５・・・・・・狭い溝、６・・・・・・広い溝、７・・
・・・・レジスト、８・・・・・・熱酸化膜、９・・・
・・・窒化膜。 （Ｃ）雪ヨヨ＝ヨ冠 磐３０ イｔシ５主入 １ ↓ ↓ ↓
図、第２図は本発明の第２実施例を工程順に示した素子
断面図、第３図は本発明の第３実施例を説明するための
素子断面図である。 １・・・・・・シリコン基板、２・・・・・・溝、３・
・・・・・酸化膜、４．４′・・・・・・ＢＰＳＧ膜、
５・・・・・・狭い溝、６・・・・・・広い溝、７・・
・・・・レジスト、８・・・・・・熱酸化膜、９・・・
・・・窒化膜。 （Ｃ）雪ヨヨ＝ヨ冠 磐３０ イｔシ５主入 １ ↓ ↓ ↓
Claims (3)
- （１）半導体基板に異方性エッチングにより溝を形成す
る工程と、前記溝の深さより膜厚が厚い酸化膜を前記半
導体基板上に被着させる工程と、前記酸化膜上にガラス
膜を被着させる工程と、前記ガラス膜と前記酸化膜とを
エッチングして前記溝内部にのみ前記酸化膜を残す工程
とを含むことを特徴とする素子分離領域の形成方法。 - （２）前記ガラス膜を流動化後、マスクを用いて前記溝
領域以外の前記ガラス膜をエッチングする工程と、前記
ガラス膜と同じガラス膜を再度被着させ、流動化させて
ほぼ平坦な表面形状を得ることを特徴とする特許請求の
範囲第（１）項記載の素子分離領域の形成方法。 - （３）前記ガラス膜はリンおよびボロンを含むシリコン
酸化膜であることを特徴とする特許請求の範囲第（１）
項記載の素子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1236786A JPS62169442A (ja) | 1986-01-22 | 1986-01-22 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1236786A JPS62169442A (ja) | 1986-01-22 | 1986-01-22 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62169442A true JPS62169442A (ja) | 1987-07-25 |
Family
ID=11803297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1236786A Pending JPS62169442A (ja) | 1986-01-22 | 1986-01-22 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169442A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437840A (en) * | 1987-07-21 | 1989-02-08 | Philips Nv | Manufacture of semiconductor device with planar structure |
| JPH02199831A (ja) * | 1988-11-10 | 1990-08-08 | Applied Materials Inc | 低融点無機材料を使用して集積回路構造を平坦化する方法 |
| JPH02266519A (ja) * | 1989-03-10 | 1990-10-31 | Applied Materials Inc | マルチステップ平たん化化学蒸着方法 |
| WO1997024755A1 (en) * | 1995-12-29 | 1997-07-10 | Lam Research Corporation | Semiconductor structure using modulation doped silicate glasses |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58210634A (ja) * | 1982-05-31 | 1983-12-07 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-01-22 JP JP1236786A patent/JPS62169442A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58210634A (ja) * | 1982-05-31 | 1983-12-07 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437840A (en) * | 1987-07-21 | 1989-02-08 | Philips Nv | Manufacture of semiconductor device with planar structure |
| JPH02199831A (ja) * | 1988-11-10 | 1990-08-08 | Applied Materials Inc | 低融点無機材料を使用して集積回路構造を平坦化する方法 |
| JPH02266519A (ja) * | 1989-03-10 | 1990-10-31 | Applied Materials Inc | マルチステップ平たん化化学蒸着方法 |
| WO1997024755A1 (en) * | 1995-12-29 | 1997-07-10 | Lam Research Corporation | Semiconductor structure using modulation doped silicate glasses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60147133A (ja) | 半導体基板内に溝を形成する方法 | |
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JPS58118126A (ja) | 広い誘電体分離領域の形成方法 | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| US5397731A (en) | Method of manufacturing semiconductor integrated circuit device | |
| EP0395330B1 (en) | Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench | |
| EP0424905B1 (en) | Semiconductor device manufacturing process | |
| EP0068275B1 (en) | Method for producing semiconductor devices including the use of reactive ion etching | |
| JPH04137723A (ja) | 半導体積層基板の製造方法 | |
| JPH03110855A (ja) | 半導体装置の製造方法 | |
| JPS62169442A (ja) | 素子分離領域の形成方法 | |
| JPS61256649A (ja) | 素子分離領域の形成方法 | |
| JPH05849B2 (ja) | ||
| JPH0410222B2 (ja) | ||
| EP0120614B1 (en) | Method of manufacturing a semiconductor device having isolation regions | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| JP2551439B2 (ja) | 半導体装置の製造方法 | |
| JPS594136A (ja) | 半導体装置の製造方法 | |
| JPS594855B2 (ja) | 半導体装置の製造方法 | |
| JPH0431183B2 (ja) | ||
| JP3036031B2 (ja) | 半導体装置の製造方法 | |
| JPS63141346A (ja) | 半導体装置の製造方法 | |
| EP0398730A1 (en) | Method of forming planar isolation regions | |
| JPH05235157A (ja) | 半導体装置の製造方法 |