JPH03110855A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばＳＯＩ構造の分離法等が施される半
導体装置の製造方法に関する。

（従来の技術） 半導体基板に分離用等の溝構造を有する従来の半導体装
置の製造方法としては、例えば第４図に示すような方法
がある。

まず、Ｓｉの半導体基板２１の表面にエツチングマスク
の材料として、例えば厚い５ｉ０２膜２２が熱酸化によ
り形成される（同図（ａ））。

フォトリソグラフィの技術を用いて縦溝を形成する位置
の５ｉ０２膜２２が選択的に除去され、開口部２３が形
成される（同図（ｂ））。上記の工程で形成された５ｉ
０２膜２２のパターンをマスクとし、ＲＩＥ等の異方性
エツチングを用いて半導体基板２１に縦溝２４が形成さ
れる（同図（ｃ））。減圧ＣＶＤ法等を用いて縦溝２４
の内部及び半導体基板２１の表面に多結晶Ｓｉ或いはＳ
　ｉ　０２等の堆積物２５が堆積される（同図（ｄ））
。この工程で縦溝２４の内部は堆積物２５で埋込まれる
。次いで、表面全体にエッチバック用のレジスト膜が塗
布され、ＲＩＥ等のエツチング法を用いて全面がエッチ
バックされて表面が平坦化される（同図（ｅ））。

このように、開口部の幅が内部の幅と路間−か又は広い
縦溝２４に対しては、減圧ＣＶＤ法等を用いて、その内
部に堆積物２５を完全に埋込むことが可能である。

ところで、近時、半導体基板に開口部の幅よりも内部の
幅の方が大なる溝を形成し、この溝に５ｉ０２等の堆積
物を埋込んで誘電体分離されたＳｉ島等を実現する技術
が開発されてきている。

第５図は、このような開口部２６ａの幅よりも内部の幅
の方が大きい断面菱形状の溝２６に、減圧ＣＶＤ法等を
用いて５ｉ０２等の堆積物２５を埋込んだ溝構造を示し
ている。このような溝２６では、減圧ＣＶＤ法等による
堆積時に、溝２６の内面及び半導体基板２１の表面に同
じ厚さて堆積物２５がついていくので、開口部２６ａが
堆積物２５で先に埋まり、溝２６の内部には空洞２７が
生しる。

（発明が解決しようとする課題） 開口部の幅よりも内部の幅が大なる溝に堆積物が埋込ま
れた溝構造を有する半導体装置を製造するとき、従来の
方法では、溝の内部に堆積物の空洞が生じてしまう。こ
のため、半導体基板にストレスが残り、空洞の内部には
汚染物が溜ることがあるので、これらが素子形成上不安
定要因となって半導体装置の信頼性を低下させるという
問題があった。

そこで、この発明は、開口部の幅よりも内部の幅が大な
る溝に堆積物を完全に埋込むことができて、半導体装置
の信頼性を向上させることのできる半導体装置の製造方
法を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は上記課題を解決するために、半導体基板に開
口部の幅よりも内部の幅が大なる溝が形成され、抜溝に
所要の堆積物が埋込まれた構造を有する半導体装置の製
造方法であって、前記半導体基板を酸化性雰囲気中で熱
処理して前記溝の内面に熱酸化膜を形成する第１の工程
と、前記熱酸化膜の一部を除去して半導体の露出部を形
成する第２の工程と、前記露出部から半導体を選択的に
エピタキシャル成長させ、当該エピタキシャル半導体に
より前記溝を埋込む第３の工程とを有することを要旨と
する。

（作用） 溝の内面に形成した熱酸化膜の一部を除去して半導体の
露出部を形成し、その溝内の露出部から半導体を選択的
にエピタキシャル成長させることにより、当該エピタキ
シャル半導体で、開口部の幅よりも内部の幅の方が大な
る溝が完全に埋込まれる。埋込み堆積物にはエピタキシ
ャル半導体が用いられることから半導体装置の信頼性を
高める上で極めて有利となる。

（実施例） 以下、この発明の実施例を図面に基づいて説明する。

第１図及び第２図は、この発明の一実施例を説明するた
めの図である。

これらの図を用いて、この実施例に係る半導体装置の製
造方法を説明する。なお、以下の説明において（ａ）〜
（ｇ）の各項目記号は、第１図の（ａ）〜（ｇ）のそれ
ぞれに対応する。

（ａ）　　ＳＬの半導体基板１の表面にエツチングマス
クの材料としてＳｉ窒化膜２を形成する。

次いでフォトリーソグラフィの技術を用いて溝を形成す
る位置のＳｉ窒化膜２を選択的に除去し、開口部３を形
成する。

（ｂ）　　上記の工程で形成したＳｉ窒化膜２のパター
ンをマスクとし、ＲＩＥ等の異方性エツチングを用いて
半導体基板１に縦溝４を形成する。

（ｃ）縦溝４の内面をＫＯＨ等のアルカリ系異方性エツ
チング液を用いてエツチングする。Ｓｉ半導体基板１の
表面が、例えば（１００）面であるとすると、異方性エ
ツチングは、（１１１）面で著しくエッチレートが遅く
なるので、（１，１１）面がπ８したところでエツチン
グが止り、断面が菱形状で、開口部５ａの幅よりも内部
の幅の方が大なる溝５が形成される。

（ｄ）　　酸化性雰囲気中で熱処理し、溝５の内面に熱
酸化膜としての５ｉ０２膜６を形成する。

このとき、溝５を所要間隔をおいて複数個形成しておく
ことにより、Ｓｉ窒化Ｍ２パターンの下方の部分には、
半導体基板１の基板領域から５ｉ０２膜６で誘電体分離
された断面逆三角形のＳｉ島７が形成される。

（ｅ）　　再びＳｉ窒化膜２のパターンをマスクとして
開口部５ａの直下に形成されている５ｉ０２膜６をＲＩ
Ｅ等の異方性エツチングにより選択的に除去し半導体の
露出部８を形成する。

なお、５ｔ０２膜６を選択的に除去して露出部８を形成
する方法としては、上記の異方性エツチングの他に次の
ような方法をとることもできる。

例えば、第１図（ｄ）の工程において、Ｓｉ窒化膜２を
マスクとして開口部５ａの直下の５ｉｏ２膜６中に、リ
ン或いはヒ素等のイオンをイオン注入法により高濃度に
導入する。このとき、５ｉ０２膜６中のＰ２Ｏ５の濃度
を例えば１０ｍｏ１％となるようにすると、例えばＨＦ
：Ｈ２０−１：　２５．２５℃のエツチング液では、第
２図に示すエツチング増速作用特性から、そのリンドー
プの有無により約５０倍のエツチングレト比をもつこと
が知られている（Ｗ、Ａ、Ｐａ１ｓｋｉｎ　　ａｎｄ　
Ｒ，Ｐ、　　Ｅｓｃｈ　：　Ｐｒｏｃ　、　ｏｌ’　　
ｔｈｅ　５ｙＩＩｌｐｏ、　ｏｎ　”　Ｅ　ｔｃｈｌｎ
ｇ　ｆｏｒ　　Ｐ　ａｔｔｅｒｎ　　Ｄ　Ｉｆｌｎｌｔ
ｊ。

ｎ　　ｅｄｓ　　ｂｙ　　Ｈ，Ｇ、　Ｈｕｇｈｅｓａｎ
ｄ　　Ｍ、　　Ｊ。

Ｒａｎｄ　　（ＥｌｅｃｔｒｏｃｈｅＩＩｌ、　　Ｓｏ
ｃ、　Ｎ、　　Ｊ、　　Ｕ、　　Ｓ。

Ａ）３７．１９７６）。したがって、イオン注入した部
分の５ｉ０２膜６を上記のエツチング液により選択的に
エツチング除去して露出部８を形成することができる。

また、斜回転イオン打込み装置を用いて、溝５の内部へ
不純物を導入する方法（Ｋ　ａｋｏｓｃｈｋｅ、　Ｒ。

ｅｔａｌ、　　”　Ｉ　ｏｎ　　Ｉ　ｍｐｌａｎｔａｔ
ｌｏｎ　１ｎｔｏ　　Ｔ　ｈｒｅｅ　−Ｄ　Ｉｍｅｎｓ
ｌｏｎａｌ　　Ｓ　ｔｒｕｃｔｕｒｅｓ　　、　Ｎ　ｕ
ｅｌ　、　　Ｉ　ｎ５ｔｒ。

Ｍｅｔｈｏｄｓ　Ｉｎ　　Ｐｈｙｓ　、　Ｒｅｓ、　、
　ｖｏｌ　、　　Ｂ　２１゜ｐ１４２、（１９８７））
を用いれば、溝５の内部でＳｉ島７に接していない５ｉ
０２膜６の部分にのみリン或いはヒ素のイオンを高濃度
に注入することができ、このあと、前記と同様に例えば
ＨＦ　：　Ｈ２０−１：　２５のエツチング液でイオン
注入した部分の５ｉ０２膜６を選択的にエツチング除去
して露出部を形成することもできる。上記何れの方法を
用いても、溝５内部の５ｉ０２膜６のうち、少なくとも
開口部５ａの直下に相当する部分を除去できればよい。

（ｆ）　　ＳＬ選択エピタキシャル成長により、露出部
８のＳｔ部分から選択的にＳｉをエピタキシャル成長さ
せ、そのエピタキシャルＳｉ９により溝５を埋込む。

なお、Ｓｉの選択エピタキシャル成長法は公知技術であ
る（例えばＶ、Ｊ　、　Ｓ　ｆｌｖｅｓＬｒＩ“ｓｅ＋
ｅｅＬｉｖｅ　　Ｅｐｉｔａｘｉａｌ　　Ｔｒｅｎｃｈ
　　（ＳＥＴ）　”　Ｐｒｏｃｅｅｄｉｎｇ　ｏｆ　ｔ
ｈｅ　１ｎｔｅｒｎａｔ１ｏｎａｌ　ｃｏｎｆ’ｅｒｅ
ｎｅｏ　ｏｎ　ｃｈｅｍｉｃａｌ　ｖａｐｅｒ　ｄｅｐ
ｏｓｉｔｌｏｎ）。

（ｇ）　　Ｓｉ窒化膜２をエツチングにより除去する。

このとき、エピタキシャルＳｆ９の領域の表面を一旦熱
酸化膜で覆い、保護膜とした後にＳｉ窒化膜２を除去し
てもよい。このあと、各Ｓｉ島７等に通常の半導体デバ
イス製造プロセス等を行って、所要の素子を形成し、半
導体装置を完成する。

上述のように、この実施例の方法によれば、半導体基板
１の主面には、その基板領域から５ｉ０２膜６で誘電体
分離した断面逆三角形のＳｉ島７を形成することができ
、また、開口部５ａの幅よりも内部の幅の方が大なる溝
５をエピタキシャルＳｉ９で完全に埋込むことができる
。

そして、埋込み堆積物にはエピタキシャルＳｉ９が用い
られることから装置信頼性を高める上で極めて有利とな
る。

次いで、第３図には、この発明の他の実施例で製造され
た半導体装置を示す。

この実施例の半導体装置は、半導体基板としてｎ”ｓｉ
基板１１を用い、開口部の幅より内部の幅の方が大なる
溝の溝幅を、前記一実施例のものより大にしてその埋込
みに用いたｎ−エピタキシャル５ｉ１２の領域を広くと
るようにしたものである。基板構造をこのようにすると
、ｎ−エビタキシャル５ｉ１２の領域には、例えば、縦
型ＭＯＳＦＥＴ等のパワーデバイスを形成し、誘電体分
離されたＳｔ島７の領域には、その周辺回路となる半導
体素子を形成したパワーＩＣ等を製造する上で、極めて
有利な構造となる。

［発明の効果］ 以上説明したように、この発明によれば、半導体基板を
酸化性雰囲気中で熱処理し、開口部の幅よりも内部の幅
の方が大なる溝の内面に熱酸化膜を形成する第１の工程
と、その熱酸化膜の一部を除去して半導体の露出部を形
成する第２の工程と、その露出部から半導体を選択的に
エピタキシャル成長させ、当該エピタキシャル半導体に
より前記溝を埋込む第３の工程とを具備させたため、開
口部の幅よりも内部の幅が大きな溝にエピタキシャル半
導体を完全に埋込むことができて半導体基板にストレス
が残ること等がなくなり、また埋込み堆積物をエピタキ
シャル半導体としたこととも相まって半導体装置の信頼
性を顕著に向上させることができるという利点がある。

【図面の簡単な説明】

第１図はこの発明に係る半導体装置の製造方法の一実施
例を説明するための工程図、第２図は熱酸化膜への不純
物導入によるエツチング増速作用を示す特性図、第３図
はこの発明の他の実施例で製造される半導体装置を示す
縦断面図、第４図は従来の半導体装置の製造方法を説明
するための工程図、第５図は他の従来例を説明するため
の図である。 １．１に半導体基板、　　５：溝、 ５ａ：開口部、 ６　：　Ｓ　ｔ　０２膜（熱酸化膜）、　　８：露出部
、９．１２：エピタキシャルＳｉ（エピタキシャル半導
体）。

Claims (1)

1. 【特許請求の範囲】 半導体基板に開口部の幅よりも内部の幅が大なる溝が形
   成され、該溝に所要の堆積物が埋込まれた構造を有する
   半導体装置の製造方法であって、前記半導体基板を酸化
   性雰囲気中で熱処理して前記溝の内面に熱酸化膜を形成
   する第１の工程と、前記熱酸化膜の一部を除去して半導
   体の露出部を形成する第２の工程と、 前記露出部から半導体を選択的にエピタキシャル成長さ
   せ、当該エピタキシャル半導体により前記溝を埋込む第
   ３の工程と を有することを特徴とする半導体装置の製造方法。