JPH06302686A - Ｍｏｓ型半導体の素子分離の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 シリコン酸化膜上にのみ選択的に堆積する性
質を持つシリコン酸化膜を用いたＢＯＸ分離をCMOS構造
に適用する方法を提供する。 【構成】 シリコン基板１上にトランジスタ活性部のレ
ジストパターン２を形成し、それをマスクにしてシリコ
ン溝３を掘り、溝３の表面に薄いシリコン酸化膜を成長
させた後、シリコン酸化膜上にのみ選択的に堆積するシ
リコン酸化膜４を成長させる。この後、第二のレジスト
１１をＮウエル上にのみ形成し、チャネルストップ不純
物を、飛程がシリコン溝底付近になる様に注入５してＰ
チャネルチャネルストップ層６を形成する。その際、注
入角度は基板主面に５から２０度程度傾ける。レジスト
の剥離後、第三のレジスト１１をＰ型領域上にのみ形成
し、Ｎチャネルチャネルストップ層15を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高密度なＭＯＳ型半導
体に用いられる酸化膜埋め込み型微細素子分離の製造方
法に関するものである。

【０００２】

【従来の技術】従来、ＭＯＳ型半導体の素子分離には主
としてＬＯＣＯＳ法が用いられてきた。しかし、ＬＯＣ
ＯＳ法による素子分離ではバ−ズビ−クと呼ばれるパタ
−ンシフトが存在するため微細な分離が実現できない。
そこで、こうしたパタ−ンシフトの存在しない、シリコ
ン溝にシリコン酸化膜を埋め込む方法が提案されてお
り、酸化膜埋め込み型（ＢＯＸ＝Ｂｕｒｉｅｄ ＯＸｉ
ｄｅ）分離と呼ばれている。

【０００３】しかし、これまで提案されたいくつかのＢ
ＯＸ分離形成法は工程が複雑になるという難点がある。
まず、ＢＯＸ分離の形成方法の一例（図４）を示して、
この難点を説明する。

【０００４】本例によってＢＯＸ分離を形成するには、
まず、シリコン基板１上に膜厚約１０ｎｍのシリコン酸
化膜１６を形成し、その上に約２００ｎｍのポリシリコ
ン膜１７を堆積する。さらにその上に約５０ｎｍのシリ
コン酸化膜１８を堆積した後、素子分離領域になる部分
をフォトレジスト２をマスクにしたＲＩＥ法で選択的に
エッチングし、シリコン基板１にシリコン溝３を形成す
る（図４（ａ））。次に、比較的低エネルギーのイオン
注入１９によりチャネルストップ層６を形成する（図４
（ｂ））。その後、シリコン溝深さに対して十分厚いＣ
ＶＤ−シリコン酸化膜２０を堆積し、さらに表面にレジ
スト２１をコ−トする（図４（ｃ））。次に、レジスト
２１とシリコン酸化膜２０を同じ速度でエッチングして
ゆくと、図４（ｄ）の状態をへて、図４（ｅ）のよう
に、シリコン溝内を平坦なシリコン酸化膜２０で埋める
ことができる。この後、ポリシリコン１７及びシリコン
酸化膜１６を除去すれば、図４（ｆ）に示すように、Ｂ
ＯＸ分離の構造ができ、最後にゲ−ト酸化膜７、ゲ−ト
電極８を形成してはじめてＢＯＸ分離をもつＭＯＳトラ
ンジスタが形成できる（図４（ｇ））。

【０００５】この例からもわかるとおりＢＯＸ分離形成
のための工程はＬＯＣＯＳ法にくらべてはるかに複雑で
あり、経済的競争力に劣る。

【０００６】これに対して、レジスト膜上には堆積せ
ず、シリコン酸化膜上にのみ選択的に堆積する性質を持
つシリコン酸化膜を用いて、ＢＯＸ分離を簡単に製造す
る提案がなされている。この工程を、図５を用いて説明
する。

【０００７】まず、シリコン基板１上に素子活性部のレ
ジストパタ−ン２を形成しこれをマスクにしてＲＩＥ法
でシリコン基板に約２００ｎｍのシリコン溝３を掘る
（図５（ａ））。次に、前記したレジストをマスクに比
較的低エネルギ−のチャネルストップ不純物注入１９に
より、シリコン溝の底部と側壁部にチャネルストップ層
６を形成したのち（図５（ｂ））、レジスト２を残した
まま薄い酸化膜を形成する。このような酸化膜は大気中
に一日程度の時間放置しておくことで形成できる。その
後、レジスト膜２上には堆積せず、シリコン酸化膜上に
選択的に堆積するシリコン酸化膜を、溝が埋まるまで堆
積し（図５（ｃ））、レジスト２を剥離すれば図５
（ｄ）に示すように、ＢＯＸ分離の構造ができ、最後
に、ゲ−ト酸化膜７、ゲ−ト電極８を形成してＢＯＸ分
離をもつＭＯＳトランジスタが形成できる（図５
（ｅ））。

【０００８】尚、シリコン溝の側壁にチャネルストップ
層をもうけなければならないのは、BOX分離トランジス
タのハンプ電流としてしられるリーク電流を抑制するた
めであり、表面チャネル型のトランジスタに特有であ
る。通常、CMOS構造ではNチャネルトランジスタは表面
チャネル、Pチャネルトランジスタは埋め込みチャネル
で作られることが一般的であるので、すくなくともNチ
ャネル側の分離シリコン溝の側壁にはチャネルストップ
層を設けなければならない。

【０００９】

【発明が解決しようとする課題】しかし、この方法もＣ
ＭＯＳ構造に適用することができないという難点があ
る。その理由は、レジストパタ−ンをマスクにしてシリ
コン溝を掘った直後の状態、即ち図５（ｂ）の状態でチ
ャネルストップを形成せざるを得ないため、Ｎチャネル
領域のみ、あるいはＰチャネル領域のみに限定してチャ
ネルストップ層を形成することができないからである。
もし仮に、一方のチャネルへの注入を避けるため第二の
レジストでそのチャネルを被った場合には、注入後のシ
リコン酸化膜堆積の際もそのチャネル側はレジストで被
われ、シリコン酸化膜堆積が妨げられることになり、BO
X分離が形成できない。

【００１０】本発明は上記問題点に鑑み、CMOS構造に対
応できる、レジスト膜上には堆積せずシリコン酸化膜上
にのみ選択的に堆積する性質を持つシリコン酸化膜を用
いたＢＯＸ分離の形成方法を提供するものである。

【００１１】

【課題を解決するための手段】上記問題点を解決するた
め、以下の手段をとる。

【００１２】請求項１は、シリコン基板上に形成された
シリコン溝と、この溝に埋め込まれたシリコン酸化膜
と、溝の外部領域上に形成されたフォトレジスト膜から
なる構造に対して、シリコン基板主面に傾いた方向から
イオン注入し、前記レジスト直下を除いた前記溝の底部
と溝の側壁部のシリコン基板に、不純物導入層を形成す
るという工程を有することを特徴とする素子分離の形成
方法である。

【００１３】請求項２は、請求項１で述べたシリコン基
板上に形成されたシリコン溝と、この溝に埋め込まれた
シリコン酸化膜と、溝の外部領域上に形成された前記シ
リコン酸化膜より十分厚いフォトレジスト膜からなる構
造を、具体的に実現するための手段を提供する。即ち、
シリコン基板上に、ＭＯＳトランジスタの素子活性部の
フォトレジストパタ−ンを形成し、前記レジストをマス
クにして前記シリコン基板をエッチングし、シリコン溝
を形成する。次に、前記フォトレジストを残したままシ
リコン溝の側壁部と底部の表面に１０オングストローム
以上のシリコン酸化膜を形成し、引き続いて前記レジス
トを残したままシリコン酸化膜上に選択的にシリコン酸
化膜を前記溝深さ以上の厚さ堆積して、前記シリコン溝
を埋める。以上によって、前記レジスト、前記シリコン
溝、前記シリコン溝に埋め込まれたシリコン酸化膜から
なる構造が実現する。これに対してシリコン基板主面に
傾いた方向からイオン注入し、前記レジスト直下を除い
た前記シリコン溝の底部及び溝の側壁部のシリコン基板
に不純物導入層を形成する、という工程を有することを
特徴とする素子分離の形成方法である。

【００１４】請求項３は、CMOS 化に適用可能とするた
めの具体的手段を提供する。即ち、Ｎウエル領域とＰウ
エル領域を形成したシリコン基板上に、ＭＯＳトランジ
スタの素子活性部のフォトレジストパタ−ンを形成し、
前記レジストをマスクにして前記シリコン基板をエッチ
ングし、シリコン溝を形成する。続いて、前記フォトレ
ジストを残したままシリコン溝の側壁部と底部の表面に
１０オングストローム以上のシリコン酸化膜を形成し、
引き続いて前記レジストを残したままシリコン酸化膜上
に選択的にシリコン酸化膜を前記溝深さ以上の厚さ堆積
して、前記シリコン溝を埋める。さらに前記レジストを
残したまま、一方のウエル領域上にレジストを形成した
後、前記した二つのレジスト、前記シリコン溝、前記シ
リコン溝に埋め込まれたシリコン酸化膜からなる構造に
対してシリコン基板主面に傾いた方向からイオン注入す
る。このようにして、一方のウエル領域にのみ、レジス
ト直下を除いた溝の底部と溝の側壁部のシリコン基板に
不純物導入層を形成するという工程を有することを特徴
とする素子分離の形成方法である。

【００１５】

【作用】請求項１の製造方法によれば、シリコン溝をシ
リコン酸化膜で埋めた後に、イオン注入を施すことによ
り、シリコン溝の側壁と底にチャネルストップ層を形成
することができ、第二の従来例に代わる新しいBOX分離
形成方法が可能となる。

【００１６】請求項２の方法によれば、請求項１で述べ
たシリコン基板上に形成されたシリコン溝と、この溝に
埋め込まれたシリコン酸化膜と、溝の外部領域上に形成
された前記シリコン酸化膜より十分厚いフォトレジスト
膜からなる構造を、具体的に実現することが出来る。

【００１７】請求項３によれば、請求項１の方法をCMOS
化に適用するための具体的手段を提供できる。すでに
パターン形成された第一のフォトレジストに重ねて第二
のフォトレジストを形成することが可能であることは二
重レジスト法として公知である。請求項１と２の工程を
経たのち、二重レジスト法をもちいて第二のレジストで
一方のチャネルを被うことで、チャネルストップ層を一
方のチャネル領域のみに形成する事ができる。

【００１８】ところで、シリコン溝の側壁にチャネルス
トップ層を設けなければならないのは、ＢOX分離トラン
ジスタのハンプ電流を抑制するためであり、表面チャネ
ル型のトランジスタに特有である。通常、CMOS構造では
Ｎチャネルトランジスタは表面チャネル、Ｐチャネルト
ランジスタは埋め込みチャネルで作られることが一般的
であるので、分離シリコン溝の側壁にチャネルストップ
層をも設けることが必然であるのはＮチャネルの分離に
関してだけである。ゆえに、Ｎチャネル分離に上記の方
法を適用する。Ｐチャネル分離については、チャネルス
トップは、（１）高濃度のウエルで分離する、あるいは
（２）レジストをすべて剥離したのち、Ｎチャネル側を
レジストで覆って、埋め込まれた酸化膜の下に届くよう
な比較的高いエネルギーでチャネルストップ不純物を注
入する、などの方法で形成することが可能である。尚、
この場合、当然シリコン溝の側壁には不純物層は形成さ
れない。

【００１９】

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。

【００２０】（実施例１）第一の実施例は本発明を、Ｎ
チャネルあるいはＰチャネルのうちの一方だけの分離と
トランジスタを形成する方法に適用したものであり、そ
の工程フロ−断面図を図1に示す。

【００２１】まず、シリコン基板１上にトランジスタ活
性部のレジストパターン２を形成し、それをマスクにし
てシリコン基板１をエッチングして深さ２００ｎｍのシ
リコン溝３を掘る（図1(a)）。

【００２２】次に、この溝３の表面に、１０オングスト
ローム以上のシリコン酸化膜を成長させる。この様な膜
は大気中に一日程度放置する、あるいは純水に漬浸する
等で容易に得られる。続いて、レジスト膜２上には堆積
せず、前記シリコン酸化膜上にのみ選択的に堆積する性
質を持つシリコン酸化膜４を３００ｎｍ成長させる。こ
の様なシリコン酸化膜はＬＰＤ法で可能で、具体的には
文献：pp637-639 IEDM91 Digestに詳しい。ここまで
で、断面は図1(b)の様になる。

【００２３】さらにこの状態から、チャネルストップ不
純物を、その飛程がシリコン酸化膜とシリコン溝底の境
界の５０ｎｍ下になる様に比較的高エネルギーで注入５
してチャネルストップ層６を形成する（図1(c)）。その
際、注入角度は基板主面に５から２０度程度傾ける。傾
けることによってシリコン溝側壁部にもチャネルストッ
プ層６が出来るからである。また、基板の法線を軸にし
て基板を回転させるなどして任意の方向を向いた側壁に
チャネルストップ６が注入されるようにする。レジスト
を剥がすと図1(d)のような断面になり、素子分離が出来
上がる。

【００２４】この後、熱酸化で素子活性部表面にゲート
酸化膜７を成長し、さらにポリシリコンゲート８電極を
形成して、BOX分離を持つトランジスタが出来る（図1
(e)）。

【００２５】尚、本実施例では回転イオン注入を用いて
チャネルストップ６を形成したが、ｎステップイオン注
入（例えばｎ＝４）を用いても良いことは言うまでもな
い。

【００２６】また、シリコン溝３の深さは５０ｎｍ以上
であればいくらでもよく、堆積するシリコン酸化膜４の
厚みも、シリコン溝３よりも厚ければいくらでもよい。
又、チャネルストップのエネルギーは不純物が溝底のシ
リコン基板に到達出来る以上であればいくらでもよい。

【００２７】（実施例２）次に第二の実施例は本発明を
CMOS構造の分離に適用する場合の一例であり、その工程
フロ−断面図を図2に示す。

【００２８】まず、シリコン基板１にＰ型領域９とＮウ
エル領域１０を作る（図2(a)）。Ｐ型領域はＰ基板であ
ってもよいし、ウエルであってもよい。Ｎウエルは表面
濃度が十分高く例えば１E17cm-3の燐で形成される。

【００２９】つぎに、シリコン基板１上にトランジスタ
活性部のレジストパターン２を形成し、それをマスクに
してシリコン基板１をエッチングして深さ２００ｎｍの
シリコン溝３を掘る（図2(b)）。次に、この溝３の表面
に、１０オングストローム以上のシリコン酸化膜を成長
させ、続いて、レジスト膜２上には堆積せずシリコン酸
化膜上にのみ選択的に堆積する性質を持つシリコン酸化
膜４を３００ｎｍ成長させる。ここまでで、断面は図2
(c)の様になる。

【００３０】この後、レジスト２を残したまま第二のレ
ジスト１１をＮウエル上にのみ形成し（図2(d)）、この
状態から、実施例１の同様の方法を用いてチャネルスト
ップ不純物であるホウ素を、その飛程がシリコン酸化膜
とシリコン溝底の境界の５０ｎｍ下になる様に比較的高
エネルギー（１２０eV）で注入５してＰチャネル用のチ
ャネルストップ層６を形成する（図2(e)）。その際、注
入角度は基板主面に５から２０度程度傾ける。レジスト
を剥がすと図2(f)のような断面になる。Ｎチャネルの分
離は絶縁膜であるシリコン酸化膜４が３００ｎｍと厚
く、Ｎウエルの表面濃度が1E17cm-3と濃いためチャネル
ストップ不純物を追加導入する必要がない。このように
してCMOS構造の素子分離が出来上がる。

【００３１】この後、熱酸化で素子活性部表面にゲート
酸化膜７を成長し、さらにポリシリコンゲート８電極を
形成して、CMOS構造においてBOX分離を持つｎチャネ
ル、Ｐチャネルのトランジスタ（１２、１３）が出来る
（図2(f)）。

【００３２】（実施例３）次に第三の実施例は本発明を
CMOS構造の分離に適用する場合の二つ目の例であり、そ
の工程フロ−断面図を図3に示す。

【００３３】まず、シリコン基板１にＰ型領域 ９とＮ
ウエル領域１０を作る（図3(a)）。つぎに、シリコン基
板１上にトランジスタ活性部のレジストパターン２を形
成し、それをマスクにしてシリコン基板１をエッチング
して深さ２００ｎｍのシリコン溝３を掘る（図3(b)）。

【００３４】さらに、この溝３の表面に、１０オングス
トローム以上のシリコン酸化膜を成長させ、続いて、レ
ジスト膜２上には堆積せずシリコン酸化膜上にのみ選択
的に堆積する性質を持つシリコン酸化膜４を３００ｎｍ
成長させる。ここまでで、断面は図3(c)の様になる。

【００３５】この後、レジスト２を残したまま第二のレ
ジスト１１をＮウエル上にのみ形成し、この状態から、
実施例１の同様の方法を用いてチャネルストップ不純物
であるホウ素を、その飛程がＳｉＯ２膜とシリコン溝底
の境界の５０ｎｍ下になる様に比較的高エネルギー（Ｂ
＋、１２０eV）で注入５してＰチャネル用のチャネルス
トップ層６を形成する（図3(d)）。その際、注入角度は
基板主面に５から２０度程度傾ける。レジストをすべて
剥がした後（図3(e)）、第三のレジスト１１をＰ型領域
上にのみ形成し、Ｎチャネルストップ不純物であるリン
を、その飛程がシリコン酸化膜とシリコン溝底の境界の
５０ｎｍ下になる様に比較的高エネルギー（Ｐ＋、３４
０eV）で注入１４してＮチャネル用のチャネルストップ
層15を形成する（図3(f)）。レジストを剥がすと図3(g)
のような断面になり、CMOS構造の素子分離が出来上が
る。

【００３６】この後、熱酸化で素子活性部表面にゲート
酸化膜７を成長し、さらにポリシリコンゲート８電極を
形成して、CMOS構造においてBOX分離を持つｎチャネ
ル、Ｐチャネルのトランジスタ（１２、１３）が出来る
（図3(h)）。

【００３７】尚、ここにあげた実施例は、請求項１に記
された、シリコン基板上に形成されたシリコン溝と、こ
の溝に埋め込まれたシリコン酸化膜と、溝の反転領域上
に形成された前記シリコン酸化膜より十分厚いフォトレ
ジスト膜からなる構造、の製造方法として、選択堆積性
を持つシリコン酸化膜を用いた場合について述べた。

【００３８】しかし、この様な構造を実現する方法は他
にもすでに提案されている。例えばレジストが劣化しな
い低温で非選択的に酸化膜を堆積することができること
はすでに知られているが、この方法を用いて酸化膜を溝
深さより十分厚く堆積し、エッチバックして溝内に埋め
込む方法等がある。本発明の請求項１の内容がこの様な
方法で得た構造に対しても適用できることはいうまでも
ない。

【００３９】以上のように本発明をもちいて形成したBO
X分離をもつＣＭＯＳ構造は、従来に比べて、少なく且
つ簡易な工程で製造することができ、実用上きわめて有
用である。

【００４０】

【発明の効果】請求項１の製造方法によれば、シリコン
溝をシリコン酸化膜で埋めた後に、イオン注入を施すこ
とにより、シリコン溝の側壁と底にチャネルストップ層
を形成することができ、第二の従来例に代わる新しいBO
X分離形成方法が可能となる。

【００４１】請求項２の方法によれば、請求項１で述べ
たシリコン基板上に形成されたシリコン溝と、この溝に
埋め込まれたシリコン酸化膜と、溝の外部領域上に形成
された前記シリコン酸化膜より十分厚いフォトレジスト
膜からなる構造を、具体的に実現することが出来る。

【００４２】請求項３によれば、請求項１の方法をCMOS
化に適用するための具体的手段を提供できる。すでに
パターン形成された第一のフォトレジストに重ねて第二
のフォトレジストを形成することが可能であることは二
重レジスト法として公知である。請求項１と２の工程を
経たのち、二重レジスト法をもちいて第二のレジストで
一方のチャネルを被うことで、チャネルストップ層を一
方のチャネル領域のみに形成する事ができる。

【図面の簡単な説明】

【図１】第一の実施例に係る素子分離の製造方法を示す
工程断面図

【図２】第二の実施例に係る素子分離の製造方法を示す
工程断面図

【図３】第三の実施例に係る素子分離の製造方法を示す
工程断面図

【図４】第一の従来例に係る素子分離の製造方法を示す
工程断面図

【図５】第二の従来例に係る素子分離の製造方法を示す
工程断面図

【符号の説明】

１ シリコン基板 ２ 素子活性部レジストパターン ３ 溝 ４ 選択シリコン酸化膜 ５ 比較的高エネルギーのチャネルストップ不純物注入 ６ チャネルストップ層 ７ ゲート酸化膜 ８ ゲート電極 ９ Ｐウエル １０ Ｎウエル

Claims (3)

【特許請求の範囲】
1. 【請求項１】シリコン基板上に形成されたシリコン溝
   と、この溝に埋め込まれたシリコン酸化膜と、溝の反転
   領域上に形成されたフォトレジスト膜からなる構造に対
   して、シリコン基板主面に傾いた方向からイオン注入
   し、前記レジスト直下を除いた前記溝の底部と溝の側壁
   部のシリコン基板に、不純物導入層を形成する工程を含
   むＭＯＳ型半導体の素子分離の製造方法。
2. 【請求項２】シリコン基板上に、ＭＯＳトランジスタの
   素子活性部のフォトレジストパタ−ンを形成する工程
   と、前記レジストをマスクにして前記シリコン基板をエ
   ッチングし、シリコン溝を形成する工程と、前記フォト
   レジストを残したままシリコン溝の側壁部と底部の表面
   に１０オングストローム以上のシリコン酸化膜を形成す
   る工程と、引き続いて前記レジストを残したままシリコ
   ン酸化膜上に選択的にシリコン酸化膜を前記溝深さ以上
   の厚さ堆積して、前記シリコン溝を埋める工程と、前記
   レジスト、前記シリコン溝、前記シリコン溝に埋め込ま
   れたシリコン酸化膜からなる構造に対してシリコン基板
   主面に傾いた方向からイオン注入し、前記レジスト直下
   を除いた前記シリコン溝の底部及び溝の側壁部のシリコ
   ン基板に不純物導入層を形成する工程とを含むＭＯＳ型
   半導体の素子分離の製造方法。
3. 【請求項３】Ｎウエル領域とＰウエル領域を形成したシ
   リコン基板上に、ＭＯＳトランジスタの素子活性部のフ
   ォトレジストパタ−ンを形成する工程と、前記レジスト
   をマスクにして前記シリコン基板をエッチングし、シリ
   コン溝を形成する工程と、前記フォトレジストを残した
   ままシリコン溝の側壁部と底部の表面に１０オングスト
   ローム以上のシリコン酸化膜を形成する工程と、引き続
   いて前記レジストを残したままシリコン酸化膜上に選択
   的にシリコン酸化膜を前記溝深さ以上の厚さ堆積して、
   前記シリコン溝を埋める工程と、前記レジストを残した
   まま、一方のウエル領域上にレジストを形成する工程
   と、前記した二つのレジスト、前記シリコン溝、前記シ
   リコン溝に埋め込まれたシリコン酸化膜からなる構造に
   対してシリコン基板主面に傾いた方向からイオン注入
   し、他方のウエル領域にのみ、前記レジスト直下を除い
   た前記溝の底部と溝の側壁部のシリコン基板に、不純物
   導入層を形成する工程とを含むＭＯＳ型半導体の素子分
   離の製造方法。