JPH03110856A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り、特に素子間分離を行うト
レンチの形成方法に関し。

トレンチの上に平坦な酸化膜を形成することを目的とし
。

半導体基板上に形成されたフィールド酸化膜上に開口を
有するマスク膜を形成して、該開口から該フィールド酸
化膜及び該半導体基板をエツチングしてトレンチを形成
した後、該トレンチ内に表出する該半導体基板上面を酸
化して酸化膜を形成し、つづいて全面にポリシリコンを
成長した後エッチバックして該トレンチ内にポリシリコ
ン埋込み層を残し、つづいて該ポリシリコン埋込み層の
上部を選択酸化して第１のトレンチ上部酸化膜を形成し
、つづいて全面にポリシリコンを成長した後方向性エツ
チングにより該フィールド酸化膜と該第１のトレンチ上
部酸化膜との間にポリシリコン側壁を残し、つづいて該
ポリシリコン側壁を選択酸化することにより第２のトレ
ンチ上部酸化膜を形成する工程を含み、該トレンチ上を
平坦化する半導体装置の製造方法により構成する。

〔産業上の利用分野〕

本発明は　半導体装置の製造方法に係り、特に素子間分
離を行うトレンチアイソレーション技術に関する。

近年、半導体素子はますます微細化され、超ＬＳＩでは
トレンチアイソレーションが必須の技術となってきてい
る。

トレンチの上部は素子形成を行う関係上２段差のない平
坦な形状であることが要求される。

〔従来の技術〕

第２図（ａ）乃至（ｄ）はトレンチアイソレーションの
工程の従来例を説明するための断面図であり。

１は半導体基板、２はフィールド酸化膜、３はマスク膜
、４はトレンチ、５は酸化膜、６はポリシリコン埋込み
層、７はトレンチ上部酸化膜を表す。

以下、これらの図を参照しながら、従来例について説明
する。

第２図（ａ）参照 半導体基板１上に形成されたフィールド酸化膜２上に開
口を有する窒化シリコンのマスク膜３を形成する。

第２図（ｂ）参照 その開口からフィールド酸化膜２及び半導体基板１をエ
ツチングして除去してトレンチ４を形成し１　トレンチ
４内に表出する半導体基板の表面を酸化して酸化膜５を
形成する。

第２図（ｃ）参照 全面にポリシリコンを成長した後エッチバックしてトレ
ンチ４内にポリシリコン埋込み層６を残す。

第２図（ｄ）参照 ポリシリコン埋込み層６を選択酸化してトレンチ上部酸
化膜７を形成する。その後、マスク膜３を除去する。

かくしてトレンチアイソレーションが完成する。

トレンチ上部酸化膜７とフィールド酸化膜２は連続する
酸化膜となるが、その間に段差が生じる。

ところが、この段差があるためにその後の素子形成工程
において、トレンチ上に成長するポリシリコンをエツチ
ング又は選択酸化する際に２段差部にポリシリコンが残
り、トランジスタ特性の劣化１歩留り低下を引き起こす
といった問題が生じていた。

〔発明が解決しようとする課題〕

本発明はトレンチ上の酸化膜を平坦化する方法を提供す
ることを目的とし、トレンチアイソレーション後の素子
形成工程において、トランジスタ特性の劣化１歩留り低
下を引き起こすポリシリコンの残渣をトレンチ上に生じ
させないようにするものである。

〔課題を解決するための手段〕

第１図（ａ）乃至軸）は本発明の実施例の工程を説明す
るための断面図であり、１は半導体基板。

２はフィールド酸化膜、３はマスク膜、４はトレンチ、
５は酸化膜、６はポリシリコン埋込み層。

７は第１のトレンチ上部酸化膜、８はポリシリコン側壁
、９は第２のポリシリコン埋込み層を表す。

上記課題は、半導体基板１上に形成されたフィールド酸
化膜２上に開口を有するマスク膜３を形成して、該開口
から該フィールド酸化膜２及び該半導体基板ｌをエツチ
ングしてトレンチ４を形成した後、該トレンチ４内に表
出する該半導体基板１面を酸化して酸化膜５を形成し、
つづいて　全面にポリシリコンを成長した後エッチバッ
クして該トレンチ４内にポリシリコン埋込み層６を残し
。

つづいて該ポリシリコン埋込み層６の上部を選択酸化し
て第１のトレンチ上部酸化膜７を形成し。

つづいて全面にポリシリコンを成長した後方向性エツチ
ングにより該フィールド酸化膜２と該第１のトレンチ上
部酸化膜７上との間にポリシリコン側壁８を残し２つづ
いて該ポリシリコン側壁８を選択酸化することにより第
２のトレンチ上部酸化膜９を形成する工程を含み、該ト
レンチ４上を平坦化する半導体装置の製造方法によって
解決される。

〔作用〕

本発明では、第１のトレンチ上部酸化膜７を形成した後
、全面にポリシリコンを成長し、方向性エツチングによ
りフィールド酸化膜２と第１のトレンチ上部酸化膜７と
の間にポリシリコン側壁８を形成し、つづいて該ポリシ
リコン側壁８を選択酸化することにより第２のトレンチ
上部酸化膜９を形成する。この第２のトレンチ上部酸化
膜９は第１のトレンチ上部酸化膜７とフィールド酸化膜
３との間の段差を埋め込むもので、これによってトレン
チ上部の酸化膜とフィールド酸化膜間の段差が解消して
平坦となる。

〔実施例〕

第１図（ａ）乃至（ｇ）は本発明の詳細な説明するため
の工程を示す断面図であり、以下それらの図を参照しな
がら説明する。

第１図（ａ）参照。

半導体基板１はシリコン基板で、支持基板とその上に形
成された埋込み層、エピタキシャル層からなる。

シリコン基板１の上に厚さ６０００人のフィールド酸化
膜２を形成する。

全面に厚さ２０００人の窒化シリコン膜を形成し。

素子間分離を行うフィールド酸化膜２上に例えば幅１．
２μｍの幅の開口を形成してマスク膜３とする。

第１図（ｂ）参照。

その開口からフィールド酸化膜２及びシリコン基板１を
エツチングしてトレンチ４を形成する。

次いで、トレンチ４内のシリコン基Ｆｊ、１表面を熱酸
化して、厚さ３０００人の酸化膜５を形成する。

第１図（ｃ）参照。

全面に化学的気相堆積（ＣＶＤ）法により、ポリシリコ
ンを１．５μｍ以上堆積し、乾燥窒素中で９５０°Ｃ２
３０分程度アニールした後、ケミカルポリッシングによ
りマスク膜３上のポリシリコンを全部除去し、かつトレ
ンチ４内にポリシリコン埋込み層６を残す。

第１図（ｄ）参照。

ポリシリコン埋込み層６を選択的に熱酸化して。

厚さ６０００人の第１のトレンチ上部酸化膜７を形成す
る。

第１図（ｅ）参照。

全面にＣＶＤ法により、ポリシリコンを５０００人堆積
した後２反応性イオンエツチング（ＲＩＥ）によりマス
ク膜３上のポリシリコンを全部除去するまでエツチング
を続ける。エツチングの終点は発光分光法により検知す
る。

第１のトレンチ上部酸化膜７とフィールド酸化膜２との
間の段差部にポリシリコンが残り、ポリシリコン側壁８
が形成される。

第１図（「）参照。

ポリシリコン側壁８を選択的に酸化して第２のトレンチ
上部酸化膜９を形成する。

第１回転）参照。

マスク膜３を除去する。

このようにしてトレンチ４の上部には第１のトレンチ上
部酸化膜７と第２のトレンチ上部酸化膜９からなる平坦
な酸化膜が形成される。

その後、トレンチ間の素子形成領域に２例えばコレクタ
、ベース、エミッタが形成される。トレンチアイソレー
ション上が平坦であるため、これらの後工程でポリシリ
コンの残渣が発生することはない。

〔発明の効果〕

以上説明した様に１本発明によれば、トレンチアイソレ
ーション上を平坦にすることができて。

トランジスタ特性の向上１歩留りの向上に寄与すること
ができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｇ）は実施例の工程を説明するため
の断面図。 第２図（ａ）乃至（ｄ）は従来例の工程を説明するため
の断面図 である。 図において。 １は半導体基板であってシリコン基板。 ２はフィールド酸化膜。 ３はマスク膜。 ４はトレンチ。 ５は酸化膜。 ６はポリシリコン埋込み層。 ７はトレンチ上部酸化膜であって第１のトレンチ上部酸
化膜。 ８はポリシリコン側壁。 ９はトレンチ上部酸化膜であって第２のトレンチ上部酸
化膜 実　方己栄ｊ ４１図（イの１） 実 記イ列 第 （ぞの２） 夜来 例 第 図

Claims (1)

1. 【特許請求の範囲】 半導体基板（１）上に形成されたフィールド酸化膜（２
   ）上に開口を有するマスク膜（３）を形成して、該開口
   から該フィールド酸化膜（２）及び該半導体基板（１）
   をエッチングしてトレンチ（４）を形成した後、該トレ
   ンチ（４）内に表出する該半導体基板（１）面を酸化し
   て酸化膜（５）を形成し、つづいて全面にポリシリコン
   を成長した後エッチバックして該トレンチ（４）内にポ
   リシリコン埋込み層（６）を残し、つづいて 該ポリシリコン埋込み層（６）の、上部を選択酸化して
   第１のトレンチ上部酸化膜（７）を形成し、つづいて 全面にポリシリコンを成長した後方向性エッチングによ
   り該フィールド酸化膜（２）と該第１のトレンチ上部酸
   化膜（７）との間にポリシリコン側壁（８）を残し、つ
   づいて 該ポリシリコン側壁（８）を選択酸化することにより第
   ２のトレンチ上部酸化膜（９）を形成する工程を含み、 該トレンチ（４）上を平坦化することを特徴とする半導
   体装置の製造方法。