JPS58182821A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58182821A JPS58182821A JP6687982A JP6687982A JPS58182821A JP S58182821 A JPS58182821 A JP S58182821A JP 6687982 A JP6687982 A JP 6687982A JP 6687982 A JP6687982 A JP 6687982A JP S58182821 A JPS58182821 A JP S58182821A
- Authority
- JP
- Japan
- Prior art keywords
- electrode window
- openings
- semiconductor substrate
- oxide film
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000001039 wet etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 239000012535 impurity Substances 0.000 description 16
- 239000005360 phosphosilicate glass Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- ZQXCQTAELHSNAT-UHFFFAOYSA-N 1-chloro-3-nitro-5-(trifluoromethyl)benzene Chemical compound [O-][N+](=O)C1=CC(Cl)=CC(C(F)(F)F)=C1 ZQXCQTAELHSNAT-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229950003621 butoxylate Drugs 0.000 description 1
- MQWDTXAOPTYTLC-UHFFFAOYSA-N butyl 1-(3-cyano-3,3-diphenylpropyl)-4-phenylpiperidine-4-carboxylate Chemical compound C1CC(C(=O)OCCCC)(C=2C=CC=CC=2)CCN1CCC(C#N)(C=1C=CC=CC=1)C1=CC=CC=C1 MQWDTXAOPTYTLC-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005057 refrigeration Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010802 sludge Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り、特に半導体装置
の製造工程に於て、半導体基板、半導体成長層、不純物
拡散層等の半導体基体から絶縁膜上に電極配線を導出す
る方法に関する。
の製造工程に於て、半導体基板、半導体成長層、不純物
拡散層等の半導体基体から絶縁膜上に電極配線を導出す
る方法に関する。
（ｂ） 技術の背景
半導体集積回路（ＩＣ’）が高密度高集積化され、各機
能素子が微細化されるに伴って、半導体基体から絶縁膜
上に電極配線を導出するための開孔（電極窓）を形成す
る手段として、サイド・エツチング量が少なく形成精度
の優れた方向性を有するドライ・エツチング手段、例え
ばリアクティブ・イオンエツチング法等が多用されるよ
うになってきた〇 一方前記高集積化に伴い、トランジスタ等の能動素子の
不純物拡散領域は微細になｐ且つ浅くなる傾向にある。
能素子が微細化されるに伴って、半導体基体から絶縁膜
上に電極配線を導出するための開孔（電極窓）を形成す
る手段として、サイド・エツチング量が少なく形成精度
の優れた方向性を有するドライ・エツチング手段、例え
ばリアクティブ・イオンエツチング法等が多用されるよ
うになってきた〇 一方前記高集積化に伴い、トランジスタ等の能動素子の
不純物拡散領域は微細になｐ且つ浅くなる傾向にある。
そのため高温が付加された場合の、不純物拡散領域の面
積、深さ等のプロフィルの変化比率が高まる。
積、深さ等のプロフィルの変化比率が高まる。
従って能動素子の特性を変動せしめないために、不純物
拡散領域形成後の高温熱処理工程を極力避ける必要性が
生じてきている。
拡散領域形成後の高温熱処理工程を極力避ける必要性が
生じてきている。
（Ｃ） 従来技術と問題点
第１図（イ）乃至（ホ）は電極配線導出に際して行われ
ていた従来技術の工程断面図である。
ていた従来技術の工程断面図である。
即ち従来技術に於ては第１図（イ）に示すように、不純
物拡散領域ｌが形成された半導体基板２土に配設される
絶縁膜としてりん珪酸ガラス（ＰＳＧ）膜３が広く用い
られている。
物拡散領域ｌが形成された半導体基板２土に配設される
絶縁膜としてりん珪酸ガラス（ＰＳＧ）膜３が広く用い
られている。
そして第１図（ロ）に示すように、該ＰＳＧ膜３にリア
クティブ・イオンエツチング（ＲＩＥ）法ｅ用いて開孔
（電極窓）４を形成し、次いで第１図（ハ）に示すよう
に、１０５０［°Ｃ１，３０〔分〕程度の高温処理でＰ
ＳＧ膜３をリフローゼしめて開孔４の側面をなだらかな
＃余１面５と１．２だ後、蒸着法等により第１図に）に
示すように、配線拐刺層６′を形成し、次いで該配線材
料層６′のパターンニングを行って、第１図（ホ）に示
すように電極配線６を形成していた。
クティブ・イオンエツチング（ＲＩＥ）法ｅ用いて開孔
（電極窓）４を形成し、次いで第１図（ハ）に示すよう
に、１０５０［°Ｃ１，３０〔分〕程度の高温処理でＰ
ＳＧ膜３をリフローゼしめて開孔４の側面をなだらかな
＃余１面５と１．２だ後、蒸着法等により第１図に）に
示すように、配線拐刺層６′を形成し、次いで該配線材
料層６′のパターンニングを行って、第１図（ホ）に示
すように電極配線６を形成していた。
しかし上記従来技術に於ては、ＰＳＧＭ３のリフロ一工
程で、既にプロフィルが決定されている不純物拡散領域
１に更に１０５０［’（，１程度の高温が旧加される。
程で、既にプロフィルが決定されている不純物拡散領域
１に更に１０５０［’（，１程度の高温が旧加される。
従って前述したように不純物拡散領域１のプロフィルが
変動し、且つＰＳＧ膜３からの固相−固相拡散によりそ
の不純物濃度も変化するので、微細な能動素子に於ては
その電気的％性が変動せしめられるという問題があった
。
変動し、且つＰＳＧ膜３からの固相−固相拡散によりそ
の不純物濃度も変化するので、微細な能動素子に於ては
その電気的％性が変動せしめられるという問題があった
。
一方最近カバレンジの優れた為温スパッタ法が開発さ７
′１、該高温スパッタ法を用いて配線材料層を形成する
ことにより、前記高温リフ口・−処理を行わないで電極
配線の断線を防止することが可能になった。
′１、該高温スパッタ法を用いて配線材料層を形成する
ことにより、前記高温リフ口・−処理を行わないで電極
配線の断線を防止することが可能になった。
しかし−ヒ！ｉｉ−！尚温リフロー処理を省略した際に
は、ドライ・エツチング処理で開孔（電極窓）を形成す
るときに、開孔内に表出する半導体層上に被着した再堆
積物や、半導体層表層部に与えられたダメ ジが除去で
きないために、半導体層と電極配線との接触抵抗が著し
く増大するという問題が生ずる。
は、ドライ・エツチング処理で開孔（電極窓）を形成す
るときに、開孔内に表出する半導体層上に被着した再堆
積物や、半導体層表層部に与えられたダメ ジが除去で
きないために、半導体層と電極配線との接触抵抗が著し
く増大するという問題が生ずる。
（ｄ） 発明の目的
本発明は、Ａ温処理を行わずに半導体基体から絶縁膜上
に、良好な接続抵抗を有する電極配線を導出する方法を
提供し、上記問題点を除去することを目的とする。
に、良好な接続抵抗を有する電極配線を導出する方法を
提供し、上記問題点を除去することを目的とする。
（ｅ） 発明の構成
＝３−
即ち本発明は、半導体装置の製造方法に於て、半導体基
板、半導体成長層、不純物拡散層等の半導体基体から絶
縁膜上に導出される１極配線を形成するに際して、ドラ
イ・エツチング法ヲ用いて前配絶糾膜に半導体基体面を
表出する開孔を形成し、該開孔内に表出する半導体基体
面に低温で熱酸化膜を形成し、ン昇式エツチング法を用
いて前記熱酸化膜を除去１．開孔内に半導体基体面を再
度表出せしめ、ｔ 蚊、数回孔内に表出する半導体基体
面に直Ｖｃ接する電極配線パターンを形成する工程を有
することを特徴とする。
板、半導体成長層、不純物拡散層等の半導体基体から絶
縁膜上に導出される１極配線を形成するに際して、ドラ
イ・エツチング法ヲ用いて前配絶糾膜に半導体基体面を
表出する開孔を形成し、該開孔内に表出する半導体基体
面に低温で熱酸化膜を形成し、ン昇式エツチング法を用
いて前記熱酸化膜を除去１．開孔内に半導体基体面を再
度表出せしめ、ｔ 蚊、数回孔内に表出する半導体基体
面に直Ｖｃ接する電極配線パターンを形成する工程を有
することを特徴とする。
（ｆ） 発明の実施例
以下本発明を一実施例について、第２図（イ）乃至（へ
）に示す工程断面図を用いて詳細に説明する。
）に示す工程断面図を用いて詳細に説明する。
本発明の方法を適用してＭＯ８型半導体装置を製造する
に際しては、第２図（イ）に示すようＶこ、半導体基板
ｌｌ上のフィールド絶縁膜１２によって分離表出された
素子形成領域１３にゲート酸化膜１４、多結晶シリコン
・ゲート電極１５、ソース・−・・一本 ＋１’
ｌψ １＋ ノ ・７Ｍ−１曲 １ ７ 、＾、Ｃ
−プシ ス、λ４ｎＱｋ う４− ンジスタ等が形成されてなる被処理基板上に、通常の化
学気相成長（ＣＶＤ）法を用いて、例えば１〔μｍ］程
度の厚さを有するりん珪酸ガラス（ＰＳＧ）絶縁膜１８
を形成する。（図中１９はチャネル・ストッパ） 次いで第２図（ロ）に示すように、ＰＳｑ絶縁膜１８上
にレジスト・マスクパターン２０を７オｔｚ７’μセス
によって形成した後、例えば圧力０．１〜０．３［Ｔｏ
ｒｒ］程度の三弗化、メタン（ＣＨＦ、）ガス中に於て
、１〜２ （ｗ／ｃ／ｌ：）程度の高周波パワーによる
リアクティブ・イオンエツチング（ＲＩＥ）処理により
、前記レジスト・マスクパターン２０を介してＰＳＧ絶
縁膜１８の選択エツチングを行い、ＰＳＧ絶縁膜１８に
ソース電極窓２１及びドレイン電極窓２２等の開孔を形
成する。
に際しては、第２図（イ）に示すようＶこ、半導体基板
ｌｌ上のフィールド絶縁膜１２によって分離表出された
素子形成領域１３にゲート酸化膜１４、多結晶シリコン
・ゲート電極１５、ソース・−・・一本 ＋１’
ｌψ １＋ ノ ・７Ｍ−１曲 １ ７ 、＾、Ｃ
−プシ ス、λ４ｎＱｋ う４− ンジスタ等が形成されてなる被処理基板上に、通常の化
学気相成長（ＣＶＤ）法を用いて、例えば１〔μｍ］程
度の厚さを有するりん珪酸ガラス（ＰＳＧ）絶縁膜１８
を形成する。（図中１９はチャネル・ストッパ） 次いで第２図（ロ）に示すように、ＰＳｑ絶縁膜１８上
にレジスト・マスクパターン２０を７オｔｚ７’μセス
によって形成した後、例えば圧力０．１〜０．３［Ｔｏ
ｒｒ］程度の三弗化、メタン（ＣＨＦ、）ガス中に於て
、１〜２ （ｗ／ｃ／ｌ：）程度の高周波パワーによる
リアクティブ・イオンエツチング（ＲＩＥ）処理により
、前記レジスト・マスクパターン２０を介してＰＳＧ絶
縁膜１８の選択エツチングを行い、ＰＳＧ絶縁膜１８に
ソース電極窓２１及びドレイン電極窓２２等の開孔を形
成する。
ガお該ＲＩＥ処理によシ前記開孔内に表出するソース領
域１６、ドレイン領域１７の上部に、レジスト成るいは
レジスト炭化物等からなる再堆積物２３が被着し、又開
孔内に表出するソース領域１６’店ｎ： ｋ” Ｉ／イ
ン頓せ１７の卯層郁には深大１００〔人〕以下程度の結
晶欠陥層２４が形成される。
域１６、ドレイン領域１７の上部に、レジスト成るいは
レジスト炭化物等からなる再堆積物２３が被着し、又開
孔内に表出するソース領域１６’店ｎ： ｋ” Ｉ／イ
ン頓せ１７の卯層郁には深大１００〔人〕以下程度の結
晶欠陥層２４が形成される。
次いで前記レジスト・マスクパターンを除去した後、乾
燥酸素（０，）中に於て８００〜９００〔℃〕程度の低
温で２０〜３０〔分〕程度熱酸化を行い、第２図（ハ）
に示すように、ソース電極窓２１及びドレイン電極窓２
２内に表出している半導体層面に例えば２００〜３００
［人〕程度の厚さの熱酸化膜２５を形成する。
燥酸素（０，）中に於て８００〜９００〔℃〕程度の低
温で２０〜３０〔分〕程度熱酸化を行い、第２図（ハ）
に示すように、ソース電極窓２１及びドレイン電極窓２
２内に表出している半導体層面に例えば２００〜３００
［人〕程度の厚さの熱酸化膜２５を形成する。
該熱酸化処理の温度は、ソース領域１６及びドレイン領
域１７等不純物拡散領域のプロフィル決定開度より充分
低く設定されるので、Ｋ！、熱酸化処理に於てソース領
域１６、ドレイン領域１７等不紳物ｔｔ、散領域のプロ
フィルが変動することはない。
域１７等不純物拡散領域のプロフィル決定開度より充分
低く設定されるので、Ｋ！、熱酸化処理に於てソース領
域１６、ドレイン領域１７等不紳物ｔｔ、散領域のプロ
フィルが変動することはない。
又該熱酸化処理の時間は、前記結晶欠陥層２４が底部捷
で完全に酸化される長さに設定される。
で完全に酸化される長さに設定される。
そして該熱酸化処理により前記丙堆槓物２３は分離除去
される。
される。
次いでぶつ化アンモン（ＮＨ，Ｆ’）とぶつ酸（ＨＦ）
の混液等からなる通常の二酸化シリコン（ＳｉＯ□）膜
のエツチング液を用いて湿式エツチング処理を行って熱
酸化膜２５を除去し、第２図に）に示すように、ソース
電極窓２１、ドレイン電極窓２２等の開孔内に、ソース
領域１６、ドレイン領域１７等の不純物拡散領域面金再
度表出せしめる。
の混液等からなる通常の二酸化シリコン（ＳｉＯ□）膜
のエツチング液を用いて湿式エツチング処理を行って熱
酸化膜２５を除去し、第２図に）に示すように、ソース
電極窓２１、ドレイン電極窓２２等の開孔内に、ソース
領域１６、ドレイン領域１７等の不純物拡散領域面金再
度表出せしめる。
なおここで不純物拡散領域の表出面は欠陥のない結晶性
の優れた面が表出される。又該エツチング処理による不
純物拡散領域のエツチング深さは１００〔入〕程度であ
るから、トランジスタ特性に影響は及は膓ない。
の優れた面が表出される。又該エツチング処理による不
純物拡散領域のエツチング深さは１００〔入〕程度であ
るから、トランジスタ特性に影響は及は膓ない。
そして又該エツチング処理によってＰＳＧ膜１８は５０
０〜２０００［：入〕程度薄くなるので、該ＰＳＧ膜１
８は予めその公金見込んだ厚さに形成する必要がある。
０〜２０００［：入〕程度薄くなるので、該ＰＳＧ膜１
８は予めその公金見込んだ厚さに形成する必要がある。
次いで被処理基板を３００Ｃ’Ｃ）程度に昇温させた状
態でスパッタ膜の形成を行う高温スパッタ法によりによ
り、第２図（ホ）に示すように該基板上例えば厚さ１〔
μｍ″１程度のアルミニウム（Ａｌ）・シリコン（Ｓｌ
）合金層（８１５％以下）２６′を形成する。
態でスパッタ膜の形成を行う高温スパッタ法によりによ
り、第２図（ホ）に示すように該基板上例えば厚さ１〔
μｍ″１程度のアルミニウム（Ａｌ）・シリコン（Ｓｌ
）合金層（８１５％以下）２６′を形成する。
次いで通常のハロゲン糸ガスを用いるドライ・７−
エツチング法により前記Ａｌ−Ｓｉ合金層２６′のパタ
ーンニングを行い、第２図（へ）に示すように前記ソー
ス電極窓２１、ドレイン電極窓２２等の開孔を介してソ
ース領域１６、ドレイン領域１７等の不純物拡散領域に
それぞれ接するＡｉｌ’−８１電極配縁２６を形成する
。
ーンニングを行い、第２図（へ）に示すように前記ソー
ス電極窓２１、ドレイン電極窓２２等の開孔を介してソ
ース領域１６、ドレイン領域１７等の不純物拡散領域に
それぞれ接するＡｉｌ’−８１電極配縁２６を形成する
。
そして以後図示しないがカバー絶縁膜等の形成がなされ
てＭＯ８型半導体装置が提供される。
てＭＯ８型半導体装置が提供される。
（９）発明の詳細
な説明したように本発明の方法に於ては、不純物拡散領
域のプロフィル決定温度より充分低い温度の熱処理によ
って、ドライ・エツチング法で絶縁膜に形成した開孔内
に表出した半導体基体面の清浄化及び結晶欠陥層除去が
なされる０従って本発明によれば、不純物拡散領域のプ
ロフィルを変動せしめることなく、不純物拡散領域から
接続抵抗の低い電極配線を導出することができるので、
半導体装置の特性歩留まりが向上する。
域のプロフィル決定温度より充分低い温度の熱処理によ
って、ドライ・エツチング法で絶縁膜に形成した開孔内
に表出した半導体基体面の清浄化及び結晶欠陥層除去が
なされる０従って本発明によれば、不純物拡散領域のプ
ロフィルを変動せしめることなく、不純物拡散領域から
接続抵抗の低い電極配線を導出することができるので、
半導体装置の特性歩留まりが向上する。
なお本発明はＭＯ８型半導体装置に限らず、バイポーラ
型半導体装置にも有効である。
型半導体装置にも有効である。
８−
第１図（イ）乃至（ホ）は従来方法の工程断面図で、第
２図（イ）乃至（へ）は本発明の一実施例に於ける工程
断面図である。 図に於て、１６はソース領域、１７はドレイン領域、１
８はＰＳＧ絶縁膜、２０はレジスト・マスクパターン、
２１はソース電極窓、２２はドレインを極窓、２３は再
堆積物、２４は結晶欠陥層、２５はＭＩＷ化ｇ、２６’
はアルミニウム彎シリコン合金層、２６はアルミニウム
・シリコン電極ｆｆ１Ｍを示す。 扼 １ 図 第 ２ 図
２図（イ）乃至（へ）は本発明の一実施例に於ける工程
断面図である。 図に於て、１６はソース領域、１７はドレイン領域、１
８はＰＳＧ絶縁膜、２０はレジスト・マスクパターン、
２１はソース電極窓、２２はドレインを極窓、２３は再
堆積物、２４は結晶欠陥層、２５はＭＩＷ化ｇ、２６’
はアルミニウム彎シリコン合金層、２６はアルミニウム
・シリコン電極ｆｆ１Ｍを示す。 扼 １ 図 第 ２ 図
Claims (1)
- 半導体基体面に配設された絶縁膜上に、半導体基体から
導出される電極配線を形成するに際して、ドライ・エツ
チング法を用いて前記絶縁膜に半導体基体面を表出する
開孔を形成し、該開孔内に表出する半導体基体面に低温
で熱酸化膜を形成し、湿式エツチング法を用いて前記熱
酸化膜を除去し前記開孔内に半導体基体面を再度表出せ
しめた後、該開孔内に表出する半導体基体面に直に接す
る電極配線′ゝターンを形成する工程を有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6687982A JPS58182821A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6687982A JPS58182821A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58182821A true JPS58182821A (ja) | 1983-10-25 |
Family
ID=13328602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6687982A Pending JPS58182821A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182821A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148259A (en) * | 1986-08-19 | 1992-09-15 | Fujitsu Limited | Semiconductor device having thin film wiring layer of aluminum containing carbon |
| JPH05190485A (ja) * | 1992-01-09 | 1993-07-30 | Sharp Corp | 半導体装置の製造方法 |
-
1982
- 1982-04-21 JP JP6687982A patent/JPS58182821A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148259A (en) * | 1986-08-19 | 1992-09-15 | Fujitsu Limited | Semiconductor device having thin film wiring layer of aluminum containing carbon |
| JPH05190485A (ja) * | 1992-01-09 | 1993-07-30 | Sharp Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6124171A (en) | Method of forming gate oxide having dual thickness by oxidation process | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JPS59161069A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS58182821A (ja) | 半導体装置の製造方法 | |
| JPS603158A (ja) | 電界効果トランジスタの形成方法 | |
| JP3296551B2 (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| JPS6068613A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS5831562A (ja) | 半導体装置の製造方法 | |
| JPS5922378B2 (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPS5816536A (ja) | 半導体装置の製造方法 | |
| JPS58132950A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS58201328A (ja) | 半導体装置の製造方法 | |
| JPS5929137B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0217931B2 (ja) | ||
| JPS61220468A (ja) | 半導体装置 | |
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPH05868B2 (ja) | ||
| JPS59126628A (ja) | 半導体装置の製造方法 | |
| JPH03276627A (ja) | 半導体装置の製造方法 | |
| JPS60103615A (ja) | 半導体装置 |