JPS58201328A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58201328A JPS58201328A JP8583682A JP8583682A JPS58201328A JP S58201328 A JPS58201328 A JP S58201328A JP 8583682 A JP8583682 A JP 8583682A JP 8583682 A JP8583682 A JP 8583682A JP S58201328 A JPS58201328 A JP S58201328A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- wiring
- window
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000010408 film Substances 0.000 abstract description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 239000010409 thin film Substances 0.000 abstract description 12
- 238000001020 plasma etching Methods 0.000 abstract description 8
- 239000011229 interlayer Substances 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 239000005360 phosphosilicate glass Substances 0.000 description 18
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に厚い絶縁膜にコン
タクト窓を形成出来る製造方法に関する。
タクト窓を形成出来る製造方法に関する。
大規模集積回路（ＬＳＩ）の高密度化が進むにともなっ
て半導体基板表面に微細な絶縁体、半導体又は金属の薄
膜パターンを形成する必要があるが、特にＡｔ等の金属
による上部配線パターンはそれ以前に形成された薄膜パ
ターンによる多数の複雑な凹凸のある半導体基板表面に
形成しなければならない。従来はこの上部配線パターン
の形成を容易にするために半導体基板表面の凹凸を減少
させる目的で、高濃度のＰを含んだリンケイ酸ガラス（
ＰＳＧ）膜を形成し熱処理を施すことによって流動させ
る、いわゆるＰＳＧリフロー処理を行なっている。しか
しこのりフロー処理により前述の凹凸を十分に減少する
にはＰＳＧ嘆の膜厚が大きくなければならない。
て半導体基板表面に微細な絶縁体、半導体又は金属の薄
膜パターンを形成する必要があるが、特にＡｔ等の金属
による上部配線パターンはそれ以前に形成された薄膜パ
ターンによる多数の複雑な凹凸のある半導体基板表面に
形成しなければならない。従来はこの上部配線パターン
の形成を容易にするために半導体基板表面の凹凸を減少
させる目的で、高濃度のＰを含んだリンケイ酸ガラス（
ＰＳＧ）膜を形成し熱処理を施すことによって流動させ
る、いわゆるＰＳＧリフロー処理を行なっている。しか
しこのりフロー処理により前述の凹凸を十分に減少する
にはＰＳＧ嘆の膜厚が大きくなければならない。
しかるにＰＳＧ膜の膜厚が大きいと上部配線と下部配線
やＳｔ基板中のソース、ドレイン等との接続のために開
口した微細な寸法のコンタクト窓内で上部配線が断線し
たり１、大電流が流れたときに溶断しやすく、製造歩留
や信頼性上大きな問題となる。
やＳｔ基板中のソース、ドレイン等との接続のために開
口した微細な寸法のコンタクト窓内で上部配線が断線し
たり１、大電流が流れたときに溶断しやすく、製造歩留
や信頼性上大きな問題となる。
以下第１図を用いて詳細に説明する。第１図において１
はＰ形Ｓｉ基板Ｊ２はｎ形のソース、ドレイン、３は多
結晶Ｓｔ よりなる下部配線、４はリフロー処理を施
しだＰＳＧ膜、５はコンタクト窓、６ばＡＱ よりな
る上部配線である。
はＰ形Ｓｉ基板Ｊ２はｎ形のソース、ドレイン、３は多
結晶Ｓｔ よりなる下部配線、４はリフロー処理を施
しだＰＳＧ膜、５はコンタクト窓、６ばＡＱ よりな
る上部配線である。
例えば膜厚０．８μｍのＰＳＧ膜４にコンタクト窓６本
を開口する際には、ＰＳＧ膜４の膜厚によらず半トレジ
スト膜に形成された微細な寸法の開口部寸法に忠実な寸
法のコンタクト窓６を開口するのが望ましく、そのため
に縦方向（膜厚方向）のエツチング速度か横方向のそれ
よりも十分大きい異方性エツチング法、例えば反応性イ
オンエツチング法が用いられる。
スト膜に形成された微細な寸法の開口部寸法に忠実な寸
法のコンタクト窓６を開口するのが望ましく、そのため
に縦方向（膜厚方向）のエツチング速度か横方向のそれ
よりも十分大きい異方性エツチング法、例えば反応性イ
オンエツチング法が用いられる。
しかしながら、このようにして形成されたコンタクト窓
６の側壁は急峻にきり立っているので上部配線６を形成
するためＡｆｉ薄膜をたとえステップカバレッジが良い
といわれるスパッタリング法で形成してもコンタクト窓
６の側壁や底には十分の厚さのＡ℃薄膜が形成されず、
又殆んどＡ２薄膜が形成さｎない部分６１も生じること
もあり、形成したＡ２配線６が断線したり、膜厚が小さ
いため大電流が流れた時に溶断することも多い。
６の側壁は急峻にきり立っているので上部配線６を形成
するためＡｆｉ薄膜をたとえステップカバレッジが良い
といわれるスパッタリング法で形成してもコンタクト窓
６の側壁や底には十分の厚さのＡ℃薄膜が形成されず、
又殆んどＡ２薄膜が形成さｎない部分６１も生じること
もあり、形成したＡ２配線６が断線したり、膜厚が小さ
いため大電流が流れた時に溶断することも多い。
このようにコンタクト窓６の側壁や底部に十分な厚さの
Ａ２薄膜６が形成されないのは、ＰＳＧ膜４の側壁が急
峻であるためへ２薄膜形成時にコンタクト窓６の周縁上
でひさし状になり、このひさしに妨げられてＡ℃原子が
コンタクト窓６内部に飛来できないためであると考えら
れている。
Ａ２薄膜６が形成されないのは、ＰＳＧ膜４の側壁が急
峻であるためへ２薄膜形成時にコンタクト窓６の周縁上
でひさし状になり、このひさしに妨げられてＡ℃原子が
コンタクト窓６内部に飛来できないためであると考えら
れている。
本発明は上記従来の欠点に鑑み、絶縁膜の膜厚が大であ
っても上部配線を断線させることなく形成できる方法を
提供しようとするものである。すなわち、本発明の製造
方法−はコンタクト窓の上方の開口寸法を下方の開口寸
法より大きくすることによってＡ１等金属薄膜を形成す
る際にコンタクト窓の側壁にも十分な厚さの金属薄膜が
形成されるようにするものである。
っても上部配線を断線させることなく形成できる方法を
提供しようとするものである。すなわち、本発明の製造
方法−はコンタクト窓の上方の開口寸法を下方の開口寸
法より大きくすることによってＡ１等金属薄膜を形成す
る際にコンタクト窓の側壁にも十分な厚さの金属薄膜が
形成されるようにするものである。
以下、本発明を図面とともに説明する。
第２図は本発明の一実施例に係るＳｉ ゲートＭＯ８Ｌ
ＳＩの工程断面図を示すものである。同図において、第
１図と同一番号は同一物を示し、７は多結晶Ｓｉ膜、８
は感光性樹脂膜である。
ＳＩの工程断面図を示すものである。同図において、第
１図と同一番号は同一物を示し、７は多結晶Ｓｉ膜、８
は感光性樹脂膜である。
Ｐ形の８１基板１にソース、ドレイン２．多結晶Ｓｉよ
りなる下部配線３を形成し、層間絶縁膜となる厚さ０．
８μｍのＰＳＧ膜４を形成して１０００℃のＰｏＣ４３
を含む雰囲気中でリフロー処理を施した後、半導体膜と
して、例えば厚さ０．１μｍの多結晶Ｓｉ膜７を形成す
る（第２図ａ）。次に写真蝕刻法を用いてコンタクト領
域にたとえば開口寸法が２μｍの開口部５ｏを有する感
光性樹脂膜８を形成し、この感光性樹脂膜８をマスクと
して開口部６ｏ内に露出した多結晶Ｓｉ膜７をたとえば
ＣＦ２Ｃ４２ガスを用いた異方性エツチング法である反
応性イオンエツチング（ＲＩＥ）法でエツチングする（
第２図ｂ）。この時多結晶Ｓｉ膜７のエツチング速度は
ＰＳＧ膜４のエツチング速度の５〜１０倍にすることが
でき開口部５０内の多結晶Ｓｉ膜７がエツチングされた
後、ＰＳＧ膜４か深くエツチングされる前にエツチング
を停止することは容易である。
りなる下部配線３を形成し、層間絶縁膜となる厚さ０．
８μｍのＰＳＧ膜４を形成して１０００℃のＰｏＣ４３
を含む雰囲気中でリフロー処理を施した後、半導体膜と
して、例えば厚さ０．１μｍの多結晶Ｓｉ膜７を形成す
る（第２図ａ）。次に写真蝕刻法を用いてコンタクト領
域にたとえば開口寸法が２μｍの開口部５ｏを有する感
光性樹脂膜８を形成し、この感光性樹脂膜８をマスクと
して開口部６ｏ内に露出した多結晶Ｓｉ膜７をたとえば
ＣＦ２Ｃ４２ガスを用いた異方性エツチング法である反
応性イオンエツチング（ＲＩＥ）法でエツチングする（
第２図ｂ）。この時多結晶Ｓｉ膜７のエツチング速度は
ＰＳＧ膜４のエツチング速度の５〜１０倍にすることが
でき開口部５０内の多結晶Ｓｉ膜７がエツチングされた
後、ＰＳＧ膜４か深くエツチングされる前にエツチング
を停止することは容易である。
そしてたとえば０２ガスを用いたプラズマエツチング法
などの等方向なエツチング法で感光性樹脂８をたとえば
０．２ｐｍの厚さだけエツチングする（第２図Ｃ）。こ
の時プラズマエツチングは等方向に行われるため感光性
樹脂８の開口部６ｏの側壁も横方向に０．２／ｘｎだけ
エツチングされ、開口部６ｏの開口寸法は２．４μｍに
拡がり、そのために開ロ部６ｏ底部には多結晶Ｓｉ膜７
１が露出する。
などの等方向なエツチング法で感光性樹脂８をたとえば
０．２ｐｍの厚さだけエツチングする（第２図Ｃ）。こ
の時プラズマエツチングは等方向に行われるため感光性
樹脂８の開口部６ｏの側壁も横方向に０．２／ｘｎだけ
エツチングされ、開口部６ｏの開口寸法は２．４μｍに
拡がり、そのために開ロ部６ｏ底部には多結晶Ｓｉ膜７
１が露出する。
続いて０４Ｆ８ガスを用いたＲＩＥ法などの異方性エツ
チング法により開口部６ｏ内に露出しているＰＳＧ膜４
と多結晶ＳＬＭ７１をエツチングする。
チング法により開口部６ｏ内に露出しているＰＳＧ膜４
と多結晶ＳＬＭ７１をエツチングする。
このエツチング時にたとえばＰＳＧ膜４のエツチング速
度と多結晶Ｓｉ膜７１のエツチング速度との比をたとえ
ば４にすることができ、開口部５０底部の多結晶５ｉｌ
ｌｉ７１が除去され、その下のＰＳＧ膜４が露出した時
には開口部５ｏ中央部のＰＳＧ膜４は０．４−の深さだ
けエツチングされ凹部５１が形成されている（第２図ｄ
）。さらにエツチングを続けると開口部５ｏ内のＰＳＧ
膜４が垂直方向にのみエツチングされ開口部６ｏ内の四
部６１の深さが０．４μｍに保たれたま＼エツチングが
進行する。したがって下部配線３やリース、ドレイン２
が露出するまでエツチングが進行し、コンタクト窓６が
開口されたときコンタクト窓６の底部すなわち露出して
いる下部配線３やソース、ドレインの寸法は感光性樹脂
８に最初に形成された開口部５ｏの寸法に等しく２μｍ
である（第２図ｅ）。
度と多結晶Ｓｉ膜７１のエツチング速度との比をたとえ
ば４にすることができ、開口部５０底部の多結晶５ｉｌ
ｌｉ７１が除去され、その下のＰＳＧ膜４が露出した時
には開口部５ｏ中央部のＰＳＧ膜４は０．４−の深さだ
けエツチングされ凹部５１が形成されている（第２図ｄ
）。さらにエツチングを続けると開口部５ｏ内のＰＳＧ
膜４が垂直方向にのみエツチングされ開口部６ｏ内の四
部６１の深さが０．４μｍに保たれたま＼エツチングが
進行する。したがって下部配線３やリース、ドレイン２
が露出するまでエツチングが進行し、コンタクト窓６が
開口されたときコンタクト窓６の底部すなわち露出して
いる下部配線３やソース、ドレインの寸法は感光性樹脂
８に最初に形成された開口部５ｏの寸法に等しく２μｍ
である（第２図ｅ）。
一方コンタクト窓６の底からの４μｍだけ上方の側壁に
は段があり上部の開口寸法は２．４−と大きくなってい
る。なお開口部６０の多結晶Ｓｉ膜７１が除去された（
第２図ｄ）後、感光性樹脂膜８を除去してから前述のＰ
ＳＧＳ導膜エツチングを実施すると、開口部５内のＰＳ
ＧＳ導膜ともに多結晶Ｓｉ膜７も同時にエツチングされ
、ＰＳＧＳ導膜エツチングが終了した時にすでに多結晶
Ｓｉ膜７も除去されている。感光性樹脂膜８．多結晶Ｓ
ｉ膜７が残っている場合にはこれらを除去した後、たと
えばスパッタリング法でＡｆｉ薄膜を形成してから写真
蝕刻法を用いてＡｔ配線６を形成する（第２図ｆ）。
は段があり上部の開口寸法は２．４−と大きくなってい
る。なお開口部６０の多結晶Ｓｉ膜７１が除去された（
第２図ｄ）後、感光性樹脂膜８を除去してから前述のＰ
ＳＧＳ導膜エツチングを実施すると、開口部５内のＰＳ
ＧＳ導膜ともに多結晶Ｓｉ膜７も同時にエツチングされ
、ＰＳＧＳ導膜エツチングが終了した時にすでに多結晶
Ｓｉ膜７も除去されている。感光性樹脂膜８．多結晶Ｓ
ｉ膜７が残っている場合にはこれらを除去した後、たと
えばスパッタリング法でＡｆｉ薄膜を形成してから写真
蝕刻法を用いてＡｔ配線６を形成する（第２図ｆ）。
このようにして形成したコンタクト窓５の側壁は垂直に
近いが途中に段があってこれにより上方の寸法が大きく
なっているので、スパッタリング法等でＡｔ薄膜を形成
する際にコンタクト窓５周縁上でもＡｔ薄膜がひさし状
にならず、又コンタクト窓５内にも十分Ａｔ原子が飛来
することにより、コンタクト窓５の側壁や底部にも十分
な厚さのＡｔ薄膜が形成される。従って形成したＡｔ配
線６がコンタクト窓５内で断線することがなく、また大
電流が流れた時に溶断することかなく、半導体装置の製
造歩留りを向上させ、信頼度を向上させることもできる
。
近いが途中に段があってこれにより上方の寸法が大きく
なっているので、スパッタリング法等でＡｔ薄膜を形成
する際にコンタクト窓５周縁上でもＡｔ薄膜がひさし状
にならず、又コンタクト窓５内にも十分Ａｔ原子が飛来
することにより、コンタクト窓５の側壁や底部にも十分
な厚さのＡｔ薄膜が形成される。従って形成したＡｔ配
線６がコンタクト窓５内で断線することがなく、また大
電流が流れた時に溶断することかなく、半導体装置の製
造歩留りを向上させ、信頼度を向上させることもできる
。
以上のように、本発明の製造方法では金属配線の断線が
溶断の防止に効果のあるコンタクト窓の上方寸法及び側
壁の段の位置を、前者は感光性樹脂をたとえばｏ２ガス
のプラズマによる横方向のエツチング量で、後者は多結
晶Ｓｉ膜の膜厚で決定され容易に高精度な制御が可能で
ある。
溶断の防止に効果のあるコンタクト窓の上方寸法及び側
壁の段の位置を、前者は感光性樹脂をたとえばｏ２ガス
のプラズマによる横方向のエツチング量で、後者は多結
晶Ｓｉ膜の膜厚で決定され容易に高精度な制御が可能で
ある。
なお上記の実施例で半導体膜として多結晶Ｓ１を用いた
が非晶質Ｓｉでもよく、又絶縁体膜としてＳｔ Ｎ膜
を用いても良い。Ｓｉ３Ｎ４膜を用い ４ る場合にはコンタクト窓形成後も除去せずに残しておく
ことによりアルカリイオンや水分等の外部からの侵入を
防ぎさらに信頼性の向上を図ることかできる。又異方性
エツチングとしてＲＩＥ法の代りにイオンビームを用い
るエツチング法を用いても同効果を得ることができる。
が非晶質Ｓｉでもよく、又絶縁体膜としてＳｔ Ｎ膜
を用いても良い。Ｓｉ３Ｎ４膜を用い ４ る場合にはコンタクト窓形成後も除去せずに残しておく
ことによりアルカリイオンや水分等の外部からの侵入を
防ぎさらに信頼性の向上を図ることかできる。又異方性
エツチングとしてＲＩＥ法の代りにイオンビームを用い
るエツチング法を用いても同効果を得ることができる。
第１図は従来方法の説明のためのＭＯＳ）ランジスタの
要部断面図、第２図ａ −ｆは本発明の一実施例のＭＯ
８ＬＳＩの製造方法を説明するための部分工程断面図で
ある。 ２・・・−・ソース、ドレイン、３・−一下部配線、４
…・・・ＰＳ（４，５・・−・・コンタクト窓、６０・
・・・・・感光性樹脂の開口部、６・・・・・・Ａｔ配
線、了・・・・・・・多結晶Ｓｉ膜、８・・・・・・感
光性樹脂膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ６／
要部断面図、第２図ａ −ｆは本発明の一実施例のＭＯ
８ＬＳＩの製造方法を説明するための部分工程断面図で
ある。 ２・・・−・ソース、ドレイン、３・−一下部配線、４
…・・・ＰＳ（４，５・・−・・コンタクト窓、６０・
・・・・・感光性樹脂の開口部、６・・・・・・Ａｔ配
線、了・・・・・・・多結晶Ｓｉ膜、８・・・・・・感
光性樹脂膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ６／
Claims (1)
- 第１の絶縁膜が形成された半導体基板の主面に第２の絶
縁膜又は半導体膜を形成する工程と、コンタクト領域に
開口部を有する樹脂膜を形成する工程と、前記樹脂膜を
マスクとして前記開口部内の前記第２の絶縁膜又は半導
体膜を異方性エツチング法を用いてエツチングする工程
と、等方性エツチング法により前記樹脂膜をエツチング
し前記開口部を拡げる工程と（異方性エツチング法を用
いて前記樹脂膜の開口部内の前記第１の絶縁膜及び前記
第２の絶縁膜又は半導体膜をエツチングする工程と、前
記コンタクト領域を含む領域に配線を形成する工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8583682A JPS58201328A (ja) | 1982-05-20 | 1982-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8583682A JPS58201328A (ja) | 1982-05-20 | 1982-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201328A true JPS58201328A (ja) | 1983-11-24 |
Family
ID=13869938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8583682A Pending JPS58201328A (ja) | 1982-05-20 | 1982-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201328A (ja) |
-
1982
- 1982-05-20 JP JP8583682A patent/JPS58201328A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4892845A (en) | Method for forming contacts through a thick oxide layer on a semiconductive device | |
| JPS58201328A (ja) | 半導体装置の製造方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JPS6068613A (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS58182821A (ja) | 半導体装置の製造方法 | |
| JPH06283483A (ja) | エッチング方法 | |
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| JPH07321098A (ja) | コンタクトホールの形成方法 | |
| JPH0132651B2 (ja) | ||
| JPS5831562A (ja) | 半導体装置の製造方法 | |
| JPS60140818A (ja) | 半導体装置の製造方法 | |
| JPS58142527A (ja) | 半導体装置の製造方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPH0427703B2 (ja) | ||
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPS58125848A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS61220468A (ja) | 半導体装置 |