JPS6131616B2 - - Google Patents
Info
- Publication number
- JPS6131616B2 JPS6131616B2 JP52146272A JP14627277A JPS6131616B2 JP S6131616 B2 JPS6131616 B2 JP S6131616B2 JP 52146272 A JP52146272 A JP 52146272A JP 14627277 A JP14627277 A JP 14627277A JP S6131616 B2 JPS6131616 B2 JP S6131616B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- forming
- layer
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明は高信頼・高密度の集積回路に用いら
れる半導体装置の製造方方法に関するものであ
る。
れる半導体装置の製造方方法に関するものであ
る。
半導体装置の高信頼・高密度集積回路は、半導
体基体の一主表面に互いに直交する少くとも２層
の配線を有する。これらの配線材料には通常第１
層に多結晶シリコンの配線を用い、第２層にアル
ミニウム、モリブデン等の金属配線を用いる。高
信頼化のために第１層第２層の間には良好な絶縁
膜の導入が要求されるが、従来の半導体装置では
第１層配線の上面および側面を耐酸性の良好な絶
縁膜で被覆することが困難であり、通常SiO2膜
は第２層配線と基体表面との導電結合を形成する
開孔形成時の弗酸系蝕刻液で容易に蝕刻されるた
め、開孔が第１層配線上に及ぶときに第１層−第
２層間の短絡路を作り、信頼性・高密度化の妨げ
となる。
体基体の一主表面に互いに直交する少くとも２層
の配線を有する。これらの配線材料には通常第１
層に多結晶シリコンの配線を用い、第２層にアル
ミニウム、モリブデン等の金属配線を用いる。高
信頼化のために第１層第２層の間には良好な絶縁
膜の導入が要求されるが、従来の半導体装置では
第１層配線の上面および側面を耐酸性の良好な絶
縁膜で被覆することが困難であり、通常SiO2膜
は第２層配線と基体表面との導電結合を形成する
開孔形成時の弗酸系蝕刻液で容易に蝕刻されるた
め、開孔が第１層配線上に及ぶときに第１層−第
２層間の短絡路を作り、信頼性・高密度化の妨げ
となる。
この発明の目的は、高信頼・高密度の集積回路
を実現する半導体装置およびその製造方法を提供
することにある。
を実現する半導体装置およびその製造方法を提供
することにある。
この発明によれば、半導体基体の一主表面に第
１の絶縁膜を介して多結晶シリコンもしくはモリ
ブデン珪化物のように主成分にシリコンを含む配
線を設けた半導体装置において、前記配線の表面
が該配線表面の化学変化で得られる窒化物を主成
分とする第２の絶縁膜で被覆されていることを特
徴とする半導体装置が得られる。
１の絶縁膜を介して多結晶シリコンもしくはモリ
ブデン珪化物のように主成分にシリコンを含む配
線を設けた半導体装置において、前記配線の表面
が該配線表面の化学変化で得られる窒化物を主成
分とする第２の絶縁膜で被覆されていることを特
徴とする半導体装置が得られる。
この発明の半導体装置の製造方法は、第１層配
線の上面および側面の表面が配線の窒化物を主成
分とするため、以後の工程における第１層配線の
露出が防止され、高信頼・高密度の集積回路を実
現する。
線の上面および側面の表面が配線の窒化物を主成
分とするため、以後の工程における第１層配線の
露出が防止され、高信頼・高密度の集積回路を実
現する。
次にこの発明を実施例により図面を用いて説明
する。
する。
第１図〜第３図はこの発明の一実施例の主要工
程における断面図である。
程における断面図である。
この実施例の半導体装置は、Ｐ型シリコン単結
晶基体１の一主表面に500ÅのSiO2膜２を介して
多結晶シリコンの第１層配線３，３′を有する。
配線３，３′の間の基体表面にはＮ型領域４が形
成されており、配線３，３′の多結晶シリコンは
〓〓〓〓
1017cm-3以上の濃度の燐をイオン注入により含有
する（第１図）。
晶基体１の一主表面に500ÅのSiO2膜２を介して
多結晶シリコンの第１層配線３，３′を有する。
配線３，３′の間の基体表面にはＮ型領域４が形
成されており、配線３，３′の多結晶シリコンは
〓〓〓〓
1017cm-3以上の濃度の燐をイオン注入により含有
する（第１図）。
次に試料は1200℃、無水アンモニヤ（NH3）が
流入する高温炉中で４時間処理され、多結晶シリ
コンの配線３，３′の上側面に約300Åのシリコン
窒化膜５，５′を熱窒化成長する。この熱窒化作
用はシリコン単結晶に対して約40Å、無添加の多
結晶シリコンに対して80〜120Åの窒化物を成長
し、本実施例のように高濃度に不純物を含む場合
には増速してより顕著に進行し、充分な膜厚を得
ることができる（第２図）。
流入する高温炉中で４時間処理され、多結晶シリ
コンの配線３，３′の上側面に約300Åのシリコン
窒化膜５，５′を熱窒化成長する。この熱窒化作
用はシリコン単結晶に対して約40Å、無添加の多
結晶シリコンに対して80〜120Åの窒化物を成長
し、本実施例のように高濃度に不純物を含む場合
には増速してより顕著に進行し、充分な膜厚を得
ることができる（第２図）。
更に試料表面に0.5μｍのSiO2膜６を気相成長
し、SiO2膜２，６を希弗酸を用いて写真蝕刻し
てＮ型領域４の上面に開孔を設け、第２層アルミ
ニウム配線７をＮ型領域４から導出する（第３
図）。
し、SiO2膜２，６を希弗酸を用いて写真蝕刻し
てＮ型領域４の上面に開孔を設け、第２層アルミ
ニウム配線７をＮ型領域４から導出する（第３
図）。
この実施例は、Ｎ型領域４に導電結合するアル
ミニウム配線７と多結晶シリコンの配線３，３′
との間に窒化物５，５′が存在するため、開孔形
成時のSiO2膜２，６に対する弗酸系蝕刻液の接
触に耐え、アルミニウム配線７と多結晶シリコン
配線３，３′との電気絶縁を保つことができる。
ミニウム配線７と多結晶シリコンの配線３，３′
との間に窒化物５，５′が存在するため、開孔形
成時のSiO2膜２，６に対する弗酸系蝕刻液の接
触に耐え、アルミニウム配線７と多結晶シリコン
配線３，３′との電気絶縁を保つことができる。
尚、上述の実施例においては第１層に多結晶シ
リコンの配線を用いたが、この配線にモリブデン
珪化物を用いても同様に窒化物を形成することが
できる。
リコンの配線を用いたが、この配線にモリブデン
珪化物を用いても同様に窒化物を形成することが
できる。
第１図〜第３図はこの発明の一実施例の主要工
程における断面図である。 １……シリコン基体、２……SiO2膜、３，
３′……多結晶シリコン配線、４……Ｎ型領域、
５，５′……窒化物、６……SiO2膜、７……アル
ミニウム配線。 〓〓〓〓
程における断面図である。 １……シリコン基体、２……SiO2膜、３，
３′……多結晶シリコン配線、４……Ｎ型領域、
５，５′……窒化物、６……SiO2膜、７……アル
ミニウム配線。 〓〓〓〓
Claims (1)
- １ 半導体基体の一表面に第１の絶縁膜を介して
主成分にシリコンを含む第１層配線を形成する工
程と、熱窒化法を用いて前記第１層配線の表面の
みに窒化物を主成分とする第２の絶縁膜を形成す
る工程と、前記第１の絶縁膜の所定領域に、隣接
する前記第２の絶縁膜で自己整合される開孔部を
形成する工程と、前記開孔部を介して前記一表面
に導電結合し、隣接する前記第１層配線と前記第
２の絶縁膜のみを介して絶縁分離される第２層配
線を形成する工程を含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14627277A JPS5478681A (en) | 1977-12-05 | 1977-12-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14627277A JPS5478681A (en) | 1977-12-05 | 1977-12-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5478681A JPS5478681A (en) | 1979-06-22 |
| JPS6131616B2 true JPS6131616B2 (ja) | 1986-07-21 |
Family
ID=15403976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14627277A Granted JPS5478681A (en) | 1977-12-05 | 1977-12-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5478681A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5575242A (en) * | 1978-12-04 | 1980-06-06 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of forming through-hole |
| JPS57183057A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Semiconductor device and manufacture thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222481A (en) * | 1975-08-14 | 1977-02-19 | Oki Electric Ind Co Ltd | Method of manufacturing semiconductor device |
| JPS5295986A (en) * | 1976-02-09 | 1977-08-12 | Hitachi Ltd | Corrosion resisting wiring of electronic parts and manufacture |
-
1977
- 1977-12-05 JP JP14627277A patent/JPS5478681A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5478681A (en) | 1979-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3967310A (en) | Semiconductor device having controlled surface charges by passivation films formed thereon | |
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| US3849270A (en) | Process of manufacturing semiconductor devices | |
| US4494301A (en) | Method of making semiconductor device with multi-levels of polycrystalline silicon conductors | |
| JPS6131616B2 (ja) | ||
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPS6022502B2 (ja) | 半導体装置の製造方法 | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPS6040701B2 (ja) | 多結晶シリコン層を有する半導体装置の製法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JPS6240716A (ja) | 半導体装置の製造方法 | |
| JPH0773127B2 (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS62190847A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPS6118350B2 (ja) | ||
| JPH05109645A (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPS5854663A (ja) | 半導体装置の製造方法 | |
| JPH02186626A (ja) | 半導体集積回路の製造方法 |