JPS5922373B2

JPS5922373B2 - 半導体ウエハの処理法

Info

Publication number: JPS5922373B2
Application number: JP48100174A
Authority: JP
Inventors: 俊比古高柳
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1973-09-07
Filing date: 1973-09-07
Publication date: 1984-05-26
Also published as: JPS5051265A

Description

【発明の詳細な説明】本発明は半導体ウェハの処理法に関し、主として、半導
体ウエ・・の熱処理法を対象とする。

トランジスタ、ＩＣ（集積回路装置）等の半導体装置の
製造においては、シリコン半導体ウエ・・。の状態で
熱酸化、ホトエッチングあるいは不純物拡散等の種々の
処理が行われる。上記処理において、熱酸化および不純
物拡散する際に例えばＳｉ半導体ウエ・・の場合その両
主面（全面）に酸化膜すなわちＳｉＯ２膜が形成される
。

が、通常半導体ウェハの裏面の酸化膜は、上面の酸化膜
に拡散用窓開けするときに同時に取わ除かれていた。し
かしながら、半導体ウン、の一主面すなわち上面のみに
酸化膜が残存している場合に、熱処理によつてしばしば
半導体ウェハの反ク（曲７！））が生じた。

この反シのために、ホトレジスト工程の感光作業におい
て、マスクとの平行が得られずよい解像度が得られない
という問題があわ、特に最近の大口径ウェハおよび微細
パターンが要求される半導体ウェハにおいては大きな問
題であつた。この原因について追求したところ、シリコ
ン半導体ウェハと酸化膜との熱膨張率に大きな差があシ
、そのために、半導体ウェハと酸化膜との界面における
熱応力によつて、半導体ウェハの反シ（曲Ｖ））が生ず
ることがわかわ、特に多数回の熱処理によつて、この曲
わが大きくなる。したがつて、半導体ウェハの曲サによ
つて、ホトレジスト工程の感光作業において、よい解像
度が得られないことがわかつた。しかし、従来において
は、このようなウェハ反わ（曲Ｖ））を防止する有効な
手段はなかつた。

そこで、本願発明者は、ウェハ反レを防止する適当な手
段を種々検討し、ウェハの反シが熱応力により生ずるこ
とに着目して、ウェハ裏面側にも酸化膜を付けておけば
、ウェハの両面の熱応力は均等になサ、それによつて、
ウェハ反りを防止できると考えて、本発明をなすに至つ
た。したがつて、本発明の目的は、半導体ウェハの反わ
を防止し、もつて、ホトレジスト工程の感光作業におけ
る解像度をよくすることにある。

上記目的を達成するための本発明の要旨は、半導体ウエ
・・の熱処理にあたつて、半導体ウエ・・の両主面に、
該ウェハ両面における熱応力の均衡が保たれるようにほ
ぼ同一膜厚で同性質の膜を形成した状態で熱処理を行う
ことを特徴とする半導体ウェハの処理法にある。以下図
面を参照しながら、本発明の一実施例を具体的に説明す
る。

図面はアルミニウムゲートＭＯＳ集積回路装置の製造に
適用したものである。

（ａ）約３５０μの厚さのｎ型シリコン半導体ウエハ１
を用意し、熱酸化して、その両主面（全面）に約１３０
００Ａのシリコン酸化膜２を形成する。

（ｂ）スピンナーによシ半導体ウエ・・１の両主面にホ
トレジスト３を塗布する。

普通は半導体ウエハ１の上面（素子を形成すべき面）に
のみしかホトレジストを塗布しないが、ここではウエハ
両主面に塗布して、その後このホトレジストを感光し、
現像し、上面に形成されホトレジスト膜３のみに窓４を
開ける。さらにこのホトレジスト膜３をマスクとして半
導体ウエハ１の上面の酸化膜２を選択エツチングして拡
散用窓５を形成し、ＭＯＳトランジスタのソース領域お
よびトνイン領域を形成すべき半導体ウエ・・表面６，
７を露出させる。（ｃ）酸化膜２の選択エツチング後、
半導体ウエ・・１の両主面に形成されているホトレジス
ト膜３を除去し、拡散炉内でアクセプタ不純物を拡散し
、２型ソース領域８およびトνイン領域９を形成する。

上記拡散は高温の雰囲中で行われるから、ソース領域８
およびドレイン領域形成すると同時に、半導体ウエハ１
全面に新たに約３０００Ａｆ）ＳｉＯ２膜からなる薄い
酸化膜が形成される。

この拡散のとき半導体ウエ・・１の両主面には、部分的
には若干異なるが同一厚さの酸化膜２が形成されるから
、半導体ウエ・・１が反る（曲る）ことなく、平坦にな
つている。（ｄ）半導体ウエ・・１の両主面に、またホ
トレジスト１０を塗布する。次にこのホトレジスト膜を
感光し、現像し、所定のマスクパターンを形成し、ウエ
ハ上面の酸化膜２を選択エツチングして、ゲート電極を
形成すべき部分１１およびソース電極を形成すべき部分
１２、ドレイン電極形成すべき部分１３を露出させる。
上記ホトレジスト工程の感光は半導体ウエ・・１が平坦
なことから、解像度がよく、正確なマスクパターンが得
られ、酸化膜２を精密に選択エツチングすることができ
る。

（ｅ）ゲート部分に極く薄く、かつ不純物が含まれない
きれいな酸化膜（７００〜１０００Ａ）を形成するため
に、新たに熱酸化してウエハ全面に酸化膜を形成する。

（ｆ）ソース電極形成すべき部分１２およびドレイン
電極形成すべき部分１３には、上記ｅ工程で新たな酸化
膜が形成されるから、ホトレジストマスクを形成して、
選択エツチングして取り除く。

Ω 半導体ウエハ１上主面全面にアルミニウムを蒸着し
、アルミニウム層１４を形成する。

（ｈ）アルミニウム層１４形成後、アルミニウム層を選
択エツチングして、ソース電極１５、ドレイン電極１６
、ゲート電極１７を形成し、アルミニウムゲートＭＯＳ
集積回路装置を完成する。

な訃、半導体ウエハ１の裏面に形成されている酸化膜は
（ｆ）工程で除去してもよいが、（ｈ）工程で後段のエ
ツチング工程に破線で示す線に沿つて除去してもよい。
以上実施例に述べたような本発明によれば、半導体ウエ
・・の裏面にも表面と同じ条件で同性質の膜すなわち酸
化膜を形成しておくため、半導体ウエ・・上面（素子構
成面）上の酸化膜との界面における熱応力とウエハ裏面
の酸化膜とウエハとの界面において生ずる熱応力とが均
衡を保ち、したがつて、半導体ウエ・・の曲り反りの発
生を防止することができる。

また、本発明であれば、裏面にも酸化膜が形成しておく
から、半導体ウエ・・裏面と素子形成面（上面）との電
気的絶縁も行なえる。

すなわち、形成されたアルミニウム層上にＣＶＤ酸化膜
を形成してＣＶＤ酸化膜をホトエツチングするとき、裏
面に酸化膜が形成されてない場合には、裏面とアルミニ
ウム層とで電池効果（電解エツチング）が生じて、アル
ミニウムがエツチングされることがあるが、裏面に酸化
膜が形成されていれば、アルミニウムのエツチングは防
止される。

本発明の実施例においては、どの工程で形成される酸化
膜も裏面に残して訃いて、熱処理を行つているが、最初
の工程の熱酸化で形成された厚い酸化膜のみ裏面に残す
ようにして熱処理（不純物拡散も含む）を行うようにし
てもよい。また、本発明はＳｉＯ２膜からなる酸化膜以
外に、ＣＶＤ法により形成される膜、その他の膜をウエ
・・両主面に形成しておいて熱処理を行うようにしても
よい。

要するに本発明は、半導体ウエ・・の両主面に、両面に
訃ける熱応力の均衡が取れるように同性質の膜を形成し
て熱処理を行うようにすればよいのである。

本発明はＭＯＳｌＣの製造その他の半導体装置の製造に
訃ける半導体ウエハの処理に適用できる。

【図面の簡単な説明】

図面は本発明ウエハの処理法の一例を工程順に示したも
ので、ａ−ｈは各工程の断面図である。１・・・半導体ウエハ、２・・・酸化膜、３，１０・・
・ホトレジスト、４・・・窓、５・・・拡散用窓、６・
・・ソース領域を形成すべき半導体表面、７・・・ドレ
イン領域を形成すべき半導体表面、８・・ワース領域、
９・・・ドレイン領域、１１・・・ゲート電極を形成す
べき部分、１２・・・ソース電極を形成すべき部分、１
３・・・ドレイン電極を形成すべき部分、１４・・・ア
ルミニウム層、１５・・・ソース電極、１６・・・ドレ
イン電極、１７・・・ゲート電極。

Claims

【特許請求の範囲】

１半導体ウエハの熱処理にあたつて、半導体ウエハの
両主面に、該ウェハ両面における熱応力の均衡が保たれ
るようにほぼ同一膜厚で同性質の膜を形成した状態で熱
処理を行うことを特徴とする半導体ウエハの処理法。