DE2031831A1 - Halbleiterdiode und Verfahren zu ihrer Herstellung - Google Patents
Halbleiterdiode und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE2031831A1 DE2031831A1 DE19702031831 DE2031831A DE2031831A1 DE 2031831 A1 DE2031831 A1 DE 2031831A1 DE 19702031831 DE19702031831 DE 19702031831 DE 2031831 A DE2031831 A DE 2031831A DE 2031831 A1 DE2031831 A1 DE 2031831A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- layer
- semiconductor layer
- semiconductor
- carrier material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims description 21
- 239000012876 carrier material Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000000356 contaminant Substances 0.000 claims description 14
- 229910052787 antimony Inorganic materials 0.000 claims description 7
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910001020 Au alloy Inorganic materials 0.000 claims 2
- 239000003353 gold alloy Substances 0.000 claims 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 230000007704 transition Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000009826 distribution Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical group C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000005049 silicon tetrachloride Substances 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000807 Ga alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- KAPYVWKEUSXLKC-UHFFFAOYSA-N [Sb].[Au] Chemical compound [Sb].[Au] KAPYVWKEUSXLKC-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/007—Autodoping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/098—Layer conversion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/916—Autodoping control or utilization
Description
eingegangen ψψφΗ ' ™ 318 ? 1
Beschreibung
zu der Patentanmeldung
der Firma
HITACHI LTD. .
1-5-1 $ Marunoüchis Chijoda-ku,
Tokyo/Japan
betreffend
Halbleiterdiode und Verfahren zu ihrer Herstellung Priorität: 2?. Juni 1969, Nr.. 504-11 »■ Japan
Die Erfindung betrifft ein Yerfa&ren aur Herstellung einer
Diode mit variabler Kapazität 9 insbesondere einer Diode mit
einer supersteil gestuften Übergangszone (super stepped junction). Bei einer Diode mit variabler Kapazität, die den
Vorteil ausnützt, daß sich die Kapazität einer Halbleiter-PN-Übergangszone
durch Aufprägen einer Gegenspannung ändert, ist eine abrupte Änderung in der Verteilung der Störstoffkonzentration
erforderlich, um eine große Kapazitätsanderung
zu erzielen. Man unterscheidet folgende Typen des Übergangs in der Verteilung der Störstoffkonzentrationt
209810/0684
t - t t < I I ·
2 — -
Den allmählichen Übergang, den gestuften Übergang und den
sogenannten supersteil gestuften Übergang, der eine rasche
Änderung im Sinne einer Abnahme der Störstoffkonzentration
bei Verlassen der Haupt-Trennflache 'aufweist-.
Die Halbleiterzone mit niedriger Störstoffkonzentration, bei
der die Störstoffkonzentration bei Verlassen der Haupt-Trennfläche
abnimmt, ist mit einer Elektrode einer Diode mit supersteil gestufter Übergangszone nicht direkt verbunden, jedoch
gewöhnlich zur Steigerung der Selektivitätsgiite der Diode mit '( einer für die Kapazitätsänderung erforderlichen und ausreichenden
Dicke ausgebildet und mit einer Halbleiterzone mit
demselben Leitfähigkeitstyp und mit niedrigem Widerstand
(hoher Störstoffkonzentration) verbunden.
Gewöhnlich wird folgendes bekannte Verfahren zur Bildung einer supersteil gestuften Übergangszone angewandt: Auf einem
H+-Halbleiter-Trägermaterial mit hoher Störstoffkonzentration
wird eine iC-Epitaxialschicht mi% niedriger Störst of fkonzen- . ' *
tration ausgebildet, auf der man eine N+-Schicht mit hoher
Konzentration auf diffundieren oder eine N+-BpIt axialschicht
wachsen läßt, wobei auf diese wiederum eine P+-Schicht des
entgegengesetzten Leitfähigkeitstyps auf diffundiert· wird.
Bei dieser Methode erfolgt jedoch bei den auftretenden Wärmebehandlungen eine selbsttätige Dotierung aus dem iJ+-Halbleiter-Trägermaterial,
und die N"*Störstoffkonzentration "der v.
2 09810/068 4
J, --J- ■» -J } ΐ)
— 3 — .'"
, N~*-Epitaxialschicht wird dadurch zu hoch. Infolgedessen sind
die abrupte Änderung in der Verteilung der Störstoffkönzen-
"tratiön und deren Größe beschränkt, und die Änderung und
Große der Kapazität kann daher nicht über einen bestimmten
Grad gesteigert werden.
Aufgabe der Erfindung ist es, eine verbesserte Diode mit variabler
Kapazität zu schaffen. Insbesondere vermittelt die Erfindung eine supersteil gestufte Übergängszone, die in der
fc Lage ist, den Selbstdotierungs-Effekt durch Verbesserung der
obenerwähnten^Punkte abzuschwächen.
Gemäß einem Merkmal der vorliegenden Erfindung wird zunächst
eine Schicht mit niedriger Störstoffkonzentration und einem
Leitfähigkeitstyp gebildet, der dem für die supersteil gestufte Übergangszone gewünschten Leitfähigkeitstyp entgegengesetzt
ist·, die Schicht mit dem besagten Umgekehrten Leitfähigkeitstyp wird dann erhitzt, um aus dieser und einer an
sie angrenzenden Schicht mit hoher Störstoffkonzentration
eine Selbstdotierung hervorzurufen, wodurch die Schicht mit dem besagten umgekehrten Leitfähigkeitstyp in eine solche des
gewünschten Leitfähigkeitstyps umgewandelt wird.
■ Diese und weitere Aufgaben und Merkmale der Erfindung ergeben
sich aus der. nachstehenden Beschreibung bevorzugter Ausführungsbeispiele in Verbindung mit den Zeichnungen,·, darin zeigen
209810/0684
Fig. 1 (a) bis I (d) Querschnitte durch den wesentlichen
Teil eines Halbleiterkörpers in den einzelnen Herstellungsschritten zur Erläuterung eines Verfahrens zur Herstellung
einer Diode mit variabler Kapazität gemäß der vorliegenden
Erfindung;
Fig. 2 .(a) bis 2 (d) Diagramme zur Darstellung der Verteilung der Störstoffkonzentration in dem Halbleiterkörper
in den jeweiligen Schritten entsprechend Fig. 1 (a) bis 1 (d)s
Fig. J einen Querschnitt durch eine nach dem Verfahren
gemäß Fig. 1 (a) bis 1 (d) hergestellte Diode mit variabler
Kapazität; und . '
Fig. 4 (a) bis 4 (d) Querschnitte durch einen Halbleiterkörper in den einzelnen Herstellungsschritten zur Erläuterung
eines.weiteren Verfahrens ..zur Herstellung einer Diode mit
variabler Kapazität gemäß der vorliegenden Erfindung.
Gemäß der nachstehenden Beschreibung wird gewöhnliches Silizium als Halbleitermaterial sowie eine Schicht des N-Leitfähigkeitstyps
verwendet, die höhere Träger-Beweglichkeit aufweist und in der Lage ist j die Selektivitätsgüte für die ·
besagte Störstoffkonzentrations-Schicht zu erhöhen·, für die·^ se
Auswahl besteht Jedoch kein besonderer Grund, und, falls
gewünscht, können auch andere bekannte Halbleitermaterialien
und der entgegengesetzte Leitfähigkeitstjrp gewählt v/erden.
209810/0634
- 5 -■■
Beispiel 1
Beispiel 1
Ein Verfahren zur Herstellung einer Diode mit variabler Kapa
. zität gemäß der vorliegenden Erfindung wird in Verbindung mit
Fig. 1(a) bis 1(d), Pig. 2(a) bis 2(d) und Fig. 3 beschrieben.
Schritt A: ' . ■ : ■
Auf der Haup'-Oberflache eines monokristallinen Silizium-Trägermaterials
1 mit niedrigem Widerstand und vom N-Typ,
nämlich vom N++-Typ, wird eine Siliziumschicht des entgegen-'
gesetzten Leitfähigkeitstyps mit verhältnismäßig niedriger
Stör stoff konzentrat ion, nämlich eine P""-Schieht 2, aufgebracht, wie die.s in Fig. 1(a) gezeigt ist. Die P~~Schicht
wird durch eine herkömmliche Aufwachsteehnik durch thermi- "
sehe Zerlegung eines anorganischen oder(Organischen Silans^ >x
gebildet. Die so erzeugte Verteilung der ötörstoffkonzentra^
tion in dem SiÜziumkÖrper ist in Fig. 2(a) gezeigt, in der
auf der Abszisse die Konzentratidh der N- und P-Störstoffe
und- auf der Ordinate der Abstand von der Körperoberfläche
aufgetragen ist.
Bei diesem Beispiel ist es erwünscht, daß das N++-Träger~
material einen spezifischen Widerstand von nicht mehr als 0,02 &~cm, mit anderen Worten eine Störstoffkonzentration
/in ζ
von nicht \/eni£er als 2 χ 10 Atome/cm/ und die epit axiale
P""-Schicht einen spezifischen Widerstand von 0,5 bis Ji
209 8 10/0,88-4
2031031
in anderen Worten eine Störstoffkonzentration von etwa 3 x
IO15 bis" 4 χ 1016 Atome/cm5, und eine Dicke von 1,0 bis 5,0
hat. Bei diesem speziellen Ausführungsbeispiel wurde ein mit
Antimon dotiertes Silizium-Trägermaterial mit einem spezifischen Widerstand von 0,005 i2 cm verwendet, auf dem eine mit
Bor dotierte epitaxiale Siliziumschicht von etwa 3 U Dicke
und mit einem spezifischen Widerstand von etwa 1 Q, cm durch
2 bis 3 Minuten lange thermische Zerlegung von Siliziumtetrachlorid bei etwa 1200° C gebildet wurde.
Zu beachten ist, daß es sich bei der P~-Schicht 2 um diejenige
Schicht handelt, die durch Selbstdotierung von N-Störstoffen
aus dem N++-Trägermaterial 1 sowie aus einer indem
nachfolgend beschriebenen Schritt B gebildeten N -Siliziumschicht
mit geringem Widerstand (hoher Störstoffkonzentration)
kompensiert und eine N~-Schicht umgewandelt werden soll, um eine supersteil gestufte Übergangszone in diesem Beispiel zu
erhalten.
Schritt B:
Auf der Oberfläche der P~"-Schicht 2 wird durch konventionelle
StÖrstoff-Diffusions- oder Aufwachs-Techniken eine N+-Schicht
mit geringem Widerstand (oder hoher Störstoffkonzentration)
gemäß Fig. l(b) gebildet.
Die so erzeugte Verteilung der Störstoffkonzentration in dem
Siliziumkörper ist in Fig. 2(b) gezeigt.
209810/0684 ■
Im vorliegenden Beispiel ist es erwünscht,. daß die N+-Schicht
einen spezifischen Widerstand von 0,001 bis 0,6 cm oder
1fv ^ 1 ß ' 7I
.eine Störstoffkonzentration von etwa 10 bis 6 χ 10 Atome/cnr
hat. Bei dem speziellen Ausführungsbeispiel wurde auf der P~-
Siliziumschicht 2 eine mit Phosphor dotierte epitaxiale Siliziumschicht
mit einer Dicke von i bis 3 JLC durch 2 bis 3. Minuten lange thermische Zerlegung von Siliziumtetrachlorid
bei etwa 1200° C aufgetragen. Statt'Phosphor kann die Siliziumschicht
3 auch mit Antimon dotiert werden.
Schritt C:
Der so weit hergestellte Körper wird dann einer Wärmebehandlung unterzogen, in der er ausreichend lange einer hohen Temperatur
ausgesetzt wird, um den Leitfähigkeitstyp der P~- Schicht 2 gemäß Fig. l(c) durch Selbstdotierung der in dem
N -Trägermaterial 1 sowie in der K -Siliziumschicht 3 enthaltenen
N-Störstoffe in den N~-Leitfähigkeitstyp umzuwandeln. Bei diesem Beispiel ist es erwünscht, daß die neu gebildete
N~-Schicht 2' einen spezifischen Widerstand von etwa 2 bis 5 Ω cm hat. Bei dem vorliegenden speziellen Ausführungs—
beispiel wurde der Körper 2Q bis 30 Minuten lang auf etwa
1200° C erhitzt, um eine derartige umgewandelte Schicht 2' zu erhalten. Wird bei dem Schritt B Antimon zur Bildung der
'N+-Schicht 3 verwendet, so sollte der Körper 4- bis 5 Stunden
lang auf etwa 1200° 0 erhitzt werden.
209810/0684
Die so erzeugte Verteilung der Störstoffkonzentration in dem
Körper ist in Fig* 2(c) gezeigt.
Schritt D:
Auf der Oberfläche der N+-Schicht 3 wird gemäß Pig. l(d) eine
P+-Schicht 4 mit hoher.Störstoffkonzentration durch herkömmliche diffusions- oder Aufvrachs-Techniken oder bei Bedarf
partiell durch selektive Behandlung gebildet. Bei dem spezifischen Ausführungsbeispiel wurde auf die eine Stunde lang
in Stickstoffatmosphäre auf etwa IO3Q0 C erhitzte N+-Schicht 3 ·
Bor niedergeschlagen, und der so hergestellte Körper wurde 2 bis 3 Stunden lang in Sauerstoffatmosphäre auf etwa 1000° C
erhitzt, um den Bor-Niederschlag in die N+-Schicht 3 eindiffundieren zu lassen, wobei sich eine P -Schicht 4 bildete.
Auf der Oberfläche der P+-Schicht 4 wurde in diesem Schritt
ein (nicht gezeigter) Siliziumoxid-Film einer DiGke.von
5OOO bis 10000 A gebildet.
Statt daßman in die N+-Schicht 3 zur Bildung der P+-Schicht
darin Bor eindiffundiert, kann auf die Schicht 3 auch eine mit Bor dotierte P -Siliziumschicht epitaxial durch 2 Minuten
lange thermische Zerlegung von Siliziumtetrachlorid bei etwa T200° C mit einer Dicke von etwa 2 Ai niedergeschlagen werden:.
Wie in Fig. 2(d) gezeigt» erhält man bei dem in den Schritten
A bis ρ gebildeten Körper eine ausgezeichnete Konzentrations-
209810/0684
Verteilung der Störstoffe. Zwischen der P+-Schicht 4 und . " der
N -Schicht 3 wird eine gestufte Pli-Übergangszone und
in der N -Schicht 3 sowie der ΕΓ-Schicht 21 eine spezielle
Zone mit einer Verteilung der Störstoffkonzentration erzielt, die mit Entfernung von der gestuften Übergangszone
abnimmt.
Fig. 3 zeigt einen Querschnitt durch eine erfindungsgemaße
verbesserte Diode mit variabler Kapazität. Eine solche Diode wird hergestellt, indem der in Pig. l(d) gezeigte Körper selektiv entfernt wird, um durch konventionelle selektive Ätztechniken
einen Überzug zu erzeugen, der bis zu dem Trägermaterial verläuft, wobei ein Isolierfilm etwa aus Siliziumoxid,
Siliziumoxid und Siliziumnitrid, oder Bleisilikatglas auf der Oberfläche des Körpers gebildet, in diesem Film ein
Loch, das die Oberfläche der P+-Schicht 4 freilegt, geformt,
ein metallisches Material wie etwa Gold oder eine Gold-Gallium-Legierung
zur Bildung einer Ohm'sehen Kontaktschicht 6 niedergeschlagen, auf dieser weiterhin zur Bildung einer
zweiten Metallschicht 7 Silber niedergeschlagen und schließlich diese zweite Metallschicht 7 dick versilbert wird, um
darauf einen Patzen 8 zu bilden. An der anderen Seite des Körpers wird auf die Oberfläche des K++-Trägermaterials durch
Vakuumverdampfung eine Gold-Antimon-Schicht 9 aufgetragen, auf
die eine Silberschicht 10 niedergeschlagen wird. Bei dieser erfindungsgemäßen Diode mit variabler Kapazität ist ein Auf-
209810/068 4
2Ö31831
- ίο - ■·■ .
bau mit Außenelektroden und metallischem Material erwünscht:*
um kleine Kontaktwiderstände und verbesserte elektrische Eigenschaften in Durchlaßrichtung zu erzielen und eine
leichte Verbindung der Elektroden mit Anschlußleijningen
zu ermöglichen.
Indem die besagte P~-Störstoffschicht 2 und die N+-ßchicht
nicht mit gleichmäßiger Verteilung der Stprstoffkonzentration, sondern mit einem geeigneten Verhältnis in dieser Ver- (
teilung ausgebildet werden, läßt sich eine supersteil gestufte Übergangszone mit zweckmäßigeren Eigenschaften erzeugen.
"
Bei dem obigen Ausführungsbeispiel v/urde zwar die Wärmebehandlung in dem Schritt G unabhängig oder getrennt von den
Schritten B und Dausgeführt\ selbstverständlich kann die
Wärmebehandlung des Schrittes G auch gleichzeitig mit dem Schritt B und/oder dem Schritt D erfolgen. Ein Halbleiterkörper
mit einem Aufbau, wie er in Fig. l(c) gezeigt ist, läßt sich beispielsweise auch durch ein Verfahren erzielen,
v/ie es in dem folgenden Beispiel 2 besehrieben ist. ;
Beispiel 2 . \
Anhand von JB1Ig. l(a), l(c) und*l(d) wird ein weiteres Verfahren zur Herstellung einer Diode mit variabler Kapazität
gemäß der vorliegenden Erfindung beschrieben.
209810/0684
Auf der Oberfläche eines N -Siliziim-IFrägermaterials 1 mit :
einem spezifischen Widerstand von etwa 0,001 cm wird gemäß
£ig. i(a) durch konventionelle Aufwachs-Techniken eine mit
Bor dotierte P'-Siliziumschicht 2 von etwa 5/X Dicke mit einem
spezifischen Widerstand von etwa $i2rcm niedergeschlagen.
Der so erzeugte Körper wird dann 5 Stunden lang in Antimon-Atmosphäre
auf etwa 1200° C erhitzt, und in die P'-Schicht 2
wird Antimon eindiffundiert, wodurch darin eine IT -Schicht 3
von etwa 3 Dicke gebildet wird» Da die in dem N++-iPrägermaterial
1 und in der N" -Schicht 3 enthaltenen Ii-Störstoffe
infolge der Wärmebehandlung auf einer solchen hohen Temperatur in die P~-Schicht 2 eindiffundieren, wird diese Schicht 2
gemäß Fig. Kc) in eine H~-Schicht 21 umgewandelt.
Wie in Fig; 1(d) gezeigt, wird dann auf der Oberfläche der
N+-Schicht 3 durch ein konventionelles Aufwachsverfahren,
wie es bei dem Beispiel 1 erläutert wurde, eine P -Siliziuinschicht
von etwa 2 U Dicke niedergeschlagen.
Danach werden nach dem in dem obigen Beispiel 1 beschriebenen Verfahren, Metallelektroden vorgesehen, wie sie in Fig. 3
gezeigt sind.
Im folgenden wird ein weiteres Verfahren zur Herstellung einer Diode mit variabler Kapazität anhand von Fig. 4(a) bis
erläutert. , ·
209 810/068 4
Zunächst wird gemäß Pig. 4(a) auf einem N -Silizium-Tragermaterial
11 mit einem spezifischen Widerstand von etwa 0,002 cm eine P~-Schicht 1^2 von etwa 4 U. Dicke mit einem
spezifischen Widerstand von etwa \ (I cm epitaxial aufgetragen,
auf dieser ein Siliziumoxidfilm 21 durch ein konventionelles Oxydationsverfahren gebildet, in der Schicht 12
durch selektives Eindiffundieren eines N-Störstoffes wie
Phosphor, Antimon oder Arsenid durch ein in dem Film 21 geformtes
Loch hindurch eine N+-Zone 13 gebildet und auf dieser
schließlich ein Siliziumoxidfilm.22 geformt.
Der so erzeugte Körper wird auf eine Temperatur von mindestens
etwa 1100° C ausreichend lange erhitzt, um zu bewirken, daß die in der N+-Schicht IJ und in dem N++-Trägermaterial
11 enthaltenen IT-Störstoffe in die P"-Schicht 12 eindiffundieren
und die P"-Schicht 12 in eine ^"-Schicht 12" gemäß. Fig. 4 (b) umwandeln; beispielsv/eise wird 2 Stunden
lang auf 1150° C erhitzt. Zu beachten ist, daß bei diesem
Schritt einige Teile der P~-Schicht 12 übrig bleiben können,
ohne daß sie in den in Fig. 4(b) gezeigten Leitfähigkeitstyp
umgewandelt werdun. ' ·
Wie in Fig. 4(c) gezeigt, wird dann in dem Siliziumoxidfilm-22
ein Loch geformt, durch das hindurch durch selektives Sindiffundieren
eines N-Störstoffs wie etwa Phosphor, Antimon oder Arsenid in die N+-Schicht 13 ein© P+-Schicht 14 gebildet
20981070684
An der Oberfläche der P+-Schicht"14- und des Trägermaterials 11
werden danach durch die im Beispiel 1 beschriebenen Mittel Metallelektroden
16 bis 20 vorgesehen.
Wie in den oben beschriebenen Ausführungsbeispielen erläutert,
wird der Selbstdotierungs-Effekt erfindungsgemäß dadurch beseitigt
oder stark abgeschwächt, daß auf einem Trägermaterial mit hoher Störstoffkonzentration eine Schicht des entgegengesetzten
Leitfähigkeitstyps, nämlich die P~-Schicht 2 oder 12,
gebildet wird? dadurch erhält man eine Diode mit variabler Kapazität, die eine abrupte Änderung in der Verteilung der
Störstoffkonzentration an der supersteil gestuften Übergangsstelle sowie eine große Kapazitätsänderung aufweist.
20.9 8 10/0884
Claims (4)
- fill ·Pate nt a ns ρ ruche1» Verfahren zur Herstellung einer Halbleiterdiode, dadurch ge k e η η ζ e i c H η e t, daß eine erste Halbleiterschicht jeines ersten LeitfäMgkeitBtyps ^m^ niedriger Störstoff konzentration auf einer Oberfläche eines Halbleiter— Trägermaterials von einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp und mit hoher Störstoffkonzentration durch Aufwachstechnik gebildet wird, daß auf der Oberfläche der ersten Halbleiterschicht eine zweite Halbleiterschicht des zweiten Leitfähigkeitstyps mit hoher Störstoffkonzentration gebildet wird, daß durch Erhitzen der so erzeugten Kombination ein Eindiffundieren der in dem Trägermaterial und in der zweiten Halbleiterschicht enthaltenen, den zweiten Leitfähigkeitstyp bestim- , menden Stöxstoffe in die erste Halbleiterschicht bewirkt wird, wodurch der Leitfähigkeitstyp der ersten Halbleiter- j schicht in den zweiten Leitfähigkeitstyp umgewandelt wird, daß auf der Oberfläche der zweiten Halbleiterschicht eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps mit hoher Störstoff konzentration gebildet wird und daß die Oberflächen der dritten Halbleiterschicht und des Trägermateriels mit Metallelektroden-Kontakten versehen werden.209810/068 4• * r
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für das Trägermaterial ein" spezifischer Wider-, stand von höchstens 0,02 Q cm, für die erste Hälb'leiterschicht ein spezifischer WiderstandvonO*5 his 5,0-ß cm sowie eine Dicke von 1,0 bis 5,0/t und für die zweite Hslbleiterschicht ein spezifischer'Widerstand von 0\004 , bis 0,6 0 cm gewählt werden.
- 3. Verfahren nach Anspruch 1 öder 2, dadurch gekennzeichnet , daß als Trägermaterial N-Silizium gevrählt wird.
- 4. Halbleiter-Diode, gekennzeichnet durch ein Halbleiter-Trägermaterial (1f 11) eines ersten Leitfähigkeitstyps mit verhältnißmaßig niedrigem Widerstand, eine darauf aufgebrachte erste Hslbleiterschicht (2I#, 12') desersten Leitfähigkeitstyps mit verhältnismäßig hohem Widerstand, eine darauf befindliche zweite Halbleiterschicht# ■(3i 13) des ersten Leitfähigkeitstyps mit verhältnismäßig niedrigem Widerstand, eine darauf aufgebrachte dritte Halbleiterschicht (4; 14) von einem dem ersten Leitfähigkeits-.typ entgegengesetzten zweiten Leitfähigkeitstyp und mit verhältnismäßig niedrigem Widerstand, einen mit der Oberfläche der dritten Schicht verbundenen ersten Ooldlegie- · runge-Eontakt (6| 16), einen darauf ausgebildeten ersten Siiberkontakt (7; 1?)» einen auf diesen aufplattierten " SllbeiPpatien (8; 18), einen mit der anderen Fläche des Trägerinaterials zweiten Gdldlegierungs-Kontaltt (9; 19) sowieeinen auf diesem ausgebildeten zweiten Silberkontakt (10;20). . 'V . ' 201810/0684 . /U C -. ■ C . « C5* Halbleiter-Diode mach Anspruch 4-, dadurch g e k sun » ζ ei c h n e t, daß das trägermaterial(1; 11) aus N-Silizium, der erste Göldlegierungs-Kontakt (6| 16) im wesentlichen aus Gold und Gallium und der zweite Goldlegierungs-Kontakt (9* 19) im v/esentlichen aus. Gold und« ■ ■■■"-..• Antimon besteht*209810/06S4
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5041169 | 1969-06-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2031831A1 true DE2031831A1 (de) | 1972-03-02 |
Family
ID=12858108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702031831 Pending DE2031831A1 (de) | 1969-06-27 | 1970-06-26 | Halbleiterdiode und Verfahren zu ihrer Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3638301A (de) |
DE (1) | DE2031831A1 (de) |
GB (1) | GB1312510A (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3964089A (en) * | 1972-09-21 | 1976-06-15 | Bell Telephone Laboratories, Incorporated | Junction transistor with linearly graded impurity concentration in the high resistivity portion of its collector zone |
US4354309A (en) * | 1978-12-29 | 1982-10-19 | International Business Machines Corp. | Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon |
US4902633A (en) * | 1988-05-09 | 1990-02-20 | Motorola, Inc. | Process for making a bipolar integrated circuit |
US5166769A (en) * | 1988-07-18 | 1992-11-24 | General Instrument Corporation | Passitvated mesa semiconductor and method for making same |
US4980315A (en) * | 1988-07-18 | 1990-12-25 | General Instrument Corporation | Method of making a passivated P-N junction in mesa semiconductor structure |
NL9000972A (nl) * | 1990-04-24 | 1991-11-18 | Philips Nv | Werkwijze voor het vervaardigen van een silicium lichaam met een n-type toplaag en een daaraan grenzende, hoger gedoteerde n-type basislaag. |
US5182223A (en) * | 1990-12-19 | 1993-01-26 | Texas Instruments Incorporated | Method of making an integrated circuit with capacitor |
DE4444055A1 (de) * | 1994-12-10 | 1996-06-13 | Bosch Gmbh Robert | Verfahren zur Herstellung einer Diode und Diode |
EP0811241A1 (de) * | 1995-12-21 | 1997-12-10 | Koninklijke Philips Electronics N.V. | Methode zur herstellung einer halbleiter anordnung mit einem durch epitaxie erhaltenen pn übergang |
EP1139434A3 (de) | 2000-03-29 | 2003-12-10 | Tyco Electronics Corporation | Variable Kapazitätsdiode mit hyperabruptem Übergangsprofil |
US6642607B2 (en) * | 2001-02-05 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3473977A (en) * | 1967-02-02 | 1969-10-21 | Westinghouse Electric Corp | Semiconductor fabrication technique permitting examination of epitaxially grown layers |
US3512056A (en) * | 1967-04-25 | 1970-05-12 | Westinghouse Electric Corp | Double epitaxial layer high power,high speed transistor |
US3560809A (en) * | 1968-03-04 | 1971-02-02 | Hitachi Ltd | Variable capacitance rectifying junction diode |
US3544863A (en) * | 1968-10-29 | 1970-12-01 | Motorola Inc | Monolithic integrated circuit substructure with epitaxial decoupling capacitance |
-
1970
- 1970-06-26 DE DE19702031831 patent/DE2031831A1/de active Pending
- 1970-06-26 GB GB3112070A patent/GB1312510A/en not_active Expired
- 1970-06-29 US US50810A patent/US3638301A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB1312510A (en) | 1973-04-04 |
US3638301A (en) | 1972-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3135993A1 (de) | "verfahren zur herstellung von kontakten mit geringem widerstand in halbleitervorrichtungen" | |
DE2246115A1 (de) | Photovoltazelle mit feingitterkontakt und verfahren zur herstellung | |
DE1764155C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper | |
DE3112921A1 (de) | Zener-diode | |
DE2920444A1 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE2031831A1 (de) | Halbleiterdiode und Verfahren zu ihrer Herstellung | |
DE3109074C2 (de) | ||
DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2062897A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2602705C3 (de) | Photokathode vom Hl-V-Typ für das nahe Infrarot und Verfahren zu ihrer Herstellung | |
DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
EP4203078A1 (de) | Rückseitenemitter-solarzellenstruktur mit einem heteroübergang | |
DE1764023B2 (de) | Halbleiterbauelement und verfahren zum herstellen | |
DE2320420A1 (de) | Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen | |
DE1813130A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung | |
DE2408402A1 (de) | Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit | |
DE1806980A1 (de) | Halbleiter-Bauelement | |
DE1803026A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE2857837C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE1285625C2 (de) | Verfahren zur herstellung eines halbleiterbauelements | |
DE1614286C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1276215C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes mit mindestens einem p-n-UEbergang |