DE3112921A1 - Zener-diode - Google Patents

Zener-diode

Info

Publication number
DE3112921A1
DE3112921A1 DE3112921A DE3112921A DE3112921A1 DE 3112921 A1 DE3112921 A1 DE 3112921A1 DE 3112921 A DE3112921 A DE 3112921A DE 3112921 A DE3112921 A DE 3112921A DE 3112921 A1 DE3112921 A1 DE 3112921A1
Authority
DE
Germany
Prior art keywords
temperature
range
layer
heavily doped
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3112921A
Other languages
English (en)
Inventor
Lawrence S. 85258 Scottsdale Ariz. Wei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of DE3112921A1 publication Critical patent/DE3112921A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/983—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München · VPA 79 P 8209-01 DE
Zener-Diode
Die Erfindung betrifft ein Verfahren zum Herstellen einer Zener-Diode mit einer Zener-Spannung im Bereich von 2,4 bis 3»3 V, also einer Zener-Diode mit sehr geringer Spannung. Bei diesem Verfahren soll eine selektive Epitaxie angewandt werden.
Es wurden bereits Legierungsverfahren verwendet, um PN-Übergänge mit Durchbruchs spannungen unter 3»3 V zu erzielen. Legierte Übergänge sind jedoch nicht gleichmäßig, und Zener-Dioden, die durch derartige Verfahren hergestellt sind, neigen zu einem Durchbruch an der Oberfläche. Um mit einem Oberflächendurchbruch verknüpfte Probleme zu überwinden, wurde daran gedacht, einen diffundierten Übergang vor der Herstellung des legierten Überganges zu bilden, wobei dieser diffundierte Übergang als ein Schutzring dienen soll. Die Anordnung eines dif- \ fundierten Überganges umfaßt jedoch einen gesonderten j Verfahrensschritt. . j
' ' j
Es ist ebenfalls üblich, PN-Übergänge für Zener-Dioden \
durch Diffusion zu erzeugen (vergleiche US-PS 3 723 832). :
Jedoch ist es nicht möglich, durch Diffusion einen ab- l rupten PN-Übergang zu erhalten, der für geringe Durchbruchsspannungen erforderlich ist.
Eine selektive Epitaxie wird verwendet, um PN-Übergänge zu schaffen, die zu Zener-Spannungen führen, die kleiner als die durch Diffusion zu erhaltenden Spannungen sind. Jedoch führt eine herkömmliche Epitaxie nicht zu Zener-
Kot 1 Dx / 26.03.1981
' 3112S'
79 P 8209.0" ,:, Dioden mit sehr .gelingen Zener=SpannungenP beispielswei se zu Zener-Dioden ia Bereich von 2,4 Ms 3,3 V bei 5
Es ist daher Aufgab© dar Erfindung, ©in ¥erfahren zum Herstellen von Zener-Dioden mit geringer Spannung und hervorragenden elektrischen Eigenschaften anzugeben, wobei dieses Yerfahren relativ einfach und ohne besonderen Aufwand durchführbar sein soll.
Diese Aufgab© wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen keaaz©iclm©adaii Teil angegebenen Merkmale ge»"
Bei d@r Erfindung idPd also ©in PN-Übergang durch selektiv© Epitaxie von N- oeL©r P=lsit@ndem Siliciuia auf einen luvor oxidierten !-leitenden Siliciumkorper des entgegengesetzten LeitfiMglceitstyps gebildet» Der Siliciumkörper kaim ©in gleichmäßiger Silicixmlcörper mit einem spezifischen Widerstand ia Bereich iron 0,004 bis O5OOo OaaoCm oder ©in pilioiumkSrper eines geringen spe--Eifischen Widerstandes s©in5 auf des eine 5 bis 20 /um.
dicke Siliciua-Epitassisschieht mit einem spezifischen Widerstand im Bereich von 0p004 bis O9006 Ohsoucm abgeschieden ist, Di® aufgetragen© M- oder P-leitende Schicht kann einen spezifischen Widerstand von O5001 bis O9QQS Ohm«cm und ein© Dicke von 1,5 bis 3 /um besitzen^ 'Diese Schicht ist in einem Gasphasen-Bpitaxis-Reaktor - aufgewachsen j in dem der !-leitende Siliciuslcörper bei einer ersten Temperatur geätzt und dann stark dotiertes? Silicium bei einer zweiten9 geringeren Temperatur abge-
Ss hat sich gezeigtj> daß sehr geringe Durchbruchusp-'-ui·=· mangen im Bereich von 2,4 bis 3 »3 ¥ erzielt "®r-d®n kos?·
- "3 - VPA 79 P 8209.01 DE
nen, wenn das Ätzen bei einer ersten Temperatur von etwa 1100 bis 1150 0C erfolgt und die epitaktische Abscheidung bei einer zweiten, tieferen Temperatur im Bereich von 980 bis 1000 0C durchgeführt wird, also bei einer Temperatur, die wenigstens 100 0C tiefer als die erste Temperatur ist. Insbesondere ist die Zener-Spannung um so geringer, je kleiner die zweite Temperatur ist.
Die Erfindung ermöglicht also ein Verfahren zum Herstellen einer Zener-Diode mit einer Zener-Spannung im Bereich von 2,4 bis 3»3 V. Der PN-Übergang wird vorzugsweise durch selektive Epitaxie von P-leitendem Silicium auf einen zuvor oxidierten N-leitenden Siliciumkörper in einem geöffneten Bereich hergestellt, in dem das Oxid abgeätzt wurde. Der N-leitende SiIiciumkörper kann ein gleichmäßiger Siliciumkörper mit einem spezifischen Widerstand im Bereich 0,004 bis 0,006 0hm.cm oder ein N-leitender Siliciumkörper eines geringen spezifischen Widerstandes mit einer 5 bis 20 /um dicken N-leitenden SiIicium-Epitaxieschicht sein, die einen spezifischen Widerstand im Bereich von 0,004 bis 0,006 Ohm.cm besitzt. Die selektiv aufgetragene P-leitende Schicht kann einen spezifischen Widerstand von 0,001 bis 0,003 Ohm.cm und eine Dicke von 1,5 bis 3»0 /um besitzen. Die P-leitende Schicht wächst in einem Gasphasen-Epitaxie-Reaktor auf, in dem zuerst der N-leitende Siliciumkörper bei einer ersten Temperatur geätzt und dann stark dotiertes Silicium bei einer zweiten, geringeren Temperatur abgeschieden wird.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 bis 8 Schnitte eines Halbleiterkörpers zur Erläuterung der verschiedenen Verfahrensschritte
" " " "' 311292,
- h - VPA 79 P 8209.01 zur Herstellung einer Zener-Diode nc.-..* einem "bevorzugten Ausführungsbeispiel der Erfindung,
Fig. 9 eine Kennlinie einer nach der Erfindung hergestellten Zener-Diode, und
Fig. 10 eine Kurve, die die Abhängigkeit der Zener-Spannung von der Temperatur der epitaktischen Abscheidung angibt.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird im folgenden an Hand der Fig. 1 bis 10 näher beschrieben. In den Fig. 1 bis 8 sind einander entsprechende Bauteile mit dem gleichen Bezugszeichen versehen.
1. Ausgangskdrper; Die Ausgangskörper sind vorzugsweise N-leitende Siliciumkörper, wobei deren Dotierstoff Phosphor, Arsen oder Antimon ist. Bei P-leitenden SiliciurakSrper ist der Dotierstoff Bor, Die Kristallorientierung kann in der (100)- oder (11O)-Richtung liegen oder 2 bis 6° von der (11I)-Richtung abweichen oder jede andere Kristallorientierung sein, die für ein epitaktisches Wachstum geeignet ist. Die Körperdicke beträgt insbesondere 0,02 cm bis 0,05 cm, wobei jedoch auch jede andere geeignete Dicke verwendet werden kann. Der spezifische Widerstand des Körpers liegt vorzugsweise abhängig von der gewünschten Zener-Spannung zwischen 0,004 und 0,006 0hm.cm. Die Auswahl des geeigneten spezifischen Widerstandes für das Substrat kann aus der folgenden Tabelle entnommen werden?
• * V *
η spezifischer
des Substra-
-Z- VPA 79 P 8209.01 Π tes (Ohm.cm)
Ungefähre Tabelle I O1
Spannung Zener- Ungefährer O,
(V) Widerstand O,
3,3 O1
3,0 ,0040
2,7 ,0035
2,4 ,0032
,0030
Anstelle eines N- oder P-leitenden Körpers mit einem überall gleichen spezifischen Widerstand kann eine N- oder P-leitende epitaktische Schicht mit dem gewünschten spezifischen Widerstand für die Zener-Spannung (vergleiche die obige Tabelle I) auf einem Substratkörper aufgetragen werden. Der Substratkörper · kann jeden vernünftigen niedrigen spezifischen Widerstand besitzen, der vorzugsweise kleiner als 0,020 0hm.cm ist. In diesem zuletzt genannten Ausführungsbeispiel wird die Zener-Spannung durch den spezifischen Widerstand der epitaktischen Schicht und nicht durch den spezifischen Widerstand des Substrates bestimmt. Die epitaktische Schicht hat vorzugsweise eine Dicke zwischen 5 und 20 /um.
Fig. 1 zeigt einen Schnitt eines SiIiciumkörpers 11 mit einer Silicium-Epitaxieschicht 12 eines geringeren spezifischen Widerstandes.
2. Oxidation; Nach dem Vorbereiten eines Ausgangskörpers wächst eine thermische Oxidschicht auf der Siliciumoberfläche auf. Das Aufwachsen eines Oxids kann jedes übliche und geeignete Oxidationsyerfahren sein, das beim Verarbeiten von Einkristall-Siliciumvorrichtungen hoher Qualität verwendet wird. Das Oxid, das eine Isolierschicht bildet, ist vorzugsweise 0,5 bis
■" 31129/
79 P 8209 ~ )E 1f5 /lam dick. Wesn öle Dicke d©r Oxidschicht zu gering ist, Tierden di© Xsolationseigensehaften beeinträchtigt ? wenn, die Dicke zn groß ist, ruft die Oxidation (mechanisch©) Spannungen in der Halbleiter» struktur durch thermisch© Fehlanpasswng hervor»
Vorzugsweise wird die thermisch© Oscidation im Tempe-' raturbereieh von 1000 "bis 1200 0C ausgeführt.
Fig« 2 zeigt einen Schnitt eines Ausgangskörpers 11 und 12, nachdem eise Oxidschicht 13 auf beiden Seiten aufgewachsen ist«
-5« Rückseiten-Schleifens Das "CbdLd auf der Rückseite des Halbleiterkörpern tdrd sesames, ait Teilen tob. Silicium durch mechanisches Schleifen, Läppen oder herkSnmliehes chemisches Abtragen entfernt. Die Menge des zu eatf©ra@ad©a Siliciuns wird durch die entgül-= tig g®wüaseht© Korperdiek© Yorgeschrisben, die insb©·» sonder© 0?02 ca "bis 0,029 ca beträgt.
Figo 5 seigt @ia©a Schnitt des Körpers nach Abschluß des Abtrageiis d@s Ossids und
4e Gettern § Ein© hsrlcöEBlich© 6©tter-B©handlung wird verwendet» um uaerrräascht© Fremdstoffe und Fehlstel len von der 0xid~Silicium-Zwischenfläche zu entfernen s XfO der Übergang anschließend ausgeführt wird«. Diese Getter-Behandlung besteht aus einem Dotieren von Phosphor sehr höher Konsentration auf der SiIiciuffi~Rüekg©it© und der Qssid»Vorderseite. Dieser Ver fahrensschritt liefert eine Schicht mit einem gerin gen Ifiderstand auf der Rückseite des Körpers 9 w& si nes, guten elektrischen Kontakt eu erleichternο
ft
- Jf - VPA 79 P 8209.01 DE
Fig. 4 zeigt einen Schnitt des Körpers nach Abschluß der Getter-Behandlung mit der Schicht 14, die einen geringen Widerstandswert aufweist.
Während die Getter-Behandlung von herkömmlicher Art ist, unterscheidet sich die Anwendung des Getterns bei der Erfindung vom üblichen Zweck. Die übliche Anwendung des Getterns erfolgt nach der Herstellung des PN-Überganges, während bei der Erfindung das Gettern vor der Herstellung des Überganges durchgeführt wird. Dieser Unterschied im Verfahrensablauf ist für eine erfolgreiche Herstellung von Zener-Dioden einer sehr niederen Spannung erforderlich. Wenn das Gettern nach der Herstellung des Überganges durchgeführt wird, wie dies gewöhnlich der Fall ist, sind zusätzliche Verfahrensschritte erforderlich, um den übergang vor einer starken Konzentration von Phosphor zu schützen. Weiterhin entstehen auf Grund der zusätzlichen Hochtemperatur-Behandlung höhere Zener-Spannungen.
5. Ätzen des Oxids; Herkömmliche Photolithographie- und Ätztechnologien werden verwendet, um selektiv das Oxid auf der Vorderseite des Halbleiterkörpers zu ätzen. Fig. 5 zeigt einen Schnitt des Halbleiterkörpers mit einem oxidierten Ring 16, der ein offenes Fenster 15 umgibt, durch das die Oberfläche der Epitaxieschicht 12 freigelegt ist. Die Fensteröffnung kann von jeder vernünftigen Größe sein; insbesondere beträgt sie 0,05 cm für eine quadratische Matrize, während der Fensterdurchmesser im Bereich von 0,002 bis 0,03 cm liegt. Die Breite des Oxidringes 16 sollte im Bereich zwischen 0,002 und 0,004 cm für ein optimales nachfolgendes epitaktisches Aufwachsen liegen.
Eine selektive epitaktische Abscheidung durch eine Oxidmaske ist da3 bevorzugte Verfahren zum Herstellen
311292 ■
- *8 - VPA 79 P 8209.01 -,
der erfindungsgemäßen Zener-Bioden geringer Spannung aus Gründen der Einfachheit, der Kosten und der leichten Passivierung« Die Epitaxieschicht kann auch nichtselektiv aufgetragen und danach geätzt werden* um den lokalisierten Bereich zu erzielen.
6. Epitakti sehes Aufwachsen s Ein© stark dotierte P- oder Η-leitende Silieiumschieht wächst auf der freiliegenden Oberfläche des N- oder P-leitenden Halbleiter-■ korpers durch selektives epitaktisches Abscheiden durch das Fenster 15 auf. Fig.. β zeigt einen Schnitt des Halbleiterkörpers mit der vorzugsweise aufgewachsenen Schicht 17. Dieses Aufwachsen ist der entscheidende Verfahrensschritt, bei dem ©in PN-Übergang mit einer sehr geringen Durcfebruchsspannung gebildet
einen abrupten Übergang zu ersi@len, der für geringe Zenor-Spasnungem erforderlich ist, muß stark dotiertes Silicium auf der freiliegenden Oberfläche durch epitaktisches Aufwachsen bei Vorliegen eines Dotierstoffes "bei etwas geringeren Temperaturen als di© Temperatur aufgetragen werden» bei der die freiliegend® Oberfläch© durch ÄtEsn gereinigt wird. Wenn die Temperatur für das epitaktisch© Aufwachsen zu hoch ist, wird di© Diffusion der Dotierstoffe über dem Übergang größ©x*, was den abrupten Verlauf des Überganges nachtailhaft beeinflußt. Wenn die Temperatur für das epitakti sch,® Aufwachsen zu niedrig ist, entsteht Polysilieium (Silicium aus Mikrokristallen).
Insbesondere sind die folgenden Verfahrensschritt© für das bevorzugte ©pitaktisch© Aufwachsen bei der Herstellung von Eensr-Diodea mit Burchbruchsspsiinungen.h@rab bis 2,4 V vorteilhaft§ Dis Halbleiterkörper"
- *f - VPA 79 P 8209.01 DE
werden zuerst in einem Gasphasen-Epitaxie-Reaktor mittels 0,1 bis 1 % WasserstoffChlorid (HCl) in Wasserstoff-Trägergas (H«) geätzt. Die Reaktortemperatur ist vorzugsweise 1100 bis 1150 0C, um gute Ätzergebnisse zu gewährleisten. Das Ätzen erfolgt für eine Zeitdauer von 0,5 bis 2 min und vorzugsweise für etwa 1 min. Danach wird die Reaktortemperatur auf eine zweite Temperatur im Bereich von 980 bis 1000 0C abhängig von der gewünschten Zener-Spannung geändert. Wenn diese zweite, geringere Temperatur erreicht ist, werden eine Gasphasen-Siliciumquelle und ein Dotierstoff in den Reaktor für 9 bis 12 min eingegeben, und die Wasserstoffchlorid-Konzentration wird auf 0,1 bis 0,3 % verringert. Die Siliciumquelle ist Silan (SH^) und hat eine Konzentration von 0,04 bis 0,06 %. Der tatsächliche Anteil hängt vom Aufbau des Reaktors ab. Als Dotierstoff wird Diboran (BgHg) verwendet, um eine P-leitende Epitaxieschicht zu erzeugen, oder Arsen (AsH,), um eine N-leitende Epitaxieschicht herzustellen. Der Dotierstoff wird in den Reaktor zusammen mit der Sili.ciumquelle in einer Konzentration von 0,00005 bis 0,0002 % eingegeben. Wie oben erläutert wurde, wird auch 0,1 bis 0,3 % Wasserstoffchlorid in den Reaktor eingeführt, um das Aufwachsen von Silicium auf der Isolierschicht zu steuern. Das mit diesem Ätzen und Abscheiden verwendete Trägergas ist vorzugsweise Wasserstoff.
Als ein Beispiel werden bei einer Reaktortemperatur von 1125 0C Halbleiterkörper in 0,5 % WasserstoffChlorid in einem Wasserstoff-Trägergas für 1 min geätzt. Die Reaktortemperatur wird dann auf 990 0C abgesenkt, bei welcher Temperatur 0,05 % Silan, 0,125 % Wasserstoffchlorid und 0,0001 % Diboran in den Reaktor für 11 min eingegeben werden. Die chemische Reaktion führt zu einer stark P-dotierten Epitaxieschicht, die 1,5 bis 3 /um dick ist.
» -t OO
" "** 311292 t
-Vu- VPA 79 P 8209.01 W
Die obigen Daten sind'in. der folgenden Tabelle II -... ■ sanmengef aßt %
-Tabelle II
Zeil? TEMPERATUR.! • I HCl
•		 Konzentration !
1
I
•
© .
H 		1 min
),5-2,Q xniii		 1125'C
•
*ll0Q-1150ce		 0,5^
0,1-1.» 09^ -
«1
I .
• ö ·
®
•v-i
©
O
i «5 ·		 - SiH 99,5?δ -
SS9 0-99,9$
11 min
9-12 min		 990 eC
980-1000eC		 2 g
"oder		 O9 5#
* • HCl 0s0001 %
UgOQQü5-GsÜQQ2%
'H2 ßsns% ■
0,1-0,3^
99 j 8249 9ε
99* 6398-99,8599<?§
Wert
Ber.
Wert
Ber«, ·
Wert
Ber.
Wert
Ber» '
Wert.
Ber.
¥®rt
Ber«, ·
- tt - VPA 79 P 8209.01 DE
7. Passivierung; Eine Glasschicht, wie beispielsweise Siliciumnitrid (Si,N,) oder jedes geeignete Passivierungsmaterial, das die Vorrichtung vor Ionen-Verunreinigung schützt, wird auf die Oberfläche des HaIbleiterkörpers durch ein Verfahren aufgetragen, das zu einer befriedigenden Passivierungsschicht einer geeigneten Dicke führt, wobei die Abscheidungstemperatur nicht 900 0C für mehr als 10 st überschreitet. Nach dem Auftragen des Passivierungsmaterials wird ein Fenster für den anschließenden metallischen Kontakt zur elektrischen Verbindung geöffnet. Jede geeignete Photolithographie- und ätztechnik kann verwendet werden, um das Fenster zu öffnen.
Fig. 7 zeigt einen Querschnitt des Halbleiterkörpers, wobei ein Passivierungsmaterial 18 aufgetragen ist. Ein Fenster 19 ist in der Epitaxieschicht 17 geöffnet.
8. Metallisierung, Unterteilung und Verpackung; Jedes geeignete Metallisierungssystem, das ein gutes physikalisches Haften an der Siliciumoberfläche und eine gute elektrische Verbindung liefert, kann für den elektrischen Kontakt verwendet werden, sofern es mit dem Verpacken kompatibel ist. Ein bevorzugtes System ist Palladiumsilizid auf dem vorderen Fensterbereich, auf dem eine dicke Silberschicht, insbesondere 0,002 bis 0,006 /um dick, durch herkömmliches Elektroabscheiden aufgetragen wird.
Fig. 8 zeigt einen Schnitt des Halbleiterkörpers mit einer Palladiumsilizid-Schicht 20, die auf die P-leitende Epitaxieschicht aufgetragen ist, und einer dikken Silberschicht 21, die auf das Palladiumsilizid aufgetragen ist. Eine Metallisierungsschicht 22 wird ebenfalls auf die Rückseite des Halbleiterkörpers aufgetragen.
31129/ 19
- *Ö - YPA 79 P 8209.0-1 -
Die Rückseiten-Metallisierung kann aus den folgenden Kombinationen von Metallen bestehen, die jedoch nicht ausschließlich sindi
a) Chrom dann Silber,
b) Chrom dann Silber dann Gold*
c) Titan dann Silber,
d) Gold dann Silber, und
e) Nickel dann Gold.
Nach einem geeigneten Ausrichten oder Zentrieren x^erden die Halbleiterkörper unterteilt und verpackt beziehungsweise mit Gehäuse versehen.
9. Steuerung der Zener-Spannun^s Eine typische Kennlinie einer Zener-Diode sehr geringer Spannung ist in Fig. 9 gezeigt. In dieser Figur fällt die Kurve 25 plötzlich im unteren linken Quadranten ab, wobei sie 5 mA bei 2j4 ¥ erreicht. Es hat sich gezeigt, daß eine Zener-Diode mit dieser Kennlinie mittels der oben beschriebenen selektiven epitaktischen Abscheidungsverfahren hergestellt werden kanns sofern bestimmte Bedingungen aufrechterhalten werden. Von primärer Bedeutung sind die Art und Konzentrationen der Abscheidungsiaateri&liea sowie die Temperatur, bei der das epitaktische Aufwachs@n durchgeführt wird. Wie oben angedeutet wurde, müssen geringere Reaktortemperaturen während der ©pitaktisehen Abscheidung als während des Ütsens aufrechterhalten werden, um einen abrupten PH-Übergang zu schaffen.
Fig. 10 zeigt ein Band von Zener-Spannungen abhängig von d©r Reaktortemp@ratur während d©r Abscheidung bsi einem spezifischen Widerstand d©s Substrates von 090045 0hm«cm. B©i 1025 0C entsteht ein© Zener-Diode mit 5,5 1 - 091 ¥. \!<$wi die Reaktortemperaiur abg©·=
- V5 - VPA 79 P 8209.01 DE
senkt wird, fällt die Zener-Spannung entsprechend entlang Kurven 24 und 25 ab. Bei 990 0C beträgt die Zener-Spannung 2,4 V - 0,1 V. Die Temperatur kann auf etwa 980 0C abgesenkt werden, jedoch sind unterhalb von dieser Temperatur die Ergebnisse immer weniger reproduzierbar. Dies beruht darauf, daß bei geringeren Temperaturen Polysilicium anstelle eines Einkristalle s aufwächst. Dies führt zu schlechteren elektrischen Eigenschaften; beispielsweise ist der Rückwärts-Leckstrom bei 1 V grSSer als 100 /uA.
Figuren
Patentansprüche
Leerseite

Claims (1)

  1. 31129;
    VPA 79 P 8209.0" *
    hi Verfahren zum Herstellen ©iner Zener-Diode mit einer Zener-Spannung im Bereich von 2,4 bis 5»3 Vs s ©kennzeichnet
    (a) Herstellen ©inas Sllieium-KSrpers eines Leitfähigkeitstyps mit einer freiliegenden Oberfläche,
    (b) Aufwachsen einer stark dotierten Silicium-Schicht des entgegengesetzten Leitfähigkeitstyps auf der freiliegenden QTb<arflleh® durch selektives epitaktisehes Abscheiders, troTbei das Aufwachsen umfaßt ι
    (1) Ätsen der freiliegenden O"b©rfläch@ "bei einer er st©n Temperatur üfeer 1100 0C9 we die Oberfläche
    zn reinigenj,
    (2) Albsehgiden stark dotierten Silicims auf der freiliegeadon Oberfläche durch epitaktisches Aufwachsen bsi Vorliegen ©ines Dotierstoffes einer weiten Temperatur, die wenigstens 100 0C geringer als di@ ©rsta Temperatur ist.
    nach Aasprach 15 dadurch, gekennzeichnet 9 daß d®r Körper einen spezifischea Widerstand an seiner Oberfläche im Bereich von . O9003- bis 0,006 OhM0 cm besitzt=
    3o Yerfahrsn nach Anspruch E9 dadurch gekennzeichnet , daß der Körper überall einen - gleichmäßigen spezifischen Widerstand aufweist«
    4o ¥©rfahren nach Anspruch 2, 'dadurch gelcennseichaets, daß der Körper ©ine Silicium-Epitasd.©schicht d©s ©in©n L©itfähigkeitstyps mit eine1^
    - Τ5 - VPA 79 P 8209.01 DE
    spezifischen Widerstand im Bereich von 0,003 bis 0,006 Ohm.cm auf einem Substrat eines geringen spezifischen Widerstandes des gleichen Leitfähigkeitstyps aufweist.
    5· Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der eine beziehungsweise der entgegengesetzte Leitfähigkeitstyp der N- beziehungsweise der P-Typ ist.
    6. Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß die Silicium-Epitaxieschicht eine Dicke im Bereich von 5 bis 20 /um besitzt.
    7. Verfahren nach Anspruch 1, dadurch g e -
    kennzeichnet, daß vor der Abscheidung eine Isolierschicht auf der Oberfläche des Körpers mit einem Fenster gebildet wird, in dem die Oberfläche freiliegt, und daß die stark dotierte Silicium-Schicht auf der freiliegenden Oberfläche durch selektive epitaktische Abscheidung durch das Fenster aufwächst.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß die Isolierschicht ein Oxid ist.
    9. Verfahren nach Anspruch 7» dadurch gekennzeichnet , daß die Isolierschicht eine Dicke im Bereich von 0,5 bis 1,5 /um besitzt.
    10. Verfahren nach Anspruch 7,. dadurch gekennzeichnet , daß die Isolierschicht einen Ring mit einer Breite von 1 bis 2 /um und einem inneren Fensterdurchmesser von 1 bis 13 /um aufweist.
    311 2 9")
    -TS- VPA 79 P 8209.0-5 " .
    11 β Yerf ahren nach Mspmich 19 dadurch g e kennzeiehnstj, daß di© stark dotierte Schicht ©inen spezifischen Widerstand im Bereich von 0,001 Ms 0f003 Ohm. esa aufweist.
    12. Verfahren nach Anspruch 19 dadurch gekennzeichnet , daß die stark dotierte Schicht eine solche Dicke "besitzt, daß der an der Unter seite der stark dotierten Schicht gebildete PN-Übergang " "weder physikalisch noch elektrisch durch eine Leiterelektrode "beeinflußt trird, die anschließend auf die stark dotierte Schicht aufgetragen wird.
    13« Verfahren naeh tosprueh 12, dadurch gekennzeichnet j daß die stark dotierte SeMeht eine Dick© im Bereich von 1,5 bis 3»0 /um. auf-
    14. ¥<§rfahr©n nach tospruch 19 dadurch gekennzeichnet s, daß der Verfahrensschritt (b) in einem Gasph&gen^Rpitaxie-Reaktor ausgeführt wird.
    15° Verfahren naeh Ansprach 14, dadurch g e k©nnz©iehn©t , daß di© erste Temperatur im Bereich von .1100 uad 1150 0C liegt,
    1βο Verfahren nach Anspruch 15, dadurch gektnnzsichnet , daß die erste Temperatur et-
    17o Verfahren nach .Anspruch 15, dadurch gekonnzeichnet j daß di© erst© Temperatur für sine Zeitdauer ■von 0 9 5 min bsi 2,0 min beibehalten rirr1 -
    vw wvv ν m ν ν vv wvv
    - *7 - VPA 79 P 8209.01 DE
    18. Verfahren nach Anspruch 17, dadurch gekennzeichnet , daß die erste Temperatur für etwa 1 min beibehalten wird.
    19. Verfahren nach Anspruch 15, dadurch gekennzeichnet , daß der Verfahrensschritt (b), (1) ein Ätzen der freiliegenden Oberfläche mit 0,1 bis 1 % Wasserstoffchlorid in einem Trägergas aufweist.
    20. Verfahren nach Anspruch 19, dadurch gekennzeichnet , daß der Verfahrensschritt (b), (1) ein Ätzen mit etwa 0,5 % Wasserstoffchlorid aufweist.
    21. Verfahren nach Anspruch 19, dadurch gekennzeichnet , daß das Trägergas Wasserstoff ist.
    22. Verfahren nach Anspruch 14, dadurch g e kennzeichnet, daß die zweite Temperatur im Bereich von 980 bis 1000 0C liegt.
    23. Verfahren nach Anspruch 22, dadurch g e kennzeichn-.et , daß die zweite Temperatur etwa 990 0C beträgt.
    24. Verfahren nach Anspruch 22, dadurch gekennzeichnet , daß die zweite Temperatur für eine Zeitdauer von 9 bis 12 min beibehalten wird.
    25. Verfahren nach Anspruch 24, dadurch gekennzeichnet , daß die zweite Temperatur für eine Zeitdauer von etwa 11 min beibehalten wird.
    31129?·»
    - 1β - VFA 79 P 8209 ο 01 1^
    2-6, Verfahren nach Anspruch 22, dadurch a ο kennzeichnet , daß der Verfahrens sehritt (b)j (2) das Einführen gasförmigen Silans und eines gasförmigen Dotierstoffes in den EpitasdLereaktor umfaßt.
    27. Verfahren nach Msprueh 26 9 d a d-u r c h gekennzeichnet , daß das Silan eine Konsentration im Bereich von 0,04 Ms O506 % hat.
    2So Verfahren nach Anspruch 27 s. dadurch gekennzeichnet j daß das Silan eine. Konzentration von etwa 0s05 % hat«,
    29«, Verfahren nach Msprach 26, dadurch ge» kennzeichnet „ daß der Botierstoff aus der aus Bor und Arsen bestehenden Gruppe gewählt ist.
    29 s- dadurch g-®~ kennzeichnet , daß d@r Dotierstoff eine Kongentration von O9OOOOS Ms O90002 % hat.
    31 ο Verfahren nach Mspruch 3O5 dadurch g©» kennzeichnet , daß der Dotierstoff ein©
    32. Verfahren nach Anspruch 26, dadurch gekennzeichnet , daß Wasserst©ffchlorid auch in d@a ipitasi ©reaktor tfihr@ad d@s Verfahrens schritt® s (b)9 .(2) ©ingefilhrt xiyird9 um das Aufwachsen iron SiIi-
    33 ο Verfahren nach Msprsch 32 9 dadurch ge kennzeichnet j, daß das Wasssrstoffchlorid ein© Konsentratioa is Bereich von 0,1 bis O93 Sa hat.
    - -V9 - VPA 79 P 8209.01 DE
    34. Verfahren nach Anspruch 33, dadurch ge-· kennzeichnet , daß das Wasserstoffchlorid eine Konzentration von etwa 0,125 % hat.
    35. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß lasserstoffgas ebenfalls in den Epitaxiereaktor als Trägergas eingeführt wird.
    36. Verfahren nach Anspruch 1, gekennzeichnet durch einen Getter-Verfahrensschritt für den Körper mit der Isolierschicht vor der Herstellung eines PN-Überganges.
    37. Verfahren nach Anspruch 36, dadurch g e kennzeichnet, daß der Getterschritt das Dotieren des Körpers mit Phosphor umfaßt.
    38. Verfahren nach Anspruch 1, gekennzeichnet durch Auftragen einer Passivierungsschicht aus einem Passivierungsmaterial auf die Isolierschicht und die stark dotierte Schicht.
    39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, daß das Passivierungsmaterial Glas ist.
    40. Verfahren nach Anspruch 38", dadurch gekennzeichnet, daß das Passivierungsmaterial Siliciumnitrid ist.
    41. Verfahren nach Anspruch 38, gekennzeichnet durch Öffnen eines Fensters durch das Passivierungsmaterial zur stark dotierten Schicht und Auftragen einer Metallisierung auf die stark dotierte Schicht durch das Fenster, um einen elektrischen Kontakt herzustellen.
    3 α ο ο, ,
    31129/
    - 20 - YPA 79 P 8209.0" M
    42. Verfahren nach Anspruch 41, dadurch gekennzeichnet , daß die Metallisierung PaI-ladiumsilizid ist, dem Silber folgt.
    43. Verfahren nach Anspruch 41, gekennzeichnet durch Auftragen einer zweiten Metalli= sierung auf die Rückseite des Körpers.
    44. Verfahren nach Anspruch 41, dadurch gekennzeichnet , daß die zweite Metallisierung Chrom ist, dem Silber folgt,
    45. Zener-Diode, hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 44.
DE3112921A 1980-11-13 1981-03-31 Zener-diode Withdrawn DE3112921A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/206,385 US4349394A (en) 1979-12-06 1980-11-13 Method of making a zener diode utilizing gas-phase epitaxial deposition

Publications (1)

Publication Number Publication Date
DE3112921A1 true DE3112921A1 (de) 1982-06-16

Family

ID=22766137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3112921A Withdrawn DE3112921A1 (de) 1980-11-13 1981-03-31 Zener-diode

Country Status (3)

Country Link
US (1) US4349394A (de)
JP (1) JPS5785267A (de)
DE (1) DE3112921A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3225398A1 (de) * 1981-07-07 1983-01-27 Nippon Electric Co., Ltd., Tokyo Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0671770A1 (de) * 1993-02-09 1995-09-13 Gi Corporation Mehrschichtige Epitaxie für eine Siliziumdiode

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2508703A1 (fr) * 1981-06-30 1982-12-31 Commissariat Energie Atomique Diode zener compensee en temperature et stable sous irradiation et procede de fabrication d'une telle diode
US4473941A (en) * 1982-12-22 1984-10-02 Ncr Corporation Method of fabricating zener diodes
US4886762A (en) * 1985-08-06 1989-12-12 Motorola Inc. Monolithic temperature compensated voltage-reference diode and method for its manufacture
US4870467A (en) * 1985-08-06 1989-09-26 Motorola, Inc. Monolithic temperature compensated voltage-reference diode and method of its manufacture
US4671847A (en) * 1985-11-18 1987-06-09 The United States Of America As Represented By The Secretary Of The Navy Thermally-activated vapor etchant for InP
US4709253A (en) * 1986-05-02 1987-11-24 Amp Incorporated Surface mountable diode
US4772568A (en) * 1987-05-29 1988-09-20 General Electric Company Method of making integrated circuit with pair of MOS field effect transistors sharing a common source/drain region
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
US4927398A (en) * 1988-02-09 1990-05-22 Gte Products Corporation Incandescent lamps including a combined getter
US4923424A (en) * 1988-02-09 1990-05-08 Gte Products Corporation Incandescent lamps including a combined getter
US4859626A (en) * 1988-06-03 1989-08-22 Texas Instruments Incorporated Method of forming thin epitaxial layers using multistep growth for autodoping control
JPH0642555B2 (ja) * 1989-06-20 1994-06-01 株式会社東芝 半導体装置
JPH0397224A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
JP2000506685A (ja) * 1996-12-24 2000-05-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ガラス被覆半導体装置の製造方法及びガラス被覆半導体装置
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6727524B2 (en) * 2002-03-22 2004-04-27 Kulite Semiconductor Products, Inc. P-n junction structure
US20030222272A1 (en) * 2002-05-30 2003-12-04 Hamerski Roman J. Semiconductor devices using minority carrier controlling substances
US6900093B2 (en) * 2003-05-16 2005-05-31 Jlj, Inc. Method of fabricating a zener diode chip for use as a shunt in Christmas tree lighting
KR101116766B1 (ko) * 2004-06-10 2012-02-22 엘지전자 주식회사 제너 다이오드의 제작방법
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
EP1973150A1 (de) * 2007-03-20 2008-09-24 S.O.I. Tec Silicon on Insulator Technologies S.A. (110)-ausgerichtetes Siliziumsubstrat und gebondetes Substratpaar mit diesem (110)-ausgerichteten Siliziumsubstrat sowie entsprechende Herstellungsverfahren dafür
CN106847881B (zh) * 2017-01-23 2019-08-13 西安电子科技大学 金属氧化物半导体场效应晶体管及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3488235A (en) * 1967-04-25 1970-01-06 Westinghouse Electric Corp Triple-epitaxial layer high power,high speed transistor
DE1789021C3 (de) * 1967-09-25 1975-04-10 Hitachi, Ltd., Tokio Zenerdiode und Verfahren zu ihrer Herstellung
US3579278A (en) * 1967-10-12 1971-05-18 Varian Associates Surface barrier diode having a hypersensitive {72 {30 {0 region forming a hypersensitive voltage variable capacitor
US3509428A (en) * 1967-10-18 1970-04-28 Hughes Aircraft Co Ion-implanted impatt diode
US3501336A (en) * 1967-12-11 1970-03-17 Texas Instruments Inc Method for etching single crystal silicon substrates and depositing silicon thereon
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
US3544863A (en) * 1968-10-29 1970-12-01 Motorola Inc Monolithic integrated circuit substructure with epitaxial decoupling capacitance
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits
US3701696A (en) * 1969-08-20 1972-10-31 Gen Electric Process for simultaneously gettering,passivating and locating a junction within a silicon crystal
DE2013546A1 (de) * 1970-03-20 1971-09-30 Siemens Ag Verfahren zur Herstellung isolierter Halbleiterbereiche
US3723832A (en) * 1970-06-01 1973-03-27 Licentia Gmbh Zener diode and method of producing such a zener diode
US3953254A (en) * 1972-11-07 1976-04-27 Thomson-Csf Method of producing temperature compensated reference diodes utilizing selective epitaxial growth
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3225398A1 (de) * 1981-07-07 1983-01-27 Nippon Electric Co., Ltd., Tokyo Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0671770A1 (de) * 1993-02-09 1995-09-13 Gi Corporation Mehrschichtige Epitaxie für eine Siliziumdiode

Also Published As

Publication number Publication date
JPS5785267A (en) 1982-05-27
US4349394A (en) 1982-09-14

Similar Documents

Publication Publication Date Title
DE3112921A1 (de) Zener-diode
DE3141967C2 (de)
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE69031753T2 (de) Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE4406861B4 (de) Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren
DE3853351T2 (de) Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2626193A1 (de) Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren
DE3426338C2 (de)
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2605830B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE3138544A1 (de) Elektrode
DE3131991A1 (de) &#34;zenerdiode und verfahren zu ihrer herstellung&#34;
DE1764180B2 (de) Verfahren zum einstellen der ladungstraeger lebensdauer in einer oertlich begrenzten zone eines halbleiterkoerpers
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19818518A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee