DE19818518A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung

Info

Publication number
DE19818518A1
DE19818518A1 DE19818518A DE19818518A DE19818518A1 DE 19818518 A1 DE19818518 A1 DE 19818518A1 DE 19818518 A DE19818518 A DE 19818518A DE 19818518 A DE19818518 A DE 19818518A DE 19818518 A1 DE19818518 A1 DE 19818518A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
dopant concentration
conductivity type
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19818518A
Other languages
English (en)
Other versions
DE19818518C2 (de
Inventor
Chihiro Tadokoro
Junichi Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19818518A1 publication Critical patent/DE19818518A1/de
Application granted granted Critical
Publication of DE19818518C2 publication Critical patent/DE19818518C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiter­ vorrichtung sowie auf ein Verfahren zu deren Herstellung, insbesondere auf eine Halbleitervorrichtung, die einen pn-Übergang aufweist, sowie eine Technik zum weiteren Redu­ zieren von Schwankungen in der Durchbruchspannung und dem Durchlaßwiderstand bei einer Vorrichtung, wie zum Beispiel einer Diode oder einem vertikalen MOSFET.
Ein herkömmliches Herstellungsverfahren für einen vertikalen MOSFET mit einer Durchbruchspannung von 60 V oder weniger wird nun unter Bezugnahme auf die Zeichnungen erläutert. Die Fig. 21 bis 32 zeigen Längsschnittansichten zur Erläuterung des herkömmlichen Herstellungsverfahrens.
Zuerst wird ein n⁺-Siliziumsubstrat 10 mit einer hohen Do­ tierstoffkonzentration gebildet (Fig. 21). Danach läßt man eine n-leitende Schicht 11 mit einer niedrigen Dotierstoff­ konzentration von einer ersten Hauptfläche 10S1 des Silizi­ umsubstrats 10 her ins Innere derselben hinein bis zu einer Dicke D epitaxial aufwachsen (Fig. 22). Auf einer ersten Hauptfläche 11S1 der n-leitenden Schicht 11 wird dann eine SiO2-Schicht 18 durch Wärmeoxidation gebildet (Fig. 23). Nach der Bildung eines Öffnungslochs 19 in der SiO2-Schicht 18 wird ein zu P-Leitfähigkeit führender Dotierstoff durch Ionenimplantation unter Verwendung des Öffnungslochs 19 in die n-leitende Schicht 11 eingebracht (Fig. 24). Der implan­ tierte Dotierstoff wird eindiffundiert (Fig. 25) , und ein p­ leitender Dotierstoffbereich 12 wird durch Entfernen der SiO2-Schicht 18 gebildet (Fig. 26).
Ferner wird eine Gateoxidschicht 13 durch Wärmeoxidation ge­ bildet (Fig. 27), und eine Schicht 14 aus polykristallinem Silizium, die später als Gateelektrode dient, wird auf der Oberfläche der Gateoxidschicht 13 gebildet (Fig. 28) . Ein n⁺-leitender Source-Dotierstoffbereich 15 mit einer hohen Dotierstoffkonzentration wird selektiv von der Oberfläche des p-leitenden Dotierstoffbereichs 12 her auf eine vorbe­ stimmte Tiefe gebildet (Fig. 29). Danach wird eine Zwischen­ lagen-Isolierschicht 16 auf den freiliegenden Flächen der Schicht 14 aus polykristallinem Silizium und auf einem Ober­ flächenbereich der n⁺-leitenden Schicht 15 auf der Seite der Gateoxidschicht 13 gebildet, um dadurch die Gateoxidschicht 13 und die Schicht 14 aus polykristallinem Silizium zu be­ schichten bzw. zu überdecken (Fig. 30).
Weiterhin wird eine Sourceelektrode 17 auf der Oberfläche der Zwischenlagen-Isolierschicht 16 sowie auf dem freilie­ genden Bereich der ersten Hauptfläche der n-leitenden Schicht 11 gebildet (Fig. 31), während eine Drainelektrode 20 auf einer zweiten Hauptfläche 10S2 des n⁺-Siliziumsub­ strats 10 gebildet wird (Fig. 32).
Im folgenden wird die Arbeitsweise des vertikalen MOSFET der Fig. 32 beschrieben.
Wenn eine positive Gatespannung an die später als Gateelek­ trode dienende Schicht 14 aus polykristallinem Silizium an­ gelegt wird, werden Elektronen innerhalb der Oberfläche des p-leitenden Dotierstoffbereichs 12 unmittelbar unterhalb der Gateoxidschicht 13 induziert. Wenn die Gatespannung weiter erhöht wird, wird ein schmaler n-leitender Kanalbereich ge­ bildet. Wenn zu diesem Zeitpunkt eine positive Spannung an die Drainelektrode 20 angelegt wird, werden die Schichten 11 und 15 leitend, so daß ein Elektronenstrom von der Source­ elektrode 17 zu der Drainelektrode 20 fließt.
Dieser Elektronenstrom hängt ab von der Dotierstoffkonzen­ tration und der Dicke der n-leitenden Schicht 11. Da die Do­ tierstoffkonzentration in Form des spezifischen Widerstands zum Ausdruck kommt, ist der Elektronenstrom von dem spezifi­ schen Widerstand und der Dicke der n-leitenden Schicht 11 abhängig. Somit ist der Durchlaßwiderstand, der durch einen jede der Schichten 15, 12, 11, 10 durchfließenden Nenn-Elek­ tronenstrom erzeugt wird, von dem spezifischen Widerstand und der Dicke der n-leitenden Schicht 11 abhängig.
An einem pn-Übergang der Halbleitervorrichtung ist ein Ver­ armungsschichtbereich vorhanden, und die Breite des Verar­ mungsschichtbereichs steht in Beziehung zu der Dotierstoff­ konzentration und der Dicke sowohl des p-leitenden Bereichs als auch des n-leitenden Bereichs. Die Durchbruchspannung zwischen dem pn-Übergang steht ebenfalls in Beziehung zu der Dotierstoffkonzentration und der Dicke des p-leitenden und des n-leitenden Bereichs, da sie von dem elektrischen Feld abhängig ist, das durch die an den Verarmungsschichtbereich angelegte Spannung erzeugt wird. Insbesondere bei dem verti­ kalen MOSFET der Fig. 32 steht aufgrund der Tatsache, daß sich der Verarmungsschichtbereich im Grunde bis zu einem Be­ reich mit niedriger Dotierstoffkonzentration erstreckt, die Durchbruchspannung zwischen der Sourceelektrode 17 und der Drainelektrode 20 in enger Beziehung zu der Dotierstoffkon­ zentration (oder dem spezifischen Widerstand) und der Dicke der n-leitenden Schicht 11.
Da der herkömmliche vertikale MOSFET mit einer Durchbruch­ spannung von 60 V oder weniger eine solche Struktur auf­ weist, wie sie vorstehend beschrieben wurde, verursachen Schwankungen bei der Dotierstoffkonzentration und der Dicke der n-leitenden Schicht auf der Drainseite Schwankungen in den Kennlinien bzw. Charakteristika, wie zum Beispiel dem Durchlaßwiderstand oder der Durchbruchspannung, in Abhängig­ keit von dem spezifischen Widerstand und der Dicke der n-leitenden Schicht. Ferner führt bei der herkömmlichen Technik das epitaxiale Aufwachsen der n-leitenden Schicht (Fig. 22) bei der Herstellung der Elemente unweigerlich zu Schwankungen von etwa ± 10% beim spezifischen Widerstand und der Dicke, die nicht ignoriert werden können. -
Ferner verursacht die Wärmebehandlung bei der Herstellung der Elemente ein Schweben eines Dotierstoffs mit hoher Kon­ zentration aus dem n-leitenden Siliziumsubstrat, so daß die Dicke D der Fig. 22 beträchtlich reduziert wird und dadurch der spezifische Widerstand erhöht wird. Somit läßt sich die Relation der Dicke D der Fig. 22 und der Dicke DIP der Fig. 32 ausdrücken als D < DIP. Hierbei gibt der Begriff Schweben" an, daß zum Beispiel in Fig. 32 ein Teil des zu n-Leitfähigkeit führenden Dotierstoffs in der n⁺-leitenden Schicht 10 in die n-leitende Schicht 11 eindiffundiert wird, so daß sich die n⁺-leitende Schicht 10 bis in die n-leitende Schicht 11 erstreckt. Dies erhöht die Dotierstoffkonzentra­ tion der n-leitenden Schicht 11, wie dies durch die unter­ brochene Linie BC in Fig. 20 dargestellt ist.
Wenn erstens der spezifische Widerstand der n-leitenden Schicht beim epitaxialen Aufwachsen der n-leitenden Schicht nach oben variiert und aufgrund des Schwebens eines Dotier­ stoffs mit hoher Konzentration auf dem n-leitenden Silizium­ substrat weiter erhöht wird, dann wird der Durchlaßwider­ stand höher als der erwünschte Wert. Das heißt, der spezifi­ sche Widerstand ρ wird ρ + α aufgrund des epitaxialen Wachs­ tums, und aufgrund des Schwebens eines Dotierstoffs mit ho­ her Konzentration wird er weiter ρ + α + β, so daß die Dicke D der n-leitenden Schicht reduziert wird. Da zu diesem Zeitpunkt die Erhöhung des Durchlaßwiderstands aufgrund des Ansteigens des spezifischen Widerstands ρ größer ist als die Reduzierung des Durchlaßwiderstands aufgrund der Reduzierung der Dicke D, erhöht sich der Durchlaßwiderstand. Anderer­ seits wird die Durchbruchspannung nicht vermindert.
Wenn zweitens der spezifische Widerstand der n-leitenden Schicht beim epitaxialen Aufwachsen der n-leitenden Schicht nach unten variiert und weiterhin die Dicke der n-leitenden Schicht aufgrund des Schwebens eines Dotierstoffs mit hoher Konzentration aus dem n-leitenden Siliziumsubstrat reduziert wird, wird die Durchbruchspannung reduziert. In diesem Fall verändert sich der spezifische Widerstand nicht, so daß die Reduzierung der Dicke D eine große Wirkung erlangt. Somit führt nicht die Erhöhung des Durchlaßwiderstands, sondern die Reduzierung der Durchbruchspannung zu einem Problem.
Das vorstehend beschriebene Problem, daß die Schwankungen beim spezifischen Widerstand und der Dicke der n-leitenden Schicht die Schwankungen in den Kennlinien, wie zum Beispiel dem Durchlaßwiderstand und der Durchbruchspannung hervorru­ fen, ist insbesondere für den vertikalen MOSFET mit einer Durchbruchspannung von 60 V oder weniger von Bedeutung, wo­ bei dieses Problem jedoch auch für einen vertikalen MOSFET mit einer Durchbruchspannung von mehr als 60 V sowie für eine Diode mit pin-Struktur entstehen kann, die als Frei­ laufdiode in einem Leistungsmodul verwendet werden soll.
Die Aufgabe der vorliegenden Erfindung besteht daher in der Schaffung einer Halbleitervorrichtung, bei der Schwankungen aufgrund der Epitaxie bei der Herstellung der Elemente sowie Schwankungen in der Dotierstoffkonzentration und der Dicke der Epitaxialschicht aufgrund des Schwebens von Dotierstoff aus dem Substrat bei der Wärmebehandlung vermindert sind, so daß sich somit die Schwankungen in den Halbleiter-Charakte­ ristika, wie zum Beispiel dem Durchlaßwiderstand und der Durchgangsspannung, weiter reduzieren lassen; ferner besteht eine Aufgabe der Erfindung in der Schaffung eines Verfahrens zur Herstellung einer solchen Halbleitervorrichtung.
Vorrichtungsmäßige Lösungen dieser Aufgabe ergeben sich aus den Ansprüchen 1 und 4, und eine verfahrensmäßige Lösung ist im Anspruch 5 angegeben.
Gemäß einem ersten Gesichtspunkt schafft die vorliegende Er­ findung eine Halbleitervorrichtung mit einer ersten Halblei­ terschicht eines ersten Leitfähigkeitstyps, die eine erste Dotierstoffkonzentration aufweist, wobei die erste Halblei­ terschicht eine erste Hauptfläche und eine der ersten Haupt­ fläche gegenüberliegende zweite Hauptfläche besitzt; mit ei­ ner zweiten Halbleiterschicht des ersten Leitfähigkeitstyps, die eine zweite Dotierstoffkonzentration aufweist, die nied­ riger ist als die erste Dotierstoffkonzentration, wobei die zweite Halbleiterschicht eine dritte Hauptfläche, die eine Grenzfläche mit der zweiten Hauptfläche bildet, und eine der dritten Hauptfläche gegenüberliegende vierte Hauptfläche be­ sitzt; mit einer Wanne eines zweiten Leitfähigkeitstyps, die aus einem Teil der vierten Hauptfläche auf eine vorbestimmte Tiefe innerhalb der zweiten Halbleiterschicht gebildet ist; mit einer ersten Hauptelektrode, die auf der ersten Haupt­ fläche gebildet ist; und mit einer zweiten Hauptelektrode, die auf einer Oberfläche der Wanne gebildet ist.
Bei der erfindungsgemäßen Halbleitervorrichtung verteilt sich die zweite Dotierstoffkonzentration der zweiten Halb­ leiterschicht mit Ausnahme der Wanne in Richtung der Tiefe, wobei sie von der Seite der vierten Hauptfläche gleichförmig abnimmt und auf der Seite der Grenzfläche ihr Minimum er­ reicht.
Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung hat vorzugsweise die Dotierstoff-Konzentrationsverteilung von der Oberfläche der Wanne bis zu der Grenzfläche unmit­ telbar unter der Wanne ein erstes Maximum auf der Seite der Oberfläche der Wanne, ein erstes Minimum am Boden der Wanne, ein zweites Maximum in der zweiten Halbleiterschicht auf der Seite des Wannenbodens sowie ein zweites Minimum in der zweiten Halbleiterschicht auf der Seite der Grenzfläche.
Vorzugsweise besitzt die Halbleitervorrichtung gemäß einem dritten Gesichtspunkt der vorliegenden Erfindung eine dritte Halbleiterschicht des zweiten Leitfähigkeitstyps, die aus einem Teil der Oberfläche der Wanne, der einen ersten Be­ reich beinhaltet, welcher eine Grenzfläche mit einem Randbe­ reich der zweiten Hauptelektrode bildet, sowie aus einem Teil eines zweiten Bereichs gebildet ist, der an den ersten Bereich angrenzt und auf dem die zweite Hauptelektrode nicht ausgebildet ist, wobei sich die dritte Halbleiterschicht in die Wanne hineinerstreckt; eine Isolierschicht, die auf dem übrigen Teil des zweiten Bereichs ausgebildet ist und zwi­ schen der dritten Halbleiterschicht und einem Randbereich der Wanne sandwichartig angeordnet ist, wobei sich die Iso­ lierschicht von der Oberfläche der Wanne nach außen er­ streckt; und eine leitfähige Schicht, die auf der Isolier­ schicht ausgebildet ist.
Gemäß einem vierten Gesichtspunkt der Erfindung wird eine Halbleitervorrichtung angegeben, mit einer ersten Hauptelek­ trode; mit einer ersten Halbleiterschicht eines ersten Leit­ fähigkeitstyps, die eine erste Dotierstoffkonzentration auf­ weist und auf der ersten Hauptelektrode gebildet ist; mit einer zweiten Halbleiterschicht des ersten Leitfähigkeits­ typs, die eine zweite Dotierstoffkonzentration aufweist und auf der ersten Halbleiterschicht gebildet ist; mit einer Diffusionsschicht eines zweiten Leitfähigkeitstyps, die aus­ gehend von einer Oberfläche der zweiten Halbleiterschicht in diese hinein selektiv gebildet ist, und mit einer zweiten Hauptelektrode, die auf einer Oberfläche der Diffusions­ schicht gebildet ist.
Bei der erfindungsgemäßen Halbleitervorrichtung ist die zweite Dotierstoffkonzentration niedriger als die erste Do­ tierstoffkonzentration; die zweite Halbleiterschicht ist in erster Linie aus einer Epitaxialschicht gebildet, wobei sie einen vorbestimmten Dotierstoff des ersten Leitfähigkeits­ typs aufweist, der durch Ionenimplantation in die Epitaxial­ schicht implantiert ist; und die Diffusionsschicht ist in der den vorbestimmten Dotierstoff aufweisenden zweiten Halb­ leiterschicht durch Diffusion gebildet.
Gemäß einem fünften Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrich­ tung geschaffen, wobei das Verfahren folgende Schritte auf­ weist: einen ersten Schritt, in dem eine erste Halbleiter­ schicht eines ersten Leitfähigkeitstyps gebildet wird, der eine erste Dotierstoffkonzentration aufweist; einen zweiten Schritt, in dem eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps mit einer zweiten Dotierstoffkonzentra­ tion in der ersten Halbleiterschicht durch Epitaxie gebildet wird; und einen dritten Schritt, in dem die Dotierstoffkon­ zentration der zweiten Halbleiterschicht von der zweiten Do­ tierstoffkonzentration in eine dritte Dotierstoffkonzentra­ tion verändert wird, indem vorbestimmte Dotierstoffe des er­ sten Leitfähigkeitstyps nur in die zweite Halbleiterschicht implantiert und eindiffundiert werden, wobei die erste Do­ tierstoffkonzentration höher gewählt wird als die dritte Do­ tierstoffkonzentration und die dritte Dotierstoffkonzentra­ tion höher gewählt wird als die zweite Dotierstoffkonzentra­ tion.
Gemäß einem sechsten Gesichtspunkt der vorliegenden Erfin­ dung beinhaltet der dritte Schritt vorzugsweise ferner fol­ gendes: einen Ionen-Implantationsschritt zum Implantieren der vorbestimmten Dotierstoffe ausgehend von einer Oberflä­ che der zweiten Halbleiterschicht; und einen Diffusions­ schritt zum Bilden einer Wanne eines zweiten Leitfähigkeits­ typs ausgehend von der Oberfläche der zweiten Halbleiter­ schicht nach der Ionenimplantation ins diese hinein mittels Diffusion.
Gemäß einem siebten Gesichtspunkt der vorliegenden Erfindung umfaßt das Verfahren zum Herstellen einer Halbleitervorrich­ tung vorzugsweise weiterhin einen vierten Schritt zum Bilden einer dritten Halbleiterschicht des ersten Leitfähigkeits­ typs ausgehend von der Oberfläche der Wanne in diese hinein sowie eine nacheinander erfolgende Bildung einer Isolier­ schicht und einer leitfähigen Schicht auf der Oberfläche der Wanne, die sandwichartig zwischen der dritten Halbleiter­ schicht und einem Randbereich der Wanne angeordnet sind.
Da gemäß dem ersten und dritten Gesichtspunkt der vorliegen­ den Erfindung die Dotierstoff-Konzentrationsverteilung in der zweiten Halbleiterschicht ausgehend von der Oberfläche der vierten Hauptfläche gleichförmig abnimmt und ihr Minimum auf der Seite der Grenzfläche erreicht, läßt sich der Ein­ fluß des Dotierstoffs des ersten Leitfähigkeitstyps, der aus der ersten Halbleiterschicht mit einer hohen Dotierstoffkon­ zentration in die zweite Halbleiterschicht schwebt, wobei es sich genauer gesagt um die beträchtliche Reduzierung der Dicke sowie das daraus resultierende Ansteigen des spezifi­ schen Widerstands der zweiten Halbleiterschicht handelt, im Vergleich zu der herkömmlichen Halbleiterstruktur in ausrei­ chender Weise unterdrücken. Auf diese Weise ist es weiter möglich, das Ansteigen des Durchlaßwiderstands eines La­ dungsstroms, der zwischen der ersten und der zweiten Halb­ leiterschicht und der Wanne fließt, wobei die Spannung an einen Bereich zwischen der ersten und der zweiten Hauptelek­ trode angelegt wird, sowie auch die Reduzierung der Durch­ bruchspannung in einem pn-Übergangsbereich zwischen der Wanne und der zweiten Halbleiterschicht zu verhindern.
Gemäß dem zweiten Gesichtspunkt der vorliegenden Erfindung ist es möglich, eine gewünschte Dotierstoff-Konzentrations­ verteilung des ersten Leitfähigkeitstyps in der zweiten Halbleiterschicht zu erzielen, wobei eine angemessene Do­ tierstoff-Konzentrationsverteilung des zweiten Leitfähig­ keitstyps in der Wanne aufrechterhalten bleibt.
Weiterhin ist es gemäß dem dritten Gesichtspunkt der vorlie­ genden Erfindung möglich, den Einfluß des Dotierstoffs des ersten Leitfähigkeitstyps in wirksamer Weise zu verhindern, der aufgrund der Wärme, die bei der Bildung der dritten Halbleiterschicht, der Isolierschicht und der leitfähigen Schicht erzeugt wird, aus der ersten Halbleiterschicht in die zweite Halbleiterschicht schwebt. Dies hat den Vorteil, daß eine Halbleitervorrichtung mit geringem Durchlaßwider­ stand und hoher Durchbruchspannung als vertikaler MOSFET ausgebildet werden kann.
Gemäß dem vierten Gesichtspunkt der vorliegenden Erfindung ist die zweite Halbleiterschicht in erster Linie aus der Epitaxialschicht mit demselben Leitfähigkeitstyp wie die er­ ste Halbleiterschicht gebildet, deren Dotierstoffkonzentra­ tion höher ist als die der Epitaxialschicht. Bei der durch epitaxiales Aufwachsen bzw. Epitaxie gebildeten Schicht wer­ den unweigerlich Schwankungen von ± 10% in der Dotierstoff­ konzentration (bzw. dem spezifischen Widerstand) und der Dicke hervorgerufen.
Wenn jedoch die eigentliche Dotierstoffkonzentration in der zu bildenden Epitaxialschicht gering ist, werden die Abso­ lutwerte dieser Schwankungen niedrig. Die Schwankungen sowohl beim spezifischen Widerstand als auch bei der Dicke der zweiten Halbleiterschicht werden somit unterdrückt. Fer­ ner wird ein vorbestimmter Dotierstoff, der in die zweite Halbleiterschicht implantiert ist, in die zweite Halbleiter­ schicht aufgrund der Wärme eindiffundiert, die bei der Dif­ fusion zur Bildung der Diffusionsschicht auf die erste und die zweite Halbleiterschicht aufgebracht wird, so daß die Dotierstoffkonzentration der zweiten Halbleiterschicht höher wird als die zweite Dotierstoffkonzentration, jedoch niedri­ ger ist als die erste Dotierstoffkonzentration.
Da Schwankungen in der Dosis des vorbestimmten Dotierstoffs in diesem Fall gering sind, werden die Schwankungen bei der Dotierstoffkonzentration der zweiten Halbleiterschicht letztendlich ebenfalls gering. Da sich der Dotierstoff des ersten Leitfähigkeitstyps ferner aufgrund der Wärme, die durch den Vorgang der Bildung der ersten und der zweiten Hauptelektrode erzeugt wird, von der ersten Halbleiter­ schicht in die zweite Halbleiterschicht bewegt bzw. dadurch von der ersten Halbleiterschicht in die zweite Halbleiter­ schicht "schwebt", nimmt aufgrund des Einflusses dieser Be­ wegung sowie der Diffusion des vorbestimmten Dotierstoffs in der vorstehend beschriebenen Weise die Konzentrationsvertei­ lung in der zweiten Halbleiterschicht mit Ausnahme der Dif­ fusionsschicht gleichförmig von der Seite der Oberfläche der zweiten Halbleiterschicht her ab, wobei sie ihr Minimum in der Nähe der Grenzfläche zwischen der ersten und der zweiten Halbleiterschicht erreicht.
Da die zweite Halbleiterschicht eine solche Dotierstoff-Kon­ zentrationsverteilung besitzt, ist es möglich, sowohl die Reduzierung der Dicke als auch den Anstieg des spezifischen Widerstands der zweiten Halbleiterschicht aufgrund der Bewe­ gung des Dotierstoffs im Vergleich zu der herkömmlichen Halbleitervorrichtung, die keine solche Konzentrationsver­ teilung erreichen kann, in ausreichender Weise zu unterdrüc­ ken. Infolgedessen lassen sich die Schwankungen in der Do­ tierstoffkonzentration und der Dicke der zweiten Halbleiter­ schicht auf einen für praktische Anwendungen ausreichenden Wert reduzieren, wobei dies die Wirkung mit sich bringt, daß die Schwankungen in den Vorrichtungs-Charakteristika, wie zum Beispiel dem Durchlaßwiderstand und der Durchbruchspan­ nung, ebenfalls auf einen für Anwendungen in der Praxis aus­ reichenden Wert reduziert werden können.
Ferner führt die Reduzierung der Schwankungen in der Dotier­ stoffkonzentration und der Dicke der zweiten Halbleiter­ schicht zu einer Reduzierung der Schwankungen bei der Do­ tierstoffkonzentration (Oberflächenkonzentration) auf den Oberflächen der Diffusionsschicht und der zweiten Halblei­ terschicht. Die Verwendung der Halbleitervorrichtung gemäß der vorliegenden Erfindung als Teil einer Halbleitervorrich­ tung mit einem MOS-Gate ermöglicht somit eine Reduzierung der Schwankungen sowohl in der Oberflächenkonzentration des Kanalbereichs als auch in der Schwellenspannung, wodurch sich die Halbleiter-Charakteristika stabilisieren lassen.
Da die Dotierstoffkonzentration der Epitaxialschicht in dem zweiten Schritt des fünften Gesichtspunkts der vorliegenden Erfindung relativ niedrig ist, sind die Absolutwerte der Schwankungen in der Dotierstoffkonzentration und der Schichtdicke aufgrund der Epitaxie gering, selbst wenn das Ausmaß (%) dieser Schwankungen nahezu das gleiche ist wie bei einer herkömmlichen mittleren Konzentration (die der dritten Dotierstoffkonzentration entspricht) . Auf diese Weise werden die Schwankungen in der Dotierstoffkonzentra­ tion und der Dicke der zweiten Halbleiterschicht in dem zweiten Schritt geringer als die herkömmlichen Werte.
Da ferner die vorbestimmten Dotierstoffe des ersten Leitfä­ higkeitstyps in dem dritten Schritt des fünften Gesichts­ punkts der vorliegenden Erfindung implantiert und durch Wär­ mebehandlung eindiffundiert werden, wird die zweite Halblei­ terschicht derart verändert, daß sie eine dritte Dotier­ stoffkonzentration aufweist, die einer mittleren Dotier­ stoffkonzentration entspricht, wobei sowohl ein Anstieg der Schwankungen in der Dotierstoffkonzentration (spezifischer Widerstand) als auch ein Anstieg der Schwankungen bei der Dicke unterdrückt werden. Der Vorteil der Bildung der zwei­ ten Halbleiterschicht mit der mittleren Dotierstoffkonzen­ tration aus der Epitaxialschicht durch Ionenimplantation läßt sich wie folgt zusammenfassen.
Da die Konzentrationsverteilung des Dotierstoffs des ersten Leitfähigkeitstyps, die man durch das Eindiffundieren des implantierten vorbestimmten Dotierstoffs erhält, ausgehend von der Oberfläche in Richtung der Tiefe monoton bzw. gleichförmig abnimmt, läßt sich der Einfluß des Dotierstoffs des ersten Leitfähigkeitstyps, der durch die Wärmebehandlung von der ersten Halbleiterschicht in die zweite Halbleiter­ schicht diffundiert, (d. h. eine Reduzierung der Dicke sowie eine Erhöhung des spezifischen Widerstands der zweiten Halb­ leiterschicht) in dem nächsten Schrift unterdrücken. Im Ver­ gleich zu der herkömmlichen Technik läßt sich somit der An­ stieg der Schwankungen bei der Dotierstoffkonzentration und der Dicke der zweiten Halbleiterschicht aufgrund des genann­ ten Einflusses unterdrücken.
Gemäß dem fünften Gesichtspunkt der vorliegenden Erfindung lassen sich somit die Schwankungen sowohl bei der Dotier­ stoffkonzentration als auch der Dicke der zweiten Halblei­ terschicht aufgrund der Herstellung der Elemente auf einen für Anwendungen in der Praxis ausreichenden Wert reduzieren, so daß sich eine Halbleitervorrichtung herstellen läßt, die geringe Schwankungen beim Durchlaßwiderstand und der Durch­ bruchspannung aufweist. Ferner läßt sich mit einem solchen Verfahren zum Herstellen einer Halbleitervorrichtung, die geringe Schwankungen in ihren Charakteristika bzw. Kennli­ nien aufweist, eine Reduzierung der Herstellungskosten er­ reichen.
Gemäß dem sechsten Gesichtspunkt der vorliegenden Erfindung können Schwankungen in der Dosis des in die zweite Halblei­ terschicht implantierten, vorbestimmten Dotierstoffs durch den Ionenimplantationsschritt unterdrückt werden, der be­ trächtlich zur Reduzierung von Schwankungen in der Dotier­ stoffkonzentration der zweiten Halbleiterschicht beiträgt.
Gemäß dem siebten Gesichtspunkt der vorliegenden Erfindung können die dritte Halbleiterschicht, die Isolierschicht und die leitfähige Schicht derart gebildet werden, daß der Ein­ fluß des Dotierstoffs des ersten Leitfähigkeitstyps, der aufgrund der bei der Bildung dieser Schichten erzeugten Wärme aus der ersten Halbleiterschicht in die zweite Halb­ leiterschicht diffundiert (oder schwebt) reduziert ist. Auf diese Weise ist es möglich, einen vertikalen MOSFET mit ge­ ringen Schwankungen in den Charakteristika, wie zum Beispiel der Schwellenspannung, mit hoher Ausbeute herzustellen.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen mehrerer Ausführungsbeispiele unter Bezugnahme auf die Begleitzeich­ nungen noch näher erläutert. In den Zeichnungen zeigen:
Fig. 1 eine Schnittansicht zur Erläuterung einer Struktur einer Halbleitervorrichtung gemäß einem ersten be­ vorzugten Ausführungsbeispiel der vorliegenden Er­ findung;
Fig. 2 bis 4 Darstellungen einer Dotierstoff-Verteilungskonzen­ tration bei der Halbleitervorrichtung des ersten bevorzugten Ausführungsbeispiels im Vergleich zu der herkömmlichen Technik;
Fig. 5 und 6 Schnittansichten zur Erläuterung eines Herstellungs­ verfahrens für eine Halbleitervorrichtung mit einem MOS-Gate gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 7 eine Darstellung zur Erläuterung der Wechselwirkung zwischen der Dotierstoffkonzentration und der Tiefe nach dem entsprechenden Schritt gemäß dem zweiten bevorzugten Ausführungsbeispiel;
Fig. 8 bis 12 Schnittansichten zur Erläuterung eines Verfahrens zum Herstellen der Halbleitervorrichtung mit dem MOS-Gate gemäß dem zweiten bevorzugten Ausführungs­ beispiel;
Fig. 13 eine Darstellung zur Erläuterung der Korrelation zwischen der Dotierstoffkonzentration und der Tiefe nach dem entsprechenden Schritt gemäß dem zweiten bevorzugten Ausführungsbeispiel;
Fig. 14 bis 19 Schnittansichten zur Erläuterung eines Verfahren zum Herstellen der Halbleitervorrichtung mit dem MOS- Gate gemäß dem zweiten bevorzugten Ausführungsbei­ spiel;
Fig. 20 eine Darstellung zur Erläuterung der Wechselwirkung zwischen der Dotierstoffkonzentration und der Tiefe nach dem entsprechenden Schritt bei dem zweiten be­ vorzugten Ausführungsbeispiel; und
Fig. 21 bis 32 Schnittansichten zur Erläuterung eines Verfahrens zum Herstellen des herkömmlichen vertikalen MOSFET.
Erstes bevorzugtes Ausführungsbeispiel
Fig. 1 zeigt eine Längsschnittansicht zur Erläuterung einer Struktur eines vertikalen MOSFET, bei dem es sich um eine der Halbleitervorrichtungen gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung handelt.
In Fig. 1 weist eine erste Halbleiterschicht 1 eines ersten Leitfähigkeitstyps (n-leitend) mit einer hohen ersten Do­ tierstoffkonzentration eine erste Hauptfläche S1 und eine zweite Hauptfläche S2 auf, die der ersten Hauptfläche S1 gegenüberliegt. Eine zweite Halbleiterschicht 2 des ersten Leitfähigkeitstyps mit einer zweiten Dotierstoffkonzentra­ tion, die niedriger ist als die erste Dotierstoffkonzentra­ tion, weist eine dritte Hauptfläche S3, die eine Grenzfläche BS mit der zweiten Hauptfläche S2 bildet, sowie eine vierte Hauptfläche S4 auf, die der dritten Hauptfläche S3 gegen­ überliegt.
Eine Wanne oder Diffusionsschicht 3 eines zweiten Leitfähig­ keitstyps (p-leitend) ist aus einem Teil der vierten Haupt­ fläche S4 auf eine Tiefe d innerhalb der zweiten Halbleiter­ schicht 2 gebildet. Ferner ist eine erste Hauptelektrode (Drainelektrode) 9 auf der ersten Hauptfläche S1 gebildet, während eine zweite Hauptelektrode (Sourceelektrode) 8 auf einer Oberfläche 3S der Wanne 3, d. h. auf einem Teil der vierten Hauptfläche S4, gebildet ist. Anschließend wird eine dritte Halbleiterschicht 6 des ersten Leitfähigkeitstyps (n­ leitend) mit einer hohen Dotierstoffkonzentration aus einem Teil der Oberfläche 3S der Wanne 3 auf eine vorbestimmte Tiefe innerhalb der Wanne 3 gebildet, wobei dieser Teil einen ersten Bereich 3S1, der eine Grenzfläche mit einem Randbereich 8E der zweiten Hauptelektrode 8 bildet, sowie einen Teil eines zweiten Bereichs 3S2 beinhaltet, der an den ersten Bereich 3S1 angrenzt und auf dem die zweite Elektrode 8 nicht ausgebildet ist.
Ferner werden eine Isolierschicht 4 sowie eine leitfähige Schicht 5 zur Bildung einer Gateelektrode oder dritten Hauptelektrode nacheinander auf dem übrigen Teil des zweiten Bereichs 3S2 auf der Oberfläche 3S der Wanne 3 gebildet. Da­ nach wird eine Zwischenlagen-Isolierschicht 7 derart ausge­ bildet, daß sie die Isolierschicht 4 und die leitfähige Schicht 5 überdeckt. Die Oberfläche der Zwischenlagenis-Iso­ lierschicht 7 ist von der zweiten Hauptelektrode 8 über­ deckt.
Die zweite Halbleiterschicht 2 (n-leitend), die in erster Linie aus einer Epitaxialschicht mit einer niedrigeren Do­ tierstoffkonzentration (n⁻-leitend) als der zweiten Dotier­ stoffkonzentration (n-leitend) gebildet ist, wird durch Im­ plantieren und Eindiffundieren eines vorbestimmten Dotier­ stoffions des ersten Leitfähigkeitstyps, wie zum Beispiel Phosphor, in die Epitaxialschicht gebildet, so daß sie die zweiten Dotierstoffkonzentration aufweist. Aufgrund dieser implantierten und eindiffundierten Dotierstoffionen des er­ sten Leitfähigkeitstyps, wie zum Beispiel Phosphor, wird die Dotierstoff-Konzentrationsverteilung in der zweiten Halblei­ terschicht besonders, wie dies nachfolgend noch ausführlich beschrieben wird. Hierbei handelt es sich um einen wesentli­ chen Aspekt der Erfindung bei der vorliegenden Vorrichtung. Ferner verteilt sich die Wärmebehandlung beim Eindiffundie­ ren zur Bildung der Wanne 3 auf die Eindiffundierung der im­ plantierten vorbestimmten Dotierstoffionen.
Fig. 2 zeigt ein Simulationsergebnis der Konzentrationsver­ teilung des Dotierstoffs des ersten Leitfähigkeitstyps in der zweiten Halbleiterschicht 2 mit Ausnahme sowohl der in Fig. 1 gezeigten Wanne 3 als auch eines direkt unter der Wanne 3 befindlichen Teils nach dem Eindiffundieren der im­ plantierten Phosphorionen bei der Vorrichtung, die eine Durchbruchspannung von 30 V aufweist. Die durchgezogene Li­ nie C1 veranschaulicht den vorliegenden Fall, und die unter­ brochene Linie C2 veranschaulicht den herkömmlichen Fall für Vergleichszwecke. Die horizontale Achse stellt eine Tiefe X1 der Fig. 1 dar, und zwar einschließlich der Isolierschicht 4 (SiO2-Schicht) auf der Oberfläche.
Die Fig. 3 und 4 zeigen Simulationsergebnisse der Konzen­ trationsverteilung des Dotierstoffs nach der Ausbildung von allen der an die Wanne 3 angrenzenden Schichten 4 bis 9. Ge­ nauer gesagt handelt es sich bei Fig. 3 um ein Profil der Dotierstoff-Konzentrationsverteilung von der Oberfläche 3S der Wanne 3 der Fig. 1 bis zu der Grenzfläche BS unmittelbar unterhalb der Wanne 3, wobei die horizontale Achse die Tiefe X der Fig. 1 darstellt; Fig. 4 zeigt ein Profil der Konzen­ trationsverteilung des Dotierstoffs des ersten Leitfähig­ keitstyps in der Halbleiterschicht 2 mit Ausnahme der Wanne 3, wobei die horizontale Achse die Tiefe X1 der Fig. 1 dar­ stellt. Die durchgezogenen Linien C1 und CC1 der Fig. 3 bzw. 4 veranschaulichen den vorliegenden, erfindungsgemäßen Fall, während die unterbrochenen Linien C2 und CC2 der Fig. 3 bzw. 4 den herkömmlichen Fall für Vergleichszwecke veranschauli­ chen.
Wie in Fig. 3 gezeigt ist, hat bei der erfindungsgemäßen Vorrichtung die Dotierstoff-Konzentrationsverteilung von der Oberfläche 3S der Wanne 3 bis zu der Grenzfläche BS unmit­ telbar unterhalb der Wanne 3 ein erstes Maximum P1 auf der Seite der Oberfläche 3S, ein erstes Minimum P2 an der Boden­ fläche 3B der Wanne 3, ein zweites Maximum P3 in der Nähe der Bodenfläche 3B der Wanne 3 innerhalb der zweiten Halb­ leiterschicht 2 sowie ein zweites Minimum P4 in der Nähe der Grenzfläche BS.
Wie in Fig. 4 gezeigt ist, verteilt sich bei der Vorrichtung gemäß der vorliegenden Erfindung die zweite Dotierstoffkon­ zentration in der zweiten Halbleiterschicht 2 mit Ausnahme der Wanne 3 in Richtung der Tiefe, wobei sie von der Seite der vierten Hauptfläche S4 monoton bzw. gleichförmig abnimmt und in der Nähe der Grenzfläche BS ihr Minimum erreicht.
Auf der Basis der Tatsache, daß die zweite Dotierstoffkon­ zentration n im Bereich von 1 × 1015 cm-3 bis 1 × 1016 cm-3 liegt, zeigen die Resultate der Fig. 2 bis 4, daß die Dicke der zweiten Halbleiterschicht 2 mit Ausnahme der Dicke (0,3 µm) der SiO2-Schicht vor der Ausbildung der Schichten 4 bis 9 etwa 4,1 µm beträgt, da ein geringer Einfluß des Schwebens eines Dotierstoffs mit hoher Konzentration vorhan­ den ist, und daß die Dicke D1 der zweiten Halbleiterschicht 2 nach der Bildung aller Schichten 4 bis 9 etwa 4,0 µm be­ trägt. Es ist somit erkennbar, daß die Reduzierung der Dicke der zweiten Halbleiterschicht 2 oder die Erhöhung des spezi­ fischen Widerstands aufgrund des Schwebens bei der erfin­ dungsgemäßen Vorrichtung ausreichend unterdrückt werden kann. Wie andererseits bei der herkömmlichen Vorrichtung aus Fig. 3 erkennbar ist, beträgt die Dicke der der zweiten Halbleiterschicht 2 entsprechenden Schicht nach der Bildung aller Schichten 4 bis 9 etwa 2,3 µm, wodurch wenig Raum zwi­ schen der Schicht und der Bodenfläche der Wanne verbleibt. Dies zeigt, daß der Einfluß des Schwebens bei der herkömmli­ chen Vorrichtung ein ziemlich gravierendes Ausmaß hat.
Dieses Vergleichsergebnis zeigt, daß bei der Vorrichtung der vorliegenden Erfindung, die eine solche Dotierstoff-Konzen­ trationsverteilung hat, wie sie in den Fig. 2 bis 4 gezeigt ist, die in die zweite Halbleiterschicht zu implantierenden und einzudiffundierenden vorbestimmten Dotierstoffionen ein Eindiffundieren oder Eindringen des Dotierstoffs aus der er­ sten Halbleiterschicht aufgrund des Schwebens unterdrückt. Somit lassen sich eine Reduzierung der Dicke sowie ein An­ steigen des spezifischen Widerstands der zweiten Halbleiter­ schicht bei der Halbleitervorrichtung, die die mit den in Fig. 1 gezeigten Elementen gebildete Struktur hat, in aus­ reichender Weise unterdrücken.
Selbst wenn Schwankungen bei der Dotierstoffkonzentration und der Dicke bei der Herstellung der Elemente auftreten, läßt sich ein weiterer Anstieg derselben aufgrund des Schwe­ bens in wirksamer Weise unterdrücken. Dadurch erhält der vertikale MOSFET eine zweite Halbleiterschicht, die im Ver­ gleich zu der herkömmlichen Vorrichtung geringe Schwankungen bei der Dotierstoffkonzentration und in der Dicke aufweist. Als Ergebnis hiervon läßt sich ein vertikaler MOSFET mit ge­ ringen Schwankungen in den Kennlinien, wie zum Beispiel dem Durchlaßwiderstand und der Durchbruchspannung (Durchbruch­ spannung an dem pn-Übergang), erzielen, so daß sich Schwan­ kungen in der Oberflächenkonzentration in einem Kanalbereich reduzieren lassen und sich ferner auch Schwankungen in der Schwellenspannung reduzieren lassen.
Bei der in Fig. 1 gezeigten Struktur handelt es sich zwar um einen vertikalen MOSFET, jedoch können die auf die Schichten 1 bis 3 gerichteten Merkmale der vorliegenden Erfindung auch gleichermaßen bei einer Diode zur Anwendung kommen, die eine p-n-n⁺-Struktur aufweist. Ferner kann das Grundkonzept der vorliegenden Erfindung sowohl bei der Diode als auch bei dem vertikalen MOSFET mit einer n-p-p⁺-Struktur angewendet wer­ den.
Zweites bevorzugtes Ausführungsbeispiel
Ein zweites bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung betrifft ein Verfahren zum Herstellen der Halblei­ tervorrichtung, die bei dem ersten bevorzugten Ausführungs­ beispiel der vorliegenden Erfindung beschrieben wurde. Als Beispiel für die Halbleitervorrichtung mit einem pn-Übergang wird das Herstellungsverfahren für den vertikalen MOSFET nun unter Bezugnahme auf die Zeichnungen beschrieben. Dabei zei­ gen die Fig. 5, 6, 8 bis 12, 14 bis 19 Längsschnittansichten zur Erläuterung der Schritte zum Herstellen des vertikalen MOSFET; die Fig. 7, 13 und 20 zeigen in schematischer Weise die Wechselbeziehung zwischen der Dotierstoffkonzentration und der Tiefe ausgehend von einer ersten Oberfläche S1 (s. Fig. 5) nach dem entsprechenden Schritt.
2-1. Erster Schritt
Wie in Fig. 5 gezeigt ist, wird ein n-leitendes Siliziumsub­ strat 1 mit einer ersten Dotierstoffkonzentration von 1 × 1018 cm-3 bis 1 × 1019 cm-3 hergestellt. In der vorlie­ genden Beschreibung entspricht n-leitend dem ersten Leitfä­ higkeitstyp, während p-leitend dem zweiten Leitfähigkeitstyp entspricht. Das n-leitende Siliziumsubstrat 1 wird daher auch als Halbleiterschicht 1 des ersten Leitfähigkeitstyps bezeichnet, der in Fig. 5 mit n+ dargestellt ist.
2-2. Zweiter Schritt
Man läßt eine n-leitende Schicht, und zwar eine na-leitende Schicht 2E mit der zweiten Dotierstoffkonzentration von 1 × 1014 cm-3 bis 1 × 1015 cm-3 und einer Dicke D als zweite Halbleiterschicht des ersten Leitfähigkeitstyps epitaktisch aufwachsen, und zwar ausgehend von der ersten Oberfläche S1 des n-leitenden Siliziumsubstrats 1 in Richtung des Inneren desselben, wie dies in Fig. 6 gezeigt ist. Die erste Ober­ fläche S1 ist äquivalent mit der Oberfläche der n⁻-leitenden Schicht 2E.
Fig. 7 zeigt die Dotierstoff-Konzentrationsverteilung (Dotierungsprofil) in der n⁻-leitenden Schicht 2E ausgehend von der ersten Oberfläche S1 auf eine vorbestimmte Tiefe. Wie bei den eingangs erläuterten herkömmlichen Problemen er­ wähnt wurde, verursacht das epitaxiale Aufwachsen Schwankun­ gen von ± 10% bei der Dotierstoffkonzentration und der Dicke der Epitaxialschicht. Da jedoch die Dotierstoffkonzen­ tration der Epitaxialschicht im Vergleich zu der herkömmli­ chen Dotierstoffkonzentration um mehr als eine Größenordnung reduziert ist, wird der eigentliche Absolutwert der Schwan­ kungen selbst bei den Schwankungen von 10% geringer als der herkömmliche Wert. Fig. 7 zeigt diesen Gesichtspunkt, wobei der Schwankungswert Δnp für den herkömmlichen Fall verwen­ det wird und der Schwankungswert Δn⁻ für den vorliegenden, erfindungsgemäßen Fall verwendet wird. Dabei gilt die Rela­ tion Δn⁻ < Δnp für diese Werte.
Anstatt der na-leitenden Schicht 2E kann auch eine n⁻⁻-leitende Schicht mit einer niedrigeren Dotierstoffkon­ zentration (niedriger als 1 × 1014 cm-3) als Halbleiter­ schicht mit der zweiten Dotierstoffkonzentration verwendet werden.
2-3. Dritter Schritt
In diesem Schritt wird die zweite Halbleiterschicht, die eine dritte Dotierstoffkonzentration (mittlere Konzentra­ tion) aufweist, die höher ist als die zweite Dotierstoffkon­ zentration (niedrige Konzentration), jedoch niedriger ist als die erste Dotierstoffkonzentration (hohe Konzentration) gebildet, indem ein vorbestimmter n-leitender Dotierstoff nach dem Epitaxievorgang in die zweite Halbleiterschicht von der Oberfläche derselben her implantiert wird und der im­ plantierte Dotierstoff durch Wärmebehandlung in die zweite Halbleiterschicht eindiffundiert wird. Als Verfahren zum Eindiffundieren des vorbestimmten Dotierstoffs durch Wärme­ behandlung wird der Diffusionsvorgang zur Bildung der p-lei­ tenden Wanne von der ersten Hauptfläche der zweiten Halblei­ terschicht her auf eine vorbestimmte Tiefe d (< D) verwen­ det. Diese positive und wirksame Verwendung der anwendbaren herkömmlichen Vorgänge verbessert die praktische Ausführbar­ keit und Flexibilität dieses Schrittes, wie dies noch aus­ führlicher erläutert wird.
Wie in Fig. 8 gezeigt ist, wird Phosphor (P) als vorbestimm­ ter Dotierstoff mit einer Dosierung von ca. 5 × 1012 cm-2 von der Oberfläche der n⁻-leitenden Schicht 2E her, d. h. von der ersten Oberfläche S1 her, durch Ionenimplantation in diese hinein eingebracht. Der als vorbestimmter Dotierstoff verwendete Phosphor kann auch durch anderen Dotierstoffdona­ toren ersetzt werden.
Danach wird ein p-leitender Dotierstoffbereich, d. h. eine p-leitende Wanne mit einer Dotierstoffkonzentration von 1 × 1016 cm-3 bis 1 × 1017 cm-3 unter Verwendung des Wannen­ bildungsschrittes bei der herkömmlichen Verfahrensweise, wie sie in den Fig. 23 bis 26 gezeigt ist:, gebildet. Da jedoch bei dem vorliegenden, bevorzugten Ausführungsbeispiel die Phosphorionen in die n⁻-leitende Schicht 2E implantiert werden, unterscheidet sich die Dotierstoff-Konzentrations­ verteilung in der na-leitenden Schicht 2E nach dem Wannen­ bildungsschritt von der Dotierstoff-Konzentrationsverteilung bei der herkömmlichen Technik. Dieses Detail wird im folgenden erläutert.
Eine Oxidschicht, wobei es sich im vorliegenden Fall um eine SiO2-Schicht 18 handelt, wird durch Wärmeoxidation auf der ersten Oberfläche S1 der n⁻-leitenden Schicht 2E gebildet (Fig. 9). Die in dem vorausgehenden Vorgang implantierten Phosphorionen werden durch Wärmebehandlung bis zu der Grenz­ fläche BS eindiffundiert, und ferner werden die n-leitenden Dotierstoffe aus dem n-leitenden Siliziumsubstrat 1 gering­ fügig in die erste Oberfläche S1 eindiffundiert. Somit wird die Dotierstoffkonzentration (n') der n⁻-leitenden Schicht 2E nach der Bildung der SiO2-Schicht 18 geringfügig höher als die zweite Dotierstoffkonzentration (n < n' < n⁻)
Wie in Fig. 10 gezeigt ist, wird dann ein Öffnungsloch 19 in einem Teil der SiO2-Schicht 18 gebildet. Unter Verwendung dieses Öffnungslochs 19 werden p-leitende Dotierstoffe von der freiliegenden Oberfläche S1 her durch Ionenimplantation ins Innere derselben eingebracht. Bei der Ausführung der Diffusion bei einer vorbestimmten Temperatur wird dann ein p-leitender Wannenbereich 3 ausgehend von der Oberfläche S1 auf eine Tiefe d gebildet, wie dies in Fig. 11 gezeigt ist. Die Oberfläche S1 der n⁻-leitenden Schicht entspricht der Oberfläche der p-leitenden Wanne 3. Anschließend wird die SiO2-Schicht 18 entfernt (Fig. 12).
Die Wärmebehandlung bei der Diffusion steigert das Eindif­ fundieren der Phosphorionen von der Oberfläche S1 zu der Grenzfläche BS, und sie schafft eine leichte Erhöhung der Diffusion des n-leitenden Dotierstoffs aus dem n-leitenden Siliziumsubstrat 1 zu der Grenzfläche BS. Als Ergebnis hier­ von wird die na-leitende Schicht 2E der Fig. 6 eine n-lei­ tende Schicht 2 mit einer höheren, dritten Dotierstoffkon­ zentration (1 × 1015 cm-3 bis 1 × 1016 cm-3, wie es in Fig. 12 gezeigt ist) . Da in diesem Fall die Dotierstoffe aus dem n-leitenden Siliziumsubstrat 1 ebenfalls geringfügig eindif­ fundiert werden, ist die Dicke D' der n-leitenden Schicht 2 etwas geringer als die Dicke D.
Fig. 13 zeigt die Dotierstoff-Konzentrationsverteilung in der n-leitenden Schicht 2 mit Ausnahme der p-leitenden Wanne 3, und zwar ausgehend von der Oberfläche S1 auf eine Tiefe X. Wie in diesem Dosierungsprofil zu sehen ist, nimmt die Dotierstoff-Konzentrationsverteilung in der n-leitenden Schicht 2 bei steigender Tiefe von der Oberfläche 1 weg gleichförmig ab, so daß die Verteilung nahezu konstant wird. Dies ist durch den Einfluß der Diffusion der implantierten Phosphorionen bedingt.
2-4. Vierter Schritt
Als nächstes wird eine Gate-Isolierschicht 4 mit einer Dicke von etwa 1000 Å (100 nm) durch Wärmeoxidation auf einem Oberflächenbereich (zweiter Oberflächenbereich S12 der Ober­ fläche S1) sowohl an dem Umfang des Randbereichs 2E der p-leitenden Wanne 3 als auch der n-leitenden Schicht 2 außerhalb des genannten Umfangs gebildet (Fig. 14). Ferner wird eine Schicht aus polykristallinem Silizium (leitfähige Schicht) 5 mit einer Dicke von etwa 3000 bis 5000 Å (300 bis 500 nm), die als Gateelektrode (dritte Hauptelektrode) die­ nen soll, auf der Oberfläche der Gate-Isolierschicht 4 ge­ bildet (Fig. 15).
Danach wird ein n⁺-leitender Source-Dotierstoffbereich (dritte Halbleiterschicht) 6 mit einer Dotierstoffkonzentra­ tion von 1 × 1019 cm-3 bis 1 × 1020 m-3 aus der Oberfläche eines Bereichs (erster Oberflächenbereich S11 der Oberfläche S1 der p-leitenden Wanne 3) gebildet, der sich an die Gate- Isolierschicht 4 anschließt und sandwichartig innerhalb der Schicht 5 aus polykristallinem Silizium angeordnet ist, wo­ bei sich dieser Dotierstoffbereich 6 in die p-leitende Wanne 3 hineinerstreckt (Fig. 16) . Ferner wird eine Zwischenlagen- Isolierschicht 7 selektiv auf der Oberfläche der Schicht 5 aus polykristallinem Silizium sowie auf einem an die Gate- Isolierschicht 4 angrenzenden Oberflächenbereich der Ober­ fläche des n⁺-leitenden Source-Dotierstoffbereichs 6 derart gebildet, daß die Schichten 4 und 5 überdeckt sind (Fig. 17).
2-5. Fünfter Schritt
Eine Sourceelektrode 8, die als erste Hauptelektrode dienen soll, wird auf der Oberfläche der Zwischenlagen-Isolier­ schicht 7 sowie auf der freiliegenden Oberfläche S1 der p-leitenden Wanne 3 gebildet (Fig. 18), während eine Drain­ elektrode 9, die als zweite Hauptelektrode dienen soll, auf der zweiten Hauptfläche S2 des n-leitenden Siliziumsubtrats 1 gebildet wird (Fig. 19). Auf diese Weise wird der verti­ kale MOSFET gebildet.
Die Wärmebehandlung in dem vierten und fünften Schritt ver­ ursacht in bemerkenswerter Weise die Diffusion (Schweben) des Dotierstoffs aus dem n-leitenden Siliziumsubstrat 1 in die n-leitende Schicht 2. Da jedoch die Phosphorionen in dem dritten Schritt in die n-leitende Schicht 2 eindiffundiert werden und ferner die in dem vierten und fünften Schritt er­ zeugte Wärme die Diffusion der Phosphorionen in Richtung auf die Grenzfläche BS innerhalb der n-leitenden Schicht 2 wei­ ter verstärkt, wird somit eine Diffusion in der entgegenge­ setzten Richtung, das heißt die eingangs beschriebene Diffu­ sion aufgrund des Schwebens des Dotierstoffs, unterdrückt.
Wie in Fig. 20 gezeigt ist, erreicht somit die Dotierstoff- Konzentrationsverteilung von der Oberfläche S1 bis auf die Tiefe × ihr Maximum auf der Seite der Oberfläche S1 und ihr Minimum auf der Seite der Grenzfläche BS. Dies zeigt an, daß der Einfluß des Schwebens bei diesem bevorzugten Ausfüh­ rungsbeispiel im Vergleich zu dem herkömmlichen Fall gering ist. Dennoch ist eine vollständige Unterdrückung des Schwe­ bens unmöglich, so daß die Dicke D1 Fig. 19) der n-leiten­ den Schicht 2 nach der Herstellung der Elemente unweigerlich dünner wird als die ursprüngliche Dicke D (Fig. 6). Es gilt jedoch immer noch die Beziehung D1P <: D1 < D für diesen Fall.
Bei der herkömmlichen Technik verursacht das epitaxiale Auf­ wachsen der n-leitenden Schicht die vorstehend beschriebenen Schwankungen beim spezifischen Widerstand und der Dicke, die jeweils bis zu etwa ± 10% tolerierbar sind. Da die Wärmebe­ handlung bei der Herstellung der Elemente das Schweben eines Dotierstoffs mit hoher Konzentration aus dem n-leitenden Si­ liziumsubstrat hervorruft, wird der spezifische Widerstand
der n-leitenden Schicht bei einem Element weiter erhöht, dessen spezifischer Widerstand beim epitaxialen Aufwachsen in Richtung nach oben schwankt, während die Dicke der n-lei­ tenden Schicht bei einem Element weiter reduziert wird, des­ sen spezifischer Widerstand beim epitaxialen Aufwachsen in Richtung nach unten schwankt.
Bei dem Herstellungsverfahren dieses bevorzugten Ausfüh­ rungsbeispiels erfolgt jedoch ein epitaxiales Aufwachsen einer n⁻- oder einer n⁻⁻-leitenden Schicht, die eine nied­ rige Dotierstoffkonzentration aufweist. Im Vergleich zu dem Fall, in dem die eigentliche n-leitende Schicht durch epita­ xiales Aufwachsen gebildet wird, werden somit die Schwankun­ gen bei der Dotierstoffkonzentration gering. Obwohl die n-leitende Schicht durch Ionenimplantation eines Dotier­ stoffs, wie zum Beispiel Phosphor, gebildet wird, werden die Schwankungen in der Dosis an sich in diesem Fall gering. So­ mit können Schwankungen in der Dotierstoffkonzentration der n-leitenden Schicht bei ausgebildeter p-leitender Wanne un­ terdrückt werden (s. Fig. 20). Das heißt, selbst wenn die Wärmebehandlung bei der Herstellung der Elemente das Schwe­ ben eines Dotierstoffs mit hoher Konzentration aus dem Sub­ strat hervorruft, ist es bei diesem bevorzugten Ausführungs­ beispiel möglich, die n-leitende Schicht mit geringen Schwankungen bei der Dotierstoffkonzentration und der Dicke als Basis- oder Hauptmaterial für die Epitaxialschicht zu erzielen. Als Ergebnis hiervon lassen sich die Schwankungen in den Kennlinien, wie zum Beispiel dem Durchlaßwiderstand oder der Durchbruchspannung, die für eine Vorrichtung mit einem pn-Übergang wichtig sind, weiter reduzieren.
Da ferner die Schwankungen bei der Dotierstoffkonzentration und der Dicke der n-leitenden Schicht geringer werden, kön­ nen auch die Schwankungen bei der Oberflächenkonzentration nach der Bildung der p-leitenden Wanne in dem nächsten Schritt reduziert werden. Dies vermindert Schwankungen in der Dotierstoffkonzentration des Kanalbereichs und Schwan­ kungen in der Schwellenspannung, so daß sich die Herstel­ lungsausbeute verbessert.
Die Fig. 5 bis 20 zeigen zwar ein Beispiel, bei dem die n-leitende Epitaxialschicht auf dem n-leitenden Siliziumsub­ strat mit hoher Dotierstoffkonzentration gebildet wird, je­ doch kann das Herstellungsverfahren der vorliegenden Erfin­ dung im Grunde auch in einem solchen Fall angewendet werden, in dem man eine p-leitende Expitaxialschicht auf einem p­ leitenden Siliziumsubstrat mit hoher Dotierstoffkonzentra­ tion aufwachsen läßt. Auch in diesem Fall läßt sich dieselbe Wirkung erzielen.
Das technische Konzept der jeweiligen Schritte, die in die­ sem bevorzugten Ausführungsbeispiel beschrieben worden sind, ist nicht nur für das Verfahren zum Herstellen des vertika­ len MOSFET anwendbar, sondern auch für die Herstellung einer Diode mit einer pin-Struktur. In diesem Fall läßt sich der gleiche Effekt erzielen.
Wie vorstehend beschrieben wurde, erfolgt gemäß dem Herstel­ lungsvorfahren dieses bevorzugten Ausführungsbeispiels ein epitaxiales Aufwachsen der zweiten Halbleiterschicht des er­ sten Leitfähigkeitstyps, die eine niedrige Dotierstoffkon­ zentration (n⁻) aufweist, auf der Oberfläche der ersten Halbleiterschicht des ersten Leitfähigkeitstyps, die eine hohe Dotierstoffkonzentration (n+) aufweist, um schließlich eine mittlere Konzentration (n) der zweiten Halbleiter­ schicht durch Implantieren und Eindiffundieren des Dotier­ stoffs desselben Leitfähigkeitstyps wie der zweiten Halblei­ terschicht von der Oberfläche der zweiten Halbleiterschicht in diese hinein zu bilden.
Selbst wenn die später durchzuführenden Schritte zur Her­ stellung der Elemente ein Schweben hervorrufen, lassen sich die Auswirkungen davon unterdrücken. Aufgrund dieser Tatsa­ che läßt sich die zweite Halbleiterschicht mit geringen Schwankungen sowohl bei der Dotierstoffkonzentration als auch bei der Dicke ausbilden. Als Ergebnis hiervon ermög­ licht das Herstellungsverfahren der vorliegenden Erfindung eine Herstellung der Halbleitervorrichtung mit geringen Schwankungen bei den Halbleiter-Charakteristika, so daß sich die Ausbeute der Halbleitervorrichtung steigern läßt und die Herstellungskosten geringer werden.

Claims (7)

1. Halbleitervorrichtung,
  • - mit einer ersten Halbleiterschicht (1) eines ersten Leitfähigkeitstyps, die eine erste Dotierstoffkonzen­ tration (n⁺) aufweist- wobei die erste Halbleiter­ schicht eine erste Hauptfläche (S1) und eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche (S2) besitzt;
  • - mit einer zweiten Halbleitschicht (2) des ersten Leit­ fähigkeitstyps, die eine zweite Dotierstoffkonzentra­ tion (n) aufweist, die niedriger ist als die erste Do­ tierstoffkonzentration, wobei die zweite Halbleiter­ schicht eine dritte Hauptfläche (S3), die eine Grenz­ fläche (BS) mit der zweiten Hauptfläche (S2) bildet, und eine der dritten Hauptfläche (S3) gegenüberliegende vierte Hauptfläche (S4) besitzt;
  • - mit einer Wanne (3) eines zweiten Leitfähigkeitstyps, die aus einem Teil der vierten Hauptfläche auf eine vorbestimmte Tiefe (d) innerhalb der zweiten Halblei­ terschicht gebildet ist;
  • - mit einer ersten Hauptelektrode (9), die auf der ersten Hauptfläche (S1) gebildet ist; und
  • - mit einer zweiten Hauptelektrode (8), die auf einer Oberfläche (3S) der Wanne gebildet ist,
    wobei die zweite Dotierstoffkonzentration der zweiten Halb­ leiterschicht (2) mit Ausnahme der Wanne (3) sich in Rich­ tung der Tiefe (X1) verteilt, wobei sie von der Seite der vierten Hauptfläche (S4) gleichmäßig abnimmt und auf der Seite der Grenzfläche ihr Minimum (P4) erreicht.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierstoff-Konzentrationsverteilung von der Ober­ fläche der Wanne (3) bis zu der Grenzfläche (BS) unmittel­ bar unter der Wanne ein erstes Maximum (P1) auf der Seite der Oberfläche der Wanne hat, ein erstes Minimum (P2) am Boden (3B) der Wanne hat, ein zweites Maximum (P3) in der zweiten Halbleiterschicht (2) auf der Seite des Wannenbo­ dens hat und ein zweites Minimum (P4) in der zweiten Halb­ leiterschicht auf der Seite der Grenzfläche (BS) hat.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch
  • - eine dritte Halbleiterschicht (6) des zweiten Leitfä­ higkeitstyps, die aus einem Teil der Oberfläche (3S) der Wanne, der einen ersten Bereich (3S1) beinhaltet, welcher eine Grenzfläche mit einem Randbereich (8E) der zweiten Hauptelektrode (2) bildet, sowie aus einem Teil eines zweiten Bereichs (3S2) gebildet ist, der an den ersten Bereich angrenzt und auf dem die zweite Haupt­ elektrode (8) nicht ausgebildet ist, wobei sich die dritte Halbleiterschicht (6) in die Wanne (3) hinein erstreckt;
  • - eine Isolierschicht (4), die auf dem übrigen Teil des zweiten Bereichs ausgebildet ist und zwischen der drit­ ten Halbleiterschicht (6) und einem Randbereich (3E) der Wanne (3) sandwichartig angeordnet ist, wobei sich die Isolierschicht (4) von der Oberfläche (3S) der Wanne nach außen erstreckt; und durch
  • - eine leitfähige Schicht (5), die auf der Isolierschicht (4) ausgebildet ist.
4. Halbleitervorrichtung,
  • - mit einer ersten Hauptelektrode (9);
  • - mit einer ersten Halbleiterschicht (1) eines ersten Leitfähigkeitstyps, der eine erste Dotierstoffkonzen­ tration (n⁺) aufweist und auf der ersten Hauptelektrode (9) gebildet ist;
  • - mit einer zweiten Halbleiterschicht (2) des ersten Leitfähigkeitstyps, die eine zweite Dotierstoffkonzen­ tration (n) aufweist und auf der ersten Halbleiter­ schicht gebildet ist;
  • - mit einer Diffusionsschicht (3) eines zweiten Leitfä­ higkeitstyps, die ausgehend von einer Oberfläche (S4) der zweiten Halbleiterschicht (2) in diese hinein se­ lektiv gebildet ist; und
  • - mit einer zweiten Hauptelektrode (8), die auf einer Oberfläche (3S) der Diffusionsschicht (3) gebildet ist, wobei die zweite Dotierstoffkonzentration niedriger ist als die erste Dotierstoffkonzentration,
    wobei die zweite Halbleiterschicht (2) in erster Linie aus einer Epitaxialschicht (2E) gebildet ist und einen vorbe­ stimmten Dotierstoff (P) des ersten Leitfähigkeitstyps auf­ weist, der durch Ionenimplantation in die Epitaxialschicht implantiert ist; und
    wobei daß die Diffusionsschicht (3) in der den vorbestimm­ ten Dotierstoff aufweisenden zweiten Halbleiterschicht (2) durch Diffusion gebildet ist.
5. Verfahren zum Herstellen einer Halbleitervorrichtung, gekennzeichnet durch folgende Schritte:
  • - einen ersten Schritt, in dem eine erste Halbleiter­ schicht (1) eines ersten Leitfähigkeitstyps gebildet wird, die eine erste Dotierstoffkonzentration (n+) auf­ weist;
  • - einen zweiten Schritte in dem eine zweite Halbleiter­ schicht (2E) des ersten Leitfähigkeitstyps mit einer zweiten Dotierstoffkonzentration (n) in der ersten Halbleiterschicht durch Epitaxie gebildet wird; und
  • - einen dritten Schritt, in dem die Dotierstoffkonzentra­ tion der zweiten Halbleiterschicht (2) von der zweiten Dotierstoffkonzentration in eine dritte Dotierstoffkon­ zentration (n) verändert wird, indem vorbestimmte Do­ tierstoffe des ersten Leitfähigkeitstyps nur in die zweite Halbleiterschicht (2E) implantiert und eindif­ fundiert werden,
  • - wobei die erste Dotierstoffkonzentration höher gewählt wird als die dritte Dotierstoffkonzentration und die dritte Dotierstoffkonzentration höher gewählt wird als die zweite Dotierstoffkonzentration.
6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der dritte Schritt ferner folgendes beinhaltet:
  • - einen Ionenimplantationsschritt zum Implantieren der vorbestimmten Dotierstoffe (P) ausgehend von einer Oberfläche (S1) der zweiten Halbleiterschicht (2E); und
  • - einen Diffusionsschritt, um nach der Ionenimplantation mittels Diffusion eine Wanne (3) eines zweiten Leitfä­ higkeitstyps ausgehend von der Oberfläche der zweiten Halbleiterschicht (2E) in ihr Inneres hinein zu bilden.
7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5 oder 6, gekennzeichnet durch einen vierten Schritt zum Bilden einer dritten Halbleiter­ schicht (6) des ersten Leitfähigkeitstyps ausgehend von der Oberfläche (S1) der Wanne in diese hinein sowie nacheinan­ der erfolgendes Bilden einer Isolierschicht (4) und einer leitfähigen Schicht (5) auf der Oberfläche der Wanne, die sandwichartig zwischen der dritten Halbleiterschicht (6) und einem Randbereich der Wanne (3) angeordnet wird.
DE19818518A 1997-08-25 1998-04-24 Halbleitervorrichtung und Verfahren zu deren Herstellung Expired - Fee Related DE19818518C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9228035A JPH1167786A (ja) 1997-08-25 1997-08-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE19818518A1 true DE19818518A1 (de) 1999-03-11
DE19818518C2 DE19818518C2 (de) 2003-03-06

Family

ID=16870187

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19818518A Expired - Fee Related DE19818518C2 (de) 1997-08-25 1998-04-24 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US6060745A (de)
JP (1) JPH1167786A (de)
KR (1) KR100292718B1 (de)
DE (1) DE19818518C2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2050900A (en) 1998-12-28 2000-07-31 Fairchild Semiconductor Corporation Metal gate double diffusion mosfet with improved switching speed and reduced gate tunnel leakage
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
US7955345B2 (en) * 2005-04-01 2011-06-07 Nexgen Medical Systems, Inc. Thrombus removal system and process
DE102007028316B3 (de) * 2007-06-20 2008-10-30 Semikron Elektronik Gmbh & Co. Kg Halbleiterbauelement mit Pufferschicht und Verfahren zu dessen Herstellung
KR20090040016A (ko) 2007-10-19 2009-04-23 삼성광주전자 주식회사 진공청소기용 흡입노즐 거치장치
US8084827B2 (en) 2009-03-27 2011-12-27 National Semiconductor Corporation Structure and fabrication of like-polarity field-effect transistors having different configurations of source/drain extensions, halo pockets, and gate dielectric thicknesses
US8163619B2 (en) * 2009-03-27 2012-04-24 National Semiconductor Corporation Fabrication of semiconductor structure having asymmetric field-effect transistor with tailored pocket portion along source/drain zone
US7968921B2 (en) * 2009-03-27 2011-06-28 National Semiconductor Corporation Asymmetric field-effect transistor having asymmetric channel zone and differently configured source/drain extensions
US8410549B2 (en) * 2009-03-27 2013-04-02 National Semiconductor Corporation Structure and fabrication of field-effect transistor using empty well in combination with source/drain extensions or/and halo pocket
US7973372B2 (en) 2009-03-27 2011-07-05 National Semiconductor Corporation Semiconductor structure in which source and drain extensions of field-effect transistor are defined with different dopants
US20100244151A1 (en) * 2009-03-27 2010-09-30 National Semiconductor Corporation Structure and fabrication of field-effect transistor having source/drain extension defined by multiple local concentration maxima
US8461651B2 (en) * 2010-11-04 2013-06-11 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences ESD protection devices for SOI integrated circuit and manufacturing method thereof
EP2996152B1 (de) * 2014-09-15 2017-03-15 ABB Schweiz AG Hochfrequenzdiode und Verfahren zu deren Herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
JPS6033210A (ja) * 1983-08-02 1985-02-20 Komatsu Denshi Kinzoku Kk 半導体用シリコンの破砕方法
JPH0193167A (ja) * 1987-10-05 1989-04-12 Toyota Autom Loom Works Ltd 高耐圧トランジスタ
JPH0687504B2 (ja) * 1988-04-05 1994-11-02 株式会社東芝 半導体装置
US5453390A (en) * 1992-03-30 1995-09-26 Nippondenso Co., Ltd. Method of producing semiconductor device with current detecting function
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
DE19541539A1 (de) * 1995-11-08 1997-05-15 Claus Dr Becker Verfahren zum elektrodynamischen Zerkleinern und Abtragen von festen Stoffen
KR0175276B1 (ko) * 1996-01-26 1999-02-01 김광호 전력반도체장치 및 그의 제조방법
DE19727441A1 (de) * 1997-06-27 1999-01-07 Wacker Chemie Gmbh Vorrichtung und Verfahren zum Zerkleinern von Halbleitermaterial
DE19834447A1 (de) * 1998-07-30 2000-02-10 Wacker Chemie Gmbh Verfahren zum Behandeln von Halbleitermaterial

Also Published As

Publication number Publication date
DE19818518C2 (de) 2003-03-06
KR19990023121A (ko) 1999-03-25
KR100292718B1 (ko) 2001-06-15
JPH1167786A (ja) 1999-03-09
US6060745A (en) 2000-05-09

Similar Documents

Publication Publication Date Title
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE3131727A1 (de) &#34;mos-feldeffekttransistor und verfahren zu seiner hestellung&#34;
DE10000754A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE2455730B2 (de) Feldeffekt-Transistor
DE19731495A1 (de) Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
EP1794803A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE19640561A1 (de) Darin beabstandete epitaktische Sperrschichtfeldeffekttransistorbereiche ausweisende Isolierschichthalbleitervorrichtngen und ihre Herstellungsverfahren
EP1181712A2 (de) Niederohmiges vdmos-halbleiterbauelement
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE10338259B4 (de) Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee