DE19731495A1 - Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung - Google Patents

Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE19731495A1
DE19731495A1 DE19731495A DE19731495A DE19731495A1 DE 19731495 A1 DE19731495 A1 DE 19731495A1 DE 19731495 A DE19731495 A DE 19731495A DE 19731495 A DE19731495 A DE 19731495A DE 19731495 A1 DE19731495 A1 DE 19731495A1
Authority
DE
Germany
Prior art keywords
zone
field stop
layer
stop zone
collector layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19731495A
Other languages
English (en)
Other versions
DE19731495C2 (de
Inventor
Thomas Dipl Phys Laska
Franz Dr Ing Auerbach
Heinrich Dr Rer Nat Brunner
Alfred Porst
Jenoe Dr Ing Tihanyi
Gerhard Dr Ing Miller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19731495A priority Critical patent/DE19731495C2/de
Priority to JP11509177A priority patent/JP2001501382A/ja
Priority to EP98947316A priority patent/EP0927432A1/de
Priority to PCT/DE1998/002033 priority patent/WO1999005713A1/de
Priority to US09/462,760 priority patent/US6309920B1/en
Publication of DE19731495A1 publication Critical patent/DE19731495A1/de
Application granted granted Critical
Publication of DE19731495C2 publication Critical patent/DE19731495C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft einen durch Feldeffekt steuerbaren vertikalen Bipolartransistor und insbesondere die Struktur desselben sowie ein Verfahren zur Herstellung eines durch Feldeffekt steuerbaren vertikalen Bipolartransistors
Durch Feldeffekt steuerbare vertikale Bipolartransistoren bzw. Isolated Gate Bipolar- (IGBT-) Transistoren haben im Vergleich zu MOS-FETs mehrere Vorteile, da bei ihnen die Leitfähigkeit durch zwei Ladungsträgerarten anstatt nur einer bestimmt wird. Zum Injizieren einer zweiten Ladungsträgerart ist ihr Aufbau gegenüber dem des MOS-FET dahingehend abgewan­ delt, daß sie eine Schicht auf der Rückseite aufweisen, deren Leitungstyp dem der Epitaxieschicht oder des Substrats entge­ gengesetzt ist: über eine Diodenstruktur werden Minoritäts­ träger injiziert, die Schichtfolge des IGBT ist der des Thy­ ristors ähnlich.
IGBTs werden heute im wesentlichen in zwei Formen herge­ stellt, nämlich als punch through- (PT-) und als non-punch through- (NPT-) IGBT. Sie unterscheiden sich in ihrem Aufbau darin, daß beim PT-IGBT zwischen der Rückseite der Halblei­ teranordnung mit dem Kollektor-Anschluß und der Innenzone ei­ ne hochdotierte (Buffer-)Schicht vom gleichen Leitungstyp wie die Innenzone liegt. Diese Schicht dient zur Abschwächung des hochdotierten Rückseiten-Emitters (üblicherweise als "Kollektor" bezeichnet) und wird wie die Innenzone i.a. epi­ taktisch aufwachsen gelassen, wodurch sich die Herstellung deutlich verteuert. Eine solche Schicht baut außerdem im Sperrfall die Feldstärke vor Erreichen der rückseitigen Emit­ ter-Schicht ab und dient somit als "Feldstoppzone". Diese Schicht ist beim NPT-IGBT nach dem Stand der Technik nicht erforderlich, da dieser NPT-IGBT einen genügend schwach inji­ zierenden Rückseitenemitter hat. Beim NPT nach dem Stand der Technik wird ein genügend schwach injizierender Rückseiten- Emitter eingestellt. Um mit dem NPT-IGBT die gleiche Sperr­ spannung zu erreichen wie mit einem PT-IGBT, müssen die NPT-IGBTs dafür regelmäßig mit einer dickeren n⁻-Schicht als der PT-IGBT versehen werden. Die dickere n⁻-Schicht hat aber den Nachteil, daß sie zu größeren Durchlaßspannungen, d. h. zu einem größeren Spannungsabfall über den Transistor im durch­ geschalteten Zustand führt. Insgesamt ist der NPT-IGBT aber einfacher aufgebaut und billiger herzustellen. Diese IGBTs und ein Verfahren zu ihrer Herstellung sind aus EP 0 330 122 bekannt.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren für die Herstellung eines durch Feldeffekt steuerbaren Bipolar­ transistors anzugeben und einen durch Feldeffekt steuerbaren Bipolartransistor zu schaffen, der eine geringe Durchlaßspan­ nung bei hoher Sperrspannung hat und einfach herstellbar ist.
Diese Aufgabe wird durch ein Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors mit den Merk­ malen nach Anspruch 1 und einen durch Feldeffekt steuerbaren Bipolartransistor mit dem Merkmalen nach Anspruch 8 gelöst. Die Unteransprüche beziehen sich auf jeweils vorteilhafte Ausführungsformen.
Das erfindungsgemäße Verfahren zum Herstellen eines durch Feldeffekt steuerbaren vertikalen Bipolartransistors, der ei­ ne Innenzone, die von einem ersten Leitungstyp ist, eine an die Innenzone angrenzende erste Zone mit mindestens einem er­ sten Versorgungsanschluß (Emitter) und mindestens einer Steu­ erelektrode (Gate) und eine zweite, an die Innenzone angren­ zende Zone mit einem zweiten Versorgungsanschluß (Kollektor) umfaßt, mit dem Schritt: Aufbau des mindestens einen Versor­ gungsanschlusses und der mindestens einen Steuerelektrode auf einer ersten Seite des Substrats, ist gekennzeichnet durch die Schritte: Erzeugen einer Feldstoppzone mit vorgegebener Dicke von dem ersten Leitungstyp auf der zweiten Seite des Substrats anschließend an die Innenzone und Erzeugen einer Kollektor-Schicht mit vorgegebener Dicke von dem zweiten Lei­ tungstyp anschließend an die Feldstoppzone.
In einer bevorzugten Ausführungsform wird die Feldstoppzone durch Implantieren von ersten Ionen in der Innenzone erzeugt, so daß sich in der Innenzone eine Schicht von dem ersten Lei­ tungstyp ergibt. Vorzugsweise liegt die Dotierungskonzentra­ tion bei der Feldstoppzone höher als bei der Innenzone.
In einer weiteren bevorzugten Ausführungsform wird die Feld­ stoppzone durch Abscheiden von dotiertem ersten Polysilizium auf der Innenzone erzeugt, so daß sich auf der Innenzone eine Schicht von dem ersten Leitungstyp ergibt.
Als Alternative zum Erzeugen der Feldstoppzone durch Abschei­ den von dotiertem Polysilizium wird in einer weiteren bevor­ zugten Ausführungsform des Verfahrens die Feldstoppzone als undotiertes Polysilizium auf der Innenzone abgeschieden und nachträglich durch Ionenimplantation dotiert.
In einer weiteren bevorzugten Ausführungsform wird die Kol­ lektor-Schicht durch Implantieren von zweiten Ionen in der Feldstoppzone erzeugt, so daß sich in der Feldstoppzone eine Schicht von dem zweiten Leitungstyp ergibt.
In einer weiteren Ausführungsform wird die Kollektor-Schicht durch Abscheiden von dotiertem zweiten Polysilizium auf der Feldstoppzone erzeugt, so daß sich auf der Feldstoppzone eine Schicht von dem zweiten Leitungstyp ergibt.
Als Alternative zum Erzeugen der Kollektor-Schicht durch Ab­ scheiden von dotiertem Polysilizium wird in einer weiteren bevorzugten Ausführungsform des Verfahrens die Kollektor- Schicht als undotiertes Polysilizium auf der Feldstoppzone abgeschieden und nachträglich durch Ionenimplantation do­ tiert.
Nach einem Implantationsschritt wird der Bipolartransistor vorzugsweise bei einer vorgegebenen Temperatur und während einer vorgegebenen Zeit ausgeheilt.
Das Verfahren wird bei einer bevorzugten Ausführungsform so durchgeführt, daß das Implantieren der Feldstoppzone mit ei­ ner Dosis von im wesentlichen 1012/cm2 erfolgt und das Implan­ tieren der Kollektor-Schicht mit einer Dosis von mehr als 1012/cm2 erfolgt.
Der erfindungsgemäße durch Feldeffekt steuerbare vertikale Bipolartransistor, der eine Innenzone, die von einem ersten Leitungstyp ist, eine an die Innenzone angrenzende erste Zone mit mindestens einem ersten Versorgungsanschluß (Emitter) und mindestens einer Steuerelektrode (Gate) und eine zweite Zone mit einem zweiten Versorgungsanschluß (Kollektor) umfaßt, ist dadurch gekennzeichnet, daß die zweite Zone eine an der In­ nenzone angrenzende Feldstoppzone und eine an der Feldstopp­ zone angrenzende Kollektor-Schicht umfaßt, wobei die Dicke der Feldstoppzone und die Dicke der Kollektor-Schicht kleiner als 2 µm ist und die Dotierung der Feldstoppzone dem ersten Leitungstyp und die Dotierung der Kollektor-Schicht einem zweiten Leitungstyp entspricht. Vorzugsweise ist die Innenzo­ ne homogen dotiert.
Unter "Transistor" werden im folgenden n- und p-Kanaltransi­ storen sowie depletion- und enhancement-Transistoren ver­ standen, wobei in der Beschreibung hierfür der Begriff "Implanted-Buffer- oder Feldstoppzonen-IGBT" verwendet wird. Das Verfahren ist ohne Einschränkung anwendbar auf die Her­ stellung aller genannten Typen.
Die Erfindung wird zum besseren Verständnis im folgenden un­ ter Angabe von weiteren Merkmalen und Vorteilen anhand zeich­ nerisch dargestellter Ausführungsbeispiele näher erläutert.
Fig. 1 zeigt die Schichtstruktur eines mit dem erfindungsge­ mäßen Verfahren hergestellten Feldstoppzonen-IGBTs.
Fig. 2 zeigt schematisch den Feldverlauf in dem Feldstoppzo­ nen-IGBT.
Fig. 3 zeigt den Dotierungsverlauf in dem erfindungsgemäßen Feldstoppzonen-IGBT.
Die Halbleiterstruktur in Fig. 1 weist ein Halbleitersubstrat auf, das als erst Unterteilung eine erste Zone 1 oben, eine zweite Zone 2 unten und eine Innenzone 3 zwischen erster und zweiter Zone 1 und 2 umfaßt.
In der ersten Zone 1 sind ein Emitter-Bereich 5 und ein Gate 8 angeordnet. Der Emitter-Bereich 5 ist in das Halbleiter­ substrat eingebaut (eindiffundiert oder implantiert) und wird über eine Emitter-Elektrode 4 elektrisch nach außen geführt. Die Emitter-Elektrode 4 besteht dabei im wesentlichen aus ei­ ner Metallschicht, die in Kontakt mit dem Emitter-Bereich 5 steht. Als Kontaktierungsmetall wird dabei vorzugsweise Al verwendet. Das Gate 8 wird als Polysiliziumschicht auf einer Oxidschicht auf dem Halbleitersubstrat abgeschieden. Durch die Oxidschicht auf dem Halbleitersubstrat wird das Gate 8 gegenüber dem Halbleitersubstrat isoliert. Der Stromfluß in einer Basiszone 9, die durch Implantation oder Diffusion in dem Halbleitersubstrat erzeugt wurde, wird mittels Gate über den Feldeffekt gesteuert. Die Basiszone ist vom entgegenge­ setzten Leitungstyp wie das Halbleitersubstrat: ist das Halb­ leitersubstrat n-dotiert, so ist die Basiszone p-dotiert und man hat in der Basiszone unmittelbar an der Oberfläche des Halbleitersubstrats bei geeigneter Polarität von Gate- und Emitter-Anschluß leitenden Zustand durch einen n-Kanal. Eben­ sogut kann das Halbleitersubstrat p-dotiert sein und der Transistor in der Basiszone 9 im durchgeschalteten Zustand einen p-Kanal ausbilden.
Die durch den Kanal fließenden Ladungsträger fließen durch die Innenzone 3 in dem Halbleitersubstrat in die zweite Zone 2 und werden dort abgesaugt. Die zweite Zone 2 umfaßt mehrere Schichten, wovon eine die Kollektor-Elektrode 6 ist, die ana­ log zu der Emitter-Elektrode im wesentlichen eine Metallisie­ rung der Unterseite des Halbleitersubstrats darstellt. Außer­ dem umfaßt die zweite Zone 2 eine Kollektor-Schicht 7, die eine Halbleiterschicht vom dem Leitungstyp der Innenzone 3 entgegengesetzten Typ ist. Wenn also die Innenzone 3 ein n-dotierter Bereich ist, so ist die Kollektor-Schicht 7 p-dotiert und umgekehrt. Die Kollektor-Schicht 7 dient zur In­ jektion von Minoritätsladungsträgern in die Innenzone 3 und damit zur Erhöhung der Leitfähigkeit im Durchlaßbetrieb des Transistors.
Als dritte Schicht umfaßt die zweite Zone 2 des erfindungsge­ mäßen Bipolartransistors eine Feldstoppzone 10. Beide Schich­ ten 7 und 10 haben eine Dicke zwischen 100 nm und etwa 2 µm, im Gegensatz zu der Dicke der Feldstoppzone beim PT-IGBT von mehreren µm (< 5 µm). Der Leitungstyp der Feldstoppzone 10 ent­ spricht dem der Innenzone 3, die Dotierung ist in der Feld­ stoppzone 10 höher als in der Innenzone 3. Der Verlauf der Dotierung wird im übrigen qualitativ in Fig. 3 dargestellt und wird weiter unten erläutert.
In Fig. 2 ist der Verlauf des elektrischen Feldes in dem Halbleiter bei der erfindungsgemäßen Folge der Schichten qua­ litativ dargestellt. Dabei ist die Tiefe z des Halbleiters, also der Abstand vom Kollektor in Richtung Emitter, vertikal und die Feldstärke E horizontal aufgetragen. Die Feldstärke E hat ihren höchsten Wert in der Innenzone 3 (in Fig. 2 oben) Die Darstellung des Feldverlaufs E in der Innenzone 3 endet dort, wo sich der Übergang der Innenzone 3 zur Basiszone 9 (pn-Übergang) befindet, das Feld erreicht dort auch seinen höchsten Wert. (Die Darstellung ist nicht maßstabsgetreu zu Fig. 1 gezeichnet.) Die Feldstärke E ändert sich in der In­ nenzone 3 vergleichsweise wenig. In der Feldstoppzone 10 da­ gegen fällt sie schnell und erreicht innerhalb der Zone quasi den Wert 0 (nahezu horizontale, zur E-Achse fast parallel verlaufende Linie in Fig. 2). In der Kollektor-Schicht 7, un­ ten in Fig. 2, ist sie quasi konstant auf dem Wert 0. Aus Fig. 2 wird somit deutlich, daß erst dank des Feldabbaus in der Feldstoppzone 10 eine relativ kurze Innenzone 3 für hohe Spannungen zwischen Emitter und Kollektor möglich wird.
In Fig. 3 ist die Dotierung der einzelnen Schichten bei einer Ausführungsform des erfindungsgemäßen durch Feldeffekt steu­ erbaren Bipolartransistors (nicht maßstabsgetreu) schematisch entlang einer Linie 11 in Fig. 1 gezeigt. Dabei ist die Koor­ dinate im Halbleiter vom Emitter zum Kollektor auf der hori­ zontalen Achse und die Dotierungskonzentration logarithmisch auf der vertikalen Achse aufgetragen. Der Dotierungsverlauf in der ersten Zone 1 ist im linken Abschnitt 12 gezeigt. Der Dotierungsverlauf der Innenzone 3 ist im mittleren Abschnitt 13 gezeigt.
Der Dotierungsverlauf in der zweiten Zone 2 ist im rechten Abschnitt 14 und 15 gezeigt. Der Abschnitt 14 entspricht der Feldstoppzone 10. Sie wird in einer Ausführungsform durch ei­ ne n-Implantation in dem Halbleiter erzeugt. Als Donator- Atome werden für eine n-Schicht vorzugsweise Phosphor- oder Arsen-Atome verwendet. Die Implantations-Dosis für die Feld­ stoppzone 10 beträgt bei der Herstellung etwa 1012/cm2.
Die Dosis der Fremdatome (Donatoratome) in der erfindungsge­ mäßen Feldstoppzone 10 ist niedriger als die Dosis der Fremdatome (Akzeptoratome) in der Kollektor-Schicht 7 bzw. im Abschnitt 15 in Fig. 3. Als Akzeptor-Atome werden für eine p-Schicht vorzugsweise Bor-Atome verwendet. Bei Verwendung der Ionen-Implantation können die erforderlichen Konzentrations­ werte vergleichsweise bequem über die Wahl der Dosis einge­ stellt werden. Die Implantations-Dosis für die Kollektor­ schicht 7 beträgt bei der Herstellung mehr als 1012/cm2.
Statt der Implantation von Akzeptor- oder Donator-Ionen in der Innenzone 3 zur Erzeugung der mehreren Schichten der zweiten Zone 2 wird in einer weiteren bevorzugten Ausfüh­ rungsform des Verfahrens zum Herstellen eines durch Feldef­ fekt steuerbaren Bipolartransistors Polysilizium auf dem Halbleiter abgeschieden und anschließend im Polysilizium Feldstoppzone und Kollektor mit Ionenimplantation erzeugt. Durch das zusätzliche Abscheiden von Polysilizium auf der Kollektorseite erreicht man, daß das monokristalline Halblei­ tersubstrat intakt bleibt. Man hat so eine Doppelschicht auf dem Halbleiter abgeschieden, die z. B. einmal mit Phosphor dotiert ist und einmal mit Bor dotiert ist und ebenfalls eine Dicke von ungefähr 1 µm aufweist.
Die Kollektorschicht oder der Rückseitenemitter wird also bei dem erfindungsgemäßen Verfahren erst relativ spät im Herstel­ lungsprozeß erzeugt und ist nur schwach wirksam. Damit hat der erfindungsgemäße Bipolartransistor die Vorteile des NPT-IGBT, seine Innenzone 3 kann aber deutlich dünner dimensio­ niert werden und ermöglicht damit deutlich reduzierte Durch­ laßspannungen.
Die durch das Implantieren von Atomen entstandenen Damage- Zonen können ausgeheilt werden, wobei das Ausheilen in einer Ausführungsform nur über eine kurze Dauer bei vergleichsweise niedrigeren Temperaturen erfolgt, da bereits die Strukturen mit Versorgungsanschlüssen und Steuerelektroden in der ersten Zone 1 auf einer Seite des Substrates aufgebracht worden sind und nicht durch thermische Belastung zerstört werden dürfen. Die Temperaturen liegen dabei im wesentlichen im Bereich von 350°C bis 500°C und die Dauern zwischen ½ h und 1 h.
In einer anderen Ausführungsform erfolgt das Implantieren noch vor Aufbringen des Versorgungsanschlusses, so daß noch Temperaturen von 800°C bis 1000°C möglich sind.
Die weiteren Schritte zur Verarbeitung und zur Fertigstellung eines durch Feldeffekt steuerbaren Bipolartransistors sind dem Fachmann allgemein bekannt und wurden daher in der Be­ schreibung nicht weiter berücksichtigt, sind aber selbstver­ ständlich - soweit erforderlich - Bestandteil des erfindungs­ gemäßen Verfahrens
Bezugszeichenliste
1
erste Zone
2
zweite Zone
3
Innenzone
4
Emitter-Elektrode
5
Emitter-Bereich
6
Kollektor-Elektrode
7
Kollektor-Schicht
8
Gate
9
Basiszone
10
Feldstoppzone
11
Linie
12
Abschnitt der ersten Zone
13
Abschnitt der Innenzone
14
Abschnitt der Feldstoppzone
15
Abschnitt der Kollektor-Schicht

Claims (10)

1. Verfahren zum Herstellen eines durch Feldeffekt steuerba­ ren vertikalen Bipolartransistors, der eine Innenzone (3), die von einem ersten Leitungstyp ist, eine an die Innenzone (3) angrenzende erste Zone (1) mit mindestens einem ersten Versorgungsanschluß (4) und mindestens einer Steuerelektrode (8) und eine zweite Zone (2) mit einem zweiten Versorgungsan­ schluß (6) umfaßt, mit dem Schritt:
Aufbau des mindestens einen Versorgungsanschlusses (4) und der mindestens einen Steuerelektrode (8) auf einer ersten Seite des Substrats;
gekennzeichnet durch die Schritte:
Erzeugen einer Feldstoppzone (10) mit vorgegebener Dicke von dem ersten Leitungstyp auf der zweiten Seite des Substrats anschließend an die Innenzone;
Erzeugen einer Kollektor-Schicht (7) mit vorgegebener Dicke von dem zweiten Leitungstyp anschließend an die Feldstoppzone (10).
2. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Feldstoppzone (10) durch Implantieren von ersten Io­ nen in der Innenzone (3) erzeugt wird, so daß sich in der In­ nenzone (3) eine Schicht von dem ersten Leitungstyp ergibt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Feldstoppzone (10) durch Abscheiden von dotiertem er­ sten Polysilizium auf der Innenzone (3) erzeugt wird, so daß sich auf der Innenzone (3) eine Schicht von dem ersten Lei­ tungstyp ergibt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Feldstoppzone (10) durch Abscheiden von erstem undo­ tierten Polysilizium auf der Innenzone (3) und anschließendes Implantieren von zweiten Ionen in der Polysiliziumschicht er­ zeugt wird, so daß sich auf der Innenzone (3) eine Schicht von dem ersten Leitungstyp ergibt.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Kollektor-Schicht (7) durch Implantieren von ersten Ionen in der Feldstoppzone (10) erzeugt wird, so daß sich in der Feldstoppzone (10) eine Schicht von dem zweiten Leitung­ styp ergibt.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Kollektor-Schicht (7) durch Abscheiden von dotiertem zweiten Polysilizium auf der Feldstoppzone (10) erzeugt wird, so daß sich auf der Feldstoppzone (10) eine Schicht von dem zweiten Leitungstyp ergibt.
7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Kollektor-Schicht (7) durch Abscheiden von zweitem undotierten Polysilizium auf der Feldstoppzone (10) und an­ schließendes Implantieren von zweiten Ionen in der Polysili­ ziumschicht erzeugt wird, so daß sich auf der Feldstoppzone eine Schicht von dem zweiten Leitungstyp ergibt.
8. Verfahren nach Anspruch 2 oder 5, dadurch gekennzeichnet, daß nach einem Implantationsschritt der Bipolartransistor bei einer vorgegebenen Temperatur und während einer vorgegebenen Zeit ausgeheilt wird.
9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Implantation der Feldstoppzone (10) mit einer Dosis von im wesentlichen 1012/cm2 erfolgt und die Implantation der Kollektor-Schicht (7) mit einer Dosis von mehr als 1012/cm2 erfolgt.
10. Durch Feldeffekt steuerbarer vertikaler Bipolartransi­ stor, der eine Innenzone (3) die von einem ersten Leitung­ styp ist, eine an die Innenzone (3) angrenzende erste Zone (1) mit mindestens einem ersten Versorgungsanschluß (4) und mindestens einer Steuerelektrode (8) und eine zweite Zone (2) mit einem zweiten Versorgungsanschluß (6) umfaßt, dadurch gekennzeichnet daß die zweite Zone eine an der Innenzone (3) angrenzende Feldstoppzone (10) und eine an der Feldstoppzone (10) angren­ zende Kollektor-Schicht (7) umfaßt, wobei die Dicke der Feld­ stoppzone (10) und die Dicke der Kollektor-Schicht (7) klei­ ner als 2 µm ist und die Dotierung der Feldstoppzone (10) dem ersten Leitungstyp und die Dotierung der Kollektor-Schicht (7) einem zweiten Leitungstyp entspricht.
DE19731495A 1997-07-22 1997-07-22 Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung Expired - Lifetime DE19731495C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19731495A DE19731495C2 (de) 1997-07-22 1997-07-22 Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
JP11509177A JP2001501382A (ja) 1997-07-22 1998-07-20 電界効果によって制御可能なバイポーラトランジスタとその製造方法
EP98947316A EP0927432A1 (de) 1997-07-22 1998-07-20 Durch feldeffekt steuerbarer bipolartransistor und verfahren zu seiner herstellung
PCT/DE1998/002033 WO1999005713A1 (de) 1997-07-22 1998-07-20 Durch feldeffekt steuerbarer bipolartransistor und verfahren zu seiner herstellung
US09/462,760 US6309920B1 (en) 1997-07-22 1998-07-20 Bipolar transistor which can be controlled by field effect and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19731495A DE19731495C2 (de) 1997-07-22 1997-07-22 Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE19731495A1 true DE19731495A1 (de) 1999-01-28
DE19731495C2 DE19731495C2 (de) 1999-05-20

Family

ID=7836542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19731495A Expired - Lifetime DE19731495C2 (de) 1997-07-22 1997-07-22 Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US6309920B1 (de)
EP (1) EP0927432A1 (de)
JP (1) JP2001501382A (de)
DE (1) DE19731495C2 (de)
WO (1) WO1999005713A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19860581A1 (de) * 1998-12-29 2000-07-06 Asea Brown Boveri Halbleiterelement und Verfahren zur Herstellung
EP1037286A1 (de) * 1999-03-02 2000-09-20 Infineon Technologies AG Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür
WO2001015235A1 (de) * 1999-08-19 2001-03-01 Infineon Technologies Ag Vertikal aufgebautes leistungshalbleiterbauelement
DE10031781A1 (de) * 2000-07-04 2002-01-17 Abb Semiconductors Ag Baden Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10048165A1 (de) * 2000-09-28 2002-04-18 Eupec Gmbh & Co Kg Leistungshalbleiterbauelement mit Stoppzone
US7005761B2 (en) 2000-05-19 2006-02-28 Infineon Technologies Ag Circuit configuration for off-load switching, switch mode power supply, clocked supply, voltage regulator, lamp switch, and methods for operating the circuit configuration
US7250639B1 (en) 2001-07-17 2007-07-31 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
DE10205324B4 (de) * 2001-02-09 2012-04-19 Fuji Electric Co., Ltd. Halbleiterbauelement

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727827B2 (ja) * 2000-05-15 2005-12-21 株式会社東芝 半導体装置
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
JP3626083B2 (ja) * 2000-08-31 2005-03-02 Necエレクトロニクス株式会社 電荷転送装置
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
TWI305927B (en) 2001-03-29 2009-02-01 Toshiba Kk Semiconductor device and method of making the same
JP2003051597A (ja) * 2001-08-08 2003-02-21 Fuji Electric Co Ltd 半導体装置の製造方法
DE10239312B4 (de) * 2002-08-27 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005129747A (ja) * 2003-10-24 2005-05-19 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
DE102006002065B4 (de) 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP4751340B2 (ja) * 2007-01-09 2011-08-17 株式会社東芝 半導体装置及びその製造方法
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8159022B2 (en) * 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP5445563B2 (ja) * 2011-11-21 2014-03-19 富士電機株式会社 半導体装置の製造方法
CN104106139A (zh) * 2012-06-01 2014-10-15 富士电机株式会社 半导体装置
US9768285B1 (en) * 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
CN108695155A (zh) * 2018-05-30 2018-10-23 厦门芯代集成电路有限公司 一种能精确控制igbt空穴载流子注入的制造方法
DE112021000082T5 (de) * 2020-03-04 2022-04-21 Fuji Electric Co., Ltd. Halbleitervorrichtung, verfahren zur herstellung einer halbleitervorrichtung und leistungsumwandlungsvorrichtung mit einer halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330122A1 (de) * 1988-02-24 1989-08-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors
DE4114349A1 (de) * 1990-05-10 1991-11-14 Fuji Electric Co Ltd Bipolartransistor mit isoliertem gate (igbt)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526653B2 (ja) * 1989-01-25 1996-08-21 富士電機株式会社 伝導度変調型mosfet
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JP2984478B2 (ja) * 1992-08-15 1999-11-29 株式会社東芝 伝導度変調型半導体装置及びその製造方法
JPH0685269A (ja) 1992-08-31 1994-03-25 Fuji Electric Co Ltd 逆導通絶縁ゲート型バイポーラトランジスタの製造方法
JPH06112494A (ja) 1992-09-29 1994-04-22 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
DE4313170A1 (de) 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
KR0163875B1 (ko) * 1994-11-30 1998-12-01 윤종용 반도체장치 및 그 제조방법
EP0725446A1 (de) 1995-02-02 1996-08-07 Motorola, Inc. Bipolare Halbleiteranordnung mit isolierter Gateelektrode und Verfahren zur Herstellung
US5589408A (en) * 1995-07-05 1996-12-31 Motorola, Inc. Method of forming an alloyed drain field effect transistor and device formed

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330122A1 (de) * 1988-02-24 1989-08-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors
DE4114349A1 (de) * 1990-05-10 1991-11-14 Fuji Electric Co Ltd Bipolartransistor mit isoliertem gate (igbt)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19860581A1 (de) * 1998-12-29 2000-07-06 Asea Brown Boveri Halbleiterelement und Verfahren zur Herstellung
EP1037286A1 (de) * 1999-03-02 2000-09-20 Infineon Technologies AG Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür
US6924177B2 (en) 1999-03-02 2005-08-02 Infineon Technologies Ag Method for producing a thyristor
US6831327B2 (en) 1999-08-19 2004-12-14 Infineon Technologies Ag Vertically structured power semiconductor component
WO2001015235A1 (de) * 1999-08-19 2001-03-01 Infineon Technologies Ag Vertikal aufgebautes leistungshalbleiterbauelement
US7005761B2 (en) 2000-05-19 2006-02-28 Infineon Technologies Ag Circuit configuration for off-load switching, switch mode power supply, clocked supply, voltage regulator, lamp switch, and methods for operating the circuit configuration
DE10031781A1 (de) * 2000-07-04 2002-01-17 Abb Semiconductors Ag Baden Halbleiterbauelement und Verfahren zu dessen Herstellung
US6825110B2 (en) 2000-07-04 2004-11-30 Abb Schweiz Ag Method for fabricating semiconductor component with an optimized thickness
DE10048165A1 (de) * 2000-09-28 2002-04-18 Eupec Gmbh & Co Kg Leistungshalbleiterbauelement mit Stoppzone
DE10048165B4 (de) * 2000-09-28 2008-10-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer beabstandet zu einer Emitterzone angeordneten Stoppzone
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
DE10205324B4 (de) * 2001-02-09 2012-04-19 Fuji Electric Co., Ltd. Halbleiterbauelement
US7250639B1 (en) 2001-07-17 2007-07-31 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
DE10226908B4 (de) * 2001-07-17 2014-03-13 Mitsubishi Denki K.K. Isolierschicht-Bipolartransistor

Also Published As

Publication number Publication date
EP0927432A1 (de) 1999-07-07
DE19731495C2 (de) 1999-05-20
JP2001501382A (ja) 2001-01-30
US6309920B1 (en) 2001-10-30
WO1999005713A1 (de) 1999-02-04

Similar Documents

Publication Publication Date Title
DE19731495C2 (de) Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
WO2001018870A2 (de) Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
DE19947020B4 (de) Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
DE3939305A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2939193A1 (de) Statischer induktionstransistor und eine diesen transistor verwendende schaltung
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
EP0810673B1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
EP0047392B1 (de) Hochvolt-Halbleiterschalter
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4207569A1 (de) Steuerbarer thyristor mit isoliertem gate und verfahren zu seiner herstellung
DE102006007096A1 (de) MOSFET mit Kompensationsstruktur und Randabschluss
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0088399A2 (de) Spannungsfester MOS-Transistor für höchstintegrierte Schaltungen
EP1037286A1 (de) Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE2820913C2 (de)
WO2001045176A1 (de) Verpolungssicherer dmos-transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right