JP4751340B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4751340B2 JP4751340B2 JP2007001608A JP2007001608A JP4751340B2 JP 4751340 B2 JP4751340 B2 JP 4751340B2 JP 2007001608 A JP2007001608 A JP 2007001608A JP 2007001608 A JP2007001608 A JP 2007001608A JP 4751340 B2 JP4751340 B2 JP 4751340B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- impurity
- power device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、前記薄型パンチスルー型パワーデバイスは、パワーデバイスエリアに形成され、前記制御回路は、制御素子エリアに形成され、1つのマスクを用いて、イオン注入法により、前記パワーデバイスエリアと前記制御素子エリアに、同時に不純物を注入し、前記パワーデバイスエリアに第1不純物層を形成し、前記制御素子エリアに第2不純物層を形成し、前記第1不純物層を含む前記薄型パンチスルー型パワーデバイスを形成し、前記第2不純物層を含む前記制御回路を形成する、というステップを具備する。
[第1実施の形態]
図1は、本発明の第1実施の形態に関わる薄型パンチスルー型IGBTのセル部の断面を示している。
本発明の薄型パンチスルー型IGBTは、同図から明らかなように、エピタキシャル層を形成せず、半導体基板11内にN型ドリフト層(活性層)13が形成される。この点、N型ドリフト層がエピタキシャル層から構成される一般的なパンチスルー型IGBTと異なる。
しかし、ノンパンチスルー型は、一般的には、パンチスルー型(本発明の薄型パンチスルー型を含む)よりも厚い半導体基板を採用し、そのため、N型ドリフト層も厚くなるため、低注入エミッタ構造を採用しているとはいっても、本発明の薄型パンチスルー型IGBTにおいて低注入エミッタ構造を採用する場合とは異なる。
図2は、本発明の第2実施の形態に関わる薄型パンチスルー型IGBTのセル部の断面を示している。
図4は、本発明の第3実施の形態に関わる薄型パンチスルー型IGBTのセル部の断面を示している。
図5は、本発明の第4実施の形態に関わる薄型パンチスルー型IGBTのセル部の断面を示している。
図6は、本発明の第5実施の形態に関わる薄型パンチスルー型IGBTのセル部の断面を示している。
以下、上述の第1乃至第5実施の形態のパワーデバイスに適用される製造方法について説明する。
図20は、本発明の第6実施の形態に関わる薄型パンチスルー型IGBTのセル部の断面を示している。
まず、エミッタ電極18とコレクタ電極21との間にコレクタ電圧VCEを印加した状態で、エミッタ電極18とゲート電極20との間に所定の正のゲート電圧(オン電圧)VGEを印加すると、P型ベース層14の表面領域(チャネル領域)の導電型がP型からN型に反転し、Nチャネルが形成される。そして、このチャネルを通じて、電子が、N+ 型エミッタ層15からN型ドリフト層(ベース層)13に注入される。
まず、ゲート電極20に、エミッタ電極18の電位よりも低い電位、例えば、エミッタ電極18の電位が0Vの場合には、負電位が印加される。これにより、P型ベース層14の表面領域(チャネル領域)に形成されていたNチャネル(反転層)が消滅し、N+ 型エミッタ層15からN型ドリフト層(ベース層)13への電子の注入が停止する。
hFE = Ic/Ie ・・・(1)
この場合に、本発明者は、ターンオフ過程において、電流増幅率hFEの最大値が、N型バッファ層12のドーズ量と厚さ、及び、P型コレクタ層10のドーズ量と厚さによって変化し、さらに、この電流増幅率hFEの最大値がフォールタイムtfと密接に関係していることを発見した。
なお、図23は、図21及び図22の1の条件に対応する波形を示しており、図24は、図21及び図22の2の条件に対応する波形を示している。また、図23及び図24の横軸(時間)は、図21及び図22の横軸(時間)に対応している。
hFE = bDP・QP/bDN・QN …(2)
ここで、N型バッファ層内の不純物濃度の平均bNbufferと拡散係数の平均bDNとの間、及び、P型コレクタ層内の不純物濃度の平均bNcollectorと拡散係数の平均bDPとの間には、例えば、図25に示すような一定の関係がある。
Claims (9)
- 同一基板内に形成される薄型パンチスルー型パワーデバイスと制御回路とを具備し、
前記薄型パンチスルー型パワーデバイスは、
厚さが70μm以下の半導体基板と、前記半導体基板内に配置される第1導電型の第1ベース層と、前記半導体基板の第1表面領域内に配置され、その厚さが1μm以下に設定され、その表面濃度が1×10 20 atoms/cm 3 以下に設定される第2導電型のコレクタ層と、前記第1ベース層と前記コレクタ層との間に配置される第1導電型のバッファ層と、前記半導体基板の第2表面領域内に配置される第2導電型の第2ベース層と、前記第2ベース層内に配置される第1導電型のエミッタ層と、前記エミッタ層と前記第1ベース層の間に位置する前記第2ベース層の表面に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置されるゲート電極とから構成され、
ターンオフ開始時の電流増幅率hFEは、
bDP・QP/bDN・QN
(但し、QNは、前記バッファ層の第1導電型不純物のドーズ量、bDNは、前記バッファ層内の第1導電型のキャリアの拡散係数の平均、QPは、前記コレクタ層の第2導電型不純物のドーズ量、bDPは、前記コレクタ層内の第2導電型のキャリアの拡散係数の平均である。)により規定され、
ターンオフ過程においてコレクタ電流Icを電子電流Ieで除算した値Ic/Ieで定義される前記電流増幅率hFEの最大値が5以下になるQN及びQPを持つ
ことを特徴とする半導体装置。 - 請求項1に記載の半導体装置の製造方法であって、前記薄型パンチスルー型パワーデバイスは、パワーデバイスエリアに形成され、前記制御回路は、制御素子エリアに形成され、1つのマスクを用いて、イオン注入法により、前記パワーデバイスエリアと前記制御素子エリアに、同時に不純物を注入し、前記パワーデバイスエリアに第1不純物層を形成し、前記制御素子エリアに第2不純物層を形成し、前記第1不純物層を含む前記薄型パンチスルー型パワーデバイスを形成し、前記第2不純物層を含む前記制御回路を形成することを特徴とする半導体装置の製造方法。
- 前記不純物は、N型不純物であり、前記第1不純物層は、前記薄型パンチスルー型パワーデバイスのエミッタ層であり、前記第2不純物層は、Nチャネル電界効果トランジスタのソース/ドレイン領域であることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記不純物は、N型不純物であり、前記第1不純物層は、前記薄型パンチスルー型パワーデバイスのエミッタ層であり、前記第2不純物層は、NPN型バイポーラトランジスタのコレクタ領域及びエミッタ領域であることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記コレクタ層、前記第2ベース層及び前記エミッタ層の各々は、拡散層から構成されることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記コレクタ層は、熱拡散及びレーザーアニールを含む前記基板内に注入された不純物を活性化させるステップのうちの1つによって形成されることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記パワーデバイスエリアと前記制御素子エリアにそれぞれ導電膜を形成し、1つのマスクを用いて、RIEにより、前記導電膜をエッチングし、前記パワーデバイスエリアに第1電極を形成し、前記制御素子エリアに第2電極を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第1電極は、前記薄型パンチスルー型パワーデバイスのゲート電極であり、前記第2電極は、電界効果トランジスタのゲート電極であることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記薄型パンチスルー型パワーデバイスは、IGBTであることを特徴とする請求項2乃至8のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007001608A JP4751340B2 (ja) | 2007-01-09 | 2007-01-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007001608A JP4751340B2 (ja) | 2007-01-09 | 2007-01-09 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000297698A Division JP4750933B2 (ja) | 2000-09-28 | 2000-09-28 | 薄型パンチスルー型パワーデバイス |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007103971A JP2007103971A (ja) | 2007-04-19 |
JP2007103971A5 JP2007103971A5 (ja) | 2007-06-07 |
JP4751340B2 true JP4751340B2 (ja) | 2011-08-17 |
Family
ID=38030527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007001608A Expired - Lifetime JP4751340B2 (ja) | 2007-01-09 | 2007-01-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4751340B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103515443B (zh) * | 2013-09-16 | 2016-03-02 | 电子科技大学 | 一种超结功率器件及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS572576A (en) * | 1980-06-06 | 1982-01-07 | Nec Corp | Semiconductor device |
JP3113425B2 (ja) * | 1992-11-27 | 2000-11-27 | 三洋電機株式会社 | 絶縁ゲート半導体装置およびその製造方法 |
JP3433041B2 (ja) * | 1996-03-13 | 2003-08-04 | 株式会社東芝 | 半導体装置 |
JP3458590B2 (ja) * | 1996-03-27 | 2003-10-20 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
JP3523056B2 (ja) * | 1998-03-23 | 2004-04-26 | 株式会社東芝 | 半導体装置 |
-
2007
- 2007-01-09 JP JP2007001608A patent/JP4751340B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007103971A (ja) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4750933B2 (ja) | 薄型パンチスルー型パワーデバイス | |
US7968940B2 (en) | Insulated gate bipolar transistor device comprising a depletion-mode MOSFET | |
US20090194785A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4746927B2 (ja) | 半導体装置の製造方法 | |
JP2003298053A (ja) | 半導体装置およびその製造方法 | |
JP6139312B2 (ja) | 半導体装置 | |
JP2011507300A (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
JP6287407B2 (ja) | 半導体装置 | |
US11393901B2 (en) | Cell layouts for MOS-gated devices for improved forward voltage | |
JP2013084904A (ja) | 半導体装置 | |
JPH11307763A (ja) | 半導体装置およびその製造方法 | |
CN113838917B (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
CN110943124A (zh) | Igbt芯片及其制造方法 | |
JP4751340B2 (ja) | 半導体装置及びその製造方法 | |
WO2020075248A1 (ja) | 半導体装置及びその製造方法 | |
US20090072268A1 (en) | Semiconductor device | |
US10224404B2 (en) | Insulated gate turn-off device with hole injector for faster turn off | |
CN111326510A (zh) | 半导体装置 | |
JP2008053610A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
CN113838915B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
US11114553B2 (en) | Lateral insulated gate turn-off device with induced emitter | |
JPS6241427B2 (ja) | ||
CN117690960A (zh) | 半导体装置及半导体装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080623 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110520 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4751340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |