DE3939305A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE3939305A1
DE3939305A1 DE3939305A DE3939305A DE3939305A1 DE 3939305 A1 DE3939305 A1 DE 3939305A1 DE 3939305 A DE3939305 A DE 3939305A DE 3939305 A DE3939305 A DE 3939305A DE 3939305 A1 DE3939305 A1 DE 3939305A1
Authority
DE
Germany
Prior art keywords
zone
polysilicon
insulating film
conduction type
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3939305A
Other languages
English (en)
Other versions
DE3939305C2 (de
Inventor
Kenya Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE3939305A1 publication Critical patent/DE3939305A1/de
Application granted granted Critical
Publication of DE3939305C2 publication Critical patent/DE3939305C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/083—Ion implantation, general
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/943—Movable

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere zur Herstellung einer MOS Leistungsvorrichtung mit einem isolierten Gate, wie etwa einem Leistungs-MOSFET oder einem IGBT, das es ermög­ licht, das Einschaltphänomen, den sogenannten Latchup und ähnliches eines parasitären bipolaren Transistors und eines parasitären Thyristors zu verhindern. Der Latchup, der zu einem Durchbruch dieser Art von Halbleitervorrichtung füh­ ren kann, sowie bekannte Mittel zur Vermeidung dieser Er­ scheinung sollen unter Bezug auf einen sogenannten IGBT als ein Beispiel einer Halbleitervorrichtung erläutert werden.
Fig. 2 zeigt eine Schnittansicht des Hauptteiles des allge­ meinen Aufbaus eines IGBT, und Fig. 3 ist das zugehörige Ersatzschaltbild.
Wenn der IGBT von einem Einschaltstrom durchflossen wird, fließt ein Löcherstrom Jp von einer Kollektorelektrode 12 zu einer n⁻ Driftzone durch eine p⁺ Diffusionszone 10 und eine n⁺ Pufferzone 2 und fließt durch eine p Diffusionszone 6 zu einer Emitterelektrode 11. Dabei strömen Löcher durch einen Nebenschlußwiderstandsabschnitt 43, der sich direkt unterhalb der n⁺ Emitterzone 8 in der p Diffusionszone 6 befindet. Der von diesen Löchern hervorgerufene Strom Jp verursacht einen Spannungsabfall V F =Jp×Rb, wobei Rb den Widerstand des Nebenschlußwiderstandsabschnitts 43 dar­ stellt. Der Spannungsabfall V F bewirkt, daß der von der n⁺ Emitterzone 8 und der p Diffusionszone 6 gebildete np Über­ gang in Durchlaßrichtung vorgespannt wird. Die Durchlaß­ vorspannung V A ist V A =a PNP ×Rb×Ic, wobei α PNP die Verstärkung eines PNP Transistors darstellt, der sich aus der p⁺ Diffusionszone 10, den n⁺, n⁻ Diffusionszonen 2, 1 und der p Diffusionszone 6 zusammensetzt. Wenn ein NPN Transistor aus der n⁻ Diffusionszone 1, der p Diffusions­ zone 6 und der n⁺ Diffusionszone 8 eingeschaltet wird und die Bedingung α PNP +a NPN =1 erfüllt ist, kommt der para­ sitäre Thyristor in den Latchup-Zustand. Dieser Zustand macht die Steuerung des Transistors mittels eines Gatesi­ gnals unmöglich und führt zu seinem Durchbruch. Diese Er­ scheinung nennt man Latchup und den Strom, der sie verur­ sacht, den Latchup-Strom.
Es ist bekannt, daß der Latchup-Strom durch die Formel I L = 0,7/a PNP ×Rb gegeben ist. Aufgrund dieser Formel ist klar, daß man durch Erhöhen des Widerstandes Rb den Latchup-Strom erhöhen und damit den Durchbruch des IGBT verhindern kann.
Zu diesem Zweck hat man bisher verschiedene Methoden einge­ setzt. Eine dieser Methoden besteht darin, in die n⁻ Zone 1 einen sogenannten Lebensdauerkiller einzubauen. Eine andere Methode sieht vor, α PNP dadurch zu verringern, daß die Störstellendichte der n⁺ Pufferzone 2 erhöht wird. Bei ei­ ner weiteren Methode schließlich wird der Löcherstrom da­ durch umgeleitet, daß man die in Fig. 2 gezeigte p⁺ Diffu­ sionszone 7 verbessert, um so die Teilfunktion des Kanals als einer p⁺ Diffusionsschicht 44 in Fig. 4 zu verhindern. Alle diese Methoden führen jedoch zu einer Erhöhung des Spannungsabfalls an dem eingeschalteten IGBT. Es ist be­ kannt, daß, wenn man durch weitestgehende Verkürzung der Länge L E des n⁺ Emitterzonenabschnitts, direkt unterhalb dessen die Nebenschlußwiderstandszone 43 ausgebildet ist (siehe Fig. 4), den Widerstand verringert, ein Anstieg des Spannungsabfalls im Einschaltzustand verhindert wird. Ob­ wohl jedoch auf diese Weise eine Zunahme des Einschaltspan­ nungsabfalls verhindert wird, ist es unmöglich, den notwen­ digen und ausreichend hohen Latchup-Strom zu erreichen, da die Länge L E der n⁺ Emitterzone aufgrund der begrenzten Ge­ nauigkeit des Fotoprozesses wenigstens 2 bis 3 µm betragen muß.
Aufgabe der Erfindung ist es daher, ein Verfahren zur Her­ stellung einer Halbleitervorrichtung zu schaffen, welches es erlaubt, den Widerstand Rb des Nebenschlußwiderstandsab­ schnitts soweit wie möglich zu verringern, ohne den Ein­ schaltspannungsabfall der Halbleitervorrichtung zu erhöhen, einen größeren Latchup-Strom zu erhalten sowie die Ab­ schalt- und die Lastkurzschluß-Stehspannung bei dem prak­ tischen Einsatz der Halbleitervorrichtung deutlich zu ver­ bessern.
Diese Aufgabe wird durch ein Verfahren gemäß dem Patentan­ spruch gelöst.
Zur Erreichung des Ziels, den Durchbruch zu verhindern und den Latchup-Strom zu erhöhen, ist es wichtig, die p⁺ Diffu­ sionszone 3 nahe an den kanalseitigen Rand der n⁺ Emitter­ zone 8 zu bringen, und zwar in einem solchen Ausmaß, das keine Schwankungen der Schwellenspannung auftreten, und ferner die p⁺ Diffusionszone 7 zum kanalseitigen Rand der n⁺ Emitterzone 8 zu bringen, um dadurch den Widerstand Rb zu verringern. Bei herkömmlichen, einen Fotoprozeß einset­ zenden Verfahren, ist es zu diesem Zweck erforderlich, den Fotoprozeß dreimal zu wiederholen. Es ist unter Berücksich­ tigung der Musterübereinstimmungsgenauigkeit und Ätzge­ nauigkeit beim Stand der Technik unmöglich, die bei diesen Fotoprozessen verwendeten Muster mit einer zur Erreichung des Ziels, insbesondere bei dieser Art von Halbleitervor­ richtung, erforderlichen Genauigkeit aufeinander auszu­ richten.
Mit der Erfindung wird es dagegen möglich, die vier Zonen, die für die Bestimmung des Latchup-Stromwerts wichtig sind, nämlich die p⁺ Zone 3, die p Zone 6, die p⁺ Zone 7 und n⁺ Zone 8 mittels eines Fotoprozesses auszubilden, indem ein Verfahren verwendet wird, das als vollständig selbstausge­ richtetes Diffusionsverfahren bezeichnet wird. Dieses Ver­ fahren erlaubt es, die Länge L E des Nebenschlußwiderstands­ abschnitts in der Größenordnung von nur etwa 0,5 µm zu re­ alisieren und die Annäherung der p⁺ Diffusionszone 3 an den kanalseitigen Rand der n⁺ Emitterzone 8 genau zu steuern. Dadurch wird der Widerstand Rb deutlich verringert sowie der Latchup-Strom und damit die Latchup-Stehspannung deut­ lich erhöht.
Ein Ausführungsbeispiel des Herstellungsverfahrens gemäß der Erfindung wird nachfolgend unter Bezug auf die Zeich­ nungen näher erläutert. Es zeigen:
Fig. 1(a) bis 1(e) Schnittansichten entsprechend einer Reihe von Verfahrensschritten gemäß der Erfindung,
Fig. 2 eine Schnittansicht eines IGBT,
Fig. 3 ein Ersatzschaltbild des IGBT und
Fig. 4 eine Schnittansicht eines herkömmlichen IGBT zur Erläuterung einer Möglichkeit zur Verringerung von Rb.
Gemäß Fig. 1(a) wird Polysilicium unter Zwischenlage eines Gateoxidfilms 41 auf der Oberfläche eines n⁻ Siliciumhalb­ leitersubstrats ausgebildet. Auf dem Polysilicium 5 wird ein Isolierfilm (Siliciumoxidfilm) 42 aufgewachsen. Auf dem Isolierfilm 42 befindet sich eine Fotoresistschicht 50 mit einem vorgegebenen Muster, die eine Maske für selektives Ätzen in dem nachfolgenden, in Fig. 1(b) gezeigten Schritt darstellt.
Wie in Fig. 1(b) gezeigt, wird der Isolierfilm 42 mit einem Übermaß von zum Beispiel 7 bis 8 µm unterhalb der als Maske dienenden Fotoresistschicht 50 geätzt. Das Polysilicium 5 wird dann in Übereinstimmung mit dem Muster der Fotoresist­ schicht 50 selektiv geätzt. Nach Entfernen der Fotoresist­ schicht 50 wird B⁺ (Bor) mit einer hohen Konzentration und mit hoher Energie in dem Fenster des Polysiliciums 5 im­ plantiert, wodurch eine Ausgangszone der p⁺ Diffusionszone gebildet wird. Danach wird das Polysilicium 5 mit einem Übermaß von zum Beispiel 0,5 µm von der Kante des Oxidfilms durch Trockenätzung unter Verwendung des Isolierfilms 42 als Maske geätzt, und zwar unter einem möglichst weitgehen­ den isotropen Zustand. B⁺ (Bor) mit einer vergleichsweise geringen Konzentration wird dann implantiert, um die Aus­ gangszone der p Diffusionszone 6 zu bilden, wie es in Fig. 6(c) gezeigt ist. Durch Steuerung des Übermaßes bzw. der Hinterschneidung beim Ätzen ist es möglich, den Abstand zwischen der p⁺ Diffusionszone 3 und der p Diffusionszone 6 genau zu steuern.
Eines der wesentlichen Merkmale der Erfindung besteht darin, daß es möglich ist, den Ätzbetrag des Polysiliciums 5, wie in Fig. 1(c) gezeigt, mit einer Genauigkeit von 0,5 µm zu steuern, die größer ist als die auf 2 bis 3 µm be­ grenzte Genauigkeit bei einem herkömmlichen Fotoprozeßmu­ ster.
Danach werden die p⁺ Diffusionszone 3 und die p Diffusions­ zone 6 durch Eintreibdiffusion gebildet, wie in Fig. 1(d) gezeigt. B⁺ (Bor) mit einer hohen Konzentration und hoher Energie wird dann unter Verwendung des Isolierfilms 42 als Maske implantiert (wodurch die p⁺ Diffusionszone 7 gebildet wird). Der Isolierfilm 42 auf dem Polysilicium 5 (Gateelek­ trode) wird mittels Naßätzens entfernt.
Das Eintreiben wird allgemein bis zu einer Dicke von etwa 50 nm (500 A) (nicht gezeigt) ausgeführt, um den Zustand der Polysiliciumoberfläche für das Aufschichten eines dicken Oxidfilms in einem späteren Schritt geeignet zu ma­ chen. Wenn dann schließlich die Ionen implantiert werden, um den n⁺ Emitterzone 8 zu bilden, wird der Diffusionspro­ zeß abgeschlossen, wie in Fig. 1(d) gezeigt. Danach wird nach einem bekannten Herstellungsverfahren die Halbleiter­ vorrichtung fertiggestellt.
Da es mit der Erfindung möglich ist, vier Diffusionszonen mit exakter relativer Position durch lediglich einen Foto­ prozeß auszubilden, weist die Halbleitervorrichtung nicht nur eine erhöhte Latchup-Stehspannung auf, wodurch ein Durchbruch unwahrscheinlich wird, sondern ist dieses Ver­ fahren auch mit erheblichen wirtschaftlichen Vorteilen infolge einer Verringerung der Anzahl von Fotoprozessoren verbunden.
Mit dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleitervorrichtung wird die Länge L E der n⁺ Emitterzone 8, direkt unterhalb welcher der Nebenschlußwiderstandsab­ schnitt 43 ausgebildet ist, von etwa 2 bis 3 µm im Stand der Technik auf etwa 0,5 µm verringert. Die p⁺ Diffusions­ zone 3, die in Fig. 1 gezeigt ist, kann so gesteuert wer­ den, daß sie so nah wie möglich an den kanalseitigen Rand der n⁺ Emitterzone heranrückt. Da es ferner unnötig ist, die Annäherung der Ränder durch Verlängerung der Diffu­ sionszeit zu steuern, wie es beim Stand der Technik der Fall ist ist es möglich, die Tiefe der p⁺ Diffusionszone 3 zu verringern. Da es wegen der flachen p⁺ Diffusionszone 3 möglich ist, die Dicke der n⁻ Driftschicht 1 zu verringern, läßt sich auch aus diesem Grund der Einschaltspannungsab­ fall reduzieren.
Der Anstieg des Einschaltspannungsabfalls infolge einer Verengung des Strompfads durch Ausdehnung der Verarmungs­ schicht infolge der J-FET (Übergangs- oder Junctiontransi­ stor) Struktur zwischen den angrenzenden p Diffusions­ schichten 6 ist gering.
Durch Verringerung des Widerstands Rb auf etwa 50% konnte nach dem erfindungsgemäßen Verfahren der Latchup-Strom um etwa 70% erhöht werden.

Claims (1)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit
    einer Halbleitergrundschicht (1) eines ersten Lei­ tungstyps (n),
    einer an der Oberfläche der Halbleitergrundschicht (1) ausgebildeten ersten Zone (6) eines zweiten Leitungs­ typs (p),
    einer zweiten Zone (3) des zweiten Leitungstyps (p), die sich innerhalb der ersten Zone (6) befindet, aber tie­ fer als diese diffundiert ist,
    eine dritte Zone (7) des zweiten Leitungstyps (p), die konzentrisch zu der ersten und der zweiten Zone, aber flacher als diese diffundiert ist,
    eine Zone (8) des ersten Leitungstyps (n), die sich innerhalb der ersten Zone (6) befindet, flacher als die dritte Zone diffundiert ist und rittlings über der zweiten und der dritten Zone angeordnet ist, und
    eine Gateelektrode (5), die unter Zwischenlage eines Isolierfilms (41) auf dem Oberflächenabschnitt der ersten Zone (6) angeordnet ist, der zwischen der Halbleitergrund­ schicht (1) und der Zone (8) des ersten Leitungstyps (n) eingeschlossen ist,
    umfassend die Schritte:
    • a) Ätzen des Isolierfilms (41), der auf Polysili­ cium, das die Gateelektrode (5) bilden soll, angeordnet ist, und zwar in Richtung der Filmebene um einen vorgegebe­ nen Abstand über die Außenkanten der ersten Zone (6) und der zweiten Zone (3) relativ zu dem Polysilicium hinaus,
    • b) Implantieren von Ionen zur Ausbildung der zweiten Zone (3) unter Verwendung des Polysiliciums als Maske,
    • c) Ätzen des Polysiliciums mit Übermaß in Richtung seiner Ebene zur Schaffung eines Nebenschlußwiderstandsab­ schnitts (43) der ersten Zone (6) direkt unterhalb der Zone (8) des ersten Leitungstyps (n) mit einer notwendigen mini­ malen Länge unter Verwendung des Isolierfilms (41) als Maske,
    • d) Implantieren und Diffundieren von Ionen zur Aus­ bildung der ersten Zone (6), wodurch die erste und die zweite Zone ausgebildet werden,
    • e) Ausbilden der dritten Zone (7),
    • f) Entfernen des Isolierfilms (41) von dem Polysili­ cium, und
    • g) Ausbilden der Zone (8) des ersten Leitungstyps (n) unter Verwendung des Polysiliciums als Maske.
DE3939305A 1988-12-01 1989-11-28 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE3939305C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63304494A JPH0783122B2 (ja) 1988-12-01 1988-12-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3939305A1 true DE3939305A1 (de) 1990-06-07
DE3939305C2 DE3939305C2 (de) 1996-03-07

Family

ID=17933709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3939305A Expired - Fee Related DE3939305C2 (de) 1988-12-01 1989-11-28 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5023191A (de)
JP (1) JPH0783122B2 (de)
DE (1) DE3939305C2 (de)
FR (1) FR2640080B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10026742A1 (de) * 2000-05-30 2001-12-13 Infineon Technologies Ag In beide Richtungen sperrendes Halbleiterschaltelement

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068707A (en) * 1990-05-02 1991-11-26 Nec Electronics Inc. DRAM memory cell with tapered capacitor electrodes
JPH04152536A (ja) * 1990-10-16 1992-05-26 Fuji Electric Co Ltd Ｍｉｓ型半導体装置の製造方法
US5187117A (en) * 1991-03-04 1993-02-16 Ixys Corporation Single diffusion process for fabricating semiconductor devices
JP2689047B2 (ja) * 1991-07-24 1997-12-10 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタとその製造方法
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
US5321281A (en) * 1992-03-18 1994-06-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of fabricating same
JP3216206B2 (ja) * 1992-03-30 2001-10-09 株式会社デンソー 半導体装置及びその製造方法
JPH06140519A (ja) * 1992-10-22 1994-05-20 Toshiba Corp 半導体装置及びその製造方法
JPH06244429A (ja) * 1992-12-24 1994-09-02 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
US5489788A (en) * 1993-03-09 1996-02-06 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with improved short-circuit tolerance
JP2586395B2 (ja) * 1993-12-13 1997-02-26 日本電気株式会社 半導体装置の製造方法
KR0158608B1 (ko) * 1993-12-29 1998-12-01 김광호 3단자 전력 절연 게이트 트랜지스터 및 그 제조방법
EP0689239B1 (de) * 1994-06-23 2007-03-07 STMicroelectronics S.r.l. Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
DE4434108A1 (de) * 1994-09-23 1996-03-28 Siemens Ag Verfahren zur Erzeugung eines niederohmigen Kontaktes zwischen einer Metallisierungsschicht und einem Halbleitermaterial
US5879968A (en) 1996-11-18 1999-03-09 International Rectifier Corporation Process for manufacture of a P-channel MOS gated device with base implant through the contact window
JPH11289061A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体装置の製造方法
US6624030B2 (en) * 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
EP1531497A1 (de) * 2003-11-17 2005-05-18 ABB Technology AG IGBT Kathodendesign mit verbessertem Sicherheitsbetriebsbereich
JP5195816B2 (ja) * 2010-05-17 2013-05-15 富士電機株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680604A (en) * 1984-03-19 1987-07-14 Kabushiki Kaisha Toshiba Conductivity modulated MOS transistor device
EP0195607B1 (de) * 1985-03-20 1989-12-27 Fujitsu Limited Halbleiteranordnung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914903B2 (ja) * 1975-08-05 1984-04-06 三洋電機株式会社 イオン注入法を用いた電界効果型トランジスタの製造方法
JPS5522856A (en) * 1978-08-07 1980-02-18 Toshiba Corp Semiconductor device and its manufacturing method
JPS57134855U (de) * 1981-02-17 1982-08-23
US4466176A (en) * 1982-08-09 1984-08-21 General Electric Company Process for manufacturing insulated-gate semiconductor devices with integral shorts
JPS6066862A (ja) * 1983-09-22 1985-04-17 Matsushita Electronics Corp 縦型ｍｏｓｆｅｔの製造方法
JPS61156882A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法
US4649629A (en) * 1985-07-29 1987-03-17 Thomson Components - Mostek Corp. Method of late programming a read only memory
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
JPS62145860A (ja) * 1985-12-20 1987-06-29 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US4748103A (en) * 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
JPS6366967A (ja) * 1986-09-08 1988-03-25 Hitachi Ltd 半導体装置およびその製造方法
JPS63284860A (ja) * 1987-05-15 1988-11-22 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US4795716A (en) * 1987-06-19 1989-01-03 General Electric Company Method of making a power IC structure with enhancement and/or CMOS logic
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
JP2521783B2 (ja) * 1987-09-28 1996-08-07 三菱電機株式会社 半導体装置およびその製造方法
JP2604777B2 (ja) * 1988-01-18 1997-04-30 松下電工株式会社 二重拡散型電界効果半導体装置の製法
US4835112A (en) * 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
JP2706460B2 (ja) * 1988-03-14 1998-01-28 富士通株式会社 イオン注入方法
FR2633618B1 (fr) * 1988-06-29 1991-03-22 M & T Chemicals Inc Nouveaux esters renfermant un groupement dithioacetal, leur preparation et leur application a la stabilisation des matieres organiques
JPH0251276A (ja) * 1988-08-12 1990-02-21 Toyota Autom Loom Works Ltd Ｍｏｓ型半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680604A (en) * 1984-03-19 1987-07-14 Kabushiki Kaisha Toshiba Conductivity modulated MOS transistor device
EP0195607B1 (de) * 1985-03-20 1989-12-27 Fujitsu Limited Halbleiteranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Trans. Electron Devices, Bd. ED-31, 1984, S. 821-828 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10026742A1 (de) * 2000-05-30 2001-12-13 Infineon Technologies Ag In beide Richtungen sperrendes Halbleiterschaltelement
US6512251B2 (en) 2000-05-30 2003-01-28 Infineon Technologies Ag Semiconductor switching element that blocks in both directions
DE10026742B4 (de) * 2000-05-30 2007-11-22 Infineon Technologies Ag In beide Richtungen sperrendes Halbleiterschaltelement

Also Published As

Publication number Publication date
JPH0783122B2 (ja) 1995-09-06
JPH02150037A (ja) 1990-06-08
DE3939305C2 (de) 1996-03-07
FR2640080A1 (de) 1990-06-08
US5023191A (en) 1991-06-11
FR2640080B1 (de) 1992-08-21

Similar Documents

Publication Publication Date Title
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2745857C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE2512737C2 (de) Halbleiterbauelement mit einer integrierten Logikschaltung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
DE1564547B2 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2445879A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE4041050A1 (de) Integrierter schaltkreis
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE19710731B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE1949523C3 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFEL

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee