DE1949523C3 - Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor - Google Patents

Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor

Info

Publication number
DE1949523C3
DE1949523C3 DE1949523A DE1949523A DE1949523C3 DE 1949523 C3 DE1949523 C3 DE 1949523C3 DE 1949523 A DE1949523 A DE 1949523A DE 1949523 A DE1949523 A DE 1949523A DE 1949523 C3 DE1949523 C3 DE 1949523C3
Authority
DE
Germany
Prior art keywords
zone
conductivity type
zones
semiconductor substrate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1949523A
Other languages
English (en)
Other versions
DE1949523A1 (de
DE1949523B2 (de
Inventor
Kenneth John Los Altos Hills Calif. Moyle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE1949523A1 publication Critical patent/DE1949523A1/de
Publication of DE1949523B2 publication Critical patent/DE1949523B2/de
Application granted granted Critical
Publication of DE1949523C3 publication Critical patent/DE1949523C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/04—Dopants, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1. Ein derartiges Halbleiterbauelement ist aus der US-PS 34 00383 bekannt
Außerdem ist aus der FR-PS14 84 322 ein Halbleiterbauelement mit einem Halbleitersubstrat und einem an einer Oberfläche dieses Substrats ausgebildeten Isolierschicht-Feldeffekttransistor bekannt, bei dem die Zuleitung zur Gate-Elektrode mit einer Zone vom Leitungstyp der Source- bzw. der Drainzone verbunden ist. Diese Zone bildet zusammen mit dem Substrat das sie umgibt, eine Diode zum Schutz der Gate-Isolationsschicht gegen Durchschläge. Bei diesem Bauelement überquert die Zuleitung zur Gate-Elektrode einen Teil der Source-Zone. Damit zwischen diesem Teil der Source-Zone und der :αχτ Schutzdiode gehörenden Zone kein leitender Kanal durch Feldinversion des Leitungstyps des Substrats infolge eines Potentials an der Zuleitung zur Gatf:-Elcktrode gebildet wird, ist zwischen der Source-Zone und der zur Schutzdiode gehörenden Zone unterhalb der Zuleitung zur Gate-Elektrode im Substrat eine Zone vom Leitungstyp des Substrats, die einen kleineren Widerstand als das Substrat hat vorgesehen. Diese Zone ist von der Source-Zone und von der zur Schutzdiode gehörenden Zone beabstandet.
In den genannten Druckschriften sind auch schon besondere Ausführungsformen von Feldeffekttransistoren erwShnt, bei denen ein ohmscher Substratkontakt in derselben Oberfläche des Substrates angebracht ist in
s der die Bauelemente liegen.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement der im Oberbegriff des Anspruchs 1 genannten Art so auszugestalten, daß ein an der den Isolierschicht-Feldeffekttransistor tragenden Oberfläehe des Substratkörpers zugänglicher ohmscher Substratkontakt und außerdem eine Schutzdiode mit niedriger Durchbruchsspannung für die Gate-Isolationsschicht geschaffen wird. ...
Diese Aufgabe wird durch die im kennzeichnenden
ι s Teil des Anspruchs 1 genannten Merkmale gelöst
Eine zweckmäßige Ausgestaltung des Halbleiterbauelements durch Verwendung von Antimon als Dotierungsstoff für die ringförmige Schutzzone ist im Anspruch 2 genannt
Antimon hat einen niedrigen Diffusionskoeffizienten beim Eisdiffundieren in Silicium und Siliciumdioxyd sowie einen niedrigen Dampfdruck im Vergleich zu Phosphor und Arsen, das gewöhnlich sonst als Donator vom N-Typ verwendet wurde. Diese Eigenschaften von Antimon erlauben es, das Plättchen einer Reihe von Behandlungen mit hoher Temperatur nach vorherigem Niederschlag und Diffusion zu unterwerfen, ohne daß die diffundierte Struktur merklich beeinträchtigt wird. Zum Beispiel erlaubt eine lange Gate-Oxydation bei 10000C das Ziehen einer dicken Oxydschicht über den P- und N-Zonen, ohne daß der N-Übergang zu weit das Substrat eindiffundiert
Durch die Erfindung wird eine gute Erd- oder Massenelektrode auf der Oberseite vorgesehen.
Da das neue Halbleiterbauelement sowohl N- als auch P-Diffusionen erfordert, ist die gleichzeitige Herstellung einer Diode niedriger Durchbruchsspannung möglich, die dazu benutzt werden kann, die Steuerelektrode zu schützen. Zum Beispiel kann die Durchbruchsspannung dieser Schutzdiode, welche von den benutzten Dotierungsstoffkonzentrationen abhängt, eine niedrigere Größenordnung haben als die Durchbruchsspannung des Gate-Dielektrikums. Da die Durchbruchsspannung einer solchen Schutzdiode durch die Dotierungsstoffkonzentrationen der ringförmigen Schutzzone vom zweiten Leitungstyp und der daran angrenzenden Zone vom ersten Leitungstyp unabhängig vom spezifischen Widerstand des Substrats vorbestimmbar ist kann letzterer ohne Rücksicht auf die gewünschte Durchbruchsspannung der Schutzdiode frei gewählt werden, was im Hinblick auf die Berücksichtigung anderer Gesichtspunkte wie z. B. des Erfordernisses eines besonders hohen spezifischen Widerstandes des Substratkörpers von Feldeffekttransistoren vorteilhaft ist
Im folgenden werden die Erfindung und die mit ihr erzielten Vorteile anhand eines in den Zeichnungen dargestellten Ausführungsbeispiels erläutert
Anhand der F i g. 1 bis 11 wird zur Veranschaulichung des Aufbaus eines erfindungsgemäßen Halbleiterbauelements das bei der Herstellung anzuwendende Fünf-Masken-Verfahren beschrieben.
Fi g. 12 ist eine Grundrißdarstellung eines vollständigen Halbleiterbauelements gemäß der Erfindung, das nach dem in den F i g. 1 bis 11 veranschaulichten Verfahren hergestellt ist.
F i g. 13 ist ein Querschnitt des Halbleiterbauelements von Fig 12 längs der Linie 13-13.
F i g. 14 ist ein Querschnitt des Halbleiterbauelements
von F i g. 12 längs der Linie 14-14.
Die grundsätzliche Reihenfolge der Gradationen, Aufbringvorgänge und Diffusionen bei dem anhand der F i g. 1 bis 11 veranschaulichten Fünf-Masken-Verfcihren ist weitgehend die gleiche für die herstellung eines Halbleiterbauelements mit einem Isolierschicht-Feldeffekttransistor (IGFET) mit einem N-Kanal, einem P-Kanal oder einer Anordnung mit P- und N-KanaL Die einzigen Unterschiede bei der Herstellung eines N-Kanals oder eines P-Kanals oder beider liegen in dem Leitfähigkeitstyp des rJs Substrat verwendeten Ausgangsmaterials und der Reihenfolge der ersten beiden M askierungsstufen.
Als Ausführungsbeispiel für die Durchführung des Fünf-Masken-Verfahrens mit dem Ergebnis eines IGrET-Aufbaues wird nachstehend eine Folge von Verfahrensstufen zur Herstellung einer P-Kinalanordnung im einzelnen beschrieben. Wie Fig. 1 der Zeichnung zeigt, ist oberhalb des vorbereiteten Substrats 24 aus Silicium vom N-Typ eine erste Maske 20' mit einer im wesentlichen reckteckigen Öffnung 22' vorgesehen. Dieser Zusammenbau wird einer Antimondiffusion unterworfen, um zu veranlassen, daß eine stark dotierte η+-Zone 22 als ringförmige Schutzzone gegen Feldinversion in die Oberfläche der Unterlage 24 eindiffundiert wird. Durch die Verwendung von Antimon, das einen niedrigen Diffusionskoeffizienten als Donator vom N-Typ hat, kann das Plättchen einer Reihe von Behandlungen mit hoher Temperatur nach vorherigem Niederschlag und vorheriger Diffusion unterworfen werden, ohne daß die diffundierte Struktur praktisch beeinträchtigt wird.
Zusätzlich zu dem Rechteck für die Schutezone enthält die öffnung in der Maske 20' noch einen Vorsprung 26', der dazu dient, die Anbringung eines äußeren Kontakts an das Substrat 24 zu erleichtern. In F i g. 2 ist ein Querschnitt längs der Linie 2-2 nach der ersten Diffusion gezeigt
Die zweite Maske 28' ist in Fig.3 darge· dlt Sie enthält zwei große Öffnungen 30' und 32' und zwei kleinere öffnungen 34' und 36'. Nach Anbringung der Maske 28' wird der Zusammenbau einem Donator vom P-Typ wie Bor ausgesetzt und es werden vier P+ Zonen in die Unterlage 24 eindiffundiert Durch die öffnungen 30' bzw. 32' werden eine Sourcezone 30 und eine Drainzone 32 erzeugt, wie in F i g. 6 gezeigt. F i g. 4 ist ein Querschnitt längs der Linie 4-4 nach der P-Diffusion.
Nach der P-Diffusion wird eine Oxydschicht 38 über das Plättchen 24 gezogen, wie in Fig.5 und 6 dargestellt, so daß ein isolierendes Medium auf der Oberfläche geschaffen wird. Eine dritte oder »Gate«- Maske 40, welche die öffnungen 42', 44', 46', 48' und 50' enthält, wird dann über die Oxydschicht 38 gelegt und in diese werden die Löcher 42, 44, 46, 48 und 50 eingeschnitten, wie in F i g. 7 und 8 gezeigt Das Loch 46 bildet dabei die öffnung, in welche das Gate oder die Steuerelektrode anschließend eingebracht wird. Anschließend an diese Maske wird eine dünne Gateoxydschicht 52 über der die Ränder der Source- land Drainzone trennenden Zone gezogen. Diese Schicht 52 dient als Isolator zum Trennen der metallenen Steuerelektrode von der Source- und Drainzone 30 bzw. 32.
In gleicher Weise wird eine dünne Oxydschicht auch in den anderen freigelegten Löchern gezogen, aber diese Schichten werden während der nächsten Verfahrensstufe entfernt Wie in F i g. 8 gezeigt, ist eine vie:rte Maske 54 mit vier öffnungen 56', 58', 60' und 62' vorgesehen, um das Entfernen der unerwünschten Oxydschichten zu ermöglichen und auf diese Weise die N- und P-Zonsn unterhalb der öffnungen 56,58,60 und 62, wb in F i g. 9 und 10 gezeigt freizulegen.
Wie die Fig. 10 und 11 zeigen, wird dann die fünfte und letzte Maske 64' über das Plättchen 24 gelegt, und es verden Metallzonen 66,68,70 und 72 auf das Plättchen durch die öffnungen 66', 68', 70' bzw. 72' aufgedampft, um auf diese Weise eine Steuerelektrode 70 sowie Metallkontakte für die verschiedenen Elemente des FET zu schaffen.
Wenden wir uns nun der Fig. 12 zu, die eine Oberansicht der fertigen IGFET-Anordnung zeigt An dieser sind vier Metallstreifen 66, 68, 70 und 72 vorgesehen, welche die Anbringung äußerer Kontakte an der gesamten Anordnung erleichtern. Der Metallstreifen 66 bildet ein Kontaktglied, das die Herstellung eines guten Ohmschen Kontakts an dem Substrat 24 gestattet In gleicher Weise gestatten die Metallstreifen 68 und 72 die Herstellung von Anschlüssen, durch welche die Source- und Drainzone 30 bzw. 32 mit einem äußeren Stromkreis verbunden werden können. Der Metallstreifen 70 erfüllt einen doppelten Zweck. Er dient als Steuerelektrode und äußerer Anschluß, während er gleichzeitig eine Schutzdiode 36 in den Stromkreis zwischen der Steuerelektrode 70 und dem äußeren Kreis einschaltet
Da das als Ausgangsmaterial dienende Substrat das zur Herstellung einer IGFET-Anordnung erforderlich
ist, einen relativ hohen spezifischen Widerstand hat d. h. einen Widerstand in der Größenordnung von 2 Ohm cm, ist ein durch einfaches Anschmelzen des metallenen Verbindungsstreifens 66 an das Substrat 24 hergestellter Kontakt nicht-ohmisch. Dies machte bei früheren Ausführungen einen rückseitigen Ohmschen Kontakt erforderlich, der durch Klebung oder Lötung mit dem Substrat verbunden und an sein auf der Oberseite vorgesehenes Schaltungsmuster elektrisch angeschlossen war. Dagegen wird nach der Erfindung,
die im Falle einer P-Kanalanordnung, wie sie dargestellt ist, eine Schutzzone 22 mit einer angrenzenden Zone 34 vom P-Typ vorsieht ein guter Erdungskontakt auf der Oberseite möglich gemacht, dadurch, daß die Zonen 26 und 34 aneinändergesetzt und mit dem metallenen Verbindungsstreifen 66, wie in Fig. 13 dargestellt, kurzgeschlossen werden.
Da in der Praxis viele auf demselben Plättchen in enger Nachbarschaft zueinander hergestellte Halbleiteranordnungen vorhanden sind, die gev öhnlich
so durch Verbindungsleitungen verbunden sind, die von den benachbarten dotierten Zonen und von dem Substrat nur durch eine dünne Oxydschicht getrennt sind, kann eine Feldinversion auftreten und die Wirksamkeit des integrierten Schaltkreises ernsthaft beeinträchtigen. Feldinversion wird verursacht, wenn eine metallene Verbindungsleitung dazu gebracht wird, eine genügend negative Spannung anzunehmen, um an der Oberfläche des Substrats zwischen zwei benachbarten Zonen vom gleichen Leitfähigkeitstyp den Leitungstyp des Substrats umzukehren. Wenn dies eintritt und die beiden Zonen verschiedene Potentiale haben, können schwerwiegende Funktionsstörungen der Schaltung sowie Leistungsverluste auftreten.
Dieser Zustand wird in bekannter Weise verhindert, indem zwei benachbarte Zonen mittels einer langgestreckten Zone getrennt werden, die eine hohe Dotierstoffkonzentration aufweist, d.h. in welcher Fremdstoffe vom N-Typ mit mehr als 10" Atomen pro
cm2 Flächenkonzentration in die Feldzone zwischen zwei benachbarten P-Zonen eindiffundiert sind. Bei der dargestellten Anordnung ist diese Schutzzone der Ring aus N + Material 22, der die Source- und Drainzone 30 bzw. 32, wie in Fig. 12 dargestellt, umgibt Die N-Kanalanordnung kann in gleicher Weise dadurch geschützt werden, daß eine Schutzzone aus Material vom P-Typ zwischen benachbarten N-Zonen vorgesehen wird.
Ein weiteres wichtiges Merkmal der Erfindung besteht darin, daß eine Hochspannungsdurchbruchschutzvorrichtung der in Fig. !2 und !4 dargestellten Art vorgesehen wird. Wierzu ffehort die Schäffun" eip**r Diode in der Steuerelektrode 70, bestehend aus einem Teil der N-Zone 22 und der P-Zone 36. Wegen der bei der IGFET-Herstellung verwendeten Substrate hohen spezifischen Widerstandes betrug bisher die tiefste erreichbare wirksame Diodendurchbruchspannung etwa 60 Volt Diese früheren Dioden waren jedoch nicht immer verläßlich, da der Gateoxyddurchbruch in den IGFET-Anordnungen der beschriebenen Art bei etwa 100 Volt auftritt und die Widerstandsverluste bei den früheren Dioden es manchmal zuließen, daß die Oxyddurchbruchsspannung erreicht wurde, wenn die Diode genügend Strom aufnahm. 2^
Andererseits kann durch gemeinsame Diffusion der N- und P-Zone 22 und 36 eine niedrige Durchbruchsspannung in der Größenordnung von 10 Volt oder weniger vorgesehen werden, was eine beträchtliche Verbesserung gegenüber früheren Ausführungen darstellt Durch Einstellen der Konzentrationen in der P-Zone bzw. in der N-Zone könnte jede gewünschte Durchbruchspannungsgröße erreicht werden. Dies erlaubt die Verwendung besonders dünner Oxydschichten mit niedriger Durchbruchsspannung für niedrigere Schwellwerte. Bei sämtlichen Ausfühningsformen nach der Erfindung ist dieses Merkmal sowohl auf N-Kanalanordnungen als auch auf P-Kanalanordnungen anwendbar. Für P-Kanalanordnungen wird der Kontakt an der P-Zone hergestellt, während er bei N-Kanalan-Ordnungen an der N-Zone hergestellt wird.
Die oben beschriebene grundsätzliche Reihenfolge der Oxydationen, vorherigen Niederschläge und Diffusionen bleiben unverändert für die Fabrikation von N-Kanalanordnungen, P-Kanalanordnungen oder An-Ordnungen mit N- und P-KanaL Zum Beispiel kann genau der gleiche Prozeß, wie er oben für die Herstellung einer P-Kanalanordnung erläutert wurde, auch dazu benutzt werden, eine entsprechende N-Kanalanordnung herzustellen. Der einzige Unterschied so liegt darin, daß ein Substrat vom entgegengesetzten Leitfähigkeitstyp erforderlich ist und die Reihenfolge der ersten beiden Masken 20' und 28' umgekehrt wird. In diesem Falle werden die Sourcezone und die Drainzone während des Niederschlags und der Diffusion von Antimon gebildet und die Schutzzone gegen Feldinversion wird anschließend durch Niederschlag und Diffusion des P-Materials hergestellt Wie oben erwähnt, können auch N- und P-Kanalanordnungen gleichzeitig auf derselben Unterlage hergestellt werden, wenn die Unterlage benachbarte Zonen aus Material vom N-Typ und vom P-Typ enthält Diese benachbarten Zonen können durch epitaktischen (epitaxialen) Niederschlag, Diffusion oder andere geeignete Verfahren gebildet werden.
Hierzu 2 Blatt Zeichnungen

Claims (2)

1 Patentansprache:
1. Halbleiterbauelement mit einem Halbleitersubstrat eines zweiten Leitungstyps, an dessen einer Oberfläche zwei Zonen des entgegengesetzten, ersten Leitungstyps als Source- und Drainzonen eines Isolierschicht-Feldeffekttransistors und eine diese Zonen ringförmig umgebende, starker als das Halbleitersubstrat dotierte Zone vom zweiten Leitungstyp angebracht sind, so daß die ringförmige Zone vom zweiten Leitungstyp die Source- und die Drainzone des Isolierschicht-Feldeffekttransistors von weiteren Zonen des ersten Leitungstyps, die an der Oberfläche des Halbleitersubstrats vorhanden sind, treniH und eine Schutzzone gegen die Wirkung einer Feldinversion des Leitungstyps des Halbleitersubstrats durch Potentiale an Verbindungsleitungen, die oberhalb einer das Halbleitersubstrat bedeckenden Isolierschicht verlaufen, bildet, dadurch gekennzeichnet, daß eine dritte Zone (34) vom ersten Leitungstyp angrenzend an eine Ausläuferzone (26) der ringförmigen Schutzzone (22) angeordnet ist, daß eine als Anschluß für das Halbleitersubstrat (24) dienende Elektrode (66) mit der dritten Zone (34) und mit der Ausläuferzone (26) unter Überdeckung der Grenze zwischen diesen beiden Zonen verbunden ist, und daß zur Bildung einer Schutzdiode für die Gate-Isolationsschicht (52) des Isolierschicht-Feldeffekttransistors eine mit der Gate-Elektrode durch eine Verbindungsleitung verbundene vierte Zone (36) vom ersten Leitungstyp an die ringförmige Schutzzone (22) angrenzt und mit dieser einen pn-Ubergang bildet
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat aus η-leitendem Silizium besteht, and daß die ringförmige Schutzzone (22) mit Antimon in einer Oberflächenkonzentration von 10" Atomen/cm2 dotiert ist
DE1949523A 1968-10-02 1969-10-01 Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor Expired DE1949523C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76454368A 1968-10-02 1968-10-02

Publications (3)

Publication Number Publication Date
DE1949523A1 DE1949523A1 (de) 1970-06-11
DE1949523B2 DE1949523B2 (de) 1979-07-12
DE1949523C3 true DE1949523C3 (de) 1986-02-13

Family

ID=25071011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1949523A Expired DE1949523C3 (de) 1968-10-02 1969-10-01 Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor

Country Status (5)

Country Link
US (1) US3518750A (de)
JP (1) JPS4912514B1 (de)
DE (1) DE1949523C3 (de)
FR (1) FR2019642B1 (de)
GB (1) GB1279831A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868721A (en) * 1970-11-02 1975-02-25 Motorola Inc Diffusion guarded metal-oxide-silicon field effect transistors
US3898684A (en) * 1970-12-07 1975-08-05 Motorola Inc Diffusion guarded metal-oxide-silicon field effect transistors
US3903591A (en) * 1971-09-22 1975-09-09 Siemens Ag Semiconductor arrangement
US3939555A (en) * 1972-07-20 1976-02-24 Siemens Aktiengesellschaft Strip type radiation detector and method of making same
US3825996A (en) * 1972-10-10 1974-07-30 Gen Electric Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit
US3967988A (en) * 1974-08-05 1976-07-06 Motorola, Inc. Diffusion guarded metal-oxide-silicon field effect transistors
US4049934A (en) * 1976-07-30 1977-09-20 Lawrence Brothers Inc. Security hinge having adjustable cam operator and reciprocable cam follower actuated switch
JPS55123157A (en) * 1979-03-16 1980-09-22 Oki Electric Ind Co Ltd High-stability ion-injected resistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
NL297002A (de) * 1962-08-23 1900-01-01
US3400383A (en) * 1964-08-05 1968-09-03 Texas Instruments Inc Trainable decision system and adaptive memory element
US3354362A (en) * 1965-03-23 1967-11-21 Hughes Aircraft Co Planar multi-channel field-effect tetrode
NL6606083A (de) * 1965-06-22 1967-11-06 Philips Nv
FR1484322A (fr) * 1965-06-22 1967-06-09 Philips Nv Composant semi-conducteur complexe
US3764864A (en) * 1966-03-29 1973-10-09 Matsushita Electronics Corp Insulated-gate field-effect transistor with punch-through effect element
FR1526386A (fr) * 1966-05-09 1968-05-24 Matsushita Electronics Corp Transistor à effet de champ et électrode de commande isolée
FR1530926A (fr) * 1966-10-13 1968-06-28 Rca Corp Procédé pour la fabrication de dispositifs à effet de champ à électrodes de commande isolées

Also Published As

Publication number Publication date
DE1949523A1 (de) 1970-06-11
US3518750A (en) 1970-07-07
DE1949523B2 (de) 1979-07-12
FR2019642A1 (de) 1970-07-03
FR2019642B1 (de) 1974-11-15
GB1279831A (en) 1972-06-28
JPS4912514B1 (de) 1974-03-25

Similar Documents

Publication Publication Date Title
DE2143029C3 (de) Integrierte Halbleiterschutzanordnung für zwei komplementäre Isolierschicht-Feldeffekttransistoren
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE1489893B1 (de) Integrierte halbleiterschaltung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE69017348T2 (de) Thyristor und Verfahren zu dessen Herstellung.
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3939305A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2832154C2 (de)
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1514855C3 (de) Halbleitervorrichtung
DE1949523C3 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2649935A1 (de) Referenzdiode
DE3119288A1 (de) Halbleiteranordnung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE2504846A1 (de) Halbleiteranordnung mit gleichrichtender grenzschicht
DE2042586C3 (de) Halbleitereinrichtung mit mindestens einem Feldeffekttransistor
DE1464979C3 (de) Halbleiterschaltelement

Legal Events

Date Code Title Description
BI Miscellaneous see part 2
8281 Inventor (new situation)

Free format text: MOYLE, KENNETH JOHN, LOS ALTOS HILLS, CALIF., US

C3 Grant after two publication steps (3rd publication)