DE2042586C3 - Halbleitereinrichtung mit mindestens einem Feldeffekttransistor - Google Patents

Halbleitereinrichtung mit mindestens einem Feldeffekttransistor

Info

Publication number
DE2042586C3
DE2042586C3 DE2042586A DE2042586A DE2042586C3 DE 2042586 C3 DE2042586 C3 DE 2042586C3 DE 2042586 A DE2042586 A DE 2042586A DE 2042586 A DE2042586 A DE 2042586A DE 2042586 C3 DE2042586 C3 DE 2042586C3
Authority
DE
Germany
Prior art keywords
carrier body
semiconductor device
electrode
zone
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2042586A
Other languages
English (en)
Other versions
DE2042586A1 (de
DE2042586B2 (de
Inventor
Hiroto Kawagoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2042586A1 publication Critical patent/DE2042586A1/de
Publication of DE2042586B2 publication Critical patent/DE2042586B2/de
Application granted granted Critical
Publication of DE2042586C3 publication Critical patent/DE2042586C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft eine Halbleitereinrichtung nach so dem Oberbegriff des Patentanspruchs 1.
§f Eine derartige Halbleitereinrichtung ist aus der
USA-Patentschrift 33 05 708 bekannt Dabei ist zusätzlich zu der Steuerelektrode des Feldeffekttransistors an dem Trägerkörper eine Elektrode für den elektrischen
vorgegebenen konstanten Potential gehalten wird, um zu verhindern, daß der Betrieb der Einrichtung infolge von Änderungen des Potentials des Trägerkörpers instabil wird. Bei einer integrierten Schaltungsanordnung, bei der in einem gemeinsamen Trägerkörper eine Vielzahl von Feldeffekttransistoren mit isolierter Steuerelektrode gebildet sind, ist die Fixierung des Potentials des Trügerkörpers auf einen konstanten Wert besonders notwendig, um gegenseitige Einflüsse der einzelnen Schaltungselemente so gering wie möglich zu machen. Üblicherweise wird dazu an der Unterseite des Trägerkörpers ein geeignetes Lot oder eine geeignete eutektische Legierung mit dem Material des Halblekerkörpers vorgesehen und daran die Masseelektrode angeschlossen. Das Löten oder Legieren erfordert jedoch einen Metailisierungs- oder Galvanisierungsvorgang oder auch ein Anbringen einer Anschlußlasche oder dergleichen an der Unterseite des Trägerkörpers, wodurch der Herstellungsprozeß kompliziert wird.
Aus der Veröffentlichung von J. Wüstehube, »Feldeffekt-Transistoren«, Hamburg 1968, Seiten 3i> bis 40 ist es ferner bekannt die Masseelektrode für den Trägerkörper auf der gleichen Oberfläche desselben auszubilden, an der auch die Schaltungselemente gebildet sind. Da gewöhnlich mehrere erforderliche E'ektroden gleichzeitig geformt werden, werden sie unabhängig von dem Leitungstyp des Halbleiterkörpers gemeinsam ausgeführt Wird beispielsweise für den Halbleiterkörper Silizium verwendet so werden die Elektroden aus Aluminium hergestellt In diesem Fall läßt es sich nur schwierig vermeiden, daß die F'ektroden gleichrichtende Kontakte bilden, da Halbleiterbereiche unterschiedlicher Leitungstypen vorhanden sind. Beispielsweise wirkt Aluminium für Silizium als P-Störstoff und bildet mit dem N-Süizium einen PN-Übergang. Bei einem Feldeffekttransistor mit isolierter Steuerelektrode wird der spezifische Widerstand des Trägsrkörpers von dessen elektrischen Eigenschaften bestimmt wobei es schwierig ist ein Material mit niedrigem spezifischen Widerstand zu erhalten. Bei einer Halbieitereinrichtung mit einer derartigen Anordnung der Masseelektrode an der Oberfläche des Trägerkörpers fließt dann, wenn einer Elektrode der Halbleitereinrichtung, etwa der Drain-Elektrode, eine Spannung zugeführt wird, ein elektrischer Strom zwischen der Drain-Elektrode und der Masseelektrode als Lade- und Entladestrom oder als Leckstrom des zwischen der Drain-Zone und dem Trägerkörper bestehenden PN-Übergangs, wodurch eine Änderung der Spannung zwischen der Masseelektrode und dem Trägerkörper verursacht wird. Der elektrisch'· Strom, der zwischen der Masseelektrode und dem Trägerkörper fließt, liegt dabei gewöhnlich im Bereich des Vorspannstroms, so daß an dem PN-Übergang eine Spannung liegt die kleiner ist als die Schwellenspannung ViA. Dies entspricht der Zwischenschaltung einer sehr hohen Impedanz zwischen Masseelektrode und Trägerkörper. Die durch den Strom somit bewirkte Potentialänderung zwischen Masseelektrode und Trägerkörper ist für die Stabilisierung der Schaltung unerwünscht Insbesondere bei einer integrierten Schaltung, in der eine Vielzahl von Feideffekttransistoren mit isolierter Steuerelektrode in einem gemeinsamen Trägerkörper gebildet sind, sind die schädlichen Einflüsse des erwähnten Stroms auf den Betrieb der Schaltung nicht vernachlässigbar.
Bei der Anordnung der Masseelektrode kann als
ii:.i,.l _._ c«-l:i:_: j n_* *:-i t--a ι-=-
iTiitibi CWI uuimiuivi uitg »««α χ ντι^Ίΐιίαια asu χι agvi iwi -per in diesem eine hochdotierte eindiffundierte Schicht desselben Leitungstyps. sgebildet werden, wie dies in ähnlicher Weise auch aus der deutschen Offenlegungsschrift 18 03 032 bekannt ist Dadurch wird der erwähnte PN-Übergang im wesentlichen verhindert und die Wirksamkeit des konstanten Potentials an der Masseelektrode erhöht Die zusätzliche hochdotierte Zone bedeutet jedoch eine Erhöhung der Fertigungsschritte und je nach dem angewendeten Verfahren möglicherweise auch eine Beschädigung der Isolierschicht unter der Steuerelektrode.
Der Erfindung liegt die Aufgabe zugrunde, eine
Halbleitereinrichtung zu schaffen, bei der eine Masseelektrode zur Beaufschlagung des Halbleiterkörpers mit konstantem Potential sich in einem einfachen Herstellverfahren vorsehen läßt ohne daß Beeinträchtigungen der Funktionsweise der Halbleitereinrichtung in Kauf genommen werden müssen.
Die Lösung dieser Aufgabe ergibt sich aus dem Kennzeichen des Patentanspruchs 1. Dabei läßt sich die an der Kante vorgesehene eindiffundierte Zone gleichzeitig mit der Bildung der verschiedenen Zonen des Feldeffekttransistors eindiffundieren, so daß kein zusätzlicher Fertigungsschritt erforderlich ;st Da die Unterseite des Halbleiter-Trägerkör^ers frei ist, läßt sich dieser ohne weiteres auf einer wünschten Unterlage befestigen.
Ein vorteilhaftes Verfahren ?ur ^er&i--.llung der erfindungsgemäßen Halbleiterel tnchii ,- :st im Anspruch 4 gekennzeichnet. Dure;« *>as Anreißen und Zerteilen des Trägerkörpers * sä die eindiffundierte Zone mechanisch verzerr · ; -iaä Leckströme auftreten, die die Wirksamkeit der t.tlung des Trägerkörpers erhöhen.
Bevorzugte Ausführungsbeispiele der Erfindung werden in der nachstehenden Beschreibung anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigt
F i g. 1 eine vorne geschnittene perspektivische Darstellung des grundsätzlichen Aulbaus einer Halbleitereinrichtung mit einem Feldeffekttransistor mit isolierter Steuerelektrode (IG-FET);
F i g. 2 elektrische Diodenkennlinien zur Erläuterung des Unterschieds zwischen einer erfindungsgemäßen Haibleitereinrichtung und einer solchen nach dem StanH der Technik;
F i g. 3 und 4 Ersatzschaltbilder von Halbleitereinrichtungen nach der Erfindung bzw. nach dem Stand der Technik;
F i g. 5 eine Draufsicht auf eine integrierte IG-FET-Schaltung, bei der die Erfindung angewandt ist; und
F i g. 6 einen Querschnitt durch eine Anordnung, bei der ein IG-FET als isoliertes Bauelement eingebaut ist
F i g. 1 zeigt den typischen Aufbau eines Feldeffekttransistors mit isolierter Steuerelektrode eines sogenannten MOS-FETs, bei dem ein Oxidfilm als Isolationsschicht dient In F i g. 1 ist mit 1 ein Halbleiter-Trägerkörper aus N-Silizium mit hohem spezifischen Widerstand von 1 bis 10 Ω«η bezeichnet 2 und 3 sind eine Source- bzw. eine Drainzone mit niedrigem spezifischen Widerstand von 0,01 bis 0,1 Ωαη und einer Tiefe von 2 bis 5 μ, die in einer Hauptfläche des Trägerkörpers 1 durch selektives Eindiffundieren eines P-Ieitenden Störstoffs, etwa Bor, gebildet sind. Auf den Zonen sind eine Sourceelektrode S bzw. eine Drainelektrode D beispielsweise aus Aluminium angebracht Mit 4 und 5 sind auf der Oberfläche des Trägerkörpers 1 als isolierende Passivierungsfilme ausgebildete Siliziumoxidfilme bezeichnet wobei auf der Oberfläche des Films 5 eine Gate-Elektrode Gi geformt ist Die Source, Drain- und Gate-Zonen bilden einen MOS-Feldeffekttransistor, und mehrere MOS-FETs bilden eine integrierte Schaltungseinrichtung. 6 ist ein Teil eines Grenzbereichs zum Unterteilen des Halbleiter-Trägerkörpers 1, bei dem es sich vorzugsweise um eine gleichzeitig'mit den Source- und Drainzonen eindiffundierte P-Zone mit niedrigem spezifischen Widerstand von 0,01 bis 0,1 Ωαη handelt 8 ist eine durch mechanisches Anreißen längs der eindiffundierten P-Zone 6 gebildete Nut, durch die der Halbleiter-Tfägerkörper 1 in einzelne Stücke geteilt wird. G 2 ist eine Masseelektrode, die mindestens mit der P-Zone 6 verbunden ist, die auch mit dem Trägerkörper 3 verbunden werden kann und die sich über den Siliziumoxidfilm 4 erstreckt
In der eindiffundierten P-Zone 6 der Haibleitereinrichtung wird durch den Schritt des mechanischen Anreißens des Abtrennens des Trägerkörpers 1 an der angerissenen Stelle eine mechanisch verzerrte Schicht 9 in der Zone 6 und der Kante des Trägerkörpers 1 gebildet Wird dem PN-Übergang mit der verzerrten Schicht und einer freiliegenden Seitenwand des Trägerkörpers eine Spannung zugeführt, so stellt man fest, daß ein starker Leckstrom fließt Verwendet man die P-ZGne 6, an der die Anreiß-ßehandlung durchgeführt wurde, als Teil der Masseelektrode, so läßt sich die Spaiinungs-Strom-Charakteristik des PN-Übergangs ohne das oben erwähnte Anstiegs-Phänomen erzielen. In Fig.2 stellt die ausgezogene Kurve 10 die Spanntmgs-Strom-Kennünie in dem Stromweg zwischen der Masseelektrode G 2 und dem Trägerkörper I mit der eindiffundierten Zone 6, an der der Anreißvorgang für die Masseelektrode ausf ührt wurde, dar. F i g. 3 gibt eine Ersatz-Schaltung für die in F i g. 1 gezeigte Halbleitereinrichtung wieder. Die gestrichelte Kurve 11 in Fig.2 zeigt die Spannungs-Strom-Kennlinie für den Fall, daß die Masseelektrode direkt auf dem Trägerl-örper ohne den erwähnten verzerrten PN-Übergang gebildet wird. F i g. 4 gibt eine Ersatz-Schaltung der Halbleitereinrichtung gemäß konventioneller Technik wieder. Wie sich aus F i g. 2 ergibt beträgt der Leckstrom zwischen der eindiffundiertan Zone, an der die Anreißbehandlung ausgeführt wurde, und dem Halbleiter-Trägermaterial etwa 20 bis 30 μΑ, wenn eine Spannung von 03 bis 0,4 Volt angelegt wird; dies ist äquivalent mit einer Erdung des Trägermaterials über einen Widerstand R zwischen 10 bis 21 ΚΩ, wie es in F ig. 3 gezeigt ist
Bei der vorliegenden Erfindung ist es zweckmäßig, die verzerrte P-Zone 6 in dem Halbleiter-Trägerkörper derart auszubilden, daß sie die Zonen fir die Schaltungselemente, d. h. die Source- und Drain-Zonen, gemäß Fig. 1 im wesentlichen vollständig umgibt Ferner ist es zweckmäßig, die Metallelektrode 7 für den Trägerkörper im wesentlichen auf der gesamten Oberfläche der verzerrten P-Zone 6 vorzusehen.
F i g. 5 zeigt eine Draufsicht auf eine integrierte MOS-Schaltungseinrichtung gemäß einer weiteren Ausführungsform der Erfindung. Die Ziffer 12 bezeichnet einen Halbleiter-Trägerkörper aus Silizium, 14 bis 17 sind darin gebildete MOS-Schaltungselemente, 18 bis 28 interne, mit den Elektroden der Elemente verbundene Elektrodenanscbiusse, 53 ist eine Masseeiektrode, 4i bis 52 sind externe Anschlüsse und 29 bis 40 sind Vc"bindungsdrähte, die jeweils die internen Anschlüsse mit den externen Anschlüssen verbinden.
Wie anhand ces obigen Ausführungsoeispiels erläutert besteht ein wichtiges Merkmal der ve-liegenden Einrichtung darin, daß bei einer Halbleitereinrichtung, bei der ein Feldeffekttransistor mit isolierter Steuerelektrode auf der Hauptfläche des Trägerkörpers gebildet wird, eine Kante durch mechanische Behandlung eines Teiles oder der gesamten Kante abgetrennt wird, nachdem die Zone mit gegenüber dem Trägerkörper entgegengesetztem Leitungstyp gebildet worden ist, und die Masseelektrode dann mit dieser Zone verbunden wird. Da deshalb der Leckstrom des PN-Übergangs in deij mechanisch verzerrten Schicht, die an demjenigen Teil der Kante des Halbleiter-
Trägerkörpers gebildet ist, an dem das Feldeffekt-Halbleiteretement geformt ist, groß ist und die Masseelektrode an diesem Teil vorgesehen ist, kann die Wirksamkeit
der Erdung gesteigert werden. Außerdem erfolgt die
Bildung des PN-Übergangs gleichzeitig mit dem
selektiven Diffusionsvorgang zur Bildung des Feldeffekt-Transistors mit isoliertem Gate, wodurch sich
Vorteile insofern ergeben, als kein zusätzlicher Fertigungsschritt erforderlich ist und der PN-Übergang sehr
leicht geformt wird. Ein weiterer Vorteil besteht dann,
daß dzr Halbleiter-Trägerkörper auf einer Ünterkge
aus beispielsweise Keramik durch geeignete Haftmittel,
beispielsweise Glas, direkt befestigt Werden kann.
Gemäß Fig-6 ist eine integrierte Schaltungseinrichtung auf einer isolierenden Unterlage befestigt Der
Halbleiter-Trägerkörper 64 des N-Typs ist dabei direkt
ohne einen Metallisierungsprozeß an seiner Unterseite
über eine Glasschicht 61 unten an einer Ausnehmung
10
15
befestigt, die in einer beispielsweise aus Keramik bestehenden isolierenden Unterlage 60 gebildet ist 65 und 66 sind die Source- bzw. Drain-Zonen des P-Leitungstyps, während mit 67 die P-Zone für die an der Kante des Trägerkörpers 64 geformte Masseelektrode bezeichnet ist 72 ist eine Isolierschicht, die beispielsweise aus Siliziumoxid besteht 68,69,70 und 71 sind Gate-, SoWce-, Drain- üiid Mässeelektroden, die auf einer Hauptfiäcnegdes Träger|cÖrpers;geförmt sind. Mit 62 und te sind Zuführungsleitungen bezeichnet, die an der isolierenden Unterlage 60 über die Glässchicht61 befestigt und über Verbindungsdrähte 73 und 74 mit den auf der Hauptfläche des Trägerkörpers geformten Elektroden elektrisch verbunden sind. Iri Fig,6 ist zur Vereinfachung der Darstellung eine Vielzahl von Zuführungsleitungen und Verbindungsdrähten außer den mit den Ziffern 62,63,73 und 74 bezeichneten nicht gezeigt
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Halbleitereinrichtung mit einem Trägerkörper aus einem Halbleitermaterial eines ersten Leitungstyps, der eine Hauptfläche und durch mechanische Abtrennung gebildete Seitenwände und Kanten zwischen Hauptfläche und Seitenwänden aufweist, der ferner mehrere durch selektive Diffusion durch die Hauptfläche gebildete Zonen des entgegengesetzten Leitungstyps, die zu mindestens einem Feldeffekttransistor gehören, besitzt und der mit einer Elektrode für den elektrischen Anschluß des Trägerkörpers versehen ist, dadurch gekennzeichnet, daß in einem aa eine Kante angrenzenden Teil des Trägerkörpers (1; 64) eine durch die Hauptflä- 15-che eindiffundierte Zone (6; 67) des entgegengesetzten Leitungstyps vorgesehen ist, die emen mit dem Trägerkörper (1; 64) einen PN-Übergang bildenden verzerrten Bereich (9) enthält, und daß die Elektrode (7; 71) für den Anschluß des Trägerkörpers (1; 64) an dieser eindif fund' srten Zone (6; 67) angeordnet ist
2. Halbleitereinrichtung nach Ansprach 1, dadurch gekennzeichnet, daß die an der Kante des Trägerkörpers (1; 64) vorgesehene Zone (6,67) die übrigen Zonen (2,3; 14... 17) im wesentlichen umschließt
3. Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Elektrode (7; 71) für den elektrischen Anschluß des Trägerkörpers (1; 64) im wesentlichen die gesamte Oberfläche der an der Kante des Trägerkörpers vorgesehenen Zone (6; 67) bedeckt
4. Verfahren zur Herstellung der Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei durch die Hauptfiäche eines Halbleuerplättchens ein Störstoff eindiffundieri wird, um Jonen des entgegengesetzten Leitungstyps zu bilden, und das Halbleiterplättchen mechanisch angerissen und in einzelne Trägerkörper zerteilt wird, dadurch gekennzeichnet daß das Anreißen und Zerteilen an Stellen erfolgt an denen vorher Zonen des entgegengesetzten Leitungstyps gebildet worden sind.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Anreißen und Zerteilen nach Aufbringen einsr Eiektroden-MstaHschicht auf dis as Zonen des entgegengesetzten Leitungstyps erfolgt
DE2042586A 1969-08-27 1970-08-27 Halbleitereinrichtung mit mindestens einem Feldeffekttransistor Expired DE2042586C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP44067192A JPS4819113B1 (de) 1969-08-27 1969-08-27

Publications (3)

Publication Number Publication Date
DE2042586A1 DE2042586A1 (de) 1971-03-11
DE2042586B2 DE2042586B2 (de) 1978-11-16
DE2042586C3 true DE2042586C3 (de) 1984-01-26

Family

ID=13337780

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2042586A Expired DE2042586C3 (de) 1969-08-27 1970-08-27 Halbleitereinrichtung mit mindestens einem Feldeffekttransistor

Country Status (4)

Country Link
US (1) US3688165A (de)
JP (1) JPS4819113B1 (de)
DE (1) DE2042586C3 (de)
GB (1) GB1318444A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326583Y2 (de) * 1974-09-06 1978-07-06
US4076558A (en) * 1977-01-31 1978-02-28 International Business Machines Corporation Method of high current ion implantation and charge reduction by simultaneous kerf implant
JPS58157151A (ja) * 1982-03-15 1983-09-19 Mitsubishi Electric Corp 半導体集積回路装置
US5936454A (en) * 1993-06-01 1999-08-10 Motorola, Inc. Lateral bipolar transistor operating with independent base and gate biasing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL267390A (de) * 1960-09-28
US3197681A (en) * 1961-09-29 1965-07-27 Texas Instruments Inc Semiconductor devices with heavily doped region to prevent surface inversion
US3284723A (en) * 1962-07-02 1966-11-08 Westinghouse Electric Corp Oscillatory circuit and monolithic semiconductor device therefor
BE637064A (de) * 1962-09-07 Rca Corp
GB993388A (en) * 1964-02-05 1965-05-26 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3305708A (en) * 1964-11-25 1967-02-21 Rca Corp Insulated-gate field-effect semiconductor device
DE1514495C3 (de) * 1965-07-01 1974-10-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiteranordnung
GB1217880A (en) * 1967-10-13 1970-12-31 Rca Corp Lateral transistor with auxiliary control electrode
NL6715013A (de) * 1967-11-04 1969-05-06
US3570112A (en) * 1967-12-01 1971-03-16 Nat Defence Canada Radiation hardening of insulated gate field effect transistors
US3573509A (en) * 1968-09-09 1971-04-06 Texas Instruments Inc Device for reducing bipolar effects in mos integrated circuits

Also Published As

Publication number Publication date
JPS4819113B1 (de) 1973-06-11
GB1318444A (en) 1973-05-31
DE2042586A1 (de) 1971-03-11
DE2042586B2 (de) 1978-11-16
US3688165A (en) 1972-08-29

Similar Documents

Publication Publication Date Title
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE3229250C2 (de)
DE2706623C2 (de)
DE2242026A1 (de) Mis-feldeffekttransistor
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2143029B2 (de) Integrierte halbleiterschutzanordnung fuer zwei komplementaere isolierschicht-feldeffekttransistoren
DE3601326A1 (de) Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter
DE1614373B1 (de) Monolithische integrierte Halbleiterschaltung
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
DE2832154C2 (de)
DE2226613A1 (de) Halbleiterbauelement
DE3227536A1 (de) Darlington-transistorschaltung
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE3119288A1 (de) Halbleiteranordnung
DE2349938A1 (de) Halbleitervorrichtung
DE2042586C3 (de) Halbleitereinrichtung mit mindestens einem Feldeffekttransistor
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE1949523C3 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE3737450A1 (de) Halbleitervorrichtung mit einem schutz der sperrschicht gegen durchschlag
DE1589891B (de) Integrierte Halbleiterschaltung
DE10014455B4 (de) Pegelschieber
DE2215850A1 (de) Schutzdiodenanordnung fuer gitterisolierte feldeffekttransistoren
EP0179099B1 (de) Monolithisch integrierte planare halbleiteranordnung und verfahren zu deren herstellung
DE1910447C3 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8228 New agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING., PAT.-ANW., 8000 MUENCHEN

8281 Inventor (new situation)

Free format text: TOMINAGA, YOSHIO KAWAGOE, HIROTO TERANISHI, YUICHI, KODAIRA, TOKYO, JP

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee