DE2504846A1 - Halbleiteranordnung mit gleichrichtender grenzschicht - Google Patents
Halbleiteranordnung mit gleichrichtender grenzschichtInfo
- Publication number
- DE2504846A1 DE2504846A1 DE19752504846 DE2504846A DE2504846A1 DE 2504846 A1 DE2504846 A1 DE 2504846A1 DE 19752504846 DE19752504846 DE 19752504846 DE 2504846 A DE2504846 A DE 2504846A DE 2504846 A1 DE2504846 A1 DE 2504846A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- area
- parts
- conductivity type
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000012535 impurity Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000002452 interceptive effect Effects 0.000 claims 2
- 241000881711 Acipenser sturio Species 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
25Q4846
Dipl.-lng. H. Sauerland · Or.-Ing. R. König ■ Dipl.-lng. K. Bergen
Patentanwälte ■ 4θοα Düsseldorf 3Ο ■ Cecilienallee 76 · Telefon 43573a
5. Februar 1975 29 741 B
RCA Corporation, 30 Rockefeller Plaza,
New York, N.Y. 10020 (V0St0A.)
"Halbleiteranordnung mit gleichrichtender Grenzschicht"
Die Erfindung bezieht sich auf eine Halbleiteranordnung
mit gleichrichtender Grenzschicht, insbesondere auf pn-Zenerdioden zur Verwendung in integrierten Schaltungen.
Bekannte Zenerdioden stellen eine Halbleiteranordnung mit
pn~Grenzschicht dar, bei der Diffusionsprozesse Anwendung finden, die in bekannter Weise Bereiche erzeugen, in welchen die Störstellenkonzentration (Konzentration der Aktivatoren
oder Verunreinigungen) sich ändert, und zwar meist zwischen einem Maximum an der Fläche, durch welche hindurch
die Diffusionen geschehen, und einem Minimum innerhalb des Halbleitermaterials. Die Folge der Diffusionen und der zu«
geordneten Orte und relativen Flächen liegen so, daß der p-Bereich der Anordnung zwei Teile hat, nämlich einen Teil
relativ hoher maximaler Konzentration und großer Tiefe und einen zweiten Teil geringer maximaler Konzentration und
flacherer Tiefe. Der n«r-Bereich wird in diese beiden Teile
diffundiert, mit der Folge, daß er in dem Teil flacherer Tiefe des p«Bereichs tiefer ist. Legierter Aluminiumkontakt
kann im Gebiet des η-Bereichs über dessen tieferen Teil ohne die Gefahr geschaffen werden, daß das Aluminium
die Grenzschicht durchsticht oder durchdringt.
Bei bekannten Halbleiteranordnungen der in Rede stehenden Art steht die Zone der maximalen Konzentration des n-Be-
509835/0639
S/sn
S/sn
reichs in Berührung mit der Zone maximaler Konzentration des Teiles hoher Konzentration des p-Bereichs. Demgemäß befindet
sich ein Teil der pn-Grenzschicht, die zwischen den beiden Bereichen vorgesehen ist, zwischen den Zonen maximaler
Konzentration jedes Bereichs. Zener-Durchbruch findet in diesem Gebiet der pn-Grenzschicht bei einer niedrigeren
Spannung als überall sonst längs der Grenzschicht statt, so daß es dieses Charakteristikum ist, welches den Wert des
Zenerdurchbruchs der Halbleiteranordnung steuert.
Bei handelsüblichen Halbleiteranordnungen hat man für geeignete Durchbruchspannungen gesorgt. Der Betrag der Durchbruchspannung
hängt jedoch von den relativen Konzentrationen der Fremd- oder Störatome (Verunreinigungen) in den die
Grenzschichten definierenden Bereichen ab, und die relativen Konzentrationen der Fremd- oder Störatome hängen ihrerseits
von der Dauer, den Temperaturen und anderen Bedingungen der Diffusionsprozesse ab, die verwendet werden, um die Bereiche
zu schaffen. Es entspricht dem Stande der Technik, die Zahl der gesonderten Diffusionsschritte möglichst klein zu
machen, indem eine gegebene Halbleiteranordnung so gestaltet wird, daß jeder diffundierte Bereich so viel Funktionen
in so viel verschiedenen Komponenten der Schaltung wie möglich erfüllt. Gelegentlich sind Änderungen notwendig, um
die Charakteristika einer Komponente zu beeinflussen. Derartige Änderungen können die Charakteristika einer anderen
Komponente in unerwünschter Weise beeinflussen. Eine Reduktion in der maximalen Konzentration im Bereich hoher Leitfähigkeit
der p-Region einer bekannten Halbleiteranordnung, die notwendig werden kann, um die Operation einer anderen
Komponente der Anordnung abzuwandeln erhöht in unerwünschter Weise die Durchbruchspannung bei solchen bekannten Anordnungen.
Um bei der Konstruktion integrierter Schaltungen Flexibilität zu erreichen, ist es wünschenswert, eine Halbleiteranordnung
zu schaffen, die sich entweder durch einen niedrigeren Zenerdurchbruch mit Bereichen auszeichnet, die
50 9835/0639
durch die gleichen Diffusionsprozesse hergestellt sind,
wie sie bei Anordnungen nach dem Stand der Technik verwendet werden, oder bei gleicher Durchbruchspannung aus Bereichen
bestehen, die durch abgewandelte Diffusionsprozesse hergestellt sind. Hierin liegt die der Erfindung zugrundeliegende
Aufgabeβ
Zur weiteren Erläuterung der Erfindung diene die Zeichnung..
Dort zeigen
Fig., 1 eine Draufsicht eines Teiles einer integrierten
Schaltung mit einer der Erfindung entsprechenden Anordnung der neuen Zenerdiode,
, 2 einen Querschnitt nach Linie 2-2 in Fig. 1 und
Fig. 5 bis 5 verschiedene Querschnitte zur Veranschauli—
chung der einzelnen Schritte bei der Herstellung einer erfindungsgemäß gestalteten Anordnung»
Fig. 1 und 2 erläutern einen Teil einer integrierten Schaltung 10, die eine erfindungsgemäß gestaltete Zenerdiode 12
enthalte Die integrierte Schaltung 10 besteht aus einem
Substrat 14 aus Halbleitermaterial, und zwar Silizium mit p-Leitfähigkeit in dem hier gewählten Beispiel, mit einer
darauf liegenden epitaxialen Schicht 16 aus Silizium mit η-Leitfähigkeit. Die epitaxiale Schicht 16 mit n-Leitfähigkeit
hat eine Fläche 18, auf der die verschiedenen Prozesse durchgeführt werden, die zur Herstellung der Halbleiteranordnung dienen. Ein isolierender Bereich 20 mit Leitfähigkeit
vom p+ Typ umgibt einen Teil der epitaxialen Schicht 16 und dient dazu, die Zenerdiode 12 gegen andere, nicht
dargestellte Komponenten der Schaltung zu isolieren, die Bestandteil
der Schaltung 10 sind, also die Zenerdiode von diesen anderen Komponenten zu trennen. Je nach den Merkma-
509835/0639
mm *-J- mm
len der Schaltung können andere Komponenten mit der Zenerdiode
12 vereinigt werden, und zwar innerhalb der Grenzen der Unstetigkeitsschichten des isolierenden oder trennenden
Bereichs 20.
Die Zenerdiode 12 besteht aus einem ersten Bereich 22 von einem bestimmten Leitfähigkeitstyp, und zwar in dem in Rede
stehenden Beispiel p-Leitfähigkeit, mit zwei diffundierten Teilen, einem Teil 24 mit Leitfähigkeit vom p+ Typ und
einem Teil 26 mit Leitfähigkeit vom ρ Typ, In der Zeichnung sind die üblichen Bezeichnungen für die jeweiligen Leitfähigkeiten
verwendet. Demgemäß hat Teil 24 mit Leitfähigkeit vom p+ Typ eine größere Fremd- oder Störatom-Konzentration
als Teil 26 mit Leitfähigkeit vom ρ Typ. Die Fläche der peripheren Unstetigkeitsschicht des Teils 24 mit Leitfähigkeit
vom p+ Typ des Bereiches 22 ist beispielsweise rechteckig gestaltet, wie in Fig. 1 bei 28 angedeutet ist. Der
Teil 26 mit Leitfähigkeit vom ρ Typ kann gleichfalls rechteckig geformt sein, und zwar mit einer äußeren peripheren
Unstetigkeitsschicht, die bei 30 angedeutet ist„ Teil 26 mit Leitfähigkeit vom ρ Typ hat in diesem Beispiel eine
innere periphere Unstetigkeitssdhicht 32, durch die eine Öffnung innerhalb der Fläche des Teiles 26 mit Leitfähigkeit
vom ρ Typ definiert ist, welche die Fläche 24 des Bereichs 22 mit Leitfähigkeit vom p+ Typ überlappt«, Anders
ausgedrückt überlappt abweichend vom Stande der Technik der Teil 26 mit Leitfähigkeit vom ρ Typ des Bereichs 22 weniger
als die Gesamtheit des Teils 24 mit Leitfähigkeit vom p+ Typ dieses Bereichs. Die Konfiguration dieser Teile mit
einer Öffnung in dem Teil 26 mit Leitfähigkeit vom ρ Typ des Bereichs 22 wird erfindungsgemäß bevorzugt. Indes kann
jede andere Konfiguration verwendet werden, solange der Teil 26 mit Leitfähigkeit vom ρ Typ den Teil 24 mit Leitfähigkeit
vom p+ Typ nicht vollständig überlappt. Der Grund hierfür liegt in der Herstellung und wird unten erläutert.
Gemäß Fig. 2 definiert Teil 24 mit Leitfähigkeit vom p+ Typ
509835/06 3 9
des Bereichs 22 mit Leitfähigkeit vom ρ Typ eine pn-^Grenz··
schicht gegenüber dem Material der epitaxialen Schicht 16 über eine Tiefe, die geringer ist als die Dicke der epitaxialen
Schicht und mit einer relativ großen Tiefe im Vergleich
mit der Tiefe des Teils 26 mit !Leitfähigkeit vom ρ Typ des Bereichs 22. Dies entspricht im wesentlichen der Anordnung
nach dem Stande der Technik.
Die Zenerdiode 12 hat außerdem einen zweiten Bereich 34
vom entgegengesetzten Leitfähigkeitstyp, relativ zu der in
diesem Beispiel angegebenen Leitfähigkeit vom n+ Typ, die sowohl für die Teile 24 und 16 des ersten Bereichs 22 gilt
und von beiden durch eine pn-Grenzfläche 36 getrennt !stund
sich in eine Fläche innerhalb der inneren Uhstetigkeitsschicht 32 des Teiles 26 erstreckt oder diese Fläche ganz
beansprucht. Aus Fig. 2 geht hervor, daß der zweite Bereich 34 drei verschiedene Tiefen innerhalb der epitaxialen
Schicht 16 hat, weil er in Zonen von drei verschiedenen Niveaus der Konzentration von Fremd- oder Störatomen im Bereich
22 mit Leitfähigkeit vom ρ Typ diffundiert ist. Innerhalb der inneren Unstetigkeitsschicht 32 des Teiles 26 mit
Leitfähigkeit vom ρ Typ des Bereichs 22, oder allgemein gesprochen überall dort, wo sie eine Fläche beansprucht, in
welcher der Teil 26 mit Leitfähigkeit vom ρ Typ den Teil 24 mit Leitfähigkeit vom p+ Typ nicht überlappt, hat der zweite
Bereich 34 mit Leitfähigkeit vom n+ Typ seine geringste Tiefe, und zwar deshalb, weil die Konzentration im Teil 24
mit Leitfähigkeit vom p+ Typ des Bereichs 22 an dieser Stelle am größten ist. Überall dort, wo der zweite Bereich
34 eine Fläche beansprucht, wo der Teil 26 mit Leitfähigkeit vom ρ Typ den Teil 24 mit Leitfähigkeit vom p+ Typ
überlappt, fällt das Konzentrationsprofil verschieden aus, weil diese Fläche zwei Diffusionsschritten ausgesetzt ist,
wie unten erläutert werden wirde Die Tiefe des zweiten Bereichs
34 ist in dieser Fläche dann größer. Die größte Tiefe des zweiten Bereichs 34 entsteht innerhalb des Gebietes
509835/0639
des Teiles 26 des Bereichs 22 außerhalb der peripheren Unstetigkeitsschicht
28 des Teiles 24.
Kontakt zwischen den Bereichen 22 und 34 der Zenerdiode 12 wird in der üblichen Weise hergestellt. Vorgesehen ist ein
passivierender, isolierender oder trennender Überzug 38, der mit Öffnungen 40 an Stellen versehen ist, wo Kontakt
mit dem Silizium erwünscht ist. In der isolierenden Schicht 38 sind Metallkontakte 42 und 44, üblicherweise aus Aluminiumlegierung,
vorgesehen und in ihrer Form so gestaltet, daß sie in die Öffnungen 40 reichen, um in Berührung mit
den Bereichen 22 und 34 zu gelangen und diese Bereiche mit anderen Teilen der Halbleiteranordnung zu verbinden. In an
sich bekannter Weise wird Kontakt mit dem Bereich 34 nur oberhalb desjenigen Teiles dieses Bereiches hergestellt,
wo die pn-Grenzfläche 36 ihre größte Tiefe hat. Dies
schafft die Möglichkeit, den Kontakt 42 an das Silizium mit geringerer Gefahr eines Durchdringens der Grenzschicht
36 durch Silizium oder Eindringens in diese anzulegieren»
Fig. 3 bis 5 veranschaulichen verschiedene Stadien bei dem bevorzugten Herstellungsverfahren einer erfindungsgemäß gestalteten
Zenerdiode 12. In Fig. 3 ist die Halbleiteranordnung nach der Bildung des Teiles 24 mit Leitfähigkeit vom
p+ Typ des Bereiches 22 dargestellt. Das Substrat 14 kann einen spezifischen Widerstand von 25 bis 50 Ohm.cm haben,
während für die epitaxiale Schicht 16 ein spezifischer Widerstand von 1 bis 6 Ohm·cm und eine Dicke zwischen 10 und
14 Mikron in Betracht kommt. Bei der Herstellung des Teiles 24 des Bereiches 22, also des Teiles 24 mit Leitfähigkeit
vom p+ Typ, wird eine Maske aus einer Oxidschicht 46
auf der Oberfläche 18 der epitaxialen Schicht 16 vorgesehen,
und es wird darin eine Öffnung 48 gebildet, die im wesentlichen in bezug auf Fläche und Konfiguration dem entspricht,
was für den Teil 24 mit Leitfähigkeit vom p+ Typ
509835/0639
erwünscht ist. Hierauf folgen Niederschlag und Schritte zum Eintreiben zwecks Bildung des Teiles 24. Die Schritte
des Niederschlagens und Bintreibens werden sodann durchgeführt,
um den Teil 24 zu bilden. Zum Niederschlagen kann beispielsweise die Fläche 18 einer Bor liefernden Quelle
ausgesetzt werden, die beispielsweise Bornitrid auf eine Dauer von 30 Minuten liefert, während das Silizium bei
einer Temperatur von 11000C gehalten wird. Der darauf folgende
Schritt des Eintreibens kann in der Weise durchgeführt werden, daß das Gebilde einer Temperatur von 11650C
für eine Dauer von 25 Minuten in einer oxydierenden Atmosphäre
ausgesetzt wird, beispielsweise Dampf. Ein Teil der Fläche 18 wird während des Schrittes des Eintreibens oxy- ■
diert, um eine Oxidschicht 50 oberhalb des Teiles 24 mit einer Leitfähigkeit vom p+ Typ zu schaffen. Dabei wird in
gewissem Maße die Borkonzentration in der Umgebung der Fläche 18 durch Abspaltung von Bor in die Oxidschicht 50
stattfinden.
Der nächste Schritt besteht in der Bildung des Teiles 26 des Bereiches 22 mit einer Leitfähigkeit vom ρ Typ. Die
als Maske dienende Oxidschicht 46 und die Oxidschicht 50, die während des Schrittes des Eintreibens in die Schicht
24 mit einer Leitfähigkeit vom p+ Typ hergestellt worden waren, werden abgestreift und es wird eine neue als Maske
wirkende Oxidschicht 52 gebildet. In der maskierenden Oxidschicht 52 wird eine Öffnung 54 vorgesehen, und zwar
in der Konfiguration, die oben für den Teil 26 mit Leitfähigkeit vom ρ Typ beschrieben worden ist. Ein schützend
wirkender Teil 56 der maskierenden weiteren Oxidschicht bleibt daher oberhalb eines Gebiets des Teiles 24 mit Leitfähigkeit
vom p+ Typ bestehen. An diesen Schritt schließt sich ein Schritt, bei dem die Fläche 18'der epitäxialen
Schicht 16 einer Bor liefernden Quelle auf die Dauer von 45 Minuten bei einer Temperatur von 95O°C ausgesetzt wird,
509835/0639
worauf ein weiterer Schritt zum Eintreiben des Materials in einer oxydierenden Atmosphäre von 11OO°C auf die Dauer
von 100 Minuten folgt. Während dieses letzteren Schrittes findet weitere Oxydation der Fläche 18 im Bereich der Öffnung
54 statt, die zur Folge hat, daß eine weitere Oxidschicht 58 gebildet wird. Dieses Verfahren liefert außerdem
einen geringen Zusatz in der maximalen Borkonzentration im Bereich der Überlappung zwischen den Teilen 26 und
24 während des Schrittes, in welchem der Niederschlag vorgenommen wird. Insgesamt ergibt sich aber eine Verminderung
der Konzentration, und zwar zufolge der Oxydation der Fläche 18 in diesem Gebiet und zufolge weiterer Abspaltung von
Bor in die Oxidschicht 58. Weitere Herabsetzung der Konzentration findet aber auch in dem GSebiet unterhalb des
schützenden Gebiets 56 statt.
Der zweite Bereich 34 mit Leitfähigkeit vom n+ Typ wird
sodann durch Diffusion geschaffen. Die als Maske wirkende Oxidschicht 52, 56 nach Fig. 4 und der Überzug 58, der von
der zweiten zum Eintreiben dienenden Operation herrührt, werden abgestreift, und es wird eine weitere Maskierung
(Fig. 5) gebildet. Dabei wird eine Öffnung 62 vorgesehen, wie sie in ihrer Konfiguration für den Bereich 34 erwünscht
ist. Der Teil der Fläche 18 im Bereich der Öffnung 62 wird sodann einer Phosphor liefernden Quelle ausgesetzt, beispielsweise
einer solchen, die Phosphor in Form von Phosphoroxychlorid liefert, und zwar auf die Dauer von 10 Minuten
bei einer Temperatur von 10500C. Daran schließt sich
ein Schritt zum Eintreiben, der in einer oxydierenden Atmosphäre durchgeführt wird, und zwar auf eine Dauer von 10
Minuten bei 10500C.
Die Halbleiteranordnung wird dann in üblicher Weise dadurch fertiggestellt, daß eine endgültige passivierend wirkende
Oxidschicht 38 hergestellt und die Kontakte 42 und 44 in
509835/0639
2504848
der Konfiguration nach Fig. 2 vorgesehen werden. Die Kontakte 42 und 44 bestehen aus Aluminium, das auf die Fläche
aufgedampft und sodann für eine Dauer von 10 Minuten auf 53O°C erhitzt wird, um sich mit dem Silizium zu legieren.
509835/0639
Claims (4)
- RCA Corporation, 30 Rockefeller Plaza, New York, NeY. 10020 (V.St.A.) .Patentansprüche;'Halbleiteranordnung, bestehend aus einem Halbleiterkörper (Substrat) mit einer Fläche, einer in dem Halbleiterkörper ausgebildeten Zenerdiode mit einem ersten Bereich eines Leitfähigkeitstyps, der zwei diffundierte Teile enthält, von denen der erste Teil eine hohe maximal Konzentration an Fremd- oder Störatomen und eine Ünstetigkeitsschicht bestimmter Tiefe in bezug auf die genannte Fläche aufweist, während der zweite Teil so diffundiert ist, daß er weniger als die Gesamtheit des ersten Teiles überlappt und in dem Gebiet, wo er den ersten Teil nicht überlappt, eine bedeutend niedrigere Maximalkonzentration an Fremd- oder Störatomen und eine Unstetigkeitsschicht von bedeutend geringerer Tiefe als der erste Teil aufweist, wobei der Halbleiterkörper einen zweiten Bereich entgegengesetzten Leitfähigkeitstyps innerhalb der beiden Teile des ersten Bereichs enthält und von beiden Teilen durch eine pn-Grenzfläche getrennt ist, dadurch gekennzeichnet, daß mindestens ein Teil der pn-Grenzfläche (36) zwischen dem zweiten Bereich und dem ersten diffundierten Teil (24) des ersten Bereichs (22) sich zwischen den Zonen maximaler Fremd— oder Störatomkonzentration von beiden infolge von Anordnung innerhalb des ersten Teiles (24) außerhalb der Überlappungszone zwischen den beiden Teilen (24, 26) des ersten Bereichs (22) befindet, wobei der zweite Bereich (34) innerhalb des zweiten Teiles (26) des ersten Bereiches (22) eine Tiefe hat, die größer ist als die Tiefe im ersten Teil (24) der beiden Teile (24, 26) des ersten Bereichs (22), und wobei ein elektrischer Kontakt (42), der zum zweiten Bereich (34) führt, nur an dem zweiten Teil (26)5 09835/0639des ersten Bereichs (22) vorgesehen ist.
- 2. Halbleiteranordnung nach Anspruch 1, dadurch ge — kennzeichnet, daß die Zenerdiode einen Bestandteil einer integrierten Mikroschaltung darstellt und der erste Bereich (22) in einem isolierten (abgetrennten) Gebiet des Halbleiterkörpers (Substrat 14) vom gleichen Leitfähigkeitstyp wie der zweite Bereich (34) angeordnet ist.
- 3. Verfahren zur Herstellung einer integrierten Schaltung vom Halbleitertyp, bestehend aus einem Halbleiterkörper eines ersten Leitfähigkeitstyps mit einer darauf befindlichen epitaxialen Schicht vom entgegengesetzten Leitfähigkeitstyp, auf deren Fläche Diffusionsprozesse ausführbar sind, bei denen ein erster Teil eines ersten Bereichs, der den ersten Leitfähigkeitstyp aufweist, in die epitaxiale Schicht durch deren Fläche hindurchdiffundiert wird, wobei der erste Teil des genannten ersten Bereichs eine Tiefe aufweist, die geringer ist als die Tiefe der epitaxialen Schicht und ein relativ hohes Maximum an Stör- oder Fremdatomen hat, dadurch gekennzeichn e t , daß ein zweiter Teil des ersten Bereichs, der den ersten Leitfähigkeitstyp hat, in die epitaxiale Schicht eindiffundiert wird, wobei die Fläche des zweiten Teiles des ersten Bereiches weniger als die Fläche dessen ersten Teiles überlappt, die Tiefe des zweiten Teiles geringer ist als die des ersten Teiles und die Konzentration der Stör- oder Fremdatome in dem zweiten Teil wesentlich kleiner ist als die Konzentration im ersten Teil, und wobei die Diffusion in einer oxydierenden Atmosphäre ausgeführt wird und das Stör- oder Fremdatom so gewählt ist, daß es sich in dem. resultierenden Oxidüberzug abspaltet, so daß die maximale Fremd- oder Störatomkonzentration in der Überlappzone zwischen den beiden genannten Teilen niedriger ist als die509835/0639maximale Konzentration in dem ersten der beiden Teile außerhalb der Überlappzone, worauf ein zweiter Bereich vom entgegengesetzten Leitfähigkeitstyp in den ersten und zweiten Teil des ersten Bereichs eindiffundiert wird, wobei mindestens ein Teil des zweiten Bereichs eine pn-Grenzfläche mit dem ersten Bereich außerhalb der Überlappzone zwischen dem ersten und zweiten Bereich definiert.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Halbleitermaterial Silizium verwendet wird und das Stör- oder Fremdatom in der Grenzfläche, die zur Bildung des ersten und zweiten Bereichs diffundiert wird, Bor ist.509835/0639Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US44148274A | 1974-02-11 | 1974-02-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2504846A1 true DE2504846A1 (de) | 1975-08-28 |
Family
ID=23753033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752504846 Pending DE2504846A1 (de) | 1974-02-11 | 1975-02-06 | Halbleiteranordnung mit gleichrichtender grenzschicht |
Country Status (9)
Country | Link |
---|---|
JP (1) | JPS5324311B2 (de) |
BE (1) | BE825376A (de) |
CA (1) | CA1023058A (de) |
DE (1) | DE2504846A1 (de) |
FR (1) | FR2260873A1 (de) |
GB (1) | GB1452882A (de) |
IN (1) | IN144488B (de) |
IT (1) | IT1031592B (de) |
SE (1) | SE397605B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3004680A1 (de) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer integrierten schaltungsanordnung |
DE3004681A1 (de) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Integrierte schaltungsanordnung mit einer diode |
US6002144A (en) * | 1997-02-17 | 1999-12-14 | Sony Corporation | Zener diode semiconductor device with contact portions |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50120971A (de) * | 1974-03-09 | 1975-09-22 | ||
NL7907680A (nl) * | 1979-10-18 | 1981-04-22 | Philips Nv | Zenerdiode. |
JPS56137072A (en) * | 1980-03-29 | 1981-10-26 | Aisin Seiki | Energy saving molten metal retaining furnace |
GB2134705B (en) * | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
IT1214805B (it) * | 1984-08-21 | 1990-01-18 | Ates Componenti Elettron | Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown |
JPH0194895U (de) * | 1987-12-16 | 1989-06-22 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3735210A (en) * | 1971-06-07 | 1973-05-22 | Rca Corp | Zener diode for monolithic integrated circuits |
-
1975
- 1975-02-01 IN IN196/CAL/1975A patent/IN144488B/en unknown
- 1975-02-04 FR FR7503459A patent/FR2260873A1/fr not_active Withdrawn
- 1975-02-06 GB GB501475A patent/GB1452882A/en not_active Expired
- 1975-02-06 CA CA219,493A patent/CA1023058A/en not_active Expired
- 1975-02-06 DE DE19752504846 patent/DE2504846A1/de active Pending
- 1975-02-10 IT IT20102/75A patent/IT1031592B/it active
- 1975-02-10 BE BE153226A patent/BE825376A/xx unknown
- 1975-02-10 JP JP1733575A patent/JPS5324311B2/ja not_active Expired
- 1975-02-10 SE SE7501441A patent/SE397605B/xx unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3004680A1 (de) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer integrierten schaltungsanordnung |
DE3004681A1 (de) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Integrierte schaltungsanordnung mit einer diode |
US6002144A (en) * | 1997-02-17 | 1999-12-14 | Sony Corporation | Zener diode semiconductor device with contact portions |
Also Published As
Publication number | Publication date |
---|---|
GB1452882A (en) | 1976-10-20 |
IN144488B (de) | 1978-05-06 |
SE7501441L (de) | 1975-08-12 |
FR2260873A1 (de) | 1975-09-05 |
AU7792275A (en) | 1976-08-05 |
SE397605B (sv) | 1977-11-07 |
BE825376A (fr) | 1975-05-29 |
JPS50116186A (de) | 1975-09-11 |
JPS5324311B2 (de) | 1978-07-20 |
CA1023058A (en) | 1977-12-20 |
IT1031592B (it) | 1979-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3145231C2 (de) | ||
DE69331052T2 (de) | Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess | |
DE3650248T2 (de) | Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode. | |
DE2916364C2 (de) | ||
DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE2728167A1 (de) | Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE3878037T2 (de) | Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet. | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE2214935A1 (de) | Integrierte Halbleiterschaltung | |
DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
DE1926884A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE69415500T2 (de) | Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE1903870A1 (de) | Verfahren zum Herstellen monolithischer Halbleiteranordnungen | |
DE2504846A1 (de) | Halbleiteranordnung mit gleichrichtender grenzschicht | |
DE2649935A1 (de) | Referenzdiode | |
DE3940388A1 (de) | Vertikal-feldeffekttransistor | |
DE2406807A1 (de) | Integrierte halbleiterschaltung | |
DE3888462T2 (de) | Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHW | Rejection |