DE3004680A1 - Verfahren zum herstellen einer integrierten schaltungsanordnung - Google Patents
Verfahren zum herstellen einer integrierten schaltungsanordnungInfo
- Publication number
- DE3004680A1 DE3004680A1 DE19803004680 DE3004680A DE3004680A1 DE 3004680 A1 DE3004680 A1 DE 3004680A1 DE 19803004680 DE19803004680 DE 19803004680 DE 3004680 A DE3004680 A DE 3004680A DE 3004680 A1 DE3004680 A1 DE 3004680A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- zone
- semiconductor
- diode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
-
- Verfahren zum Herstellen einer integrierten
- Schaltungsanordnung Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einer Diode, bei der eine Halbleiterzone vom ersten Leitungstyp mit einer Halbleiterzone vom zweiten Leitungstyp den pn-Übergang der Diode bildet, sowie mit einem Transistor, der einen niederohmigen Kollektoranschlußbereich vom Leitungstyp der Kollektorzone am Rand der Kollektorzone aufweist.
- In der heutigen Halbleitertechnik werden bei integrierten Schaltungsanordnungen Zenerdioden verwendet, deren Zenerspannung im Bereich von 5,8 bis 6,2 Volt und im Bereich von 7 bis 7,6 Volt liegt. Es sind jedoch bereits heute Schaltungsanordnungen zu integrieren, die Stabilisierungsspannungen benötigen, die außerhalb der oben genannten Bereiche liegen. Diese Stabilisierungsspannungen werden heute durch relativ aufwendige Schaltungsmaßnahmen wie z. B. Spannungsteiler erzeugt.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer integrierten Schaltungsanordnung anzugeben, welches mit geringem Aufwand Zenerdioden liefert, deren Stabilisierungsspannung auch Bereiche erfaßt, die Zenerdioden von heute üblichen integrierten Schaltungsanordnungen nicht erfassen. Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art dadurch gelöst, daß die Halbleiterzone vom ersten Leitungstyp zusammen mit dem senkrecht zur Halbleiteroberfläche verlaufenden Teil des niederohmigen Kollektoranschlußbereichs hergestellt wird und daß die Halbleiterzone vom zweiten Leitungstyp anschließend derart in den Halbleiterkörper eingebracht wird, daß sie die Halbleiterzone vom ersten Leitungstyp berührt oder umschließt und sich weniger tief als die Halbleiterzone vom ersten Leitungstyp in den Halbleiterkörper erstreckt. Die Halbleiterzone vom zweiten Leitungstyp wird vorzugsweise zusammen mit der Basiszone des Transistors in den Halbleiterkörper eingebracht.
- Im allgemeinen ist in einer integrierten Schaltungsanordnung eine Vielzahl von Transistoren mit Kollektoranschluß zone vorhanden. In diesem Fall gelten die hier gemachten Ausführungen sinngemäß auch für die Vielzahl der Transistoren, d. h. die Kollektoranschlußzonen all dieser Transistoren werden vorzugsweise gleichzeitig mit der ersten Halbleiterzone der Diode vom zweiten Leitungstyp bzw.
- mit der niederohmigen Diodenanschlußzone hergestellt. Sind mehrere Dioden mit dem erfindungsgemäßen Aufbau vorhanden, so werden vorzugsweise auch deren Halbleiterzonen vom ersten Leitungstyp bzw. Anschluß zonen zusammen mit den senkrecht zur Halbleiteroberfläche verlaufenden Teilen der niederohmigen Kollektoranschlußbereiche hergestellt.
- Die heute bekannten integrierten Schaltungsanordnungen bestehen aus einem Substrat mit einer auf dem Substrat befindlichen epitaktischen Schicht, in die die Bauelemente der integrierten Schaltungsanordnung eingebracht werden.
- Die Herstellung einer solchen integrierten Schaltungsanordnung erfolgt nach der Erfindung dadurch, daß in ein Substrat vom ersten Leitungstyp eine buried layer vom zweiten Leitungstyp für die Diode und eine buried layer vom zweiten Leitungstyp für den Transistor eingebracht werden (sind mehrere erfindungsgemäß ausgebildete Dioden und Transistoren vorhanden, so werden natürlich entsprechend mehr vergrabene Schichten (buried layer) im Substrat hergestellt). Anschließend wird auf das Substrat vom ersten Leitungstyp eine epitaktische Schicht vom zweiten Leitungstyp aufgebracht, die mit dem Substrat einen pn-Übergang bildet. In die epitaktische Schicht werden Separationszonen vom zweiten Leitungstyp eingebracht, die bekanntlich zur Separation der in der integrierten Schaltungsanordnung vorhandenen Bauelemente erforderlich sind. Anschließend wird in die epitaktische Schicht die Halbleiterzone vom ersten Leitungstyp (die eine Halbleiterzone der Diode) sowie der senkrecht zur Halbleiteroberfläche verlaufende Teil des niederohmigen Kollektoranschlußbereiches des Transistors eingebracht. Die Herstellung der Halbleiterzone vom zweiten Leitungstyp (andere Halbleiterzone der Diode) erfolgt zusammen mit der Herstellung der Basiszone des Transistors.
- Sind mehrere erfindungsgemäße Dioden und Transistoren in der integrierten Schaltungsanordnung vorhanden, so gilt für deren Herstellung, wie bereits ausgeführt, sinngemäß dasselbe. Da der Kollektoranschlußbereich lediglich niederohmig zu sein braucht, kann sich seine Leitfähigkeit in einem relativ großen Leitfähigkeitsbereich bewegen. Da die Diodenzone vom zweiten Leitungstyp zusammen mit dem senkrecht zur Halbleiteroberfläche verlaufenden Teil des Kollektoranschlußbereichs hergestellt wird, kann sie ebenso wie der niederohmige Kollektoranschlußbereich sehr unterschiedlich niederohmig dotiert werden. Dies bietet die Möglichkeit für eine relativ große Variation der Dotierung der Diodenzone vom zweiten Leitungstyp und damit der Zenerspannung der Diode, die beispielsweise im Bereich von 6,5 - 10 V liegt.
- Die Erfindung wird im folgenden an Ausführungsbeispielen näher erläutert.
- Die integrierte Schaltungsanordnung, deren Herstellung im folgenden beschrieben wird, hat, wie heute allgemein üblich, einen epitaktischen Aufbau. Bei der Herstellung der integrierten Schaltungsanordnung nach der Erfindung geht man gemäß der Figur 1 von einem Substrat 1 vom ersten Leitungstyp aus, in das die höher dotierten buried layer vom zweiten Leitungstyp eingebracht werden. Die Herstellung der buried layer erfolgt beispielsweise durch Diffusion, indem auf das Substrat eine Isolierschicht aufgebracht, in die Isolierschicht Diffusionsfenster eingebracht und durch die Diffusionsfenster die buried layer eindiffundiert werden. Nach der Herstellung der buried layer wird die als Diffusionsmaske verwendete Isolierschicht wieder von der Oberfläche des Substrats entfernt.
- Da die Figur 1 nur einen Teilausschnitt der integrierten Schaltungsanordnung zeigt, zeigt die Figur 1 nur zwei buried layer, und zwar eine buried layer 2 für eine Diode und eine buried layer 3 für den Transistor. Die Figur 1a zeigt das Substrat mit den buried layer im Querschnitt, die Figur 1b in der Perspektive. Das Substrat 1 hat beispielsweise einen spezifischen Widerstand von 2 - 20 Qcm, während die buried layer 2 und 3 beispielsweise einen Flächenwiderstand von 10 - 20 Q/q haben.
- Nach der Herstellung der buried layer wird gemäß der Figur 2 auf das Substrat 1 eine epitaktische Schicht 4 vom zweiten Leitungstyp aufgebracht, die zur Aufnahme der Bauelemente der integrierten Schaltungsanordnung dient. Die epitaktische Schicht 4 hat beispielsweise einen spezifischen Widerstand von 2 Qcm. In die epitaktische Schicht 4 werden gemäß der Figur 2 Separationszonen 5 eingebracht, die zur Separation der einzelnen Bauelemente dienen. Die Separationszonen 5 erstrecken sich von der Oberfläche der epitaktischen Schicht 4 bis zum Substrat 1. Die Herstellung der Separationszonen erfolgt vorzugsweise durch Diffusion. Die Separationszonen 5 haben beispielsweise einen Flächenwiderstand von 8 - 12 Q/D .
- Die Anordnung der Figur 3 weist zwei weitere Halbleiterzonen auf, und zwar die Halbleiterzone 6 vom zweiten Leitungstyp, die als Halbleiterzone der Diode Anwendung findet, und die Halbleiterzone 7 vom zweiten Leitungstyp, die als Kollektoranschlußzone des Transistors Anwendung findet. Die Halbleiterzonen 6 und 7 werden gleichzeitig im gleichen Arbeitsgang hergestellt, und zwar vorzugsweise durch Diffusion. Die Halbleiterzonen 6 und 7 haben beispielsweise einen Flächenwiderstand von 2 - 20 Q/iZ .
- Bei der Anordnung der Figur 4 sind weitere Halbleiterzonen in die epitaktische Schicht 4 eingebracht, und zwar die zweite Halbleiterzone 8 der Diode, eine Anschluß zone 9 für die Diode, die Basiszone 10 des Transistors sowie die Emitterzone 11 des Transistors. Die zweite Halbleiterzone 8 und die Basiszone 10 werden in einem gemeinsamen Arbeitsgang in die epitaktische Schicht eingebracht, und zwar vorzugsweise durch Diffusion. Die zweite Halbleiterzone 8, die den ersten Leitungstyp aufweist, bildet zusammen mit der ersten Halbleiterzone 6 vom zweiten Leitungstyp den pn-Übergang der Diode. Die Halbleiterzone 8 vom ersten Leitungstyp erstreckt sich weniger tief in den Halbleiterkörper als die Halbleiterzone 6 vom zweiten Leitungstyp. Im Ausführungsbeispiel der Figur 4 umschließt die Halbleiterzone 8 vom ersten Leitungstyp die Halbleiterzone 6 vom zweiten Leitungstyp. Es besteht jedoch gemäß der Figur 5 auch die Möglichkeit, daß die Halbleiterzone 6 vom zweiten Leitungstyp an die Halbleiterzone 8 vom ersten Leitungstyp grenzt.
- Die Diodenanschlußzone 9 wird vorzugsweise zusammen mit der Emitterzone 11 in einem Arbeitsgang in die epitaktische Schicht eingebracht. Die Figur 6 zeigt demgegenüber ein Ausführungsbeispiel, bei dem sich die Anschlußzone wesentlich tiefer in die epitaktische Schicht erstreckt als die Anschlußzone 9 der Figur 4, und zwar bis zur Berührung mit der buried layer 2. Die niederohmige Anschlußzone bildet zusammen mit der buried layer 2 einen niederohmigen Anschlußbereich für die Diodenzone 6 vom ersten Leitungstyp, und zwar in Verbindung mit der Elektrode 12 (Figur 7), die wegen der Kleinheit der Querschnittsfläche der Halbleiterzone 6 nicht auf diese Halbleiterzone aufgebracht ist, sondern auf die Oberfläche der niederohmigen Anschlußzone 9, deren Querschnitt größer ist als der der Halbleiterzone 6 und die sich somit leichter kontaktieren Iäßt als die Halbleiterzone 6 (dieser Querschnittunterschied kommt allerdings in der Zeichnung nicht zum Ausdruck).
- Die Figur 7 zeigt die fertige integrierte Schaltungsanordnung mit der Isolierschicht 13 und der Elektrode 14 zur Kontaktierung der Diodenzone 8 vom ersten Leitungstyp, der Elektrode 12 zur Kontaktierung der Diodenzone 4 vom zweiten Leitungstyp, der Basiselektrode 15, der Emitterelektrode 16 sowie der Kollektorelektrode 17, die sich auf der Oberfläche der niederohmigen Kollektoranschlußzone 7 befindet und zusammen mit der niederohmigen Zone 7 und der niederohmigen buried layer 3 einen niederohmigen Anschluß für die Kollektorzone des Transistors bildet.
- Leerseite
Claims (6)
- Patentansprüche Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einer Diode, bei der eine Halbleiterzone vom ersten Leitungstyp mit einer Halbleiterzone vom zweiten Leitungstyp den pn-Übergang der Diode bildet, sowie mit einem Transistor, der einen niederohmigen Kollektoranschlußbereich vom Leitungstyp der Kollektorzone am Rand der Kollektorzone aufweist, dadurch gekennzeichnet, daß die Halbleiterzone vom ersten Leitungstyp zusammen mit dem senkrecht zur Halbleiteroberfläche verlaufenden Teil des niederohmigen Kollektoranschlußbereichs hergestellt wird, und daß die Halbleiterzone vom zweiten Leitungstyp anschließend derart in den Halbleiterkörper eingebracht wird, daß sie die Halbleiterzone vom ersten Leitungstyp berührt oder umschließt und sich weniger tief als die Halbleiterzone vom ersten Leitungstyp in den Halbleiterkörper erstreckt.
- 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterzone vom zweiten Leitungstyp zusammen mit der Basiszone des Transistors in den Halbleiterkörper eingebracht wird.
- 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in ein Substrat vom ersten Leitungstyp eine buried layer vom zweiten Leitungstyp für die Diode und eine buried layer vom zweiten Leitungstyp für den Transistor eingebracht werden, daß auf das Substrat vom ersten Leitungstyp eine epitaktische Schicht vom zweiten Leitungstyp aufgebracht wird, daß in die epitaktische Schicht vom zweiten Leitungstyp Separationszonen vom ersten Leitungstyp zur Separierung der Bauelemente eingebracht werden, daß in die epitaktische Schicht die Halbleiterzone vom ersten Leitungstyp sowie der senkrecht zur Halbleiteroberfläche verlaufende Teil des niederohmigen Kollektoranschlußbereichs eingebracht werden und daß dann die Halbleiterzone vom zweiten Leitungstyp und die Basiszone des Transistors in die epitaktische Schicht eingebracht werden.
- 4) Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterzone vom ersten Leitungstyp sowie der senkrecht zur Halbleiteroberfläche verlaufende Teil des niederohmigen Kollektoranschlußbereichs zur Berührung mit der ihnen zugeordneten buried layer gebracht werden.
- 5) Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zusammen mit der Halbleiterzone vom ersten Leitungstyp und dem senkrecht zur Halbleiteroberfläche verlaufenden Teil des niederohmigen Kollektoranschlußbereichs eine Anschluß zone vom ersten Leitungstyp in die epitaktische Schicht eingebracht wird, die die der Diode zugeordnete buried layer berührt und über diese buried layer einen niederohmigen Anschluß zur Halbleiterzone vom ersten Leitungstyp herstellt, und daß auf die Anschlußzone vom ersten Leitungstyp die Elektrode zur Kontaktierung der Halbleiterzone vom ersten Leitungstyp aufgebracht wird.
- 6) Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Halbleiterzonen durch Diffusion oder durch Ionenimplantation hergestellt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803004680 DE3004680A1 (de) | 1980-02-08 | 1980-02-08 | Verfahren zum herstellen einer integrierten schaltungsanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803004680 DE3004680A1 (de) | 1980-02-08 | 1980-02-08 | Verfahren zum herstellen einer integrierten schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3004680A1 true DE3004680A1 (de) | 1981-08-13 |
DE3004680C2 DE3004680C2 (de) | 1988-08-18 |
Family
ID=6094114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803004680 Granted DE3004680A1 (de) | 1980-02-08 | 1980-02-08 | Verfahren zum herstellen einer integrierten schaltungsanordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3004680A1 (de) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3441815A (en) * | 1964-07-02 | 1969-04-29 | Westinghouse Electric Corp | Semiconductor structures for integrated circuitry and method of making the same |
DE1764552A1 (de) * | 1967-06-30 | 1971-05-13 | Philips Nv | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung |
DE2342637A1 (de) * | 1972-08-23 | 1974-03-21 | Motorola Inc | Zenerdiode mit drei elektrischen anschlussbereichen |
DE2504846A1 (de) * | 1974-02-11 | 1975-08-28 | Rca Corp | Halbleiteranordnung mit gleichrichtender grenzschicht |
US4127859A (en) * | 1977-02-25 | 1978-11-28 | National Semiconductor Corporation | Integrated circuit subsurface zener diode |
-
1980
- 1980-02-08 DE DE19803004680 patent/DE3004680A1/de active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3441815A (en) * | 1964-07-02 | 1969-04-29 | Westinghouse Electric Corp | Semiconductor structures for integrated circuitry and method of making the same |
DE1764552A1 (de) * | 1967-06-30 | 1971-05-13 | Philips Nv | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung |
DE2342637A1 (de) * | 1972-08-23 | 1974-03-21 | Motorola Inc | Zenerdiode mit drei elektrischen anschlussbereichen |
DE2504846A1 (de) * | 1974-02-11 | 1975-08-28 | Rca Corp | Halbleiteranordnung mit gleichrichtender grenzschicht |
US4127859A (en) * | 1977-02-25 | 1978-11-28 | National Semiconductor Corporation | Integrated circuit subsurface zener diode |
Non-Patent Citations (1)
Title |
---|
"IEEE Journal of Solid State Circuits", Col. SC-14, No. 4, Aug. 1979, S. 782-784 * |
Also Published As
Publication number | Publication date |
---|---|
DE3004680C2 (de) | 1988-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
DE2311915A1 (de) | Verfahren zur herstellung von integrierten mos-scha'tkreisen | |
DE1764712A1 (de) | Widerstandskoerper fuer eine integrierte Schaltung | |
DE1964979B2 (de) | Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung | |
DE2914636A1 (de) | Halbleiterbauelement und verfahren zur herstellung | |
DE1614827C2 (de) | Verfahren zum Herstellen eines Transistors | |
DE3039009A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3115029A1 (de) | "verfahren zur herstellung eines integrierten bipolaren planartransistors" | |
DE2507038B2 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE3004680A1 (de) | Verfahren zum herstellen einer integrierten schaltungsanordnung | |
EP0008043A1 (de) | Integrierter bipolarer Halbleiterschaltkreis | |
EP0317806B1 (de) | Integrierte Schaltungsanordnung mit einer Kapazität | |
DE2855768C3 (de) | Monolithisch integrierte Schaltung | |
DE1927585C3 (de) | Transistor mit lateraler Emitterzone und gleichdotierter lateraler Kollektorzone | |
DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE2952318C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE2602395C3 (de) | Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung | |
DE2131993C2 (de) | Verfahren zum Herstellen eines niederohmigen Anschlusses | |
DE1614286C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE3016238A1 (de) | Verfahren zur herstellung einer monolithisch interierten schaltung | |
DE1764552C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode | |
DE2844420A1 (de) | Integriertes hall-bauelement | |
DE2405067A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE1514875C3 (de) | Transistor und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
8120 | Willingness to grant licences paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |