DE2602395C3 - Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung - Google Patents

Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE2602395C3
DE2602395C3 DE19762602395 DE2602395A DE2602395C3 DE 2602395 C3 DE2602395 C3 DE 2602395C3 DE 19762602395 DE19762602395 DE 19762602395 DE 2602395 A DE2602395 A DE 2602395A DE 2602395 C3 DE2602395 C3 DE 2602395C3
Authority
DE
Germany
Prior art keywords
zone
emitter
base
collector
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19762602395
Other languages
English (en)
Other versions
DE2602395B2 (de
DE2602395A1 (de
Inventor
Wolfgang 7800 Freiburg Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19762602395 priority Critical patent/DE2602395C3/de
Priority to IT1923877A priority patent/IT1077580B/it
Priority to GB189577A priority patent/GB1574461A/en
Priority to FR7701556A priority patent/FR2339254A1/fr
Publication of DE2602395A1 publication Critical patent/DE2602395A1/de
Publication of DE2602395B2 publication Critical patent/DE2602395B2/de
Application granted granted Critical
Publication of DE2602395C3 publication Critical patent/DE2602395C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7327—Inverse vertical transistors

Description

Die Erfindung beschäftigt sich mit der Struktur fines monolithisch integrierten Planartransistors für eine monolithisch integrierte Schaltung in FI. Auslegung.
Dieses Aiislegungsprin/ip der »integrierten Injektionslogik (PL·)« — vgl. »Philips Teehn. Rev«, 3 5. Nr. j (1973), Seiten 76 bis 85 — wird auch als »Merged Transistor Logic« — vgl, »1972 IEEE International Sölid^State Circuits Conference; Digest öf Technical Papers«, Seiten 90 bis 93 — bezeichnet. Die Hauptmerkmale dieses Auslegungsprinzips sind integrierte Planartransistoren mit an der Halbleiteroberfläche liegenden KoÜeklorzorten und für eine Mehrzahl von Planartransistoren gemeinsame Injektoren, die als Teil einer lateralen Transistorteilstruktur den Stromfluß in den vertikal betriebenen Transistorteilstrukturen steuern und als Stromquellen dienen. Der Injektor kann im Ersatzschaltbild als Ersatzschaltbildtransistor dargestellt werden, dessen Basis auf Emitterpotential der betreffenden vertikalen Transistorteilstruktur und dessen Kollektor an der Basis dieser vertikalen Transistorteilstruktur liegt Dabei ist die Kollektorzone des Ersatzschaltbildtransistors identisch mit der Basiszone der vertikalen Transistorteilstruktur. Vorteile des Auslegungsprinzips der integrierten Injektionslogik sind ein relativ geringer Oberflächenbedarf an Halbleitermaterial und die Möglichkeit der leichten Realisierbarkeit von digitalen Schaltungen mit Mehrfachkollektortransistoren in normaler Planardiffusionstechnik ohne Widerstände und Kondensatoren. Ferner sind keine besonderen Stromquellen für die Transistoren erforderlich, deren Stromversorgung über die Injektoren erfolgt.
Die Erfindung betrifft einen monolithisch integrierten I2L-Planartransistor mit mindestens einer an der Halbleiter-Oberfläche liegenden Kollekturzune, die in eine Basiszone eingesetzt ist, und einer Emitterzone, die innerhalb und außerhalb der senkrechten Projektion der Kollektorzone(n) auf den parallel zur Halbleiteroberfläche verlaufenden Teil des Emitter-Basis-Übergangs liegende pn-Übergangsflächenteile aufweiit.
Der Erfindung liegt die Aufgabe zugrunde, die Ausbildung eines monolithisch integrierten FL-Planartransistors mit relativ hoher Stromverstärkung anzugeben, welcher insbesondere für die monolithische Integration einer I2L-Schaltung mit mindestens einem bipolaren Analogschaltungsteil geeignet ist. wie sie aus der Zeitschrift »Electronics« vom 3. Oktober 1974. Seiten 111 bis 118 — insbesondere Seite 113 —. bekannt war. Der monolithisch integrierte Fl.-Planartransislor soll ferner in einer solchen monolithisch integrierten I2L-Schaliung mit möglichst wenigen zusätzlichen Diffusionsprozessen realisierbar sein.
Bei solchen monolithisch integrierten FL-Schaltungen mit mindestens einem bipolaren Analogschaltungs teil liegen nämlich besondere Bedingungen vor, welche die für die I2L-Schaltung erforderlichen Stromverstärkungen schwer realisierbar machen, da Analogschaltungen bekanntlich mit relativ hohen Versorgungsspannun gen betrieben werden und daher epitaktische Schichten hohen spezifischen Widerstandes (beispielsweise 2 bis 3 Ll ■ cm) und eine relativ große Dicke der epitaktisehen Schicht (ca. 15 μιη) erforderlich sind. Die Erfindung kann jedoch auch mit Vorteil bei reinen monolithisch integrierten FL-Schaltungen verwendet werden.
Die obengenannte Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Erfindung gelöst.
Zu dem hier verwendeten Begriff »Diffusionsspan nung Vijh wird auf die Zeitschrift »Proceedings of the I Rl« (November 1952). Seiten 1424 bis 1428. verwiesen.
ω Die Aufgabe, den integrierter, l'l. Planartransistor einer monolithisch integrierten l'l.-Schaltung mit mindestens einem bipolaren Analugschakungsteil mit einer relativ hohen Stromverstärkung auszubilden, wird beim älteren Vorschlag der DT-OS 24 55 347 in nicht so M einfacher Weise dadurch gelöst, daß bei gleicher Dicke der Basiszonen im I2L-Schaltungsteil und im Analogschaltungsteil die Dicke der Epitaxschicht im Analogschaltungsteil größer bemessen wird als im I2L-ScHaI-
lungsteil.
Vorzugsweise wird die Diffusionsspannung der monolithisch integrierten PL-Planartransistoren nach der Erfindung dadurch bemessen, daß die Emitterzone an den außerhalb der genannten Projektion der KollektorzGne bzw. der Kollektorzonen liegenden pn-Übergangsflächenteilen eine höher dotierte Emitterteilzone bzw. höher dotierte Emitterteilzonen aufweist als an den innerhalb der Projektion liegenden Teilen.
Die Erfindung betrifft ferner Verfahren zum Herstellen eines monolithisch integrierten I2L-Planartransistors nach der Erfindung, welche im folgenden beschrieben werden. Dabei ist davon auszugehen, daß monolithisch integrierte I2L-Schaltungen eine größere Anzahl von PL-Planartransistoren mit einem oder mehreren KoI-lektortransistoren aufweisen und in der Vielzahl an einer in die einzelnen integrierten Schaltungen zu zerteilenden Halbleiterplatte hergestellt werden. Im Interesse eines besseren Verständnisses wird im folgenden jedoch nur die Herstellung eines I2L-Planartransistors nach der Erfindung in Verbindung mit einer monolithisch integrierten I2L-Schaltung mit einem Anaiogschaiiungsteii beschrieben.
In der Zeichnung werden ausschnittsweise Schngschnittansichten schräg zur Oberflächenseitc einer Halbleiterplatte mit einem I2L-Planartransistor nach der Erfindung und einem daran ausschnittsweise gezeigten Analogschaltungsteil gezeigt.
In der Zeichnung betreffen die
F i g. 1 eine herkömmliche monolithisch integrierte w Schaltung, die
Fig. 2 bis 4 aufeinanderfolgende Arbeitsprozesse eines ersten Verfahrens zum Herstellen eines monolithisch integrierten PL- Planartransistors nach der Erfindung und die J5
Fig. 5 bis 7 die Arbeitsgänge eines weiteren Verfahrens /um Herstellen des PL-Planartransistors nach der Erfindung.
Die in den Figuren und in der folgenden Beschreibung angegebenen Leitungsarten können jeweils durch die 'to andere ersetzt werden.
Vorzugsweise wird als Halbleitermaterial Silicium verwendet und das bekannte Planardiffusionsverfahren unter Verwendung von Oxidmaskierungen angewendet.
Zum Herstellen des bekannten monolithisch inte· grierten PL-Planartransistors gemäß der F i g. 1 in einer monolithisch integrierten Schaltung wird von einem pleitenden Substrat 8. vorzugsweise eine Halbleiterplatte, ausgegangen, in deren eine Oberflächenseite durch eine Planardiffusion zwei N »leitende Schichten eindiffundiert werden, aus denen die Zwischenschicht 2 im Pl.-Schaltungsteil B und die Zwischenschicht 12 im Analogschaltungstcil A während der folgenden Hochtempcraturpro/esse diffundieren. Anschließend v/ird darüber eine N-Ieitende F.pitaxschichi 13 einheitlicher π Dicke aufgebracht und im Analogschaltungsteil A die P* dotierte Isolierzone 14 sowie im PL-Schaltungsteil die N* leitende Kontaktierungs/one 15, die crstcre durch die Epitaxschieht 15 und die letztere in die Zwischenschicht 2. eingebracht. Nun erfolgt die «> Basisplanardiffusion. bei der im Analogschaltungsteil A die Basiszone 16 bowic im PL Schaltungsteil die Basiszone 5 und die Injektorzone 17 diffundiert Werden.
Bei dieser Gelegenheit Wird bemerkt, daß entsprechend der Terminologie der Standard-Technologie der </> Ausdruck »Basisdiffusion« sich nicht nur auf die Diffusion der eigentlichen Basiszonen 16 im Analogschaltungsteil A1 sondern sich auch noch auf alle Zonen bezieht, welche gleichzeitig mit den eigentlichen Basiszonen diffundiert werden. Entsprechend verhält es sich mit dem Ausdruck »Emitterdiffusion«, bei der nicht nur die Emitterzonen 18 des Anulogschaltungsteils A sondern auch noch die Kollektorzonen 3 des PL-Schaltungsteils B und weitere Zonen gleichzeitig diffundiert werden.
Die Fig. 2 bis 7 der Zeichnung betreffen zwei Ausführungsbeispiele eines Verfahrens, bei denen ein PL-Planartransistor mit zwei an der Halbleiteroberfläche liegenden Kollektorzonen 3 diffundiert wird. Selbstverständlich können gleichzeitig beim Verfahren nach der Erfindung jede Anzahl von PL-Planartransistoren mit einer beliebigen Anzahl von Kollektorzonen 3 hergestellt werden.
Bei dem ersten Ausführungsbeispiel gemäß den F i g. 2 bis 4 werden gemäß dem ersten Verfahren nach der Erfindung jedoch nach öffnung des Basisfensters 4 in der Diffusionsmaskierungsschicht 19 innerhalb der Berandung des Basisfensters 4 örtlich Vordiffusionen 110 aus einer oberllächlich angeordneten Dotierungs quelle 6 mit Dotierungsstoffen vo· Leitungstyp der Emitterzone 1 des PL-Planartransistor gemäß der F i g. 3 vorgenommen. Zu diesem Zwecke kann gemäß der Fig. 2 nach öffnung des Basisfensters 4 eine einheitliche Dotierungsquellenschicht 20 aufgebracht werden ius der, beispielsweise unter Anwendung eines photolithographischen Ät/pro/esses, die unerwünsch ten Flächenteile gemäß der F ι g. i zu entfernen sind.
Aus den aus der Oberflächenquelle 6 vordiffundierten Schichten hoher Konzentration werden die höhei dotierten seitlich zur Projektion der Kollektorzonen 3 liegenden relativ höher dotierten Emitierteilz.onen 11 der Emitterzone 1 nach Entfernung der Oberflachen quelle 6 und danach die Basiszone 5 im PL-Schaltungsteil mit einer größeren Oberflächenkonzentration als die der vorhergehenden Diffusion diffundiert. Mit der Basis/one 5 kann gleichzeitig die Basiszone 16 im Analogschaltungsteil A hergestellt werden.
Schließlich wird entsprechend der Sta.idard Diffusionstechnik die Emitterdiffusion durchgeführt, bei der im Abstand zu den Emitterleilzonen 11 die Kollektorzo nei, 3 des PL Schaltungsteils diffundiert werden.
Sonnt wird ein monolithisch integrierter PL-Planar transistor nach der Erfindung gemäß der F ι g. 4 mit noch zu kontaktierenden Zonen erhalten. Bei diesem PL Planartransistor liegen die hochdotierten Emitter teil/onen 11 seitlich, unterhalb und außerhalb der senkrechten Projektion der Kollektorzonen 3 auf dem Emitter-Basis-pn-Übergang.
Das im folgenden beschriebene Verfahren nach einem /weiten Ausführungsbeispiel des Verfahrens nach der Erfindung erlaubt die Herstellung von hochdotierten Emittert-jilzoncii 11. die sich in die P1-OJc>.t-onen der Kollektor/onen 3 auf den Emitter Ba sis-pn-Dbergang hinein erstrecken können.
Dieses Verfahre·;, welches im Prinzip die .Einstellung noch höherer Stromverstärkungswerte erlaubt (da dit hochdotierten Finitierteilzoncn 11 beliebig weit unter die Kollektor/onen 3 vorgezogen werden können) als das anhand der F ig 2 bis 4 beschriebene Verfahren, wird anhand der I ig.5 bis 7 beschrieben, Bei diesem Verfahren werden anstelle der einheitlichen Epitaxschicht 13 der Fig.2 bis 4 zwei übefeirtanderliegende Epilaxleilschichten 7 und 10 auf das Substrat 8 aufgebracht.
Bei diesem Verfahren werden zunächst in das Substrat 8 durch einen Planardiffusionsprozeß relativ
hochdotierte Schichten eingebracht, aus denen die Zwischenschichten 2 und 12 bei den folgenden Hochtemperaturprozessen diffundieren. Anschließend wird nach Entfernung der Diffusionsmaskierung die Epitaxleilschicht 7 auf das Substrat 8 aufgebracht und in die freiliegende Halbleiteroberfläche entweder mittels Planardiffusion oder maskierter Ionenimplantation von Dotierungsstoffen des Leitungstyps der Emitterzone 1 Bereiche 21 und 22 an der Stelle der herzustellenden hochdotierten Emillefteiizonen und an der Stelle der herzustellenden Emitlerkontaktierungszonc 15 eingebracht. Vor dem Aufbringen der zweiten Epitaxtcilschicht IO können auch noch an der Stelle der herzustellenden Isolierzonen 14 hochdotierte Bereiche 23 vom Leitungstyp des Substrats 8 eingebracht werden. Damit wird eine Struktur gemäß der F i g. 5 erhallen.
Anschließend wird die zweite Epitaxteilschicht 10 vom gleichen Leiturigstyp wie die erste Epitaxteilschicht 7 gemäB der Fig.6 äüFgebfncfif, so däu relativ Hochdotierte Dotierungsquellen 9, 24 und 25 entstehen. Aus diesen Dotierungsquellen werden während der weiteren Hochtemperaturprozesse, dem Planardiffusionsprozeß zum Herstellen der Basiszone 5 und gegebenenfalls auch der Basiszone 16 mit der Injektorzone 17 und anschließender Emitterdiffusion u.a. die hochdotierten Emitterteilzonefi 11 diffundiert. Bei der Emitterdiffusion, bei der die Kollektorzonen 3
s und die Emitterzone 18 im Analogschaltungsteil A hergestellt werden, werden vorzugsweise hoch weitere Teilzonen 151 der Emitierkontaktzone 15 diffundiert. In ähnlicher Weise wird bei der Basisdiffusion eine Teilzone 141 der Isolatiohszone 14 iri diese Isolaliohszonc 14 diffundiert.
Somit wird eine noch zu kontaktierende Struktur gemäß der F i g. 7 erhalten*
Die Erfindung beruht auf der Erkenntnis, daß relativ zu den bei PL-Schäituhgeri Verwendeten Spannungen
\i von etwa ΐ V die durch Dotierungsmaßnahmen der Emitterzone erzielbaren Änderungen der Diffusionsspannungen, die schließlich zu überwinden sind, bevor der Emitter in Flußrichlung kommt* bereits ausreichen, um einen Bünticiungserfekf auf die äüs Uer Emitterzone austretenden Minoritätsladungsträger solcher Art zu erzielen, daß diese auf die Kollektorzonen 3 konzentriert werden.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Monolithisch integrierter !^-Planartransistor mit mindestens einer an der Halbleiteroberfläche liegenden Kollektorzone, die in eine Basiszone eingesetzt ist, und einer Emitterzone, die innerhalb und außerhalb der senkrechten Projektion der Kollektorzone(n) auf den parallel zur Halbleiteroberfläche verlaufenden Teil des Emitter-Basis-Übergangs liegende pn-Übergangsflächenteile aufweist, dadurch gekennzeichnet, daß die Diffusionsspannung (Vd) des Emitter-Basis-Obergangs in den innerhalb der genannten Projektion der Kollektorzone (3) bzw. der Kollektorzonen (3) liegenden Teilen kleiner ist als in den außerhalb der Projektion liegenden Teilen.
2. Monolithisch integrierter I2L-PIanartransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Emitterzone (1) an den außerhalb der genannten Projektion der Kollektorzone (3) bzw. der Kollektorzonen (3) liegenden pn-Übergangsflächenteilen eine höher dotierte Emitterteilzone (11) bzw. höher dotierte Emitterteilzonen (11) aufweist als an den innerhalb der Projektion liegenden Teilen.
3. Verfahren zum Herstellen eines monolithisch integrierten I2L-Planartransistors nach Anspruch 2, dadurch gekennzeichnet, daß .;ach Öffnung des Basisfensters (4) für die Planardiffusion der Basiszone (5) eine Vordiffusion aus einer an der Halbleiteroberfläche außerhalb der Berandung der noch herzustellenden Kollektorzone(n) (3) angeordneten Dotierungsque,.e (6) mil Dotierungsstoffen vom Leitungstyp der Emitterzone (1) τ die außerhalb der genannten Projektion liegenden Teile der Emitterzone erfolgt und daß anschließen.:1 nach Entfernung der Oberflächenquelle (6) die Basiszonendiffusion erfolgt.
4. Verfahren zum Herstellen eines monolithisch integrierten I2L-PIanartransistors nach Anspruch 2, dadurch gekennzeichnet, daß die außerhalb der genannten Projektion liegenden pn-Übergangsflächenteile mittels Planardiffusion oder maskierter Ionenimplantation in die eine freiliegende Oberfläche einer ersten auf ein Substrat (8) vom l.eitungstyp der Basiszone (5) aufgebrachten epitaktischen Teilschicht (7) vom Leitungstyp der Emitterzone (1) unter Bildung von Dotierungsquellen (9) hergestellt werden, aus denen nach Aufbringung einer weiteren epitaktischen Teilschicht (10) die höher dotierten Emitterteilzonen (11) der Emitterzone (1) diffundiert werden.
DE19762602395 1976-01-23 1976-01-23 Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung Expired DE2602395C3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19762602395 DE2602395C3 (de) 1976-01-23 1976-01-23 Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung
IT1923877A IT1077580B (it) 1976-01-23 1977-01-13 Transistore planare 12l monoliticamente integrato
GB189577A GB1574461A (en) 1976-01-23 1977-01-18 Monolithically integrated l structure including a planar transistor
FR7701556A FR2339254A1 (fr) 1976-01-23 1977-01-20 Transistor planaire de circuit de logique a injection integree (i2l)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762602395 DE2602395C3 (de) 1976-01-23 1976-01-23 Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE2602395A1 DE2602395A1 (de) 1977-07-28
DE2602395B2 DE2602395B2 (de) 1978-01-26
DE2602395C3 true DE2602395C3 (de) 1978-10-12

Family

ID=5968045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762602395 Expired DE2602395C3 (de) 1976-01-23 1976-01-23 Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
DE (1) DE2602395C3 (de)
FR (1) FR2339254A1 (de)
GB (1) GB1574461A (de)
IT (1) IT1077580B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2855768C3 (de) * 1978-12-22 1981-10-15 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schaltung
FR2457564A1 (fr) * 1979-05-23 1980-12-19 Thomson Csf Transistor pnp pour circuit integre bipolaire et son procede de fabrication

Also Published As

Publication number Publication date
GB1574461A (en) 1980-09-10
IT1077580B (it) 1985-05-04
FR2339254A1 (fr) 1977-08-19
DE2602395B2 (de) 1978-01-26
DE2602395A1 (de) 1977-07-28

Similar Documents

Publication Publication Date Title
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2602395C3 (de) Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2426529C3 (de) Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung
DE2546673A1 (de) Verfahren zur herstellung einer halbleiterstruktur
DE2627922A1 (de) Halbleiterbauteil
DE2557911C2 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2139631A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2455347A1 (de) Monolithisch integrierte festkoerperschaltung und herstellungsverfahren
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE2855768C3 (de) Monolithisch integrierte Schaltung
DE3016238A1 (de) Verfahren zur herstellung einer monolithisch interierten schaltung
DE2710878A1 (de) Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
DE1639355A1 (de) Verfahren zur Herstellung einer integrierten Halbleitervorrichtung und nach diesem Verfahren hergestellte integrierte Halbleitervorrichtung
DE2216642B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639342B2 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2105178A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee