DE1639355A1 - Verfahren zur Herstellung einer integrierten Halbleitervorrichtung und nach diesem Verfahren hergestellte integrierte Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer integrierten Halbleitervorrichtung und nach diesem Verfahren hergestellte integrierte HalbleitervorrichtungInfo
- Publication number
- DE1639355A1 DE1639355A1 DE1968N0032077 DEN0032077A DE1639355A1 DE 1639355 A1 DE1639355 A1 DE 1639355A1 DE 1968N0032077 DE1968N0032077 DE 1968N0032077 DE N0032077 A DEN0032077 A DE N0032077A DE 1639355 A1 DE1639355 A1 DE 1639355A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- emitter
- collector
- base
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 34
- 239000002244 precipitate Substances 0.000 claims description 23
- 238000011282 treatment Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 238000001556 precipitation Methods 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
N.V.PHILIPS'GLOEILAMPENPABRIEKEN
Abschrift
N.V.PHILIPS'GLOEILAMPENPABEIEKEN, EINDHOVEN/HOLLAND
"Verfahren zur Herstellung einer integrierten Halbleitervorrichtung
und nach diesem Verfahren hergestellte integrierte Halbleitervorrichtung".
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer monolithischen integrierten Halbleitervorrichtung
mit einem Halbleiterkörper, enthaltend Inseln, die durch diffundierte Isolierzonen eines Leitfähigkeitstyps, der dem der
genannten Inseln entgegengesetzt ist, elektrisch voneinander getrennt sind, bei dem in wenigstens einer Insel ein
erster Transistor mit einer diffundierten Basis und einem diffundierten Emitter gebildet wird, während in wenigstens
einer anderen Insel ein zweiter Transistor, der gegenüber dem ersten Transistor vom komplementären Typ ist, mit einem diffundierten
Emitter und einem diffundierten Kollektor gebildet wird. Ein zweiter Transistor wird gegenüber einem ersten
Transistor vom komplementären Typ genannt, wenn der erste Transistor ein npn- (oder ein pnp-) Transistor ist und der
zweite ein pnp (oder ein npn-) Transistor ist. Die Inseln wer den gewöhnlich dadurch erhalten, daß in einer auf einer Unterlage
angeordneten Epitaxialechicht diffundierte laolierzonen
vorgesehen werden, die vom gleichen Leitfähigkeitetyp
109014/0564
sind wie die Unterlage, wobei die Epitaxialschicht vom entgegengesetzten
Leitfähigkeitstyp ist.
Die Isolierzonen sind gewöhnlich stark dotiert, was durch
Hinzufügen des +-Zeichens an dem Buchstaben, der den Leitfähigkeitstyp angibt, angegeben wird, p+ oder n+.
Bei der Herstellung integrierter Halbleitervorrichtungen
kann man auf einfache Weise npn- oder pnp-Transistorstrukturen anordnen; dahingegen bereitet die Herstellung integrierter
Vorrichtungen mit wenigstens einem pnp-Transistor und wenigstens einem npn-Transistor große Schwierigkeiten.
In der französischen Patentschrift 1.404.680 ist eine Halbleitervorrichtung
beschrieben mit zwei Transistoren, die gegeneinander vom komplementären Typ sind, bei der der erste
eine diffundierte Basis und Emitter und der zweite einen diffundierten Emitter und Kollektor aufweist und bei der dieser
diffundierte Kollektor ringförmig ist, so daß er den Emitter des genannten zweiten Transistors umgibt.
Bei diesem bekannten Verfahren werden die zwei Inseln, die je einen der Transistoren aufweisen, durch eine Isolationsdiffusion
getrennt, dann diffundiert man drei Zonen eines Leitfähigkeitstyps, der dem der Inseln in den Inseln entgegengesetzt
ist, welche drei Zonen die Basis des ersten Transistors und den Kollektor und den Emitter des zweiten Transistors
bilden werden. In einem dritten Vorgang werden der Emitter des ersten Transistors und die Kontaktelektroden
diffundiert.
Da der Emitter und der Kollektor des zweiten Transistors aus auf gleiche Weise erhaltenen diffundierten Oberflächenzonen
bestehen, weist der zweite Transistor eine geringe Verstärkung auf.
1098U/056A
Die Erfindung bezweckt, ein Verfahren zu schaffen, bei dem ein Transistor mit einem diffundierten Emitter und Kollektor
mit besserer Verstärkung erhalten werden kann.
Der Erfindung liegt die Erkenntnis zugrunde, daß es möglich ist, einen Transistor mit einem diffundierten Emitter und
Kollektor zu erhalten, bei dem der Emitter höher dotiert ist als der Kollektor ohne Einführung eines zusätzlichen Arbeitsvorganges
.
Nach der Erfindung ist ein Verfahren der eingangs erwähnten
Art dadurch gekennzeichnet, daß die Diffusionsbehandlungen zum Erhalten der genannten Isolierzonen und zum Erhalten
des Emitters des zweiten Transistors gleichzeitig durchgeführt werden, worauf die Diffusionsbehandlungen zum Erhalten
der Basis des ersten Transistors und des Kollektors des zweiten Transistors und die Diffusionsbehandlungen zum Erhalten
des Emitters und des Kollektorkontakts des ersten Transistors und des Basiskontakts des zweiten Transistors durchgeführt
werden.
Vorzugsweise werden die Basis des ersten Transistors und der Kollektor des zweiten Transistors gleichzeitig vorgesehen
und dies ist auch der Fall mit dem Emitter und Kollektorkontakt des ersten und dem Basiskontakt des zweiten.
Vorzugsweise werden die Inseln der integrierten Halbleitervorrichtung
in einer Epitaxialschicht gebildet, die auf einer Unterlage vorgesehen ist, die von einem leitfähigkeitstyp ist,
der dem der genannten Schicht entgegengesetzt ist, wobei die genannten Isolierzonen vom gleichen leitfähigkeitstyp
sind wie die Unterlage. In diesem Fall werden vorzugsweise erste Niederschläge, die stark dotiert und vom gleichen
Leitfähigkeitstyp sind wie die Unterlage, auf einer Oberfläche der Unterlage vorgesehen, welche Oberfläche dann mit der
109814/056 4
Epitaxialschicht einerseits zweite Niederschläge vorgesehen
werden, die vom gleichen Typ sind wie die ersten und denen entsprechen, und andererseits örtliche Niederschläge vorgesehen
werden, vorzugsweise aus einem Material, das dem der genannten ersten und zweiten Niederschläge identisch ist,
die dazu bestimmt sind, die Emitter der genannten zweiten Transistoren zu bilden, wobei die ersten und zweiten Niederschläge
dazu bestimmt sind, zusammen die diffundierten Isolierzonen zu bilden, worauf die Unterlage, die Epitaxialschicht
und die Niederschläge auf die Diffusionstemperatur der Niederschläge gebracht werden. Die genannten ersten und zweiten
Niederschläge diffundieren in entgegengesetzten Richtungen in die Epitaxialschicht, wobei sie die Isolierzonen der Inseln
bilden, während die Emitterzonen durch weitere Diffusion der örtlichen Niederschläge erhalten werden.
Das Verfahren nach der Erfindung weist zahlreiche Vorteile auf, die zum Erhöhen der Verstärkung des Transistors mit
diffundiertem Emitter und Kollektor, die infolge seiner Struktur bei den bekannten Vorrichtungen schwach ist, beitragen.
Mit dem Verfahren nach der Erfindung ist es ja möglich, für
den Emitter des Transistors mit diffundiertem Emitter und Kollektor einen hohen Verunreinigungsgehalt zu erhalten,
der viel höher ist (z.B. lOOmal) als der Verunreinigungsgehalt der Kollektorzone; es ist bekannt, daß ein solcher Unterschied
im Verunreinigungengehalt des Emitters und Kollektors die Verstärkung vergrößert. Bei dem obenbeschriebenen bekannten
Verfahren haben der Emitter und Kollektor, die gleichzeitig hergestellt sind, einen identischen Verunreinigungengehalt.
Da der Emitter und Kollektor des Transistors mit diffundiertem Emitter und Kollektor in zwei verschiedenen Diffusionsvorgängen hergestellt werden, kann der Abstand zwischen die-
1098U/0564
sen zwei Gebieten klein sein, wobei Schwierigkeiten, die bei gleich;:^; figer Öffnung in der Oxydschicht von nahe zueinander
liegender Penstern auftreten, verhütet werden.
Es wird bemerkt, daß bei dem Verfahren nach der Erfindung die verschiedenen Biffusionsbehandlungen für den Emitter und
Kollektor die Gesamtanzahl der Arbeitsvorgänge nicht erhöht, da der Emitter gleichzeitig mit den Isolierzonen diffundiert
wird. Die Isolierzonen haben gewöhnlich vorzugsweise einen hohen Verunreinigungsgehalt.
Außerdem geht bei dem Verfahren nach der Erfindung die Diffusion
des Emitters des Transistors mit diffundiertem Emitter ^ und Kollektor während einer viel längeren Zeit weiter, da
sie bei der Isolierdiffusion anfängt und während den folgenden Diffusionsbearbeitungen fortdauert; darum ist die Lateraldiffusion dieser Zonen groß, wodurch der Abstand vom Emitter
zum Kollektor kleiner sein kann und wodurch die Verstärkung noch verbessert wird.
Die Erfindung bezieht sich weiter auf eine monolithische, durch Anwendung eines Verfahrens nach der Erfindung hergestellte
Halbleitervorrichtung.
Die Erfindung wird anhand der Zeichnung näher erläutert. j
Die Figuren 1 bis 7 zeigen verschiedene Stufen bei der Herstellung
einer integrierten Halbleitervorrichtung nach dem Verfahren der Erfindung.
Die einkristailinieche Halbleiterscheibe 1 nach Fig. 1 bildet
die Unterlage. Diese Scheibe ist vom p-Leitfähigkeitstyp,
aber kann ebenfalls vom n-Leitfähigkeitstyp sein, wobei der
LeitfMhigkeitBtyp jeder der späteren Diffusionen dann auf
entsprechende und bekannte Weise angepaßt werden muß.
1098U/f)564
1633355
An einer bestimmten Anzahl von Stellen der Fläche F dieser
Unterlage 1 (siehe Fig. 2) werden Niederschläge 2a eines stark konzentrierten Ootierungselementes vorgesehen, die
dazu bestimmt sind, die späteren Isolierzonen vom gleichen Leitfähigkeitstyp wie die Unterlage, sondern mit hohem Dotierungsgehalt,
der in der Figur mit p+ dargestellt ist, zu bilden. Die Niederschläge 2a haben die Form von Bändern, die
ein würfeliges Muster auf der Unterlage bilden.
Dann (siehe Fig. 3) wird auf der gleichen Fläche F der Unterlage und auf den Niederschlägen 2a eine Epitaxialschicht 3
vorgesehen mit einem Leitfähigkeitstyp, der dem der Unterlagen entgegengesetzt ist und in der man dann Schaltungselemente
anordnet.
An einer bestimmten Anzahl von Stellen dieser Schicht 3 bringt man dann Niederschläge 2b an vom gleichen Dotierungselement
und in entsprechender Konzentration wie die der Niederschläge 2a. Die Niederschläge 2b sind also vom gleichen
Typ wie die Niederschläge 2a und außerdem entsprechen sie den Niederschlagen 2a, d.h. die Niederschläge 2b liegen
genau über den Niederschlägen 2a. Auf der Schicht 3 wird weiter wenigstens ein örtlicher Niederschlag 4 vom p+-Typ>
angeordnet, der zur Bildung des Emitters des Transistors mit diffundiertem Emitter und Kollektor bestimmt ist (siehe Fig. 4).
Die nächste Stufe des Verfahrens nach der Erfindung besteht aus einer ersten Diffusionabehandlung, während welcher die
Niederschläge 2a und die Niederschläge 2b die Tsolierzonen 6
bilden, die die Epitaxialschicht 3 in eine Anzahl von Inseln 5a, 5b, ... zerteilen. Gleichzeitig diffundiert der
Niederschlag 4 und erzeugt das Gebiet 7 mit starker Dotierung. Dieses Gebiet 7 wird der Emitter des Transistors mit diffundiertem
Emitter und Kollektor.
Die Struktur der Scheibe nach dieser Bearbeitung ist in Pig. 5a dargestellt, in der mit 6a die Diffusionsfront der
Gebiete 6 in der Unterlage 1 angedeutet ist. Fig. 5b entspricht Fig. 5a, aber die Diffusionsfronten 6a sind nicht
dargestellt. Diese sind auch nicht in den Figuren 6 und 7 dargestellt.
Die nächste Stufe besteht aus einer zweiten Diffusionsbehandlung, um Gebiete 8 und·9 vom gleichen Leitfähigkeitstyp wie die Gebiete 6 und 7 vorzugsehen, die jedoch einen
weniger hohen Verunreinigungengehalt aufweisen. In Fig. 6 ^
sind diese Gebiete dargestellt. Das in der Insel 5a erzeugte
Gebiet 8 ist dazu bestimmt, die Basis des Transistors T1 mit diffundiertem Emitter und Basis zu bilden. Das ringförmige
Gebiet 9 in der Insel 5b, das den Emitter 7 umgibt, ist dazu bestimmt, den Kollektor des Transistors T2 mit diffundiertem
Emitter und Kollektor zu bilden.
Dann wird eine dritte Diffusionsbehandlung durchgeführt, während welcher Gebiete vom gleichen Leitfähigkeitstyp wie die
Epitaxialschicht, die jedoch einen hohen Verunreinigungengehalt
aufweisen und dazu bestimmt sind, den Emitter 10 des Transistors mit diffundierter Basis und Emitter zu bilden,
und die Kontakte 11 und 12 der Gebiete mit gleichen Leitfähig- ((
kejtstyp aber mit einem viel niedrigeren Dotierungsgehalt,
erzeugt werden. Das Gebiet 11 ist der Kollektorkontakt des Transistors mit diffundierter Basis und Emitter und das Gebiet
12 ist der Basiskontakt des Transistors mit diffundiertem Emitter und Kollektor.
Während der Diffusionsbehandlunpen wird auf übliche Weise
pi"p maskierende Siliziumoxydschicht angeordnet, die deutlichkeitshalber
nicht dargestellt ist.
Schließlich wird diese Siliziumoxydschicht geöffnet, wobei
1098U/D564
die Kontaktstellen freiwerden, die z.B. durch Metallisieren
mit einer leitenden Schicht bedeckt werden.
Auf diese Weise sind zwei komplementäre Transistoren erhalten« Es wird bemerkt, daß neben den obenbeschriebenen Vorteilen,
durch die gesonderte Diffusionsbearbeitungen für den Emitter und den Kollektor, mit diesem Verfahren eine bessere Regelung
der Transistorcharakteristiken des Transistors mit diffundiertem Emitter und Kollektor erhalten werden kann. Selbstverständlich
kann eine größere Anzahl von komplementären Transistoren angeordnet werden.
Die Herstellung der zwei Transistoren T1 und T2 wird jetzt näher beschrieben. Es ist einleuchtend, daß man auf einer
Halbleiterscheibe eine größere Anzahl von Transistoren anordnen kann. Da die Verfahren zur Maskierung, Epitaxie und Diffusion
allgemein bekannt sind, werden keine Einzelheiten beschrieben.
Diese Siliziumscheibe 1 (Fig. 1) ist eine einkristallinische
Unterlage vom p-Typ mit einem spezifischen Widerstand von etwa 10 Ω cm und einer Stärke von etwa 100 /U.
Auf der Seite der Fläche F werden durch Vordiffusion auf übliche Weise die Borniederschläge 2a (Fig. 2) bei einer
Temperatur von z.B. 10000C angeordnet, um eine starke Oberflächenkonzentration
vom p+-Typ zu erhalten, welche Konzentration gleich etwa 10 a t/cm ist.
Auf der gleichen Fläche F der Unterlage 1 wird epitaxial bei einer Temperatur von etwa 12000C mit einem üblichen Verfahren
eine Siliziumschicht vom η-Typ angeordnet mit einer Stärke von 10 /u und einem spezifischen Widerstand von etwa
1/2QCm. Diese Schicht, die in Fig. 3 mit 3 bezeichnet ist,
bildet den Kollektor des Transistors T1 und die Basis des Transistors T2.
1098U/0564
Auf dieser Schicht 3 werden durch Vordiffusion die Borniederschläge
2b gegenüber den Niederschlägen 2a angeordnet, auf gleiche Weise und mit den gleichen Eigenschaften wie die
Niederschläge 2a. Gleichzeitig wird ein örtlicher Niederschlag 4 angeordnet, der zur Bildung des Emitters 7 des Transistors
Ί2 bestimmt ist. Diese Niederschläge 2b und 4, die stark p+
dotiert sind, sind in Fig. 4 dargestellt.
Dann wird eine erste Diffusionsbehandlung bei einer Temperatur von 12000C in einer neutralen Atmosphäre durchgeführt.
Aus den Niederschlägen 2a und 2b bilden sich die Isolier- -
zonen 6, während aus dem vordiffundierten Gebiet 4 der Emit-; "
ter 7 des Transistors T2 gebildet wird. Die Gebiete 6 und 7 sind stark p+ dotiert. Die Gebiete 6 haben Diffusionsfronten
6a in der Unterlage 1. Diese Diffusionsfronten sind in
den nächsten Figuren, in denen nur die Übergänge dargestellt sind, nicht dargestellt.
Darauf wird auf übliche V/eise bei einer Temperatur von 9000C
eine Vordiffusion von Bor durchgeführt, um Niederschläge vom p-Typ zu bilden, in denen die Oberflächenkonzentration des
Bors etwa 1018 at/cm5 bie 1019 at/cm3 ist.
Diese Vordiffusionegebiete sind in den Figuren nicht darge- (J
stellt, aber befinden sich an solchen Stellen, daß sie während der nächsten Bearbeitung die Zonen 8 und 9 der Figur 6 bilden.
Mach dieser Vordiffueionsbehandlung wird eine zweite Diffusionsbehandlung
des Bors bei einer Temperatur von etwa 1200° durchgeführt, wodurch die Gebiete 8 (Baeis des Transistors)
und 9 (Kollektor des Transistors T2) vom p-Typ erhalten werden, die viel schwächer dotiert Bind (z.B. von 10 - 10
*t/cB5) als die Gebiet· 6 und 7 (z.B. von 1019 - 1020at/cm3)
wobei das Verhältnis zwischen den Konzentrationen von Verunreinigungen zwischen 5 und 50 liegen kann. Fs wird bemerkt,
1098U/r)564
- 10
daß das Gebiet 9 das Gebiet 7 umgibt.
Schließlich wird eine Vordiffusionsbehandlung mit Phosphor
bei einer Temperatur von 1100°C durchgeführt, um Niederschläge
vom n+-Typ zu bilden, in denen die Phosphorkonzentration etwa 10 at/cnr ist. Nach dieser Vordiffusionsbearbeitung
wird bei einer dritten Diffusionsbehandlung der Phosphor bei einer Temperatur über 11CO0C weiter diffundiert,
so daß die Gebiete 10, 11, 12 (Fig. 7) entstehen, die stark n+ dotiert sind. Das Gebiet 10 bildet den Emitter des Transistors
T1.
Alle Diffusionsbehandlungen werden auf übliche Weise durch
Fenster in einer Siliziumoxydschicht durchgeführt. Zum Erhalten von Kontakten auf den Gebieten 7» 8, 9, 10, 11, 12, werden
zum letzten Mal Fenster in der Oxydschicht vorgesehen, worauf im Vakuum auf die ganze Oberfläche des Gebildes Aluminium
aufgedampft wird, worauf das Aluminium wieder entfernt wird mit Ausnahme der Stellen, an denen die genannten Kontakte
gebildet werden müssen.
Selbstverständlich sind im Rahmen der Erfindung noch viele Abänderungen möglich.
PATENTANSPRÜCHE:
Claims (10)
1. Verfahren zur Herstellung einer monolithischen integrierten
Halbleitervorrichtung mit einem Halbleiterkörper, enthaltend Inseln, die durch diffundierte Isolierzonen von
einem dem der genannten Inseln entgegengesetzten Leitfähigkeitstyp elektrisch voneinander getrennt sind, bei dem in
wenigstens einer Insel ein·erster Transistor mit einer diffundierten
Basis und einem diffundierten Emitter gebildet wird, während in wenigstens einer anderen Insel ein zweiter Transistör,
der gegenüber dem ersten Transistor vom komplementären Typ ist, mit einem diffundierten Emitter und einem diffundierten
Kollektor gebildet wird, dadurch gekennzeichnet, daß die Diffusionsbehandlungen zum Erhalten der genannten Isolierzonen
und zum Erhalten des Emitters des zweiten Transistors gleichzeitig durchgeführt werden, worauf die Diffusionsbehandlungen
zum Erhalten der Basis des ersten Transistors und des Kollektors des zweiten Transistors und die Diffusionsbehandrungen
zum Erhalten des Emitters und des Kollektorkontaktes des ersten Transistors und des Basiskontaktes des zweiten
Transistors durchgeführt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basis des ersten Transistors gleichzeitig gebildet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Emitter und der Kollektorkontakt des ersten Tran-Bistors
ur.1 der Basiskontakt des zweiten Transistors gleichzeitig
gebildet werden, nachdem die Basis des ersten Transistors und der Kollektor des zweiten Transistors angeordnet
nind.
4. ' Verfahren mch einem oder mehreren der vorangehenden
1 0 9 8 U / η F 6 .',
Ansprüche, dadurch gekennzeichnet, daß die Inseln der integrierten Halbleitervorrichtung in einer Epitaxialschicht gebildet
werden, die auf einer Unterlage angeordnet ist, die von einem Leitfähigkeitstyp ist, der dem der genannten Schicht
entgegengesetzt ist, wobei Isolierzonen vom'gleichen Leitfähigkeitstyp
wie die der Unterlage angeordnet werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß erste Niederschläge, die stark dotiert und vom gleichen
Leitfähigkeitstyp sind wie die Unterlage, auf einer Oberfläche letzterer angeordnet werden, worauf auf dieser Oberfläche
die Epitaxialschicht angeordnet wird, während auf der freien Oberfläche der Epitaxialschicht einerseits zweite
Niederschläge angeordnet werden, die vom gleichen Typ sind wie die genannten ersten Niederschläge und diesen entsprechen
und andererseits örtliche Niederschläge vorgesehen werden, vorzugsweise aus einem Material, das dem der genannten ersten
und zweiten Niederschlagen identisch ist, die dazu bestimmt sind, die Emitter der genannten zweiten Transistoren zu bilden,
während die ersten und zweiten Niederschläge dazu bestimmt sind, zusammen die diffundierten Isolierzonen zu bilden,
worauf die Unterlage, die Epitaxialschicht und die Niederschläge auf die Diffusionstemperatur der Niederschläge
gebracht werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Niederschläge durch Vordiffusion einer Verunreinigung
angeordnet werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Diffusion einer Verunreinigung zur Bildung der Basis
des ersten Transistors und des Kollektors des zweiten Transistors von einer weiteren Vordiffusion vorangegangen wird,
bei der die gleiche Verunreinigung aber eine niedrigere Diffusionstemperatur als bei der vorgenannten Vordiffusion
1098U/0564
- 13 -
verwendet wird.
8. Verfahren nach einem oder mehreren der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß ein Emitter und ein Kollektor des zweiten Transistors angeordnet werden,
wobei der Emitter eine höhere Oberflächenkonzentration an . Verunreinigungen aufweist als der Kollektor.
wobei der Emitter eine höhere Oberflächenkonzentration an . Verunreinigungen aufweist als der Kollektor.
9. Verfahren nach Anspruch 9 t dadurch gekennzeichnet,
daß ein Emitter und ein Kollektor des zweiten Transistors
angeordnet werden, dessen Verhältnis zwischen den Oberflächenkonzentrationen zwischen 5 und 50 liegt.
angeordnet werden, dessen Verhältnis zwischen den Oberflächenkonzentrationen zwischen 5 und 50 liegt.
10. Durch Anwendung eines Verfahrens nach einem oder mehreren
der vorangehenden Ansprüche hergestellte monolithische integrierte Halbleitervorrichtung.
109814/056*
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR93983A FR1520514A (fr) | 1967-02-07 | 1967-02-07 | Procédé de fabrication de circuits intégrés comportant des transistors de types opposés |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1639355A1 true DE1639355A1 (de) | 1971-04-01 |
DE1639355B2 DE1639355B2 (de) | 1978-05-03 |
DE1639355C3 DE1639355C3 (de) | 1979-01-04 |
Family
ID=8624921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1639355A Expired DE1639355C3 (de) | 1967-02-07 | 1968-02-06 | Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung |
Country Status (9)
Country | Link |
---|---|
US (1) | US3576682A (de) |
AT (1) | AT307501B (de) |
BE (1) | BE710353A (de) |
CH (1) | CH483126A (de) |
DE (1) | DE1639355C3 (de) |
FR (1) | FR1520514A (de) |
GB (1) | GB1210981A (de) |
NL (1) | NL161618C (de) |
SE (1) | SE325962B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL162511C (nl) * | 1969-01-11 | 1980-05-16 | Philips Nv | Geintegreerde halfgeleiderschakeling met een laterale transistor en werkwijze voor het vervaardigen van de geintegreerde halfgeleiderschakeling. |
JPS509635B1 (de) * | 1970-09-07 | 1975-04-14 |
-
1967
- 1967-02-07 FR FR93983A patent/FR1520514A/fr not_active Expired
-
1968
- 1968-02-03 NL NL6801583.A patent/NL161618C/xx not_active IP Right Cessation
- 1968-02-05 GB GB5652/68A patent/GB1210981A/en not_active Expired
- 1968-02-05 SE SE01482/68A patent/SE325962B/xx unknown
- 1968-02-05 CH CH165768A patent/CH483126A/de not_active IP Right Cessation
- 1968-02-05 BE BE710353D patent/BE710353A/xx unknown
- 1968-02-05 US US703024A patent/US3576682A/en not_active Expired - Lifetime
- 1968-02-06 DE DE1639355A patent/DE1639355C3/de not_active Expired
- 1968-02-06 AT AT111768A patent/AT307501B/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB1210981A (en) | 1970-11-04 |
DE1639355C3 (de) | 1979-01-04 |
FR1520514A (fr) | 1968-04-12 |
CH483126A (de) | 1969-12-15 |
SE325962B (de) | 1970-07-13 |
NL6801583A (de) | 1968-08-08 |
AT307501B (de) | 1973-05-25 |
DE1639355B2 (de) | 1978-05-03 |
NL161618C (nl) | 1980-02-15 |
BE710353A (de) | 1968-08-05 |
US3576682A (en) | 1971-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
DE2823967C2 (de) | ||
DE3545040C2 (de) | Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung | |
DE68910169T2 (de) | Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind. | |
EP0007923A1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
EP0001586A1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
DE2347745A1 (de) | Integrierter halbleiterkreis und verfahren zu dessen herstellung | |
DE69122598T2 (de) | Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren | |
DE1539090B1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2063952A1 (de) | Bipolartransistor | |
DE69033647T2 (de) | Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen | |
DE68925150T2 (de) | Bipolartransistor und Verfahren zu dessen Herstellung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE2600375C3 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1639355A1 (de) | Verfahren zur Herstellung einer integrierten Halbleitervorrichtung und nach diesem Verfahren hergestellte integrierte Halbleitervorrichtung | |
DE2101278C2 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE2541161A1 (de) | Verfahren zur herstellung monolithischer komplementaerer transistoren | |
DE3129487C2 (de) | ||
DE2131993C2 (de) | Verfahren zum Herstellen eines niederohmigen Anschlusses | |
DE2053776A1 (de) | Integrierte Halbleiteranordnung | |
DE1614286C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1564312C3 (de) | Planartransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |