DE2541161A1 - Verfahren zur herstellung monolithischer komplementaerer transistoren - Google Patents

Verfahren zur herstellung monolithischer komplementaerer transistoren

Info

Publication number
DE2541161A1
DE2541161A1 DE19752541161 DE2541161A DE2541161A1 DE 2541161 A1 DE2541161 A1 DE 2541161A1 DE 19752541161 DE19752541161 DE 19752541161 DE 2541161 A DE2541161 A DE 2541161A DE 2541161 A1 DE2541161 A1 DE 2541161A1
Authority
DE
Germany
Prior art keywords
zone
substrate
epitaxial layer
conducting
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752541161
Other languages
English (en)
Inventor
William Edgar Beadle
Stanley Floyd Moyer
Aristides Antony Yiannoulos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2541161A1 publication Critical patent/DE2541161A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER - HIRSCH
PATENTANWÄLTE IN MÖNCHEN UND WIESBADEN 2541
Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089)883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237
Western Electric Company, Incorporated Beadle,W.E.4-2-1 New York 10007 / USA
Verfahren zur Herstellung monolithischer komplementärer Transistoren
Die Erfindung betrifft ein Verfahren zur Herstellung monolithischer komplementärer Transistoren in einem hochohmigen p-leitenden Substrat.
Bei der Herstellung komplementärer Transistoren ist es ein inhärentes Kriterium, daß diese gute Transistoren sind und aneinander angepaßte Eigenschaften aufweisen. Zu diesem Zweck handelt es sich bei den npn- und pnp-Strukturen vorteilhafterweise um vertikale Transistoren, deren Kollektoren von der vergrabenen Art sind, um wunschgemäß niedrige Kollektorserienwiderstände zu erzielen. Beide Transistoren sollen eine ausreichend gute Verstärkung und die gewünschte Verstärkungsgrenzfrequenz haben. Zu diesem Zweck weisen sie vorzugsweise
München: Kramer · Dr.Weser · Hirsch — Wiesbaden: Blumbach · Dr. Berger · Zwirner
609814/0889
in der Basiszone eine abfallende Dotierstoffverteilung auf, die in Richtung vom Emitter zum Kollektor abnimmt. Die Anzahl der effektiven Minoritätsträger in der Basiszone, die als Gummelzahl bezeichnet wird, sollte unter guter Kontrolle und für beide Bauelemente im wesentlichen dieselbe sein. Die Ladungsträgerarten sind natürlich entgegengesetzt. In Übereinstimmung mit diesen gewünschten Eigenschaften sind die Basisweiten in den beiden Transistoren etwa gleich, wobei die Übergangstiefen und Dotierungsniveaus an den Übergängen ebenfalls etwa gleich sind. Ein gutes Transistorverhalten wird auch verbessert, wenn der Basis-Kollektor-Übergang als guter Stufenübergang ausgebildet ist. Insbesondere sollte, sofern das Vorhandensein eines Störstellengradienten in der Basiszone erwünscht ist, der an die Basiszone angrenzende Kollektorteil einen geringen oder gar keinen Störstellenkonzentrationsgradienten aufweisen, und er sollte einen mäßigen oder relativ höheren spezifischen Widerstand aufweisen. Als Folge einer solchen Anordnung bildet sich die Verarmungszone bei angelegter Spannung relativ ungehindert in der Kollektorzone. Dieses Merkmal verbessert die sog. Early-Spannung, die zuerst im Zusammenhang mit dem Intrinsicbarrierentransistor (intrinsic = eigen-
6098 U/0889
2541
beschrieben worden 1st
leitendy, und stellt eine ausreichende Wechselstromimpedanz des Transistors sicher. Schließlich ist es erwünscht, die Bauelementestruktur auf eine einzige Epitaxieschicht zu beschränken, da zusätzliche Schichten kristallographische Fehler mit sich bringen und jeder zusäkliche Schritt die Bauelementeausbeute reduziert und die Kosten erhöht.
Monolithische komplementäre Transistoren mit den zuvor beschriebenen Eigenschaften erhält man in einem hochohmigen p-leitenden Substrat erfindungsgemäß durch ein Herstellungsverfahren, das durch folgende Schritte gekennzeichnet ist:
a) eine erste donatordotierte Zone wird durch Einbringen von PhcEphor in einen ausgewählten Oberflächenteil des Substrates erzeugt;
b) eine zweite donatordotierte Zone wird erzeugt durch Einbringen eines anderen Donatordotierstoffes, der aus Arsen und Antimon ausgewählt ist, in einen anderen ausgewählten Oberflächenteil des Substrates;
c) Bor wird in einen Teil der ersten donatordotierten Zone, der kleiner als diese gesamte Zone ist, und gleichzeitig in einen ausge-
C η η ο λ / , ORIGINAL
609814/0889
wählten Oberflächenteil des Substrates, der die zweite donatordotierte Zone in einem Abstand umgibt, eingebracht;
d) auf der die erste und die zweite Zone einschließenden Oberfläche des Substrates wird eine Epitaxieschicht aus η-leitendem Material niedergeschlagen;
e) in einen oberhalb des bordotierten Teils des Substrates liegenden ausgewählten Teil der Epitaxieschicht wird Bor eingebracht und dadurch ein Teil der n-leitenden Epitaxieschicht in p-leitendes Material umgewandelt;
f) innerhalb des zur p-Leitung umgewandelten bordotierten Teils der Epitaxieschicht wird eine η-leitende Basiszone gebildet;
g) innerhalb des oberhalb der zweiten donatordotierten Zone des Substrates liegenden Teils der η-leitenden Epitaxieschicht wird eine p-leitende Basiszone gebildet;
6 0 9 8 U / 0 8 8 9 ED
h) innerhalb der η-leitenden Basiszone wird eine p-leitende Emitterzone erzeugt; und
i) innerhalb der p-leitenden Basiszone wird eine η-leitende Emitterzone gebildet.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß die nach dem zuvor angegebenen Verfahren hergestellten Transistorpaare viel näher an ein wirklich komplementäres Verhalten herankommen, als es Jemals zuvor erreicht worden ist.Dies ergibt sich sehr deutlich, wenn man die Dotierstoffkonzentrationsprofile in den solchermaßen erzeugten Transistoren mit denjenigen Dotierstoffkonzentrat!onsprofilen vergleicht, die beispielsweise nach dem Stand der Technik erzeugt werden, wie er typischerweise in der US-Patentschrift 3 730 786 zu Anden ist.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß bei dem Verfahren lediglich ein Epitaxieschritt zum epitaktischen Niederschlagen aus der Dampfphase erforderlich ist.
Ein besonders bedeutsames strukturelles Merkmal der vorliegenden Erfindung besteht in einer n-leitenden und tiefliegenden, den pnp-Transistor umgebenden
6098 U/088 9
Kontaktzone, deren Wirkung darin besteht, eine rasche Aufladung und Entladung der parasitären Kollektor-Substrat-Kapazität zu ermöglichen und auch die üblichere Funktion der Verhinderung einer Oberflächenkanalbildung vorzusehen.
Somit lassen sich mit dem erfindungsgemäßen Verfahren npn- und pnp-Transistoren erzeugen, die eine komplementäre Symmetrie aufweise^ und zwar auf Grund einer im wesentlichen vorhandenen Anpassung der Dotierstoffprofile, wenn auch entgegengesetzter Leitungstyp vorliegt. Deshalb handelt es sich bei der sich ergebenden Struktur um wirklich komplementäre Anordnungen, und nicht einfach um eine duale Anordnung, die einen Transistor von jedem Typ enthält, deren Eigenschaften recht verschieden sind.
In der Zeichnung zeigen:
Fig. 1 eine schematische Darstellung, teilweise im Schnitt und teilweise in Schrägansicht, von Teilen eines monolithischen Halbleiterkörpers, der komplementäre npn- und pnp-Transistoren gemäß der Erfindung enthält;
60 98 U/088 9 0RI0|nal inspected
Fig. 2 bis einschließlich 12 und 15 Schnittansichten von Teilen der Fig. 1 zur Erläuterung der bedeutsamen Schritte bei der Herstellung solcher komplementären Transistoren; und
Fig. 13 und 14 graphische Darstellungen, welche die Dotierstoffkonzentrationsprofile des npn- bzw. pnp-Transistors in einer typischen erfindungsgemäßen Ausführungsform zeigen.
Die grundsätzliche Konfiguration der Struktur der monolithischen komplementären Anordnung gemäß Erfindung ist in Fig. 1 dargestellt. Der Bruch, der zwischen den das pnp- und das npn-Bauelement enthaltenden Chip-Teilen 10 bzw. 11 gezeigt ist, repräsentiert die Tatsache, daß die kompleme'ntären Bauelemente innerhalb des monolithischen Halbleiterkörpers in zahlreichen anderen Anordnungen als Seite an Seite, wie gezeigt, angeordnet sein können. Der Halbleiterkörper besteht typischerweise aus monokristallinem Silicium, obwohl selbstverständlich andere Materialien verwendet werden können. Die Bauelementestruktur ist auf einem gemeinsamen Substrat 12, das typischerweise eine relativ
ORIGINAL INSPECTED 6098U/0889
niedrige p-Leitfähigkeit aufweist, und in einer Epitaxieschicht 13 mit mäßiger n-Leitfähigkeit, die auf einer Substratoberfläche gebildet ist, erzeugt. Das p-leitende Substrat hat typischerweise einen spezifischen Widerstand von etwa 4 bis 15 Qhm-cm, ist monokristallin und weist normalerweise <100>-0rientierung auf.
Zuerst wird der den pnp-Transistor enthaltende Chip-Teil 10 betrachtet. Eine η-leitende Trennzone 14 trennt die p-leitende Kollektorzone 15 vom Substrat 12. Die η-leitende Trennzone 14 ist ein wichtiges Merkmal der Bauelementestruktur und erstreckt effektiv die Epitaxieschicht 13 in den Substratteil. Die η-leitende Zone 14 ist relativ schwach dotiert, und sofern es sich bei ihr um die ursprünglich eingebrachte Dotierstoffzone handelt, bewirken nachfolgende Wärmebehandlungen, daß sie sich relativ tief in das Substrat erstreckt. Somit erzeugt die Zone die wesentliche elektrische Isolation, ohne daß eine nachteilige hohe parasitäre Kapazität zwischen Kollektor und Isolierung entsteht.
Die p-leitende vergrabene Kollektorzone 15 ist innerhalb des Substratteils und insbesondere innerhalb der
6098U/0889
N-leitenden Trennzone 14 gebildet und von letzterer umgeben. Bei der Zone 15 handelt es sich um eine sehr stark dotierte p-leitende Zone, deren Oberfläche in Berührung steht mit der umgewandelten epitaktischen Zone 24, die durch die tiefe Kollektorzone 18 vergrößert ist, welche wiederum durch eine metallische Elektrode 23 kontaktiert ist. Im Inneren der Grenzen der tiefenEbllektorzone 18 und innerhalb der umgewandelten p-leitenden Zone 24 der Epitaxieschicht 13 sind die η-leitende Basiszone 16 und die p-leitende Emitterzone 17 vorgesehen. Die umgewandelte p-leitende Zone trägt beträchtlich zum gewünschten angepaßten Dotierstoff profil bei. Eine Kontaktverbesserungszone 20 in der Basiszoie 16 schafft eine Grundlage für die Befestigung der Basiselektrode 22, und eine Emitterkontaktelektrode 21 ist auf die Emitterzone 17 aufgebracht.
Ein weiteres wichtiges Merkmal der pnp-Transistorstruktur stellt eine die gesamte Transistorstruktur umgebende η-leitende Verbesserungszone 19 dar. Diese Zone dient sowohl als Kanalstopper als auch als Kontaktierungsvorrichtung für die η-leitende Trennzone 14, wodurch ein Weg geringer Impedanz geschaffen wird, der eine schnelle Auf- und Entladung des pnp-
ORlGlNAL INSPECTED
609814/0889 .
Kollektor-Trennschicht-Übergangs *ermöglicht. Was nicht gezeigt ist, sind Elektrodenvorrichtungen, die an einem Oberflächenteil vorgesehen sind, der die Zone 19 mit einem elektrisch positiven Punkt in der integrierten Schaltung verbindet.
Der Chip-Teil 11 enthält einen npn-Transistor, der gleichermaßen eine Vertikalkonfiguration aufweist und eine etwas üblichere Anordnung darstellt. Die Kollektorzone 30 enthält als bestimmenden Dotierstoff das Element Arsen im Gegensatz zu Phosphor, der für andere η-leitende Dotierstoffzonen in diesem Bauelement verwendet wird. An Stelle von Arsen kann auch Antimon verwendet werden.
p-leitende Trennzonen 31 werden zum Teil durch den Vorgang des Dotierstoffvergrabens erzeugt, womit die tiefen Diffusionen von der Epitaxieschichtoberfläche und demzufolge lange Erwärmungszeiten vermieden werden, die gewöhnlich zur Erzeugung tiefer Trennzonen durch Diffusionen von der Oberfläche her erforderlich sind. Der npn-Transistor umfaßt auch eine Basiszone 32 und eine Emitterzone 33, wobei deren jeweilige Kontaktierungsvorrichtungen eine Verbesserungszone 35 in der Basiszone 32 und Basis- und Emitterelektroden 39 bzw. 38 umfaßt. Eine Verbin-
5098 1 4/0889
dung von der Oberfläche zum vergrabenen Kollektor wird mit Hilfe der tiefliegenden Kollektorkontaktzone Über eine Kontaktverbesserungszone 36 und eine Metallelektrode 40 hergestellt. Die Vorteile dieser Struktur werden deutlicher durch die folgende Beschreibung der Herstellungsweise, die in Verbindung mit den weiteren Figuren der Zeichnung vorgenommen wird.
Wie zuvor erwähnt, beginnt die Herstellung einer erfindungsgemäßen komplementären Struktur mit der Bereitung eines p-leitenden Substrates 12 (Fig. 2). Es versteht sich, daß die als npn- und als pnp-Transistor gekennzeichneten Chip-Teile nur einen kleinen Teil eines eine gesamte integrierte Schaltung enthaltenden Chips darstellt, der weitere Schaltungselemente wie Dioden, Widerstände und Kondensatoren aufweist. Und dieser Chip selbst ist wieder einer von vielen, die auf einer einzigen Scheibe aus Siliciumhalbleitermaterial hergestellt sind. Typischerweise haben solche Scheiben einen Durchmesser von 50, 76 ader sogar 102mm und ergeben möglicherweise Hunderte solcher je eine integrierte Schaltung enthaltender Chips. Die vorliegende Beschreibung befaßt sich lediglich mit der
6098U/0889
Herstellung eines einzigen pnp- und eines einzigen npn-Transistors innerhalb eines monolithischen Körpers aus Halbleitermaterial.
Das geeignet hergestellte Substrat 12 wird behandelt, um auf dessen Oberfläche eine Oxidbeschichtung zu erzeugen und dadurch die Bildung einer Oxidmaske zu erlauben, die mittels bekannter fotolithographischer Methoden in eine bestimmte Form gebracht wird, um die η-leitende Trennzone 14 im pnp-Transistorteil der Fig. 3 festzulegen. Bei einer speziellen Ausführungsform wird die η-leitende Zone 14 durch eine Ionenimplantation gebildet, bei welcher Phosphor mit einer
a-x ρ
Dosierung von 3 x 10 pro cm bei 50 Kev verwendet wird. Alle hier erwähnten Ionenimplantationsschritte können bequemerweise bei diesem Energiewert durchgeführt werden. Auf diese Ionenimplantation folgt eine 5 1/2 Stunden dauernde Wärmebehandlung bei 1.270° C in einer Atmosphäre aus Sauerstoff oder Sauerstoff und Stickstoff. Diese Wärmebehandlung hat die Wirkung, daß der implantierte Dotierstoff tiefer in den Oberflächenteil des Substrates 12 eindiffundiert. Bei dem in Sauerstoff durchgeführten Wärmebehandlungsschritt wird außerdem die Oxidbeschichtung regeneriert, wie es auch bei nachfolgenden Erwärmungsschritten bei diesem Herstellungverfahren der Fall ist. Demzufolge werden
6098 1-4/0889
die die Erzeugung von Oxidmasken betreffenden Details nicht für jeden Schritt wiederholt werden, sondern inmer dann, wenn ein selektives Einbringen eines Dotierstoffes beschrieben ist, ist eine solche Maskierung selbstverständlich.
Den nächsten Schritt (Fig. 4) im Verfahren stellt eine Ionenimplantation von Arsen dar, die der Erzeugung der n-Kollektorzone 30 des npn-Transistors dient. Diese Implantation wird mit einer Dosierung von 3 x 10 vcm durchgeführt, und ihr folgt wieder eine 5 1/2 Stunden dauernde Wärmebehandlung bei 1270° C in einer Atmosphäre aus Sauerstoff oder Sauerstoff und Stickstoff.
Als nächstes (Fig. 5) wird ein p-Dotierstoff selektiv eingebracht, um den vergrabenen Kollektor 15 des pnp-Transistors und die Trennzonen 31 des npn-Transistors zu erzeugen. Dieser Schritt umfaßt die Ionenimplantation von Bor mit einer Dosierung von 1,5 x 10 vcm , worauf eine 45 Minuten dauernde Wärmebehandlung bei 12000C in reinem Sauerstoff folgt. An diesem Punkt ist das Substrat durch eine charakteristische Folge von Dotierungsschritten bearbeitet worden, bei welchen spezielle,
6098U/0889
Vt -
angepaßte Diffusionsstoffe verwendet werden und welche die Grundlage für die eine vertikale Konfiguration aufweisenden, aneinander angepaßten, getrennten komplementären Transistoren erzeugen. Die in der zuvor beschriebenen Weise erzeugten vergrabenen Zonen schaffen eine Trennung der komplementären Vorrichtung in Verbindung mit einzigartig niedrigen und sehr gut aneinander angepaßten, kollektorbezogenen parasitären Größen, bei welchen es sich beispielsweise um den Kollektorserienwiderständ und die Kollektor-Trennschicht-Kapazität handelt.
Fig. 6 zeigt die Formation einer η-leitenden Epitaxieschicht. Diese wird typischerweise mit Hilfe von herkömmlichen Methoden zum Niederschlag aus der Dampfphase durchgeführt, wodurch eine η-leitende Schicht mit einer Dicke zwischen etwa 8 und 11 Mikrometern und einem spezifischen Widerstand von etwa 0,7 bis 1,2 Ohm cm erzeugt wird. Es sind weitere Methoden zur Herstellung solcher Epitaxieschichten bekannt, zu denen solche Methoden wie Molekularstrahlverfahren gehören, und die Durchführung der Erfindung ist nicht auf irgendeine bestimmte Methode beschränkt. Während der Bildung der Epitaxieschicht 13 bewirkt die mit dem Verfahrensschritt einhergehende Wärme ein Aus-
6098U/0889
diffundieren vom Substrat in die Epitaxieschicht, so daß die vergrabenen Dotierstoffzonen sich generell in der in Fig. 6 dargestellten Weise ausdehnen. Was den Chip-Teil 10 betrifft, in welchem der pnp-Transistor gebildet wird, erkennt man, daß die vergrabene Kollektor zone 15 von der n-Trennzone 14 umschlossen bleibt, die effektiv eine selektive Erstreckung der Epitaxieschicht 13 in das Substrat 12 bildet.
Es ist eine vorteilhafte Eigenschaft, daß die phosphordotierte Zone 14 und die arsendotierte Kollektorzone 30 zu wenigstens gleichen Mengen diffundieren, so daß sich die Zone 14 tiefer in das Substrat hineinerstreckt als die Zone 30.
Wie Fig. 7 zeigt, wird das Herstellungsverfahren fortgesetzt durch einen selektiven Vorniederschlag und eine selektive Diffusion von Phosphor, um die Bildung der gewünschten Kollelrfcorverbindungszone 34 des npn-Transistors und der η-leitenden Zone 19 des pnp-Transistors zu ermöglichen. Dieser Phosphor-Vorniederschlag wird 55 bis 60 Minuten lang bei 1.040° C vorgenommen.
6Ü98 H/0889
25411 G1
Ein ins Belieben gestellter Schritt (Fig. 15) kann an dieser Stelle für Bauelemente angewendet werden, bei welchen es wichtig ist, den Kollektorserienwiderstand minimal zu machen. Ein selektiver Vorniederschlag von Bor, der etwa 30 Minuten lang bei etwa 1140° C durchgeführt wird,stellt einen Vorbereitungsschritt zur Erzeugung der p-leitenden Zonen 25 dar, welche tiefliegende Verbindungen zum Kollektor des pnp-Transistors schaffen. Das Einschieben dieses ins Belieben gestellten Schrittes bedeutet keine Änderung für die nachstehend beschriebenen weiteren Herstellungsschritte.
Dann wird (Fig. 8) eine p-Dotierung wie Bor oder Aluminium mittels Ionenimplantation selektiv in die Trennzone 37 des Chip-Teils 11 und in die umgewandelte epitaktische Zone 24 des Chip-Teils 10 eingebracht. Die umgewandelte epitaktische Zone 24 stellt einen wichtfeen Punkt für die vorliegende Erfindung dar. Wie gleichermaßen aus der Erläuterung der in den Fig. 13 und 14 gezeigten Dotierstoffprofilen hervorgeht, ist die Erzeugung der p-leitenden Zone 24 durch Einbringen von Bor zum Zweck der Umwandlung des ursprünglich n-leitenden epitaktischen Materials insbesondere wichtig,
6098U/0889
um im wesentlichen angepaßte Dotierstoffprofile für die komplementären Bauelemente zu erzeugen.
Auf diese Dotierung mittels Ionenimplantation bei
1'S 2 einer Dosierung von etwa 2 χ 10 ~Ycm folgt eine 120 Minuten dauernde Wärmebehandlung bei 1200° C in reinem Sauerstoff. Diese Wärmebehandlung bewirkt, daß sowohl das ionenimplantierte Bor als auch der im vorausgehenden Schritt (Fig. 7) niedergeschlagene Phosphor als auch das gemäß Fig. 15 niedergeschlagene Bor eindringen.
Die folgenden Schritte bilden das charakteristische Verfahren zur Herstellung der Basis- und Emitterzonen. Wie Fig. 9 zeigt, wird die η-leitende Basiszone des pnp-Transistors gebildet durch eine selektive Ionenimplantation von Phosphor in die Zone 16 bei einer
14 / 2 Dosierung von etwa 3 x 10 / cm , welcher eine 30 Minuten dauernde Wärmebehandlung in reinem Sauerstoff bei 1200° C folgt.
Wie Fig. 10 zeigt, wird als nächstes die p-leitende Basiszone 32 des npn-Transistors selektiv erzeugt durch einen Vorniederschlag von Bor, der 85 Minuten lang bei 870° C durchgeführt wird und für welchen als Quelle Bornitridscheiben verwendet werden. An-
6098 H/0889 '
schließend folgt etwa 30 Minuten lang eine Wärmebehandlung bei 1150° C in reinem Sauerstoff. Ebenfalls selektiv gebildet wird während dieses Schrittes die Kontaktverbesserungszone 38 für die p-Trennzone 37 des Chip-Teils 11 und die p-leitende Zone 18 für die umgewandelte epitaktische Zone 24 des Chip-Teils 10.
Wie Fig. 11 zeigt, erzeugt dann eine selektive Bordiffusion, die 36 Minuten lang bei 1100° C durchgeführt wird, die Basiskontaktverbeserungszone 35 des npn-Transistors im Chip-Teil 11 und die P-leitende Emitterzone 17 und die Kollektorkontaktverbessenngszone 18 des pnp-Transistors im Chip-Teil 10. Wie Fig. 12 zeigt, besteht der letzte Schritt zur Herstellung der beiden komplementären Transistoren in einer selektiven Phosphordiffusion, die 55 Minuten lang bei 1000° C durchgeführt wird, um im Chip-Teil 11 die η-leitende Emitterzone 33 des npn-Transistors und im Chip-Teil 10 die Basiskontaktverbesserungszone 20 des pnp-Transistors zu erzeugen.
Es sei bemerkt, daß die Wärmebehandlungsschritte, die zum Hineintreiben der Emitter- und Basisdiffusionen verwendet werden, bei zunehmend niedrigeren Temperaturen
6098 14/0889
durchgeführt werden, so daß eine nachfolgende Wärmebehandlung eine geringe Auswirkung auf zuvor eingebrachten Dotierstoff hat.
Die individuelle Einstellung der Verstärkung der komplementären Transistorstrukturen ist eine Folge sowohl der charakteristischen Reihenfolge bei der Erzeugung der Emitter- und der Basiszonen als auch des durch die verschiedenen Störstelleneinfügungsprozesse in den Zonen vorgesehenen Störstellenniveaus. Man beachte insbesondere, daß diese Zonen erzeugt werden in der Reihenfolge: η-leitende Basis, p-leitende Basis, p-leitender Emitter und schließlich η-leitender Emitter. Somit ist der pnp-Transistor nach dem Herstellen des p-leitenden Emitters.durch den in Fig. 11 dargestellten Schritt fertig. Dieser Schritt umfaßt eine Diffusion von Bor bei 1100° C. In der Praxis wird die Verstärkung dieses pnp-Transistortyps gemessen im Anschluß an die beliebige Wärmebehandlung, die 36 Minuten dauern kann. Eine weitere Einstellung der Verstärkung kann durch zusätzliäie kurze Wärmebehandlungen vorgenommen werden. Dann wird schließlich der η-leitende Emitter erzeugt, und zwar durch eine Phosphordiffusion bei 1000° C, die für eine beträchtlich längere Zeitdauer durchgeführt wird, welche wieder zur Erzeugung des gewünschten
6098U/0Ö89
Verstärkungswertes eingestellt werden kann. Die Behandlung bei 1000° C beeinflußt das zuvor für den p-leitenden Emitter eingebrachte Bor kaum.
Die bei einer typischen erfindungsgemäßen Ausführungsform letztlich erzielten Dotierstoffprofile sind in den Fig. 13 und 14 für den npn- bzw. den pnp-Transistor dargestellt. Für den npn-Transistor (Fig. 13) ist der Wert der Arsendotierung in denjenigen Teil, der in der Nähe der die Epitaxieschicht bildenden Oberfläche liegt, durch die Dotierung der η-leitenden Schicht bestimmt. Der Anstieg des Arsenwertes ist natürlich repräsentativ für den vergrabenen n-leitenden Kollektor. Die Phosphor- und Bor-Dotierungsprofile, die für die Emitter- und die Basiszone bestimmend sind, weisen eine übliche Form auf. Die tiefer liegenden Borstörstellen sind eine Folge der Substratdotierung.
Im npn-Profil, welches das schwierigere ist beim Erzielen einer praktischen Anpassung an das npn-Profil, ist das Bordotierstoffniveau von besonderer Bedeutung. Bei dieser Bauelementeart stellen die Arsenstörstellen eine Hintergrunddotierung von der Epitaxieschicht dar. Beim PhosphorstÖrstellenniveau handelt es sich um eine
6098 U/0889
herkömmliche BasisstörStellendotierung, die zur tiefliegenden η-leitenden vergrabenen Isolierzone hinzugefügt wird. Das Bor ist eine Folge der umgewandelten epitaktischen Zone 24, die teilweise bestimmend ist für die Basis-Zu-Kollektor-Dotierung, die durch die vergrabene Kollektorzone 15 und durch die oberflächendiffundierte p-Emitterzone 17 ergänzt wird. Insbesondere ist es bedeutend, daß das resultierende StörStellenprofil des pnp-Transistors relativ eng an dasjenige des npn-Transistors angepaßt, jedoch von entgegengesetztem Leitungstyp ist.
Die endgültigen Dotierungswerte für die verschiedenen Zonen sind bedeutend für das Erzielen dieser verwandten Störstellendotierungsprofile und somit für die erfindungsgemäß erzielte Komplementäreigenschaft. Insbesondere weist die n-Trennzone 14, die durch geringe Dotierung gekennzeichnet ist, vorzugsweise eine Tiefe des np-Übergangs auf, die von der Oberseite des Substrats aus gerechnet mindestens 10 Mikrometer und typischerweise 15 Mikrometer beträgt. Der Quadratflächenwiderstand beträgt mindestens 150 Ohm und ein typischer Wert ist 250 Ohm. Die durch starke Dotierung gekennzeichnete η-leitende Kollektorzone 30 weist eine Tiefe auf, die von der Substratober-
609814/0889
seite aus etwa 5 bis 10 Mikrometer beträgt, und einen Quadratflächenwiderstand von weniger als etwa 25 Ohm. Typische Werte für diese Zone sind eine Tiefe von etwa 7 Mikrometern und ein Quadratflächenwiderstand von etwa 20 Ohm.
Die p-leitende Kollektorzone 15 und die p-leitende Trennzone 31, die durch starke Dotierung gekennzeichnet sind, weisen von der Substratoberseite Tiefen auf, die im Bereich von etwa 4 bis 8 Mikrometer liegen;und sie haben einen Quadratflächenwiderstand von etwa 40 bis 100 Ohm. Typische Werte für diese Zonen sind eine Tiefe von etwa 6 Mikrometern und ein Quadratflächenwiderstand von etwa 50 Ohm.
Im Anschluß an die Implantation verschiedener Leitungstypzonen, welche die zuvor beschriebenen Komplementärtransistorstrukturen bilden, werden die Bauelementestrukturen durch das Aufbringen geeigneter Metallisierungsmuster vervollständigt, welche sowohl die Bauelementezwischenverbindungen als auch Vorrichtungen für eine äußere Verbindung bilden. Der Stand der Technik verfügt über viele solche Anordnungen, für welche verschiedene Metallkombinationen verwendet werden. Eine spezielle Methode, die zur Verwendung bei
6098U/0889
~ 23 -
dem zuvor beschriebenen Verfahren geeignet ist. und eine beam-lead- oder stützleiterartige Struktur erzeugt, ist in der US-Patentschrift 3 808 108 beschrieben.
6u98 1 4/0889

Claims (4)

BLUMBACH · WESER . BERGEN . KRAMER ZWIRNER . HIRSCH 254 1 1 SI PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237 Patentansprüche
1.!Verfahren zur Herstellung monolithischer komplementärer Transistoren auf einem hochohmigen p-leitenden Substrat, dadurch gekennzeichnet, daß
a) eine erste donatordotierte Zone erzeugt wird durch Einbringen von Phosphor in einen ausgewählten Oberflächenteil des Substrates;
b) eine zweite donatordotierte Zone erzeugt wird durch Einbringen eines anderen, aus Arsen und Antimon ausgewählten Dotierstoffes in einen anderen ausgewählten Oberflächenteil des Substrates;
c) Bor in einen Teil der ersten donatordotierten Zone, der kleiner als dies« gesamte Zone ist, und gleichzeitig in einen ausgewählten Oberflächenteil des Substrates, der die zweite donatordotierte Zone in einem Abstand umgibt, eingebracht wird;
München: Kramer · Dr.Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner
6098U/0889
25411f1
d) auf der die erste und die zweite Zone einschließenden Oberfläche des Substrates eine Epitaxieschicht
aus η-leitendem Material niedergeschlagen wird;
e) in einen oberhalb des bordotierten Teils des
Substrats liegenden ausgewählten Teil der Epitaxieschicht Bor eingebracht und dadurch ein Teil der
η-leitenden Epitaxieschicht in p-leitendes Material umgewandelt wird;
f) innerhalb des zur p-Leitung umgewandelten bordotierten Teils der Epitaxieschicht eine n-leitende Basiszone gebildet wird;
g) innerhalb des oberhalb der zweiten donatordotierten Zone des Substrates liegenden Teils der n-leitenden Epitaxieschicht eine p-leitende Basiszone gebildet
wird;
h) innerhalb der η-leitenden Basiszone eine p-leitende Emitterzone erzeugt wird; und
i) innerhalb der p-leitenden Basiszone eine n-leitende Emitterzone gebildet wird.
6098U/0889
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Schritten (d und e) ein p-leitender tiefliegender Verbindungsweg zur ersten
donatordotierten Zone gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als bestimmender Dotierstoff für die n-leitende Epitaxieschicht Arsen verwendet wird.
4. Halbleiterbauelement, hergestellt under Verwendung des Verfahrens nach einem der Ansprüche 1 bis 3.
609814/0889
Leerseite
DE19752541161 1974-09-19 1975-09-16 Verfahren zur herstellung monolithischer komplementaerer transistoren Withdrawn DE2541161A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US50757074A 1974-09-19 1974-09-19

Publications (1)

Publication Number Publication Date
DE2541161A1 true DE2541161A1 (de) 1976-04-01

Family

ID=24019174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752541161 Withdrawn DE2541161A1 (de) 1974-09-19 1975-09-16 Verfahren zur herstellung monolithischer komplementaerer transistoren

Country Status (10)

Country Link
JP (1) JPS5157172A (de)
BE (1) BE833455A (de)
CA (1) CA1038968A (de)
DE (1) DE2541161A1 (de)
ES (1) ES440909A0 (de)
FR (1) FR2285717A1 (de)
GB (1) GB1525247A (de)
IT (1) IT1042581B (de)
NL (1) NL7510994A (de)
SE (1) SE403214B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3702810A1 (de) * 1986-01-30 1987-08-06 Sgs Microelettronica Spa Monolithisch integrierte halbleitereinrichtung enthaltend bipolaruebergang-transistoren, cmos und dmos transistoren und niedrigleck-dioden und ein verfahren zu ihrer herstellung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143064A (en) * 1979-04-24 1980-11-08 Nec Corp Semiconductor device
JPS57106046A (en) * 1980-12-23 1982-07-01 Toshiba Corp Manufacture of semiconductor device
JPH0713969B2 (ja) * 1986-01-13 1995-02-15 三洋電機株式会社 縦型ｐｎｐトランジスタ
EP0347550A3 (de) * 1988-06-21 1991-08-28 Texas Instruments Incorporated Verfahren zur Herstellung von isolierten vertikalen und superverstärkenden Bipolar-Transistoren

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3702810A1 (de) * 1986-01-30 1987-08-06 Sgs Microelettronica Spa Monolithisch integrierte halbleitereinrichtung enthaltend bipolaruebergang-transistoren, cmos und dmos transistoren und niedrigleck-dioden und ein verfahren zu ihrer herstellung
DE3702810C2 (de) * 1986-01-30 1998-11-12 Sgs Microelettronica Spa Verfahren zur Herstellung einer Halbleitervorrichtung, die aus CMOS-Transistoren, vertikalen Bipolartransistoren und Dioden besteht

Also Published As

Publication number Publication date
CA1038968A (en) 1978-09-19
FR2285717B1 (de) 1980-04-30
IT1042581B (it) 1980-01-30
NL7510994A (nl) 1976-03-23
ES440909A0 (es) 1977-03-16
SE403214B (sv) 1978-07-31
BE833455A (fr) 1976-01-16
GB1525247A (en) 1978-09-20
SE7510075L (sv) 1976-03-22
FR2285717A1 (fr) 1976-04-16
JPS5157172A (de) 1976-05-19

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2518010A1 (de) Ic-halbleiterbauelement mit einer injektions-logikzelle
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2728985A1 (de) Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE1439758C3 (de) Verfahren zur Herstellung von Transistoren
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2627922A1 (de) Halbleiterbauteil
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE3831555A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal