DE1439758C3 - Verfahren zur Herstellung von Transistoren - Google Patents

Verfahren zur Herstellung von Transistoren

Info

Publication number
DE1439758C3
DE1439758C3 DE1439758A DE1439758A DE1439758C3 DE 1439758 C3 DE1439758 C3 DE 1439758C3 DE 1439758 A DE1439758 A DE 1439758A DE 1439758 A DE1439758 A DE 1439758A DE 1439758 C3 DE1439758 C3 DE 1439758C3
Authority
DE
Germany
Prior art keywords
semiconductor body
insulating layer
semiconductor
layer
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1439758A
Other languages
English (en)
Other versions
DE1439758B2 (de
DE1439758A1 (de
Inventor
Klaus Dipl.-Phys.Dr. Hennings
Hans Juergen Dipl.-Phys.Dr. Schuetze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1439758A1 publication Critical patent/DE1439758A1/de
Publication of DE1439758B2 publication Critical patent/DE1439758B2/de
Application granted granted Critical
Publication of DE1439758C3 publication Critical patent/DE1439758C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Transistoren mit einer mittels einer Isolierschicht passivierten Halbleiteroberfläche und mit einer Basiszone, die nicht durch Eindiffusion dotiert ist. Es sind bereits Legierungstransistoren bekannt, bei denen die Halbleiteroberfläche mittels einer Isolierschicht passiviert ist und die Basiszone von dem Ausgangshalbleiterplättchen gebildet wird.
Für hochfrequente Anwendungen werden Transistoren hergestellt, in deren Basiszone ein die Ladungsträger beschleunigendes elektrisches Feld, ein sogenanntes »Driftfeld« eingebaut ist. Dieses elektrische Feld wird dadurch hervorgerufen, daß die Basiszone des Transistors mit einem Konzentrationsgradienten versehen wird, was im allgemeinen durch Eindiffusion von Fremdatomen in den verwendeten Halbleiterkörper erreicht wird. Transistoren mit eindiffundierter Basiszone besitzen im allgemeinen eine hohe Grenzfrequenz. Unter bestimmten Bedingungen ist es jedoch von Vorteil, Transistoren mit einer nicht durch Eindiffusion dotierten Basiszone zu verwenden, z. B. im Kleinsignalbetrieb des Transistors. So haben Transistoren mit einer homogenen Basiszonendotierung bei kleinen Strömen eine größere Stromverstärkung als Transistoren mit eindiffundierter Basiszone. Bei letzteren ist nämlich infolge des durchgeführten Diffusionsprozesses eine
gewisse Störung des Kristallgitters hervorgerufen worden, die sich in einer Erhöhung der Ladungsträgerrekombination und damit in einer Verringerung der Stromverstärkung bei kleinen Strömen bemerkbar macht. Bei Transistoren mit durch Eindiffusion dotierter Basiszone bewirkt außerdem das eingebaute Driftfeld bei sehr kleinen Strömen eine Verminderung der Grenzfrequenz im Gegensatz zum Verhalten bei größeren Strömen. Transistoren mit nicht durch Eindiffusion dotierter Basiszone besitzen außerdem eine höhere Emitterdurchbruchsspannung, was ebenfalls von Vorteil sein kann. Mit Hilfe des bekannten, gewöhnlich angewendeten Verfahrens zur Herstellung von Planartransistoren ist es jedoch nicht ohne weiteres möglich, einen Transistor mit einer mittels einer Isolierschicht passivierten Halbleiteroberfläche und mit nicht durch Eindiffusion dotierter Basiszone herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Transistoren mit einer mittels einer Isolierschicht passivierten Halbleiteroberfläche und mit einer nicht durch Eindiffusion dotierten Basiszone anzugeben, bei dem die Verfahrensschritte der Verfahren zum Herstellen von Planartransistoren angewandt werden können, jedoch Transistoren erhalten werden, die den obengenannten Nachteil einer durch Eindiffusion dotierten Basiszone nicht aufweisen.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß ein einkristalliner scheibenförmiger Halbleiterkörper auf der ersten Scheibenfläche mit einer ersten Isolierschicht und anschließend mit einer ersten Trägerschicht bedeckt wird, daß dann die zweite Scheibenfläche des Halbleiterkörpers derart mit Vertiefungen versehen wird, daß ausschließlich voneinander getrennte Bereiche des Halbleiterkörpers stehenbleiben, daß die stehengebliebenen Bereiche nunmehr so behandelt werden, daß jeweils ein Kollektor-Basis-pn-Ubergang ausschließlich unter der Oberfläche jedes der stehengebliebenen Bereiche des Halbleiterkörpers verläuft und an der ersten Isolierschicht endet, wobei jeweils die Kollektorzone an der Oberfläche jedes der stehengebliebenen Bereiche des Halbleiterkörpers liegt, daß weiterhin die stehengebliebenen Bereiche des Halbleiterkörpers sowie die bei der Separation der Bereiche des Halbleiterkörpers freigelegte erste Isolierschicht mit einer zweiten Isolierschicht und diese wiederum mit einer zweiten Trägerschicht bedeckt wird und daß anschließend die erste Trägerschicht abgetragen und darauf durch die erste Isolierschicht hindurch jeweils eine Emitterzone in jedem der stehengebliebenen Bereiche des Halbleiterkörpers erzeugt wird.
Die nach diesem Verfahren hergestellten Transistoren weisen somit im allgemeinen eine Basiszone mit einer über ihrem Querschnitt weitgehend homogenen Dotierung auf. Die in den einkristallinen Bereichen erzeugten pn-Übergänge enden unterhalb der an der Oberfläche der Halbleiterbereiche befindlichen Isolierschicht, wodurch eine Passivierung des Basis-Kollektor-pn-Überganges gewährleistet ist.
Es ist bereits ein Verfahren zum Herstellen von integrierten Halbleiterschaltungen bekanntgeworden, nach dem in eine Halbleiterscheibe Gräben eingebracht und die Grabenwände anschließend mit G5 einer Oxydschicht überzogen werden. Auf diese Oxydschicht wird polykristaUines Halbleitermaterial abgeschieden und danach die Halbleiterscheibe von ihrer Unterseite so weit abgetragen, bis voneinander isolierte einkristalline Halbleiterbereiche, die in das polykristalline Material eingebettet sind, zurückbleiben. In diese Halbleiterbereiche werden dann Halbleiterbauelemente aller Art eingebracht, wobei für die Herstellung der Transistoren das bekannte Doppeldiffusionsverfahren vorgesehen ist. Auch bei diesem Verfahren wird daher die Basiszone durch Eindiffusion dotiert, so daß sich die eingangs genannten Nachteile einer durch Eindiffusion dotierten Basiszone auch bei diesem bekannten Verfahren nicht vermeiden lassen.
Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird an Hand der Fig. 1 erläutert. Ein Halbleiterkörper, der z. B. aus einem n-leitenden niederohmigen Substrat 1 und einer dünnen höherohmigen p-leitenden epitaktischen Schicht 1' vorgegebener Dicke besteht, wird mit einer Isolierschicht 2 und einer Trägerschicht 3, z. B. aus polykristallinem Halbleitermaterial, bedeckt und dann an seiner Unterseite mit Vertiefungen, z. B. durch einen Ätzprozeß, versehen, derart, daß dort die getrennten einkristallinen Bereiche 4 stehenbleiben, wie dies die F i g. 1 a zeigt. Nun wird an der Oberfläche der einkristallinen Bereiche 4 eine η-leitende Schicht 5 z. B. durch Eindiffusion hergestellt, wodurch der pn-übergang 6, der beim Ätzprozeß freigelegt wurde, nach oben umgebogen wird und unter der Isolierschicht 2 endet, wie dies in der Fig. Ib zu sehen ist. Anschließend wird die Unterseite der Isolierschicht 2 und der stehengebliebenen Halbleiterbereiche 4 mit einer Isolierschicht 7 und dann mit einer Trägerschicht 8, z. B. aus polykristallinem Halbleitermaterial, versehen. Man ist jedoch auch in der Lage, auf die Isolierschicht 7 zu verzichten, falls eine Separation der Halbleiterbereiche 4 gegenüber der Trägerschicht 8 nicht erforderlich ist. Ferner ist es vorteilhaft, die Trägerschicht 8 nach ihrer Erzeugung noch einzuebnen. Nun wird die Trägerschicht 3 auf der Oberseite der Isolierschicht 2 z. B. durch selektives Ätzen abgetragen. Danach werden von der Oberseite der Isolierschicht 2 her die Emitterzone 9 und die niederohmigen Gebiete 10 zum Anschluß der η-leitenden Kollektorzone unter Anwendung der üblichen Maskierungsverfahren, z. B. durch eine Eindiffusion, erzeugt, wie dies die F i g. 1 c zeigt. Die Kollektorzone der so hergestellten Transistoren wird dann an den anschließend hergestellten Öffnungen 11 in der Isolierschicht 2, die p-leitende epitaktische Basiszone an den hergestellten Öffnungen 12 und die Emitterzone an der Öffnung 13 kontaktiert.
Ein anderes Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist in der Fig. 2 dargestellt. Auf eine Halbleiterscheibe 1,1' werden entsprechend zum obigen Ausführungsbeispiel eine Isolierschicht 2 und eine Trägerschicht 3 aufgebracht und die getrennten einkristallinen Bereiche 4 erzeugt. Nun wird auf den einkristallinen Bereichen 4 eine n-leitende hochdotierte Halbleiterschicht 14 abgeschieden, die auf den einkristallinen Bereichen 4 epitaxial und auf der Isolierschicht 2 polykristallin aufwächst, wie dies in der F i g. 2 a zu sehen ist. Da sich die Halbleiterschicht 14 meistens auf der ganzen Isolierschicht 2 abscheidet, wird sie außerhalb des in F i g. 2 b gezeigten Ausschnittes z. B. durch selektives Ätzen wieder entfernt. Der pn-Ubergang zwischen dem aus der p-leitenden epitaktischen Schicht!' bestehenden Teil der einkristallincn Bereiche 4 und der n-leiten-
5 6
den epitaktischen Halbleiterschicht 14 diffundiert tegrierten Halbleiterschaltung, bei der die Separation hierbei und bei den folgenden Wärmebehandlungen der Transistoren bzw. Halbleiterbauelemente gegen-1 bis einige μτα tief in die Basiszone ein, so daß über dem Grundkörper bzw. untereinander durch die Leckströme infolge Gitterstörungen in der Grenz- Isolierschicht 7 erzielt wird. Wird eine Separation schicht der Halbleiterschicht 14 zu dem ein- 5 zur Erzielung kleiner Koppelkapazitäten der Halbkristallinen Bereich 4 hin vermieden werden. Die leiterbauelemente ohnehin angewendet, so wird die Unterseite der Isolierschicht 2 und der einkristalline Transistorherstellung gegenüber der Herstellung beBereich 4 werden daraufhin mit der Isolierschicht 7 kannter Planartransistoren durch das erfindungs- und der Trägerschicht 8 bedeckt, und dann wird die gemäße Verfahren wesentlich vereinfacht Im ein-Trägerschicht 3 auf der Oberseite der Isolierschicht 2 io fachsten Fall besteht die Transistorherstellung bei abgetragen, so daß die in der F i g. 2 b dargestellte dem erfindungsgemäßen Verfahren nämlich nur noch Anordnung entsteht. Die Kollektorzone 14,1 wird aus der unmaskierten und unkritischen Eindiffusion jetzt direkt durch die hergestellten Öffnungen 11 zur Erzeugung der einen Teil der Kollektorzone erkontaktiert, wodurch kleine Kollektorbahnwider- gebenden Halbleiterschicht 5 und der Emitterzonenstände erzielt werden. Es ist vorteilhaft, die Halb- 15 diffusion, mit der gleichzeitig die einen Teil der leiterschicht 14 mit einem Dotierungskonzentrations- Kollektorzone ergebenden niederohmigen Gebiete 10 gradienten zu versehen bzw. sie aus einer dünnen erzeugt werden.
mittelohmigen und einer darüber befindlichen dicken Auf die Isolierschicht 7 kann verzichtet werden, niederohmigen Schicht auszubilden, um auf diese wenn es sich um die Herstellung einzelner Tran-Weise bestimmte Eigenschaften des Kollektor-Basis- 20 sistoren handelt, die auf ihrer Unterseite z. B. durch pn-Überganges zu erzielen. Auch für das ver- Auflöten kontaktiert werden. In diesem Fall braucht wendete niederohmige Halbleitersubstrat 1 kann ein natürlich auch der über das Element hinausragende Dotierungsprofil vorgesehen werden. Teil der Halbleiterschicht 14 nicht von der Isolier-
Die Fig. 3 zeigt schließlich ein weiteres Aus- schicht 2 entfernt zu werden. Bei der Herstellung führungsbeispiel des erfindungsgemäßen Verfahrens. 25 von speziellen integrierten Halbleiterschaltungen mit Es unterscheidet sich von den vorangehenden Aus- kleinen Koppelkapazitäten ist es dagegen zweckführungsbeispielen dadurch, daß um die Emitter- mäßig, die Halbleiterschicht 14 auch auf der ganzen zone 9 herum eine ρ+-leitende Zone 15 eindiffundiert Fläche der Isolierschicht 2 stehenzulassen und darauf wird, d. h. eine Zone mit höherer Dotierung, aber die Isolierschicht 7 und die Trägerschicht 8 zu ergleichem Leitfähigkeitstyp wie die Basiszone. Die 30 zeugen.
p+-leitende Zone 15, deren Tiefe in bezug auf die Schließlich wird noch darauf hingewiesen, daß die Emitterzone 9 nicht festgelegt ist, wird dann an der Dicke der einkristallinen Bereiche 4, deren EinÖffnung 12 kontaktiert. Bei diesem Ausführungs- stellung auf einen bestimmten Wert heute noch gebeispiel werden Transistoren mit kleinen Basiswider- wisse Schwierigkeiten bereitet, die elektrischen Werte ständen erzielt. Je nachdem, ob einer großen Emitter- 35 der nach dem erfindungsgemäßen Verfahren herdurchbruchsspannung oder einer Begrenzung der gestellten Transistoren nicht oder so gut wie nicht Injektion im Emitterzonenrandgebiet der Vorzug ge- beeinflußt, wenn der Halbleiterkörper aus einem geben wird, wird die p+-leitende Zone 15 in einem Substrat mit darauf befindlicher epitaktischer Schicht bestimmten Abstand von der Emitterzone 9 ·— wie von entgegengesetztem Leitungstyp besteht, da dann dies die F i g. 3 a zeigt — oder so angeordnet, daß 40 in die Dicke der Basiszone nur die Dicke der sie die Emitterzone 9 etwas überlappt, wie dies in epitaktischen Schicht V und die Tiefe der Emitterder F i g. 3 b zu sehen ist. Im letzteren Fall wird die zonendiffusion eingehen. Wird dieser Vorteil nicht Randkonzentration der Emitterzone 9 herab- und die ausgenutzt, z. B. weil an anderer Stelle des HaIbder Basiszone heraufgesetzt, was zu einer Ver- leiterscheibchens ein niederohmiges η-leitendes Subringerung der Injektion im Emitterzonenrandgebiet 45 strat unerwünscht ist, so ist man in der Lage, den führt. Kollektor-Basis-pn-Übergang auch durch eine ent-
Das erfindungsgemäße Verfahren eignet sich be- sprechend tieferreichende Diffusion bei der Her-
sonders zur Herstellung von Transistoren in einer in- stellung der Halbleiterschicht 5 zu erzeugen.
Hierzu 1 Blatt Zeichnungen

Claims (10)

Patentansprüche:
1. Verfahren zur Herstellung von Transistoren mit einer mittels einer Isolierschicht passivierten Halbleiteroberfläche und mit einer Basiszone, die nicht durch Eindiffusion dotiert ist, dadurch gekennzeichnet, daß ein einkristalliner scheibenförmiger Halbleiterkörper (1, V) auf der ersten Scheibenfläche mit einer ersten Isolierschicht (2) und anschließend mit einer ersten Trägerschicht (3) bedeckt wird, daß dann die zweite Scheibenfläche des Halbleiterkörpers (1,V) derart mit Vertiefungen versehen wird, daß ausschließlich voneinander getrennte Bereiche (4) des Halbleiterkörpers (1, V) stehenbleiben, daß die stehengebliebenen Bereiche (4) nunmehr so behandelt werden, daß jeweils ein Kollektor-Basis-pn-Übergang ausschließlich unter der Oberfläche jedes der stehengebliebenen Bereiche (4) des Halbleiterkörpers (1, V) verläuft und an der ersten Isolierschicht (2) endet, wobei jeweils die Kollektorzone an der Oberfläche jedes der stehengebliebenen Bereiche (4) des Halbleiterkörpers (1,1') liegt, daß weiterhin die stehengebliebenen Bereiche (4) des Halbleiterkörpers (1, V) sowie die bei der Separation der Bereiche (4) des Halbleiterkörpers (1, V) freigelegte erste Isolierschicht (2) mit einer zweiten Isolierschicht (7) und diese wiederum mit einer zweiten Trägerschicht (8) bedeckt wird und daß abschließend die erste Trägerschicht (3) abgetragen und darauf durch die erste Isolierschicht (2) hindurch jeweils eine Emitterzone (9) in jedem der stehengebliebenen Bereiche (4) des Halbleiterkörpers (1,1') erzeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als scheibenförmiger Halbleiterkörper eine niederohmige Einkristallscheibe vom einen Leitfähigkeitstyp mit einer darauf befindlichen höherohmigen epitaktischen Schicht von entgegengesetztem Leitfähigkeitstyp verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die pn-Übergänge unter der Oberfläche der stehengebliebenen Bereiche (4) des Halbleiterkörpers (1,1') durch allseitige Eindiffusion eines Störstellenstoffes in die freigelegten Oberflächenseiten der stehengebliebenen Bereiche (4) des Halbleiterkörpers (1, V) erzeugt werden.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die pn-Übergänge unter der Oberfläche der stehengebliebenen Bereiche (4) des Halbleiterkörpers (1,1') durch Abscheiden einer hochdotierten Halbleiterschicht (14) auf die freigelegten Oberflächenseiten der stehengebliebenen Bereiche (4) des Halbleiterkörpers (1,1') hergestellt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die abgeschiedene hochdotierte Halbleiterschicht (14) mit einem Dotierungskonzentrationsgradienten versehen wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach der Abtragung der ersten Trägerschicht (3) niederohmige Gebiete (10) von der Seite der ersten Isolierschicht (2) her in die stehengebliebenen Bereiche (4) des Halbleiterkörpers eindiffundiert werden, die den gleichen Leitfähigkeitstyp wie die Kollektorzone aufweisen und mit dieser eine zusammenhängende Zone bilden.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach der Abtragung der ersten Trägerschicht (3) in die Basiszone in den stehengebliebenen Bereichen (4) des Halbleiterkörpers (1,1') jeweils ein niederohmiges Gebiet (15) von gleichem Leitfähigkeitstyp eindiffundiert wird, an dem dann die Basiszone kontaktiert wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das niederohmige Gebiet (15) an der von der ersten Isolierschicht (2) bedeckten Oberfläche des stehengebliebenen Bereiches (4) des Halbleiterkörpers in einem bestimmten Abstand von der Emitterzone oder so angeordnet wird, daß es die Emitterzone überlappt.
9. Verfahren zur Herstellung einer Festkörperschaltung, bei der in einen Trägerkörper als Transistoren ausgebildete einkristalline Halbleiterbereiche mit dazwischen befindlicher Isolierschicht eingebettet sind und sich auf der Oberfläche der Festkörperschaltung eine weitere Isolierschicht befindet, dadurch gekennzeichnet, daß die Transistoren nach dem Verfahren nach einem der Ansprüche 1 bis 8 hergestellt werden.
10. Abgeändertes Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die als Transistoren ausgebildeten einkristallinen Halbleiterbereiche (4) ohne Zwischenlage der zweiten Isolierschicht (7) in die zweite Trägerschicht (8) eingebettet sind.
DE1439758A 1964-10-30 1964-12-19 Verfahren zur Herstellung von Transistoren Expired DE1439758C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0027325 1964-10-30
DET0027657 1964-12-19

Publications (3)

Publication Number Publication Date
DE1439758A1 DE1439758A1 (de) 1969-10-23
DE1439758B2 DE1439758B2 (de) 1973-03-22
DE1439758C3 true DE1439758C3 (de) 1973-10-11

Family

ID=25999954

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19641439736 Pending DE1439736A1 (de) 1964-10-30 1964-10-30 Verfahren zur Herstellung niedriger Kollektor- bzw. Diodenbahnwiderstaende in einer Festkoerperschaltung
DE1439758A Expired DE1439758C3 (de) 1964-10-30 1964-12-19 Verfahren zur Herstellung von Transistoren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19641439736 Pending DE1439736A1 (de) 1964-10-30 1964-10-30 Verfahren zur Herstellung niedriger Kollektor- bzw. Diodenbahnwiderstaende in einer Festkoerperschaltung

Country Status (3)

Country Link
US (1) US3427709A (de)
DE (2) DE1439736A1 (de)
GB (1) GB1129891A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions
FR2013735A1 (de) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
US4180422A (en) * 1969-02-03 1979-12-25 Raytheon Company Method of making semiconductor diodes
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
IT1125182B (it) * 1976-12-14 1986-05-14 Selenia Ind Elettroniche Procedimento per la realizzazione di rivelatori per infrarossi a multielementi del tipo lineare e bidimensionale aventi caratteristiche geometriche perfezionate ed alto grado di integrazione
GB1603260A (en) * 1978-05-31 1981-11-25 Secr Defence Devices and their fabrication
US4861731A (en) * 1988-02-02 1989-08-29 General Motors Corporation Method of fabricating a lateral dual gate thyristor
EP2005467B1 (de) * 2006-02-01 2018-07-11 Silex Microsystems AB Verfahren zum herstellen eines startsubstratwafers für die halbleitertechnik mit wafer-durchgangsverbindungen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2967344A (en) * 1958-02-14 1961-01-10 Rca Corp Semiconductor devices
US3054034A (en) * 1958-10-01 1962-09-11 Rca Corp Semiconductor devices and method of manufacture thereof
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
US3199002A (en) * 1961-04-17 1965-08-03 Fairchild Camera Instr Co Solid-state circuit with crossing leads and method for making the same
US3237062A (en) * 1961-10-20 1966-02-22 Westinghouse Electric Corp Monolithic semiconductor devices
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3340601A (en) * 1963-07-17 1967-09-12 United Aircraft Corp Alloy diffused transistor
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements

Also Published As

Publication number Publication date
GB1129891A (en) 1968-10-09
DE1439758B2 (de) 1973-03-22
DE1439758A1 (de) 1969-10-23
DE1439736A1 (de) 1969-03-27
US3427709A (en) 1969-02-18

Similar Documents

Publication Publication Date Title
DE1789206C3 (de) Feldeffekt-Transistor
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE1439758C3 (de) Verfahren zur Herstellung von Transistoren
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2101278C2 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE1240590B (de) Integrierte Halbleiterschaltungsanordnung
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE3142618C2 (de) Halbleiteranordnung mit Transistor und Widerstandszone
DE2610208C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE3302352A1 (de) Verfahren zur herstellung von integrierten halbleiterschaltungen

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)