DE1439758A1 - Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halbleiterkoerper - Google Patents

Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halbleiterkoerper

Info

Publication number
DE1439758A1
DE1439758A1 DE19641439758 DE1439758A DE1439758A1 DE 1439758 A1 DE1439758 A1 DE 1439758A1 DE 19641439758 DE19641439758 DE 19641439758 DE 1439758 A DE1439758 A DE 1439758A DE 1439758 A1 DE1439758 A1 DE 1439758A1
Authority
DE
Germany
Prior art keywords
semiconductor
areas
monocrystalline
zones
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19641439758
Other languages
English (en)
Other versions
DE1439758C3 (de
DE1439758B2 (de
Inventor
Schuetze Dipl-Phys Dr Juergen
Hennings Dipl-Phys Dr Klaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1439758A1 publication Critical patent/DE1439758A1/de
Publication of DE1439758B2 publication Critical patent/DE1439758B2/de
Application granted granted Critical
Publication of DE1439758C3 publication Critical patent/DE1439758C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

Telefunken Patentverwertungsgesellschaft 1439758
m, b. H.
Ulm (Donau), Elisabethenstraße 3
Ulm (Donau), den 17· Dez. FB/Pt-Ul/Be U 23/64
Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halblei-
terkörper
Die Erfindung betrifft ein Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halb leiterkörper·
In der Halbleitertechnik werden für hochfrequente Anwendungen Transistoren hergestellt, in deren Basiszone ein die Ladungsträger beschleunigendes elektrisches Feld, ein sog. "Driftfeld" eingebaut ist. Dieses elektrische Feld wird dadurch hervorgerufen, daß die Basiszone des Transistors mit einem Konzentrations gradienten versehen wird, was im allgemeinen durch Eindiffusion von Fremdatomen in den verwendeten Halbleiterkörper erreicht wird« Transistoren mit diffundierter Basis besitzen im allge-
OFHQINAL-
meinen eine hohe Grenzfrequenz· Unter bestimmten Bedingungen ist es jedoch von Vorteil, Transistoren mit nichtdif fundierter Basiszone zu verwenden, z. B, im Kleinsignalbetrieb des Transistors, So haben Transistoren mit undiffundierter Basiszone bei kleinen Strömen eine größere Stromverstärkung als Transistoren mit diffundierter Basiszone« Bei letzteren ist nämlich infolge des durchgeführten Diffusionsprosesses eine gewisse Störung des Kristallgitters hervorgerufen worden, die sich in einer Erhöhung der Ladungsträgerrekombination und damit in einer Verringerung der Stromverstärkung bei kleinen Strömen bemerkbar macht. Bei Transistoren mit diffundierter Basis bewirkt außerdem das eingebaute Driftfeld bei sehr kleinen Strömen eine Verminderung der Grenzfrequenz im Gegensatz zum Verhalten bei größeren Strömen. Transistoren mit nichtdif fundierter Basis besitzen außerdem eine höhere ümitterdurchbruchsspannung, /was ebenfalls von Vorteil sein kann. Mit Hilfe des gewöhnlich angewendeten Planarverfahrens zur Herstellung von Transistoren ist es jedoch nicht ohne weiteres möglich, einen passivierten Transistor mit undiffundierter Basiszone herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone anzugeben, ärfindungsgemäß wird die -ufgabe dadurch
909843/0389
BAD
U39758
gelöst, daß ein Verfahren zur Herstellung paesivierter Traneistoren mit nichtdiffundierter Basiszone in einem Halbleiterkörper vorgeschlagen wird, bei dem der Halbleiterkörper mit einer Isolierschicht und anschließend mit einer Trägerschicht bedeckt wird, dann der Halbleiterkörper an seiner Unterseite mit Vertiefungen versehen wird, derart, daß separierte einkristalline Bereiche stehen bleiben, nun unter der Oberfläche dieser einkristallinen Bereiche pn-tibergänge erzeugt werden, daraufhin die Unterseite der Halbleiteranordnung mit einer Isolierschicht und dann mit einer !Trägerschicht versehen wird, danach die Trägerschicht auf der Oberfläche der Anordnung abgetragen wird und abschließend von der Oberseite der Anordnung her Emitterzonen in den einkristallinen Bereichen erzeugt «erden. Erfindungsgemäß enden die in den einkristallinen Bereichen erzeugten pn-lJbergänge unterhalb der an der Oberfläche der Anordnung befindlichen Isolierschicht, wodurch eine Passivierung des Basis-Kollektorpn-Überganges gewährleistet ist. Das erfindungsgemäße Verfahren gestattet also die Herstellung eines passivierten Transistors mit nichtdiffundierter Basiszone.
Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrene sei anhand der Fig. 1 erläutert. Ein Halbleiterkörper, der s. B. aua einem η-leitenden niederohmigen Substrat 1 und einer diin-
909843/0369 BAD OPUQfNAt
_4_ H397S8
nen höherohmigen ζ. B. p-leitenden epitaktischen Schicht 1* vorgegebener Dicke besteht, wird mit einer Isolierschicht 2 und einer Trägerschicht J s. B. aus polykristallinem Halbleitermaterial bedeckt und dann an seiner Unterseite mit Vertiefungen z. B. durch einen Atzprozeß versehen, derart, daß dort die separierten einkristallinen Bereiche 4- stehen bleiben, wie dies die Fig. 1a zeigt, Nun wird ,an der Oberfläche der einkristallinen Bereiche eine z. B« n-leitende Schicht 5 a« B. durch Diffusion hergestellt, wodurch der pn-libergang 6, der bei dem Ätzprozeß freigelegt wurde, nach oben umgebogen und durch die Isolierschicht 2 passiviert wird, wie dies in der Fig« 1b zu sehen ist. Anschließend wird die Unterseite der Halbleiteranordnung mit einer Isolierschicht 7 und dann mit einer Trägerschicht δ ζ. B. aus polykristallinem Halbleitermaterial versehen« Man ist jedoch gemäß der Erfindung auch in der Lage, die Isolierschicht 7 fortzulassen, falls eine Separation der Halbleiterbereiche gegenüber dem Trägerkörper nicht erforderlich ist. Erfindungs* gemäß ist es möglich, die Trägerschicht 8 nach ihrer Erzeugung noch einzuebnen. Nun wird die Trägerschicht 3 auf der Oberfläche der Halbleiteranordnung z, B. durch selektives Ätzen abgetragen. Danach werden von der Oberseite der Halbleiteranordnung her die Emitterzonen 9 und die niederohmigen Bereiche 1o zum ^inechluß der Kollektorzone 5 unter Anwendung
909843/0369
BAD ORIGfNAl,
der üblichen Maskierung ever fahren a. B. durch eine n-Diffusion erseugt, wie dies die Fig. 1c zeigt. Die Kollektorzone der 80 hergestellten Transietüranordnung wird dann an den anschließend hergestellten Öffnungen 11 in der Isolierschicht 2, die Basissone an den hergestellten öffnungen 12 und die Emitterzone an der Öffnung 13 kontaktiert.
Ein anderes nusführungsbeispiel des erfindungsgemäßen Verfahrens ist in der Fig. 2 dargestellt. Auf einen Halbleiterkörper werden nieder analog zum obigen Ausführungsbeispiel eine Isolierschicht 2 und eine Trägerschicht 5 aufgebracht und die separierten einkristallinen Bereiche 4 erzeugt. Nun wird auf den einkristallinen Bereichen 4 eine z« B. n-leitende hochdotierte Halbleiterschicht 14 abgeschieden, die auf den einkristallinen Bereichen 4 epitaxial und auf der Isolierschicht 2 polykristallin aufwächst, viie dies in der Fig. 2a BU sehen ist. Sa sich die Schicht 14 meistens auf der ganzen Isolierschicht 2 abscheidet, wird sie außerhalb des in Fig. 2b gezeigten Bereiches z. B. durch selektives Ätzen wieder entfernt· Der pn-übergang zwischen dem Basismaterial 1* und der aufgewachsenen Schicht 14 diffundiert hierbei und bei den folgenden Wärmebehandlungen 1 bis einige ax tief in die Basiszone 1* ein, so daß Leckströme infolge Gitfceretörungen in der Grenzschicht vermieden werden. Die
-6 -
909843/0311 BAD
. -6 - U39758
Halbleiteranordnung wird daraufhin auf ihrer Unterseite mit der Isolierschicht ? und der Trägerschicht 8 bedeckt und dann die Trägerschicht 3 auf der Oberfläche der Anordnung abgetragen, so daß die in der Fig. 2b dargestellte Anordnung entsteht. Die Kollektorzone 14-1 wird jetzt direkt durch die hergestellten Öffnungen 11 kontaktiert, wodurch kleine Kollektorbahnwiderstände erzielt werden. Erfindungsgemäß ist es auch möglich, die Schicht 14 mit einem Dotierungskonzentrationsgradienten zu versehen bzw. sie aus einer dünnen mittelohmigen und einer darüber befindlichen dicken niederohmigen Schicht auszubilden, um auf diese ./eise bestimmte Eigenschaften der Kollektorsperrschicht zu erzielen. Das gleiche gilt auch für den verwendeten Halbleiterkörper 1, der gegebenenfalls niederohmig mit einem geeigneten Dotierungsprofil gewählt wird.
Die Fig. 3 zeigt schließlich ein weiteres ^usführungsbeispiel des erfindungsgemäßen Verfahrens. Es ist gegenüber den obigen »usführungsbeispielen dadurch gekennzeichnet, daß um die Emitterzone 9 herum eine p+-Zone 15 eindiffundiert wird, d.h. eine Zone mit höherer Dotierung aber gleichem Leitfähigkeitatyp wie die Basiszone. Die Zone 15, deren Tiefe in bezug auf den Emitter nicht festgelegt ist, wird dann an der Öffnung 12 kontaktiert. Mit Hilfe dieses Ausführungsbeispiels des erfindungsge-
9098^3/0369
BAD
-7-- U39758
mäßen Verfahrens werden kleine Basiswiderstände erzielt. Je nachdem) ob einer großen Emitterdurchbruchsspannung oder einer Begrenzung der Emission im Emitterrandgebiet der Vorzug gegeben wird, wird die Zone 15 in einem bestimmten Abstand vom Emitter 9 - wie dies die Fig. 3a zeigt « oder so angeordnet, daß sie den Emitterbereich· etwas überlappt, wie dies in der Fig. 3b zu sehen ist. Im letzteren Fall wird die Emitterrandkonzentration herab- und die zugehörige Basiskonzentration he rauf ge SEbzt, was zu einer Verringerung der Emission im Emitterrandgebiet führt.
Das erfindungsgemäße Verfahren eignet sich besonders zur Herstellung passivierter Transistoren in einer Festkörperschaltung, bei der die Separation der Transistoren bzw. Halbleiterbauelemente gegenüber dem Grundkörper bzw. untereinander durch die Isolierschicht 7 erzielt wird. Wird dieses Separationsverfahren zur Erzielung kleiner Koppelkapazitäten der Halbleiterbauelemente ohnehin angewendet, so Wird die Transistorherstellung gegenüber normalen Planartransistoren durch das erfindungsgemäße Verfahren wesentlich vereinfacht· Im einfachsten Fall besteht die Transistorherstellung bei dem erfindungsgemäßen Verfahren nämlich nur noch aus der unmaskierten -and. xadtv•'.tisehen Diffusion.zur Erzeugung der Diffusionszone* .5 und der Emitterdiffusion, die gleichzeitig die Zonen erzeugt.
909843/0 36 BAD ORIGtNAi.
U39758
Erfindungsgemäß ist es jedoch auch möglich., die Isolierschicht 7 fortzulassen, und zwar in dem Fall, wenn es sich um die Herstellung einzelner Transistoren handelt, die auf ihrer Unterseite z. B. durch Auflöten kontaktiert werden. In diesem Fall "braucht natürlich auch der über das Element hinausragend· Teil der Schicht 14 nicht von der Isolierschicht 2 entfernt werden. Bei der Herstellung von speziellen Festkörper- oder Hybridschaltungen mit kleinen Koppelkapazitäten ist es dagegen zweckmäßig , die Schicht 14 auch auf der ganzen Fläche der Isolierschicht 2 stehen zu lassen und darauf die Isolierschicht 7 und die Trägerschicht θ zu erzeugen»
Erfindungsgemäß ist man auch in der Lage, die in den Ausführungsbeispielen der Erfindung angegebene npn-otruktur umzukehren, d. h„ eine pnp-Struktur herzustellen.
Schließlich sei noch darauf hingewiesen, daß die Dicke der einkristallinsn Inseln 4, deren Einstellung auf einem bestimmten Wert heute noch gewisse Schwerigkeiten bereitet, die elektrischen v/erte des erfindungsgemäßen Transistors nicht oder so gut wie nicht beeinflußt, wenn der Halbleiterkörper aus einem Substrat mit darauf befindlicher Epitaxialschicht von entgegengesetztem Leitungstyp besteht, daijdann in die Basisweite nvx die Dicke der epitaktischen Schicht 1· und
909843/0369
BAD ORIGINAL
die Tiefe der Emitterdiffusion eingehen, wird dieser Vorteil nicht ausgenutzt, s. B. weil an anderer Stelle dee Halbleiterscheibchens ein niederohmiges oder n-leitendes Substratmaterial unerwünscht ist, so ist man erfindungsgemäß auch in der Lage, den pn-übergang 1-1 · auch durch sine entsprechend tiefere Diffusion bei der Herstellung der Diffusionezone 5 eu erseugen.
- 1o -
909843/0369 V ^ BADOFWGINAL

Claims (1)

  1. - 1ο -
    Patentansprüche
    1. Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halbleiterkörper, dadurch gekennzeichnet, daß der Halbleiterkörper mit einer Isolierschicht und anschließend mit einer Trägerschicht bedeckt wird, dann der Halbleiterkörper an seiner Unterseite mit Vertiefungen versehen wird, derart, daß separierte einkristalline Bereiche stehen bleiben, nun unter der Oberfläche dieser einkristallinen Bereiche pn-Übergänge erzeugt werden, daraufhin die Unterseite der Halbleiteranordnung mit einer Isolierschicht und dann mit einer Trägerschicht vorsehen wird, danach die Trägerschicht auf der Oberfläche dor Anordnung abgetragen wird und abschließend von der Oberseite der Anordnung her Emitterzonen in den einkristallinen Bereichen erzeugt werden.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet} daß als Halbleiterkörper ein niederohmiges Substrat mit einer darauf befindlichen höherohmigen epitaktischen Schicht von entgegengesetztem Leitfähigkeitstyp verwendet wird.
    - 11 -
    909843/0369
    BAD ORIGINAL
    U39758
    3· Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die pn-Ubergänge unter der Oberfläche der einkristallinen Bereiche durch einen DiffueionsprozeB erzeugt «erden.
    4> Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die pn-Ifbergänge unter der Oberfläche der einkristallinen Bereiche durch Abscheiden einer hochdotierten Halbleiterschicht hergestellt «erden.
    5« Verfahren nach Anspruch 4-, dadurch gekennzeichnet! daß die abgeschiedene hochdotierte Halbleiterschicht mit einem Dotierungskonzentrationsgradienten versehen wird.
    6. Verfahren nach einem der vorhergehenden .ansprüciie, dadurch gekennzeichnet, daß niederohmige Bereiche von der Oberseite der Anordnung her in die einkristallinen Bereiche eindiffundiert werden, die den gleichen Leitfähigkeitstyp wie die Kollektorbahngebiete der Transistoren aufweisen und mit diesen in Verbindung stehen«.
    7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in die Basiszone der Transistoren niederohxaige Zonen von gleichem Leitfähigkeitstyp eindiffundiert werden, an denen dann eine Kontaktierung der Basiszonen erfolgt«
    - 12 -
    909843/0369 BAD ORIQINAI.
    U39758
    8. Verfahren nach Anspruch 71 dadurch gekennzeichnet, daß die nieder ohmigen Zonen in einem bestimmten Abstand von den Emit* terzonen oder so angeordnet werden, daß sie die Emitterzonen überlappen.
    9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Unterseite der Halbleiteranordnung nur mit einer Trägerschicht versehen wird·
    10. Eine mit Hilfe des Verfahrens gemäß Anspruch 1 hergestellte Halbleiteranordnung, bestehend aus einem Trägerkörper, darin eingebetteten einkristallinen Halbleiterbereichen mit dazwischen befindlicher Isolierschicht, einer auf dar Oberfläche der Anordnung befindlichen Isolierschicht und in den einkristallinen Halbleiterbereichen erzeugten Transistoren, dadurch gekennzeichnet, daß an der Unterseite und den cieitenwänden der einkristallinen ialbleiterbereiche Gebiete mit gegenüber den Halbleiterbereichen entgegengesetztem Leitfähigkeit β typ angeordnet sind, derart, daß die an der Unterseite angeordneten Gebiete in einem vorgegebenen Abstand von der Oberfläche der Halbleiteranordnung liegen·
    11· Halbleiteranordnung nach Anspruch 1o, dadurch gekennzeichnet, daß niederohmige Bereiche vom gleichen Leitfähigkeitstyp
    - 13 -
    909843/0369
    BAD
    v/ie die Kollektorbahngebiete an der Oberseite der Halbleiteranordnung in den einkristallinen Halbleiterbereichen angeordnet sind, derart} daß diese niederohmigen Bereiche mit den Kollektorbahngebieten der Halbleiteranordnung in Verbindung stehen·
    12. Halbleiteranordnung nach Anspruch 1o oder 11, dadurch gekennzeichnet, daß die niederohmigen Gebiete an der Unterseite der einkristallinen Hableiterbereiche mit einem Dotierungskonzentrationsgradienten versehen sind.
    13· Halbleiteranordnung nach einem der Ansprüche 1o bis 12, dadurch gekennzeichnet, daß in den Basiszonen der Halbleiteranordnung niederohmige Zonen vom gleichen Leitfähigkeitstyp angeordnet sind·
    14, Halbleiteranordnung nach Anspruch 13» dadurch gekennzeichnet, daß die niederohmigen Zonen in einem bestimmten Abstand von den Emitterzonen oder so angeordnet sind,, daß sie die Emitterzonen überlappen.
    A% Halbleiteranordnung nach einem der Ansprüche 1o bis 14, dadurch gekennzeichnet, daß die einkristallinen Halbleiterbereiche direkt im Trägerkörper eingebettet sind.
    909843/0319
    - * -; C- ■ ■ ■
    BAD ORIGINAL·' * "
DE1439758A 1964-10-30 1964-12-19 Verfahren zur Herstellung von Transistoren Expired DE1439758C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0027325 1964-10-30
DET0027657 1964-12-19

Publications (3)

Publication Number Publication Date
DE1439758A1 true DE1439758A1 (de) 1969-10-23
DE1439758B2 DE1439758B2 (de) 1973-03-22
DE1439758C3 DE1439758C3 (de) 1973-10-11

Family

ID=25999954

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19641439736 Pending DE1439736A1 (de) 1964-10-30 1964-10-30 Verfahren zur Herstellung niedriger Kollektor- bzw. Diodenbahnwiderstaende in einer Festkoerperschaltung
DE1439758A Expired DE1439758C3 (de) 1964-10-30 1964-12-19 Verfahren zur Herstellung von Transistoren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19641439736 Pending DE1439736A1 (de) 1964-10-30 1964-10-30 Verfahren zur Herstellung niedriger Kollektor- bzw. Diodenbahnwiderstaende in einer Festkoerperschaltung

Country Status (3)

Country Link
US (1) US3427709A (de)
DE (2) DE1439736A1 (de)
GB (1) GB1129891A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions
FR2013735A1 (de) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
US4180422A (en) * 1969-02-03 1979-12-25 Raytheon Company Method of making semiconductor diodes
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
IT1125182B (it) * 1976-12-14 1986-05-14 Selenia Ind Elettroniche Procedimento per la realizzazione di rivelatori per infrarossi a multielementi del tipo lineare e bidimensionale aventi caratteristiche geometriche perfezionate ed alto grado di integrazione
GB1603260A (en) * 1978-05-31 1981-11-25 Secr Defence Devices and their fabrication
US4861731A (en) * 1988-02-02 1989-08-29 General Motors Corporation Method of fabricating a lateral dual gate thyristor
EP2005467B1 (de) * 2006-02-01 2018-07-11 Silex Microsystems AB Verfahren zum herstellen eines startsubstratwafers für die halbleitertechnik mit wafer-durchgangsverbindungen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2967344A (en) * 1958-02-14 1961-01-10 Rca Corp Semiconductor devices
US3054034A (en) * 1958-10-01 1962-09-11 Rca Corp Semiconductor devices and method of manufacture thereof
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
US3199002A (en) * 1961-04-17 1965-08-03 Fairchild Camera Instr Co Solid-state circuit with crossing leads and method for making the same
US3237062A (en) * 1961-10-20 1966-02-22 Westinghouse Electric Corp Monolithic semiconductor devices
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3340601A (en) * 1963-07-17 1967-09-12 United Aircraft Corp Alloy diffused transistor
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements

Also Published As

Publication number Publication date
GB1129891A (en) 1968-10-09
DE1439758C3 (de) 1973-10-11
DE1439758B2 (de) 1973-03-22
DE1439736A1 (de) 1969-03-27
US3427709A (en) 1969-02-18

Similar Documents

Publication Publication Date Title
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE2512737A1 (de) Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE6609659U (de) Halbleiter mit unterbrechungszone gegen kanalbildung.
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE1614300A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE1439758A1 (de) Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halbleiterkoerper
DE1514855A1 (de) Halbleitervorrichtung
DE3022122C2 (de)
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE10014659A1 (de) Halbleiterschaltungsanordnung und entsprechende Herstellungsverfahren
DE2541907C3 (de) Verfahren zum Herstellen eines Lateraltransistors
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3026779A1 (de) Integrierte halbleiterschaltung
DE2616925A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)