DE10014659A1 - Halbleiterschaltungsanordnung und entsprechende Herstellungsverfahren - Google Patents
Halbleiterschaltungsanordnung und entsprechende HerstellungsverfahrenInfo
- Publication number
- DE10014659A1 DE10014659A1 DE10014659A DE10014659A DE10014659A1 DE 10014659 A1 DE10014659 A1 DE 10014659A1 DE 10014659 A DE10014659 A DE 10014659A DE 10014659 A DE10014659 A DE 10014659A DE 10014659 A1 DE10014659 A1 DE 10014659A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- circuit arrangement
- semiconductor circuit
- arrangement according
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001629 suppression Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000005215 recombination Methods 0.000 claims abstract description 33
- 230000006798 recombination Effects 0.000 claims abstract description 33
- 239000000969 carrier Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract 3
- 235000012431 wafers Nutrition 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 244000007835 Cyamopsis tetragonoloba Species 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- QDZOEBFLNHCSSF-PFFBOGFISA-N (2S)-2-[[(2R)-2-[[(2S)-1-[(2S)-6-amino-2-[[(2S)-1-[(2R)-2-amino-5-carbamimidamidopentanoyl]pyrrolidine-2-carbonyl]amino]hexanoyl]pyrrolidine-2-carbonyl]amino]-3-(1H-indol-3-yl)propanoyl]amino]-N-[(2R)-1-[[(2S)-1-[[(2R)-1-[[(2S)-1-[[(2S)-1-amino-4-methyl-1-oxopentan-2-yl]amino]-4-methyl-1-oxopentan-2-yl]amino]-3-(1H-indol-3-yl)-1-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-3-(1H-indol-3-yl)-1-oxopropan-2-yl]pentanediamide Chemical compound C([C@@H](C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(C)C)C(N)=O)NC(=O)[C@@H](CC=1C2=CC=CC=C2NC=1)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H](CC=1C2=CC=CC=C2NC=1)NC(=O)[C@H]1N(CCC1)C(=O)[C@H](CCCCN)NC(=O)[C@H]1N(CCC1)C(=O)[C@H](N)CCCNC(N)=N)C1=CC=CC=C1 QDZOEBFLNHCSSF-PFFBOGFISA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001663154 Electron Species 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 102100024304 Protachykinin-1 Human genes 0.000 description 1
- 241000282941 Rangifer tarandus Species 0.000 description 1
- 101800003906 Substance P Proteins 0.000 description 1
- 244000153888 Tung Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
Die vorliegende Erfindung schafft eine Halbleiterschaltungsanordnung mit einem Substrat (10, 15) des ersten Leitungstyps (p); und einem vorderseitig des Substrats (10, 15) vorgesehenen Bauelementbereich (20) mit einer Mehrzahl isolierter Wannen (25, 26, 28) des zweiten Leitungstyps (n); wobei in dem Bauelementbereich (20) mindestens ein Leistungsbauelement mit einem Lastanschluß (25) des zweiten Leitungstyps (n) zum Anschluß einer Last vorgesehen ist. Das Substrat (10, 15) weist eine Rekombinationszone (RZ) für die Rekombination von vom Lastanschluß (25) in das Substrat (10, 15) injizierten Minoritätsträgern auf.
Description
Die vorliegende Erfindung betrifft eine Halbleiterschaltungs
anordnung mit einem Substrat des ersten Leitungstyps; und ei
nem vorderseitig auf dem Substrat vorgesehenen Bauelementbe
reich mit einer Mehrzahl isolierter Wannen des zweiten Lei
tungstyps; wobei in dem Bauelementbereich mindestens ein Lei
stungsbauelement mit einem Lastanschluß des zweiten Lei
tungstyps zum Anschluß einer Last vorgesehen ist, wie aus der
DE 44 11 869 A1 bekannt. Ebenfalls betrifft die Erfindung
entsprechende Herstellungsverfahren.
Der Begriff Substrat soll im allgemeinen Sinne verstanden
werden und kann daher sowohl einschichtige als auch mehr
schichtige Substrate umfassen.
Obwohl auf beliebige Halbleiterschaltungsanordnungen anwend
bar, werden die vorliegende Erfindung sowie die ihr zu Grunde
liegende Problematik in Bezug auf DMOS-Transistoren zum Trei
ben eines induktiven Lastelements, wie z. B. der Primärwick
lung einer Zündspule, erläutert.
Das n-Draingebiet eines solchen DMOS-Transistors kann durch
Kurzschluß oder die besagte induktive Last auf ein Potential
kleiner 0 V gegenüber der p-Isolation bzw. dem p-Substrat ge
zogen werden. Dadurch gelangt die interne Diode aus dem n-
Draingebiet und der p-Isolation bzw. dem p-Substrat in Fluß
richtung.
Die Elektronen, die vom n-Draingebiet injiziert werden, kön
nen als sogenannte Substratströme bzw. Querströme über jede
n-Wanne abfließen und zu ungewollten Fehlfunktionen in digi
talen und analogen Schaltungsteilen führen.
Durch schaltungstechnische Maßnahmen ist es möglich, sehr
empfindliche Schaltungsteile vor dem Einfluß eines solchen
Querstromes zu schützen. In Brückenschaltungen werden die
High-Side-Transistoren als Guardringe benutzt, um die Elek
tronen des injizierenden Low-Side-Transistors herauszuziehen.
Diese Methode kann jedoch nicht bei Mehrfach-Low-Side Schal
tern eingesetzt werden.
Eine weitere Möglichkeit ist es, die empfindlichen Teile der
Schaltung möglichst weit entfernt vom injizierenden DMOS-
Transistor zu plazieren. Der Elektronenstrom, der die zu
schützenden Schaltungsteile erreicht, kann sehr gering sein,
da jede gegen einen Querstrom unempfindliche n-Wanne als
Guardring dient. Erfahrungsgemäß läßt sich eine Querstromfe
stigkeit bis zu 2 A bis 4 A erreichen. Um eine Optimierung
dieser Layoutvariante zu erzielen, ist jedoch ein hoher Rede
signaufwand notwendig.
Weiterhin gibt es die Möglichkeit, einen n-dotierten Guard
ring um den injizierenden DMOS-Transistor zu legen. Der Guar
dring wirkt als Soll-Kollektor des parasitären NPN-
Transistors, welcher das n-Draingebiet des DMOS-Transistors
als Emitter, das p-Substrat bzw. die p-Isolation als Basis
und jede weitere n-Wanne als Kollektor hat (Multikollektor
struktur), und sammelt die Elektronen ein. Diese Variante ist
nicht effizient, da die Elektronen eine sehr hohe Diffusions
länge (< 500 µm) besitzen. Die Elektronen, die nicht vom
Guardring abgesaugt werden, diffundieren tief in das p-
Substrat und können von n-Wannen der empfindlichen Bauelemen
te abgesaugt werden und dort eine Störung der Funktion verur
sachen. Um eine hohe Effizienz des Guardrings zu erzielen,
muß man entweder einen sehr breiten Guardring wählen oder
technologische Maßnahmen ergreifen, die das Eindringen der
Elektronen ins p-Substrat verhindern.
Bei einer dieser Varianten wird von einem hochdotierten p-
Substrat ausgegangen. Dieses wird mit einer p-dotierten Epitaxieschicht
versehen, um die erforderliche Sperrspannung
zwischen n-Buried-Layer als Drain und dem p-Substrat aufzu
nehmen. Durch die Ausdiffusion der p-Substratdotierung in die
p-Epitaxieschicht wird ein elektrisches Feld eingebaut, das
den Elektronen in Richtung p-Substrat entgegenwirkt. Dadurch
können die Elektronen am Guardring effektiv herausgezogen
werden. Das Eindringen der Elektronen in das p-Substrat wird
hier durch das Driftfeld verhindert. Nachteile dieser Methode
sind zum einen der hohe Preis für die Epitaxiescheibe (p+-
Substrat/p-Epitaxieschicht) und zum anderen die Notwendigkeit
der Rückseitenbehandlung, damit die Ausdiffusion des p-
Dotierstoffs, z. B. Bor, aus dem hochdotierten p+-Substrat in
den jeweiligen Prozeßreaktor vermieden wird.
Eine weitere Methode geht von einem hochohmigen p-Substrat
aus. Im nächsten Prozeßschritt wird ein ganzflächig p-
dotierte Schicht eingebracht. Um die Sperrspannung zu gewähr
leisten, ist nach diesem Schritt das Aufbringen eine Epita
xieschicht notwendig. Durch die örtliche Abhängigkeit der Ak
zeptorenkonzentration in vertikaler Richtung wird ein doppel
tes Driftfeld eingebaut. Das erste elektrische Feld hindert
die Elektronen daran, ins p-Substrat einzudringen. Ein Guar
dring kann dadurch wirksam die Minoritätsträger aus der p-
Basis herausziehen. Das zweite elektrische Feld, das dem er
sten elektrischen Feld entgegengesetzt ist, wirkt den Elek
tronen entgegen, die in das p-Substrat gelangt sind und über
eine n-Wanne eines empfindlichen Bauelementes abfließen könn
ten. Durch die Doppelwirkung der Driftfelder erreicht man ei
ne Effektivität, die bei gleicher Anordnung etwa zwei Größen
ordnungen besser ist als die vorgestellte Variante mit hoch
dotierten p-Substrat.
Insbesondere offenbart die DE 44 11 869 A1 eine integrierte
Schaltungsanordnung zum Treiben eines induktiven Lastelements
mit einem Substrat und einer Mehrzahl isolierter Wannen, und
mit einem Ausgangsanschluß zum Anschluß einer Last. Als Sub
strat dienen ein hochdotiertes Substrat mit p-Leitfähigkeit
sowie eine darüber aufgebrachte epitaktische Schicht mit p-
Leitfähigkeit, in der die Wannen angeordnet sind. Ein n-
dotiertes Gebiet ist vorgesehen, das die dem Ausgangsanschluß
zugeordnete Wanne lateral umschließt.
Es ist es Aufgabe der vorliegenden Erfindung, eine verbesser
te Halbleiterschaltungsanordnung und ein entsprechendes Her
stellungsverfahren anzugeben, bei dem die unerwünschten Quer
ströme noch wirksamer unterdrückt werden können.
Erfindungsgemäß wird diese Aufgabe durch die in Anspruch 1
angegebene Halbleiterschaltungsanordnung und die in Anspruch
10 bis 16 angegebenen Herstellungsverfahren gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht
darin, daß sich durch Vorsehen von Rekombinationszentren im
bzw. am Rand vom Substrat unterhalb der aktiven Bauelemente
die Diffusionslänge der injizierten Elektronen stark minimie
ren läßt. Damit können diese nicht mehr die empfindlichen
Schaltungsteile beeinflussen und die unerwünschten Querströme
können noch wirksamer unterdrückt werden.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun
gen und Verbesserungen der in Anspruch 1 angegebenen Halblei
terschaltungsanordnung.
Gemäß einer bevorzugten Weiterbildung weist das Substrat ein
Wafersubstrat und eine darauf abgeschiedene Epitaxieschicht
jeweils des ersten Leitungstyps auf. Der Bauelementbereich
befindet sich in der Epitaxieschicht.
Gemäß einer weiteren bevorzugten Weiterbildung befindet sich
die Rekombinationszone in der Nähe der Grenzfläche zwischen
Wafersubstrat und Epitaxieschicht.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Sub
strat einen rückseitig vorgesehenen Spannungsversorgungsanschluß
aufweist, der Lastanschluß ein vergrabener Drainan
schluß eines vertkalen DMOS-Transistors ist, und der Last
strom zwischen dem Spannungsversorgungsanschluß und dem
Lastanschluß führbar ist.
Gemäß einer weiteren bevorzugten Weiterbildung ist die Rekom
binationszone ganzflächig vorgesehen.
Gemäß einer weiteren bevorzugten Weiterbildung ist die Rekom
binationszone lokal, vorzugsweise ringförmig, im Bereich des
Lastanschlusses vorgesehen.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Grund
material des Halbleiterschaltungsanordnung Silizium.
Gemäß einer weiteren bevorzugten Weiterbildung sind in der
Rekombinationszone ein Fremdstoff oder Fehlstellen einge
bracht.
Gemäß einer weiteren bevorzugten Weiterbildung ist der erste
Leitungstyp der p-Typ und der zweite Leitungstyp der n-Typ.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und in der nachfolgenden Beschreibung näher er
läutert.
Es zeigen:
Fig. 1 eine schematische Darstellung einer Halbleiter
schaltungsanordnung als Ausführungsform der vorlie
genden Erfindung;
Fig. 2 eine schematische Darstellung eines ersten Bei
spiels für die Erzeugung von Rekombinationszentren
für die Halbleiterschaltungsanordnung nach Fig. 1;
und
Fig. 3 eine schematische Darstellung eines zweiten Bei
spiels für die Erzeugung von Rekombinationszentren
für die Halbleiterschaltungsanordnung nach Fig. 1.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder
funktionsgleiche Elemente.
Fig. 1 ist eine schematische Darstellung einer Halbleiter
schaltungsanordnung als Ausführungsform der vorliegenden Er
findung.
In Fig. 1 bezeichnen BAT eine Spannungsversorgung, IDIO den
Diodenstrom der Diode Dpn, RB einen Bondwiderstand, 5 einen
Spannungsversorgungsanschluß bzw. Rückseitenkontakt, 10 ein
Wafersubstrat, RZ eine Rekombinationszone, 22 eine p--
Epitaxie-Schicht, 20 einen Bauelementbereich, TNPN einen para
sitärer NPN-Transistor, REPI den Widerstand der Epitaxie-
Schicht 22, Dpn den pn-Übergang zwischen der Epitaxie-Schicht
22 und dem Drainanschluß 25, 25 den Drainanschluß, 30 eine n-
Epitaxie-Schicht, 40 p-Isolationsgebiete, 26 und 28 eine je
weilige n-Wanne, GR einen Guardring, VD die Drainspannung, IGR
den Strom in GR und INW den Strom in 28.
Die in Fig. 1 gezeigte Halbleiteranordnung hat ein dopple
schichtiges Substrat 10, 15 des ersten Leitungstyps p. Vor
derseitig des Substrats 10, 15 vorgesehen ist der Bauelement
bereich 20 mit einer Mehrzahl isolierter Wannen 25, 26, 28
des zweiten Leitungstyps n.
In dem Bauelementbereich 20 ist als Leistungsbauelement ein
DMOS-Transistor mit einem Drainanschluß 25 des zweiten Lei
tungstyps n zum Anschluß einer Last vorgesehen.
Wie bereits eingangs angedeutet, kann das vergrabenen n-
Draingebiet 25 des betreffenden DMOS-Transistors kann durch
Kurzschluß oder eine daran angeschlossene induktive Last auf
ein Potential kleiner 0 V gegenüber der p-Schicht 22 gezogen
werden. Dadurch gelangt die interne Diode Dpn aus dem n-
Draingebiet 25 und und der p-Schicht 22 in Flußrichtung.
Die Elektronen, die vom n-Draingebiet 25 injiziert werden,
können als Querströme über jede n-Wanne abfließen und zu un
gewollten Fehlfunktionen in digitalen und analogen Schal
tungsteilen führen (hier z. B. über die Wanne 28). Eine Mög
lichkeit zur Milderung des Problems bietet wie gesagt der in
Fig. 1 gezeigte Guardring GR.
Bei dieser Ausführungsform ist nun vorgesehen, daß das Sub
strat 10, 15 eine Rekombinationszone RZ für die Rekombination
von vom Drainanschluß 25 injizierten Minoritätsträgern auf
weist.
Das Substrat 10, 15 hat bei dieser Ausführungsform einen Dop
pelschichtaufbau, umfassend ein Wafersubstrat 10 und eine
darauf abgeschiedene ca. 7 µm dicke Epitaxieschicht 15 je
weils des ersten Leitungstyps p, wobei sich der Bauelementbe
reich 20 in der Epitaxieschicht 15 befindet.
Die Rekombinationszone RZ befindet sich im Wafersubstrat an
der Grenzfläche zwischen Wafersubstrat 10 und Epitaxie
schicht. Die Rekombinationszone RZ läßt sich durch verschie
dene Verfahren in das Substrat 10, 15 einbringen.
Fig. 2 zeigt eine schematische Darstellung eines ersten Bei
spiels für die Erzeugung von Rekombinationszentren für die
Halbleiterschaltungsanordnung nach Fig. 1.
In das Substratmaterial des Wafersubstrats 10 wird ein Fremd
stoff P implantiert und dann die p-Schicht 15 epitaktisch ab
geschieden. Die Epitaxie-Dicke und Epitaxie-Konzentration
sind durch die maximale externe Durchbruchspannung bestimmt.
Danach kann die Standard-Prozeßabfolge eines SPT-, BICMOS-,
CMOS-Prozesses usw. folgen. Als Fremdstoff lassen sich unter
anderem Kohlenstoff, Sauerstoff und/oder Stickstoff benutzen.
Fig. 3 zeigt eine schematische Darstellung eines zweiten Bei
spiels für die Erzeugung von Rekombinationszentren für die
Halbleiterschaltungsanordnung nach Fig. 1.
Die Rekombinationszone RZ läßt sich dabei durch Aufbringen
einer dünnen strukturierten Isolationsschicht O auf dem Wa
fersubstrat 10 mit anschließender epitaktischer Abscheidung
der p-Schicht 15 erzeugen. Wird die p-Epitaxie so gefahren,
daß sich oberhalb dieser strukturierten Isolationsschicht O
Polysiliziumgebiete 15' bilden, so können die vom Drainan
schluß 25 injizierten Elektronen in diesen Polysiliziumgebie
ten 15' rekombinieren. Natürlich dürfen die Polysiliziumge
biete 15' nicht in die Raumladungszone der Bauelemente hin
einreichen, weil sonst zu große Leckströme fließen.
Die Rekombinationszone RZ läßt sich auch durch Waferbonden
erreichen. Hierzu werden am Anfang des Prozesses zwei p-
dotierte Siliziumscheiben gebondet und eine davon zurückge
schliffen. Die zurückzuschleifende Dicke ist bestimmt durch
die gewünschte maximale externe Durchbruchspannung. Danach
erfolgt der normale Prozeß zur Herstellung der Bauelemente.
Der Übergang zwischen beiden Siliziumscheiben ist so gestört,
daß er als Rekombinationszone für die vom Drainanschluß 25
injizierten Elektronen dient.
In der Waferbondtechnik benutzt man neuerdings poröses Sili
zium. Dieses wird durch eine bestimmte Naßchemie erzeugt.
Dieses poröse Silizium weist natürliche, kurze Rekombina
tionszeiten auf. Wächst man wiederum ein monokristalines p-
dotiertes Epitaxie-Silizium auf solchem porösen Silizium aus,
so hat man wiederum ein geeignetes Ausgangssubstrat für eine
Querstrom-unanfällige Technologie.
Jedes CZ-Grundmaterial beinhaltet Kristallfehler. Um in die
sem Material Bauelemente ohne große Leckströme einzubringen,
werden die Scheiben vor der Prozessierung denudifiziert (Denudification).
Dadurch entsteht eine fast kristallfehlerfreie
obere Siliziumschicht. Unterhalb dieser ist die Ladungsträ
gerlebensdauer sehr gering. Die "denudification zone" er
reicht typisch 20 µm Tiefe. Baut man nun um die injizierenden
Bauelemente Isolationsgräben, die tiefer als die "denudifica
tion zone" sind, so können die injizierten Minoritätdladungs
träger in der nicht-denudifizierten Zone rekombinieren, bevor
sie die restliche Schaltung stören.
Den gleichen Effekt läßt sich aber auch durch Einbau von Re
kombinationsringen um die injizierenden Bauelemente errei
chen. Diese Ringe ließen sich zum Beispiel über ringförmige
strukturierte Isolationsinseln generieren. Im Gegensatz zum
obigen Vorschlag mit den Polysiliziumgebieten auf der Isola
tionsschicht müßte aber das ganze Silizium bis zur Oberfläche
gestört werden.
Eine weitere Möglichkeit ist die Erzeugung der Rekombina
tionszentren am Ende des Herstellungsprozesses für die Bau
elemente. Dies läßt sich z. B. durch Protonenbeschuß über die
Rückseite erreichen. Protonen sind deshalb hierzu gut geeig
net, weil sie eine hohe Eindringtiefe haben und in einem
schmalen Bereich gestoppt werden können. Doch auch Elektronen
oder sonstige Partikelstrahlung können prinzipiell angewendet
werden.
Es ist weiterhin denkbar, am Ende des Herstellungsprozesses
für die Bauelemente die Siliziumscheibe so dünn zu schleifen,
daß die Diffusionslänge der injizierten Elektronen gleich der
Scheibendicke ist und die Elektronen somit am Rückseitenan
schluß 5 von der Spannungsquelle BAT abgesaugt werden. Er
strebenswert wären für diesen Fall Scheibendicken von unge
fähr 40 µm. Eine Rückseitenmetallisierung würde die Rekombi
nation zusätzlich fördern.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzug
ter Ausführungsbeispiele beschrieben wurde, ist sie darauf
nicht beschränkt, sondern auf vielfältige Art und Weise modi
fizierbar.
Um den unerwünschten Querstrom noch besser in den Griff zu
bekommen, kann zusätzlich um die injizierenden Bauelemente
ein Guardring GR gelegt werden. Die Isolationsgebiete 40 zwi
schen Guardring GR und injizierendem Drainanschluß 25 und
zwischen Guardring GR und dem restlichen Chip könnten zusam
men mit dem Guardring GR auf 0 V liegen.
Es ist aber besser, den lateralen Spannungsabfall unterhalb
des injizierenden Drainanschlußes 25 auszunutzen, damit der
injizierende pn-Übergang zugesteuert wird. Dies kann dadurch
erreicht werden, daß man die Isolationsgebiete 40 nicht an
ein definiertes Potential anschließt, sondern floaten läßt.
Möglich ist es auch, jeweils ein Isolationsgebiet 40 anzu
schließen und ein anderes floaten zu lassen.
Auch kann die injizierende Bauelement der erfindungsgemäßen
Halbleiterschaltungsanordnung ein Thyristor oder ein sonsti
ges komplizierteres vertikales oder laterales Halbleiterbau
element sein und ist nicht auf den erläuterten vertikalen
DMOS-Transistor beschränkt.
BAT Spannungsversorgung
IDIO
IDIO
Diodenstrom
RB
RB
Bondwiderstand
5
Spannungsversorgungsanschluß, Rücksei
tenkontakt
10
Wafersubstrat
RZ Rekombinationszone
RZ Rekombinationszone
22
p-
-Epitaxie-Schicht
20
Bauelementbereich
TNPN
TNPN
parasitärer NPN-Transistor
REPI
REPI
Widerstand der Epitaxie-Schicht
22
Dpn pn-Übergang zwischen der Epitaxie-
Schicht
22
und dem Drainanschluß
25
25
Drainanschluß
30
n-Epitaxie-Schicht
40
p-Isolationsgebiete
26
,
28
n-Wanne
GR Guardring
VD
GR Guardring
VD
Drainspannung
IGR
IGR
Strom in GR
INW
INW
Strom in
28
Claims (16)
1. Halbleiterschaltungsanordnung mit:
einem Substrat (10, 15) des ersten Leitungstyps (p); und
einem vorderseitig des Substrats (10, 15) vorgesehenen Bau elementbereich (20) mit einer Mehrzahl isolierter Wannen (25, 26, 28) des zweiten Leitungstyps (n);
wobei in dem Bauelementbereich (20) mindestens ein Leistungs bauelement mit einem Lastanschluß (25) des zweiten Lei tungstyps (n) zum Anschluß einer Last vorgesehen ist;
dadurch gekennzeichnet,
daß das Substrat (10, 15) eine Rekombinationszone (RZ) für die Rekombination von vom Lastanschluß (25) in das Substrat (10, 15) injizierten Minoritätsträgern aufweist.
einem Substrat (10, 15) des ersten Leitungstyps (p); und
einem vorderseitig des Substrats (10, 15) vorgesehenen Bau elementbereich (20) mit einer Mehrzahl isolierter Wannen (25, 26, 28) des zweiten Leitungstyps (n);
wobei in dem Bauelementbereich (20) mindestens ein Leistungs bauelement mit einem Lastanschluß (25) des zweiten Lei tungstyps (n) zum Anschluß einer Last vorgesehen ist;
dadurch gekennzeichnet,
daß das Substrat (10, 15) eine Rekombinationszone (RZ) für die Rekombination von vom Lastanschluß (25) in das Substrat (10, 15) injizierten Minoritätsträgern aufweist.
2. Halbleiterschaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß das Substrat (10, 15) ein Wafersubstrat (10) und eine
darauf abgeschiedene Epitaxieschicht (25) jeweils des ersten
Leitungstyps (p) aufweist und sich der Bauelementbereich (20)
in der Epitaxieschicht (15) befindet.
3. Halbleiterschaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet,
daß sich die Rekombinationszone (RZ) in der Nähe der Grenz
fläche zwischen Wafersubstrat (10) und Epitaxieschicht (15)
befindet.
4. Halbleiterschaltungsanordnung nach Anspruch 1, 2 oder 3,
dadurch gekennzeichnet,
daß das Substrat (10, 15) einen rückseitig vorgesehenen Span
nungsversorgungsanschluß (5) aufweist, der Lastanschluß (25)
ein vergrabener Drainanschluß eines vertkalen DMOS-
Transistors ist, und der Laststrom (ID) zwischen dem Span
nungsversorgungsanschluß (5) und dem Lastanschluß (25) führ
bar ist.
5. Halbleiterschaltungsanordnung nach einem der vorhergehen
den Ansprüche,
dadurch gekennzeichnet,
daß die Rekombinationszone (RZ) ganzflächig vorgesehen ist.
6. Halbleiterschaltungsanordnung nach einem der vorhergehen
den Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß die Rekombinationszone (RZ) lokal, vorzugsweise ringför
mig, im Bereich des Lastanschlusses (25) vorgesehen ist.
7. Halbleiterschaltungsanordnung nach einem der vorhergehen
den Ansprüche,
dadurch gekennzeichnet,
daß das Grundmaterial des Halbleiterschaltungsanordnung Sili
zium ist.
8. Halbleiterschaltungsanordnung nach einem der vorhergehen
den Ansprüche,
dadurch gekennzeichnet,
in der Rekombinationszone (RZ) ein Fremdstoff oder Fehlstel
len eingebracht sind.
9. Halbleiterschaltungsanordnung nach einem der vorhergehen
den Ansprüche,
dadurch gekennzeichnet,
daß der erste Leitungstyp der p-Typ und der zweite Lei
tungstyp der n-Typ ist.
10. Verfahren zur Herstellung eines Halbleiterschaltungsan
ordnung nach Anspruch 1 mit den Schritten:
Bereitstellen eines Wafersubstrats (10);
Implantieren eines Fremdstoffs, vorzugsweise Kohlenstoff, Sauerstoff und/oder Stickstoff, in das Substratmaterial des Wafersubstrats (10) zum Erzeugen der Rekombinationszone (RZ);
epitaktisches Abscheiden einer Siliziumschicht (15) des er sten Leitungstyps auf dem Wafersubstrat (10); und
Erstellen des Bauelementbereichs (20) in der Siliziumschicht (15) des ersten Leitungstyps.
Bereitstellen eines Wafersubstrats (10);
Implantieren eines Fremdstoffs, vorzugsweise Kohlenstoff, Sauerstoff und/oder Stickstoff, in das Substratmaterial des Wafersubstrats (10) zum Erzeugen der Rekombinationszone (RZ);
epitaktisches Abscheiden einer Siliziumschicht (15) des er sten Leitungstyps auf dem Wafersubstrat (10); und
Erstellen des Bauelementbereichs (20) in der Siliziumschicht (15) des ersten Leitungstyps.
11. Verfahren zur Herstellung eines Halbleiterschaltungsan
ordnung nach Anspruch 1 mit den Schritten:
Bereitstellen eines Wafersubstrats (10);
Aufbringen einer strukturierten Isolationsschicht (O) auf dem Wafersubstrat (10);
epitaktisches Abscheiden einer Siliziumschicht (15) des er sten Leitungstyps auf dem Wafersubstrat (10) mit der struktu rierten Isolationsschicht (O) derart, daß sich oberhalb der strukturierten Isolationsschicht (O) Polysiliziumgebiete (15') als Rekombinationszentren der Rekombinationszone (RZ) bilden; und
Erstellen des Bauelementbereichs (20) in der Siliziumschicht (15) des ersten Leitungstyps.
Bereitstellen eines Wafersubstrats (10);
Aufbringen einer strukturierten Isolationsschicht (O) auf dem Wafersubstrat (10);
epitaktisches Abscheiden einer Siliziumschicht (15) des er sten Leitungstyps auf dem Wafersubstrat (10) mit der struktu rierten Isolationsschicht (O) derart, daß sich oberhalb der strukturierten Isolationsschicht (O) Polysiliziumgebiete (15') als Rekombinationszentren der Rekombinationszone (RZ) bilden; und
Erstellen des Bauelementbereichs (20) in der Siliziumschicht (15) des ersten Leitungstyps.
12. Verfahren zur Herstellung eines Halbleiterschaltungsan
ordnung nach Anspruch 1 mit den Schritten:
Bereitstellen eines ersten und eines zweiten Wafersubstrats;
Waferbonden der beiden Wafersubstrate zum Erzeugen der Rekom binationszone (RZ) im Bondbereich;
Zurückschleifen des einen der beiden Wafersubstrate; und
Erstellen des Bauelementbereichs (20) im zurückgeschliffenen Wafersubstrat.
Bereitstellen eines ersten und eines zweiten Wafersubstrats;
Waferbonden der beiden Wafersubstrate zum Erzeugen der Rekom binationszone (RZ) im Bondbereich;
Zurückschleifen des einen der beiden Wafersubstrate; und
Erstellen des Bauelementbereichs (20) im zurückgeschliffenen Wafersubstrat.
13. Verfahren zur Herstellung eines Halbleiterschaltungsan
ordnung nach Anspruch 1 mit den Schritten:
Bereitstellen eines Wafersubstrats mit rauher Oberfläche;
epitaktisches Abscheiden einer Siliziumschicht (15) des er sten Leitungstyps auf dem Wafersubstrat (10) zum Erzeugen der Rekombinationszone (RZ) in der Grenzfläche; und
Erstellen des Bauelementbereichs (20) in der Siliziumschicht (15) des ersten Leitungstyps.
Bereitstellen eines Wafersubstrats mit rauher Oberfläche;
epitaktisches Abscheiden einer Siliziumschicht (15) des er sten Leitungstyps auf dem Wafersubstrat (10) zum Erzeugen der Rekombinationszone (RZ) in der Grenzfläche; und
Erstellen des Bauelementbereichs (20) in der Siliziumschicht (15) des ersten Leitungstyps.
14. Verfahren zur Herstellung eines Halbleiterschaltungsan
ordnung nach Anspruch 1 mit den Schritten:
Bereitstellen eines CZ-Wafersubstrats mit Kristallfehlern;
Denudifizieren des CZ-Wafersubstrats zum Erzeugen einer fast kristallfehlerfreien oberen Siliziumschicht;
Vorsehen von Gräben oder Ringen als Rekombinationszone (RZ) um den Lastanschluß des Bauelementes, die tiefer als die de nudifizierte obere Siliziumschicht sind; und
Erstellen des Bauelementbereichs (20) in der oberen Silizium schicht.
Bereitstellen eines CZ-Wafersubstrats mit Kristallfehlern;
Denudifizieren des CZ-Wafersubstrats zum Erzeugen einer fast kristallfehlerfreien oberen Siliziumschicht;
Vorsehen von Gräben oder Ringen als Rekombinationszone (RZ) um den Lastanschluß des Bauelementes, die tiefer als die de nudifizierte obere Siliziumschicht sind; und
Erstellen des Bauelementbereichs (20) in der oberen Silizium schicht.
15. Verfahren zur Herstellung eines Halbleiterschaltungsan
ordnung nach Anspruch 1 mit den Schritten:
Bereitstellen eines Substrats (10, 1.5);
Erstellen des Bauelementbereichs (20) vorderseitig des Sub strats (10, 15);
Bestrahlen des Substrats (10, 15) zum Erzeugen der Rekombina tionszone (RZ), vorzugsweise durch Protonenbeschuß über die Rückseite erreichen
Bereitstellen eines Substrats (10, 1.5);
Erstellen des Bauelementbereichs (20) vorderseitig des Sub strats (10, 15);
Bestrahlen des Substrats (10, 15) zum Erzeugen der Rekombina tionszone (RZ), vorzugsweise durch Protonenbeschuß über die Rückseite erreichen
16. Verfahren zur Herstellung eines Halbleiterschaltungsan
ordnung nach Anspruch 1 mit den Schritten:
Bereitstellen eines Substrats (10, 15);
Erstellen des Bauelementbereichs (20) vorderseitig des Sub strats (10, 15);
rückseitiges Abschleifen des Substrats (10, 15) derart, daß die Diffusionslänge der vom Lastanschluß injizierten Minori tätsträger im wesentlichen gleich der Scheibendicke ist; und
Vorsehen eines rückseitigen Spannungsversorgungsanschlusses (5) des Substrats (10, 15), so daß die Rekombinationszone (RZ) an der Rückseite des Substrats (10, 15) liegt.
Bereitstellen eines Substrats (10, 15);
Erstellen des Bauelementbereichs (20) vorderseitig des Sub strats (10, 15);
rückseitiges Abschleifen des Substrats (10, 15) derart, daß die Diffusionslänge der vom Lastanschluß injizierten Minori tätsträger im wesentlichen gleich der Scheibendicke ist; und
Vorsehen eines rückseitigen Spannungsversorgungsanschlusses (5) des Substrats (10, 15), so daß die Rekombinationszone (RZ) an der Rückseite des Substrats (10, 15) liegt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10014659A DE10014659C2 (de) | 2000-03-24 | 2000-03-24 | Halbleiterschaltungsanordnung und entsprechende Herstellungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10014659A DE10014659C2 (de) | 2000-03-24 | 2000-03-24 | Halbleiterschaltungsanordnung und entsprechende Herstellungsverfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10014659A1 true DE10014659A1 (de) | 2001-10-11 |
DE10014659C2 DE10014659C2 (de) | 2002-08-01 |
Family
ID=7636192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10014659A Expired - Fee Related DE10014659C2 (de) | 2000-03-24 | 2000-03-24 | Halbleiterschaltungsanordnung und entsprechende Herstellungsverfahren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10014659C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781156B2 (en) | 2001-12-15 | 2004-08-24 | Koninklijke Philips Electronics N.V. | Recombination center diffusion controlled by carbon concentration |
US7943960B2 (en) | 2008-02-01 | 2011-05-17 | Infineon Technologies Ag | Integrated circuit arrangement including a protective structure |
US7977768B2 (en) | 2008-04-01 | 2011-07-12 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004028933B4 (de) | 2004-06-15 | 2009-11-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer vergrabenen metallischen Schicht in einem Halbleiterkörper und Halbleiterbauelement mit einer vergrabenen metallischen Schicht |
DE102004032912B4 (de) * | 2004-07-07 | 2012-02-16 | Infineon Technologies Ag | Halbleiterbauelementanordnung mit einer Schutzanordnung zur Reduzierung einer Minoritätsladungsträger-Injektion |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4920396A (en) * | 1987-04-13 | 1990-04-24 | Nissan Motor Company, Limited | CMOS having buried layer for carrier recombination |
EP0651442A1 (de) * | 1993-10-29 | 1995-05-03 | Kabushiki Kaisha Toshiba | Intelligentes Leistungsbauelement |
DE4411869A1 (de) * | 1994-04-06 | 1995-10-12 | Siemens Ag | Integrierte Schaltungsanordnung zum Treiben einer induktiven Last |
DE3856233T2 (de) * | 1987-05-29 | 1998-12-24 | Nissan Motor | Integrierte Schaltung mit Rekombinationsschicht und Schutzring zur Trennung von VDMOS und CMOS oder dergleichen |
EP0889509A2 (de) * | 1997-06-30 | 1999-01-07 | Harris Corporation | Kontrolle der Lebensdauer für Halbleiterbauelemente |
-
2000
- 2000-03-24 DE DE10014659A patent/DE10014659C2/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4920396A (en) * | 1987-04-13 | 1990-04-24 | Nissan Motor Company, Limited | CMOS having buried layer for carrier recombination |
DE3856233T2 (de) * | 1987-05-29 | 1998-12-24 | Nissan Motor | Integrierte Schaltung mit Rekombinationsschicht und Schutzring zur Trennung von VDMOS und CMOS oder dergleichen |
EP0651442A1 (de) * | 1993-10-29 | 1995-05-03 | Kabushiki Kaisha Toshiba | Intelligentes Leistungsbauelement |
DE4411869A1 (de) * | 1994-04-06 | 1995-10-12 | Siemens Ag | Integrierte Schaltungsanordnung zum Treiben einer induktiven Last |
EP0889509A2 (de) * | 1997-06-30 | 1999-01-07 | Harris Corporation | Kontrolle der Lebensdauer für Halbleiterbauelemente |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781156B2 (en) | 2001-12-15 | 2004-08-24 | Koninklijke Philips Electronics N.V. | Recombination center diffusion controlled by carbon concentration |
US7943960B2 (en) | 2008-02-01 | 2011-05-17 | Infineon Technologies Ag | Integrated circuit arrangement including a protective structure |
US7977768B2 (en) | 2008-04-01 | 2011-07-12 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
US8603918B2 (en) | 2008-04-01 | 2013-12-10 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
DE10014659C2 (de) | 2002-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006024504B4 (de) | Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben | |
DE102009038731B4 (de) | Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102015208097B4 (de) | Herstellen einer Halbleitervorrichtung durch Epitaxie | |
DE3720156C2 (de) | ||
DE19801999C2 (de) | Halbleitereinrichtung mit hoher Spannungsfestigkeit | |
DE3509899C2 (de) | MOS-Transistoranordnung mit veränderlicher Leitfähigkeit | |
DE102010042998B4 (de) | Siliciumcarbid-Halbleitervorrichtung | |
DE112010005271B4 (de) | Bipolare Halbleitervorrichtungen | |
DE102005018378B4 (de) | Halbleitervorrichtung der Bauart mit dielektrischer Isolierung | |
DE102014101951B4 (de) | Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung | |
DE19913375A1 (de) | MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten spezifischen Einschaltwiderstand und Verfahren zur Herstellung einer MOS-Transistorstruktur | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE102006051285A1 (de) | MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben | |
DE102019115161A1 (de) | Leistungsvorrichtung mit superübergang und schottky-diode | |
EP0748520B1 (de) | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit | |
DE69814619T2 (de) | Siliziumkarbid feldgesteuerter zweipoliger schalter | |
DE112006001791T5 (de) | Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile | |
DE102014101859B4 (de) | Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung | |
DE10225234B4 (de) | Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen | |
DE60030059T2 (de) | Durchbruchsdiode und verfahren zur herstellung | |
DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE10014659C2 (de) | Halbleiterschaltungsanordnung und entsprechende Herstellungsverfahren | |
DE4006886C2 (de) | ||
DE3644253A1 (de) | Integrierte schottky-diode | |
EP0974161B1 (de) | Halbleiterbauelement mit struktur zur vermeidung von querströmen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |