DE4006886C2 - - Google Patents

Description

Die Erfindung betrifft eine Halbleiter-Vorrichtung mit einem MIS-Feldeffekt-Transistor gemäß dem Oberbegriff des Patentanspruchs 1.

Eine aus DE 35 09 899 A1 bekannte Halbleiter-Vorrichtung mit einem MIS-Feldeffekt-Transistor des Leitfähigkeits-Modulationstyps (auch mit IGBT abgekürzt) enthält gemäß Fig. 8 eine n⁺-Pufferschicht 2 und eine n⁺-Leitfähigkeits-Modulationsschicht 3 als Drainschicht, die der Reihe nach auf einer p⁺-Minoritätsträger-Injektionsschicht 1 gestapelt sind, einen p⁺-Basisbereich 6 und einen n⁺-Sourcebereich 7, die jeweils eindiffundiert und durch eine Eigenausrichtung auf der Oberfläche der Leitfähigkeits-Modulationsschicht 3 ausgebildet sind, wobei ein Gate 5 aus Polysilizium und ein Oxidfilm 4 als Abdeckung verwendet werden und eine Gateelektrode 8 an dem Polysiliziumgate 5 angeschlossen ist, einen p-Kontaktbereich 9 an dem p⁺-Basisbereich 6, eine Sourceelektrode 10, die mit dem n⁺-Sourcebereich 7 verbunden ist, und eine Drainelektrode 11, die auf der Rückseite als Überzug auf der Minoritätsträger-Injektionsschicht 1 vorgesehen ist.

Durch eine Inversionsschicht, die an der Oberfläche des p⁺-Basisbereichs 6 ausgebildet ist, fließen Elektronen (Majoritätsträger) in vertikaler Richtung zu der Leitfähigkeits-Modulationsschicht 3, wie durch ausgezogene Pfeile veranschaulicht ist; gleichzeitig werden positive Löcher (Minoritätsträger) in die Leitfähigkeits-Modulationsschicht 3 injiziert, wie durch gestrichelte Pfeile veranschaulicht ist. Folglich wird ein Leitfähigkeits-Modulationszustand induziert, durch den der Widerstand der Leitfähigkeits-Modulationsschicht 3 verringert wird. Daher ist eine hohe Stromkapazität erreichbar. Im Gegensatz zu einem einzelnen derartigen Element treten die folgenden Probleme bei einer Halbleiter-Vorrichtung auf, bei der mehrere IGBT-Elemente oder andere Elemente auf ein und derselben Halbleiter-Unterlage angeordnet sind.

Für ein bekanntes IGBT-Element mit der Gateelektrode 8 und der Sourceelektrode 10 an seiner Oberfläche und mit der Drainelektrode 11 auf seiner Rückseite, ist es daher notwendig, eine Isolierungstechnik zwischen den Elementen, z. B. von pn-Übergängen usw., auf der Rückseite sowie auf der Oberfläche vorzusehen; dies erfordert sowohl erheblichen technischen Aufwand als auch erhebliche Kosten. Selbst wenn dieses Problem gelöst werden könnte, würde sich eine Verdrahtung der betreffenden Elemente zwischen den gegenüberliegenden Flächen erstrecken, die schwierig auszuführen wäre.

Es ist daher Aufgabe der Erfindung, die vorbekannte Halbleiter-Vorrichtung hinsichtlich eines einfachen Aufbaus zu verbessern, wobei eine hohe Stromkapazität gegeben ist und die Isolierung zwischen den Elementen vereinfacht ist.

Aus der nachveröffentlichten EP 03 38 312 A2 ist ein IGB-Transistor bekannt, bei dem der Drainbereich unterhalb einer Leitfähigkeits-Modulationsschicht und einer weiteren Schicht vom gleichen Leitfähigkeitstyp im Halbleitersubstrat angeordnet ist. Endabschnitte des Drainbereichs verlaufen in Richtung der Oberfläche des Halbleitersubstrats und sind an dieser durch Elektroden kontaktiert. Gleichzeitig dient der Drainbereich zusammen mit einer Isolationsschicht zur Isolierung der Halbleiter-Vorrichtung.

In der ebenfalls nachveröffentlichten EP 03 72 391 A2 wird ein IGB-Transistor offenbart, bei dem zwar Source-, Gate- und Drainbereiche auf der Hauptoberfläche des Halbleitersubstrats angeordnet sind, allerdings eine vergrabene Schicht nur unterhalb von Source- und Drainbereich angeordnet ist. Eine sich mit Abstand zur Hauptoberfläche und unterhalb aller Sources, Gates und Drains erstreckende, vergrabene Schicht ist in EP 03 72 391 A2 nicht offenbart.

Die Aufgabe ist bei einer Halbleiter-Vorrichtung mit den Merkmalen des Oberbegriffs des Anspruchs 1 dadurch gelöst, daß die die Leitfähigkeit modulierende Schicht auf der vergrabenen Schicht angeordnet ist und daß sich die vergrabene Schicht unterhalb aller Sources, Gates und Draines erstreckt.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Gemäß der Erfindung kann in vorteilhafter Weise eine Halbleiter- Vorrichtung von der Art der Leitfähigkeits-Modulation erhalten werden, bei der alle Elektroden auf einer einzigen Außenfläche vorhanden sind. Die Majo­ ritätsträger strömen von dem Source- und Gateabschnitt in der vertikalen Richtung durch die die Leitfähigkeit modulierende Schicht in die vergrabene Schicht hinein, in einer seitlichen Richtung durch die vergrabene Schicht hindurch und gehen dann durch die die Leitfähigkeit modulierende Schicht hindurch in Richtung auf den Minoritätsträger-Injektionsabschnitt weiter. Dann werden gleichzeitig Minoritätsträger aus dem Minoritätsträger-Injekti­ onsabschnitt in die die Leitfähigkeit modulierende Schicht injiziert, um ei­ nen die Leitfähigkeit modulierenden Zustand herbeizuführen, damit eine er­ hebliche Stromkapazität erhalten werden kann.

Ausführungsbeispiele der vorliegenden Erfindung werden im folgenden unter Heranziehung der Zeichnung beschrieben.

Fig. 1 ist eine perspektivische Ansicht mit einem vertikalen Quer­ schnitt, die den Aufbau eines ersten Ausführungsbeispiels der vorliegenden Erfindung anschaulich macht.

Fig. 2 ist eine perspektivische Ansicht mit einem vertikalen Quer­ schnitt, die den Aufbau eines zweiten Ausführungsbeispiels der vorliegenden Erfindung veranschaulicht.

Fig. 3 ist eine perspektivische Ansicht mit einem vertikalen Quer­ schnitt, die den Aufbau eines dritten Ausführungsbeispiels der vorliegenden Erfindung darstellt.

Fig. 4 ist eine ähnliche Ansicht, die ein viertes Ausführungsbeispiel der vorliegenden Erfindung zeigt.

Fig. 5 ist eine weitere ähnliche Ansicht, die ein fünftes Ausführungs­ beispiel der vorliegenden Er­ findung anschaulich macht.

Fig. 6 ist noch eine weitere ähnliche Ansicht eines sechsten Ausfüh­ rungsbeispiels der vorliegenden Erfindung.

Fig. 7(A) ist eine Äquivalenzschaltung für die Ausführungsbeispiele der Fig. 1 bis 3; Fig. 7(B) ist eine Äquivalenzschaltung für die Ausfüh­ rungsbeispiele der Fig. 4 bis 6.

Fig. 8 ist eine perspektivische Ansicht mit einem vertikalen Quer­ schnitt, die eine bekannte Halbleiter-Vor­ richtung veranschaulicht, die einen Feldeffekt-Transistor vom Leitfähigkeitsmodulationstyp enthält.

Bei dem Ausführungsbeispiel der Fig. 1 enthält eine Halbleiter-Vorrichtung 20 eine die Leitfähigkeit modulierende n⁻-Schicht 22, geformt als Drainschicht durch ein epitaxiales Wachstum auf einer vergrabenen Schicht 21 mit einer hohen Verunreinigungs-Konzentration, einen p-Basisbereich 24 und einen n⁺-Source­ bereich 25, die durch eine doppelte Diffusion an der Außenseite der die Leitfähigkeit modulierenden Schicht 22 unter Verwendung eines streifen­ förmigen Gates 23 aus Polysilicium als Abschirmung hergestellt sind, die mit einer Gateelektrode G verbunden ist. Die Gateelektrode G ist an dem Gate 23 aus Polysilicium und an einem Oxidfilm 27 angeschlossen, der auf der Außenseite der die Leitfähigkeit modulierenden Schicht 22 unmittel­ bar unter dem Gate 23 aus Polysilicium angeordnet ist. Die n-Verun­ reinigung der die Leitfähigkeit modulierenden Schicht 22 ist bei dieser Aus­ führungsform Phosphor, dessen Konzentration 10¹⁶ Atome/cm³ beträgt. Die Kon­ zentration des n⁺-Sourcebereiches 25 z. B. von Phosphor ist 10²⁰ Atome/cm³. Die p-Verunreinigung des p-Basisbereiches 24 ist Bor in einer Konzentration von etwa 10¹⁵ Atome/cm³.

Ein p⁺-Minoritätsträger-Injektionsabschnitt 28 ist durch Diffusion in einem Bereich ausgebildet, der gegen den MOS-Abschnitt an der Außenseite der die Leitfähigkeit modulierenden Schicht 22 isoliert ist. Dieser Minoritäts­ träger-Injektionsabschnitt 28 liegt in Form von Streifen vor, die nahezu par­ allel zu dem streifenförmigen Gate 23 verlaufen und mit einer Drain­ elektrode D verbunden sind. Dem Minoritätsträger-Injektionsabschnitt 28 be­ nachbart und gegenübergestellt, ist eine dotierte Basis 29 um den p-Basis­ bereich 24 herum ausgebildet. Diese Basis 29 soll die Konzentration des elektrischen Verarmungsfeldes verringern.

Wie in Fig. 7(A) gezeigt ist, ist bei diesem Ausführungsbeispiel die Aqui­ valenzschaltung im wesentlichen dieselbe wie bei dem bekannten IGBT-Ele­ ment; dabei wird ein MOS-Feldeffekt-Transistor von einer unmittelbar unter­ halb des Gates 23 aus Polysilicium befindlichen Inversionsschicht, dem Sourcebereich 25 und der die Leitfähigkeit modulierenden Schicht 22 gebil­ det; der Emitter, die Basis und der Kollektor eines parasitären pnp-Transi­ stors werden von dem Minoritätsträger-Injektionsabschnitt 28, der die Leit­ fähigkeit modulierenden Schicht 22 bzw. von dem p-Basisbereich gebildet. Der Emitter, die Basis und der Kollektor eines parasitären npn-Transistors wer­ den von dem Sourcebereich 25, dem p-Basisbereich 24 bzw. von der die Leit­ fähigkeit modulierenden Schicht 22 gebildet; ein Kurzschlußwiderstand Rs zwischen dem p-Basisbereich 24 und dem Sourcebereich 25 ist dabei parasi­ tär.

Durch die Inversionsschicht, hier unmittelbar unter dem Gate 23 des p-Basisbereiches 24 ausgebildet, fließen Elektronen in die die Leitfä­ higkeit modulierende Schicht 22 hinein, wie durch ausgezogene Pfeile in Fig. 1 veranschaulicht ist, und laufen in erster Linie durch die vergrabene Schicht 21 in Richtung auf den Minoritätsträger-Injektionsabschnitt 28 hin­ durch. Andererseits werden von dem Minoritätsträger-Injektionsabschnitt 28 aus positive Löcher in die die Leitfähigkeit modulierende Schicht 22 inji­ ziert, wie in Fig. 1 als gestrichelter Pfeil gezeigt ist, wodurch ein die Leitfähigkeit modulierender Zustand herbeigeführt wird. In derselben Weise wie bei einem bekannten MOS-Feldeffekt-Transistor mit einer vertikalen Leit­ fähigkeits-Modulation kann nicht nur eine erhebliche Stromkapazität erreicht werden, sondern es kann eine Isolierung zwischen Elementen und einer Ver­ drahtung zwischen Elektroden vereinfacht werden, da die Drainelektrode D an derselben Außenfläche wie die Gateelektrode G und die Sourceelektrode S an­ geordnet werden kann. Dementsprechend wird die Verwirklichung integrierter Schaltungen mit Elementen in Form von die Leitfähigkeit modulierenden MOS-Feldeffekt-Transistoren gefördert.

Bei dem zweiten Ausführungsbeispiel der vorliegenden Erfindung, das in Fig. 2 gezeigt ist, werden für dieselben Teile wie in Fig. 1, die nicht beschrie­ ben werden, entsprechende Bezugsnummern benutzt.

Eine Halbleiter-Vorrichtung 30 dieses Ausführungsbeispiels unterscheidet sich von der Halbleiter-Vorrichtung 20 des ersten Ausführungsbeispiels insofern, als sie mit einem seitlichen MOS-Aufbau versehen ist, bei dem zusätzlich ein Gate 31 eine seitliche Strombahn bildet; um eine Abnahme der di­ elektrischen Festigkeit mit einer Vergrößerung der Stromkapazität zu unter­ drücken, ist ein Endabschluß 32 der n⁺-Verarmungsschicht durch eine Dif­ fusion zwischen dem Gate 31 aus Polysilicium und dem Minoritätsträ­ ger-Injektionsabschnitt 28 ausgebildet, der als Feldanode an der Außenseite der die Leitfähigkeit modulierenden Schicht 22 wirksam ist.

Wenn das elektrische Potential an der Drainelektrode D vergrößert wird, während die Gateelektrode G und die Sourceelektrode S auf demselben elektri­ schen Potential gehalten werden, wächst ein Rand 33 der Verarmungsschicht in Richtung auf den Minoritätsträger-Injektionsabschnitt 28, um sich mit dem letzteren zu verbinden und so einen Durchschlag zu bewirken. Insbesondere wird der Durchschlag leicht im Falle eines seitlichen MOS-Aufbaues verur­ sacht; wenn aber der Endabschluß 32 der Verarmungsschicht vorgesehen ist, kann erwartungsgemäß eine erhebliche Stromkapazität im Vergleich zu der dem ersten Ausführungsbeispiel aufgenommen werden, während eine Verschlechterung der dielektrischen Festigkeit ausgeschaltet wird. Die Äquivalenzschaltung dieses Ausführungsbeispiels ist im wesentlichen dieselbe wie die, die in Fig. 7(A) ge­ zeigt ist.

Bei dem dritten Ausführungsbeispiel der vorliegenden Erfindung, das in Fig. 3 gezeigt ist, werden für dieselben in Fig. 1 gezeigten Teile, die nicht be­ schrieben werden, entsprechende Bezugszeichen verwendet.

Von der Halbleiter-Vorrichtung 20 des ersten Ausführungsbeispiels unter­ scheidet sich eine Halbleiter-Vorrichtung 40 dieses Ausführungsbeispiels dadurch, daß ein MOS-Abschnitt und der Minoritätsträger-Injektionsabschnitt 28 inner­ halb der die Leitfähigkeit modulierenden Schicht 22 hergestellt sind, die von einem p-Isolationsbereich 41 begrenzt wird; um den Minoritätsträger-Injek­ tionsabschnitt 28 herum ist ein die Minoritätsträger unterdrückender n-Be­ reich 42 ausgebildet, dessen n-Verunreinigung aus Phosphor eine Konzentra­ tion fast von, aber nicht weniger als 10¹⁷ Atome/cm³ besitzt.

In dem Falle, daß die Konzentration der die Leitfähigkeit modulierenden Schicht 22 vergleichsweise gering ist, z. B. bei etwa 10¹⁵ Atome/cm³ liegt, ist es leicht, eine Sperre herbeizuführen. Bei Benutzung einer Isolation durch einen pn-Übergang wie einer Isolation zwischen Elementen bewirkt ein parasitärer Transistor, der aus dem Minoritätsträger-Injektionsabschnitt 28, der die Leitfähigkeit modulierenden Schicht 22 und dem p-Isolationsbereich 41 aufgebaut ist, einen Leistungsverlust, aber der die Minoritätsträger-In­ jektion unterdrückende n-Bereich 42, der dem Minoritätsträger-Injektionsab­ schnitt 28 umgibt, ist so gestaltet, daß er zur Verhinderung eines Latch-up, der Ausschaltung des parasitären pnp-Transistors sowie zur Beibehal­ tung der dielektrischen Festigkeit einen Beitrag leistet. Darüber hinaus ver­ kürzt der die Minoritätsträger-Injektion unterdrückende Bereich 42 natürlich als Pufferbereich die Abschaltzeit. Dann war der Stromverstärkungsfaktor hf_e des parasitären Transistors nicht größer als 0,01.

Bei einem vierten Ausführungsbeispiel der vorliegenden Erfindung, das in Fig. 4 dargestellt ist, werden für dieselben Teile, die nicht beschrieben werden, der Fig. 1 entsprechende Bezugszeichen benutzt.

Bei einer Halbleiter-Vorrichtung 50 dieses Ausführungsbeispiels ist ein Mi­ noritätsträger-Injektionsabschnitt 28 der p-Leitfähigkeit in einem Bereich ausgebildet, der gegen einen MOS-Abschnitt an der Außenseite der die Leitfä­ higkeit modulierenden Schicht 22 isoliert ist; in einem hierzu benachbarten Bereich ist ein Majoritätsträger-Entzugsbereich 52 mit n⁺-Leitfähigkeit aus­ gebildet. Fernerhin ist ein Widerstandsfilm 53 aus Polysilicium zwischen der Drainelektrode D, die mit dem Minoritätsträger-Injektionsbereich 28 verbunden ist, und dem Majoritätsträger-Entzugsbereich 52 angeschlossen.

Die Äquivalenzschaltung dieses Ausführungsbeispiels ist in Fig. 7(B) veran­ schaulicht; es ist dabei so gestaltet, daß der Widerstandsfilm 53 zusätz­ lich zwischen dem Minoritätsträger-Injektionsabschnitt 28 und dem Majori­ tätsträger-Entzugsbereich 52 (innerhalb der des ersten, zweiten bzw. drit­ ten Ausführungsbeispiels entsprechenden Aquivalenzschaltung der Fig. 7(A)) vor­ gesehen ist. Der Zusatz des Widerstandsfilms 53 bedeutet, daß der parasitäre pnp-Transistor frühzeitig in den Einschaltzustand gebracht, das heißt, sein Stromverstärkungsfaktor hf_e erniedrigt wird. Sobald der MOS-Feldeffekt-Tran­ sistor sich im Einschaltzustand befindet, wobei die Spannung zwischen der Sourceelektrode S und der Drainelektrode D gering ist, obgleich der parasi­ täre pnp-Transistor den Abschaltzustand einnimmt, strömen die Elektronen (als Majoritätsträger) aus dem Majoritätsträger-Entzugsbereich 52 durch den Widerstandsfilm 53 in die Drainelektrode D hinein; dabei wird der parasitäre pnp-Transistor frühzeitig durch den zunehmenden Spannungsabfall am Wider­ standsfilm 53 in den Einschaltzustand gebracht, und daher werden positive Löcher (Minoritätsträger) schnell in die die Leitfähigkeit modulierende Schicht 22 injiziert. Darüber hinaus wirkt dieser Widerstandsfilm 53 dahinge­ hend, daß er ein Latch-up (Einrasten) verhindert. Obgleich es bei einem die Leitfähig­ keit modulierenden MOS-Feldeffekt-Transistor vertikaler Bauart unmöglich ge­ wesen ist, wegen seiner vertikalen Stapelkonstruktion einen Widerstandsfilm hinzuzufügen, erbringt die beschriebene Anordnung in einer einzigen Außenfläche, wie bei diesem Ausführungsbeispiel gezeigt, einen Vorteil, näm­ lich daß der Widerstandsfilm 53 als Überzug auf der Hauptfläche der Vorrich­ tung vorgesehen sein kann.

Fig. 5 ist ein Vertikalschnitt durch die Vorrichtung und veranschau­ licht ein fünftes Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 5 haben dieselben Teile wie in Fig. 4, die nicht mehr beschrieben werden, dieselben Bezugsnummern.

Eine Halbleiter-Vorrichtung 60 dieses Ausführungsbeispiels besitzt einen seitlichen MOS-Aufbau, bei dem ein Gate 31 aus Polysilicium, das ei­ ne seitliche Strombahn bildet, zusätzlich angebracht ist. Um die Verschlech­ terung der dielektrischen Festigkeit auf dieselbe Weise wie bei dem zweiten Ausführungsbeispiel auszuschalten, wird daher der Majoritätsträger-Entzugsbe­ reich 52 in Gestalt von Streifen zwischen dem Gate 31 aus Polysilici­ um und dem Minoritätsträger-Injektionsabschnitt 28 ausgebildet. Dadurch kann eine Drainwand 61 von geringerer Größe als die gebräuchliche Drainwand 62 her­ gestellt werden, die durch eine strichpunktierte Linie veranschaulicht ist; obgleich die Abschirmungsbreite der gebräuchlichen Drainwand 62 ungefähr 12 µm beträgt, ist die Abschirmungsbreite der so geformten, flachen Drainwand 61 3 µm; die restliche Breite von 9 µm wird als Minoritätsträger-Injektionsab­ schnitt 28 mit einer Abschirmungsbreite von 7 µm ausgebildet. Infolge der flachen Drainwand 61 kann nicht nur die Erweiterung einer Fläche, die das Ele­ ment einnimmt, ausgeschaltet werden, sondern es kann auch ein Durchbruch zwischen dem p-Basisbereich 24 und dem Minoritätsträger-Injektionsabschnitt 28 vermieden werden; wegen der Funktion der flachen Drainwand 61 als Abschluß­ ende der Verarmungsschicht kann eine Verschlechterung der dielektrischen Festigkeit verhindert werden.

Fig. 6 ist ein Vertikalschnitt und zeigt den Aufbau eines sechsten Ausführungsbeispiels der vorliegenden Erfindung. In Fig. 6 sind dieselben Teile wie die der Fig. 4 mit denselben Bezugszeichen versehen und nicht beschrieben.

Bei einer Halbleiter-Vorrichtung 70 dieses Ausführungsbeispiels wird der p-Isolationsbereich 41 in der Nachbarschaft des Minoritätsträger-Injektionsab­ schnittes 28 ausgebildet, um die Isolation zwischen den Elementen herbeizu­ führen. Der Minoritätsträger-Injektionsabschnitt 28 und der Majoritätsträ­ ger-Entzugsbereich 52 sind in einer n-Drainwand 71 ausgebildet. In derselben Weise wie bei dem dritten Ausführungsbeispiel wird bei diesem Ausführungsbeispiel ein parasitärer pnp-Transistor unterdrückt, der von dem Minoritätsträger- Injektionsabschnitt 28, von der die Leitfähigkeit modulierenden Schicht 22 und von dem p-Isolationsbereich 41 aufgebaut ist, um den Leistungsverlust zu vermindern. Darüber hinaus unterdrückt die Drainwand 71 als Endabschluß der Ver­ armungsschicht die Verschlechterung der dielektrischen Festigkeit. Fer­ nerhin hat die Drainwand 71 die Funktion, ein Latch-up zu verhindern.

Bei der beschriebenen Halbleiter-Vorrichtung kann an derselben Oberfläche nicht nur eine Gateelektrode und eine Sourceelektrode, sondern auch eine Drainelektrode angeordnet werden; daher können die Isolation und Verdrahtung zwischen den Elementen als integrierte Schaltung einschließlich eines die Leitfähigkeit modulierenden Feldeffekt- Transistors ausgeführt werden, und es kann somit eine derartige Halbleiter- Vorrichtung verwirklicht werden. Darüber hinaus kann eine erhebliche Strom­ kapazität auf dieselbe Weise wie bei einem bekannten MIS-Feldeffekt-Transi­ stor von vertikalem Aufbau erhalten werden.

Wenn ein Endabschluß der Verarmungsschicht zwischen dem oben erwähn­ ten Source- und Gateabschnitt und dem oben erwähnten Minoritätsträger-Injek­ tionsabschnitt vorgesehen ist, kann eine hohe dielektrische Festigkeit er­ reicht werden. Insbesondere ist ein Vorteil in dem Fall eines seitlichen MIS-Aufbaues gegeben.

Falls der oben erwähnte Minoritätsträger-Injektionsabschnitt von einem die Minoritätsträger-Injektion unterdrückenden Bereich umgeben ist, kann die Verkleinerung der dielektrischen Festigkeit vermieden, ein Latch-up ver­ hindert und ein Leistungsverlust vermindert werden, da ein parasitärer Tran­ sistor ausgeschaltet werden kann, der in dem Falle entsteht, daß Isolationen an benachbarten pn-Übergängen unvollständig sind. Obendrein kann die von Elementen eingenommene Fläche verringert werden.

Falls der Majoritätsträger-Entzugsabschnitt und der Widerstandsfilm, der den oben erwähnten Minoritätsträger-Injektionsabschnitt mit dem Majori­ tätsträger-Entzugsabschnitt verbindet, zusätzlich zu dem oben erwähnten Source- und Gateabschnitt und dem Minoritätsträger-Injektionsabschnitt vor­ gesehen sind, können alle drei Elektroden auf derselben Fläche angebracht werden; da die injizierenden Minoritätsträger frühzeitiger in Gang gesetzt werden können, ist es aber auch möglich, im Vergleich zu einem gebräuchli­ chen, die Leitfähigkeit modulierenden MOS-Feldeffekt-Transistor eine Strom­ dichte in einen Bereich niedriger Einschaltspannung hineinzunehmen.

Wenn der oben erwähnte Majoritätsträger-Entzugsabschnitt zwischen dem Minoritätsträger-Injektionsabschnitt und demMIS-Abschnitt und ein Wandab­ schnitt derart ausgebildet werden, daß nur der Majoritätsträger-Entzugsab­ schnitt umgeben wird, kann eine hohe dielektrische Festigkeit erreicht wer­ den. Darüber hinaus kann die Ausdehnung einer von den Elementen eingenommenen Fläche ausgeschaltet werden.

Falls der oben erwähnte Minoritätsträger-Injektionsabschnitt und der oben erwähnte Majoritätsträger-Entzugsabschnitt in einem Wandbereich ausge­ bildet werden, kann ein parasitärer Transistor ausgeschaltet werden, der in dem Falle entsteht, daß Isolierungen von pn-Übergängen benachbart sind; da­ her kann erwartet werden, daß die Verschlechterung der dielektrischen Fe­ stigkeit ausgeschaltet wird, ein Latch-up unterbunden wird, sowie ein Lei­ stungsverlust vermindert wird.

Claims (7)

1. Halbleiter-Vorrichtung mit einer Hauptoberfläche, einem MIS-Feldeffekt-Transistor mit wenigstens einem Source-, Gate- und Drainbereich zum Modulieren der Leitfähigkeit, wobei die Source-, Gate- und Drainbereiche an die Hauptoberfläche grenzen, mit einer vergrabenen, von der Hauptoberfläche getrennten Schicht (21) vom ersten Leitfähigkeitstyp, mit einem Source- und Gateabschnitt (23, 31; 24, 25, 26) mit Bereichen des zweiten und ersten Leitfähigkeitstyps (24, 25, 26), die in der Hauptoberfläche oberhalb einer die Leitfähigkeit modulierenden Schicht (22) vom ersten Leitfähigkeitstyp angeordnet ist und mit die Leitfähigkeit modulierenden Hilfsmitteln, die einen Minoritätsträger-Injektionsabschnitt (28) vom zweiten Leitfähigkeitstyp umfassen, der in einem von dem Source- und Gateabschnitt isolierten Isolationsbereich in der Hauptoberfläche angeordnet ist, dadurch gekennzeichnet, daß die die Leitfähigkeit modulierende Schicht (22) auf der vergrabenen Schicht (21) angeordnet ist und daß sich die vergrabene Schicht unterhalb aller Source-, Gate- und Drainbereiche erstreckt.

2. Halbleiter-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ferner ein Verarmungsschichtendabschluß (32, 61) vom ersten Leitfähigkeitstyp vorgesehen ist, der zwischen dem Source- und Gatebereich und dem Minoritätsträger-Injektionsabschnitt (28) angeordnet ist und sich von der Hauptoberfläche aus erstreckt.

3. Halbleiter-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein die Injektion von Minoritätsträgern unterdrückender Bereich (42) vom ersten Leitfähigkeitstyp sich von der Hauptoberfläche erstreckt und den Minoritätsträger-Injektionsabschnitt (28) umgibt.

4. Halbleiter-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ferner ein Majoritätsträger-Entzugsbereich (52) vom ersten Leitfähigkeitstyp in der Hauptoberfläche nahe der vergrabenen Schicht (21) gebildet ist und ein den Minoritätsträger-Injektionsbereich (28) mit dem Majoritätsträger-Entzugsbereich (52) verbindender Widerstandsfilm (53) vorgesehen.

5. Halbleiter-Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Majoritätsträger-Entzugsbereich (52) zwischen dem Minoritätsträger-Injektionsbereich (28) und dem Source- und Gatebereich (23, 31; 24, 25, 26) angeordnet ist und ferner einen Randbereich (41) vom ersten Leitfähigkeitstyp umfaßt, der so angeordnet ist, daß er nur den Majoritätsträger-Entzugsbereich (52) umgibt.

6. Halbleiter-Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Minoritätsträger-Injektionsabschnitt (28) und der Majoritätsträger-Entzugsabschnitt (52) im wesentlichen innerhalb eines Wandbereichs (71) vom ersten Leitfähigkeitstyp angeordnet sind.

7. Halbleiter-Vorrichtung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß ein sich von der Hauptoberfläche erstreckender Isolationsbereich so geformt ist, daß Abschnitte der Halbleiter-Vorrichtung nahe der vergrabenen Schicht (21) von Abschnitten nicht nahe bei der vergrabenen Schicht isoliert sind.