DE10126309A1 - Rückwärtssperrendes Leistungshalbleiterbauelement - Google Patents

Rückwärtssperrendes Leistungshalbleiterbauelement

Info

Publication number
DE10126309A1
DE10126309A1 DE10126309A DE10126309A DE10126309A1 DE 10126309 A1 DE10126309 A1 DE 10126309A1 DE 10126309 A DE10126309 A DE 10126309A DE 10126309 A DE10126309 A DE 10126309A DE 10126309 A1 DE10126309 A1 DE 10126309A1
Authority
DE
Germany
Prior art keywords
semiconductor component
power semiconductor
component according
zone
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10126309A
Other languages
English (en)
Other versions
DE10126309B4 (de
Inventor
Frank Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10126309A priority Critical patent/DE10126309B4/de
Priority to US10/158,035 priority patent/US20020179968A1/en
Publication of DE10126309A1 publication Critical patent/DE10126309A1/de
Priority to US10/757,826 priority patent/US6803627B2/en
Application granted granted Critical
Publication of DE10126309B4 publication Critical patent/DE10126309B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein rückwärtssperrendes Leistungshalbleiterbauelement, bei dem die Bodyzone (4) des einen Leitungstyps durch ein Gebiet (10) des anderen Leitungstyps in einen sourceseitigen Teil (4a) und einen drainseitigen Teil (4b) unterteilt ist, wobei dieses Gebiet (10) als Elektronenkollektor wirkt.

Description

Die vorliegende Erfindung betrifft ein rückwärtssperrendes Leistungshalbleiterbauelement nach dem Oberbegriff des Pa­ tentanspruches 1 sowie ein Verfahren zum Herstellen dieses Leistungshalbleiterbauelements.
Leistungstransistoren, wie beispielsweise DMOS-Transistoren, UMOS- bzw. Trench-Transistoren, und ähnliche Halbleiterbau­ elemente enthalten in ihrem Aufbau zwangsläufig eine aus Bo­ dygebiet (auch Kanalgebiet genannt) und Draingebiet beste­ hende "Rückwärtsdiode". In zahlreichen Anwendungen wird die­ se Rückwärtsdiode regelmäßig beispielsweise als Freilauf­ diode in Flussrichtung betrieben.
Bei einer in Flussrichtung betriebenen Rückwärtsdiode fließt ein Strom in Rückwärtsrichtung durch den MOS-Transistor. Dieser Strom in Rückwärtsrichtung ist dabei kein Kanalstrom, sondern ein mit hoher Ladungsträgerüberschwemmung verbunde­ ner Diodenstrom.
Wird der bisher in Rückwärts- bzw. Sperrichtung betriebene Leistungstransistor anschließend in Vorwärts- bzw. Durch­ lassrichtung umgeschaltet, so nimmt er in Vorwärtsrichtung Spannung auf. Daher müssen die speziell in der Driftstrecke des Leistungstransistors gespeicherten Ladungsträger aus dem Halbleiterkörper des Leistungstransistors extrahiert werden. Dieser Vorgang ist mit einem hohen Dioden-Rückstrom verbun­ den. Der Dioden-Rückstrom addiert sich dabei zum Laststrom des Leistungstransistors und führt bei dessen Anwendung, beispielsweise in einem zweiten Transistor, der den gesamten Strom beim Einschalten führen muss, zu erhöhten Schaltver­ lusten.
Insbesondere bei sogenannten Kompensationsbauelementen, wie diese grundsätzlich in US 4 754 310 beschrieben sind, ist der Spitzenwert des Rückstromes, die sogenannte Rückstrom­ spitze, sehr hoch, was allein für sich schon Probleme mit sich bringt. Zusätzlich geht der Rückstrom in Kompensations­ bauelementen sehr plötzlich auf Null zurück und "reisst ab", was wegen zwangsläufig immer vorhandenen Streuinduktivitäten zu gefährlichen Überspannungsspitzen führen kann.
Um die obigen Schwierigkeiten zu vermeiden, wird bisher eine Schottkydiode antiparallel zu dem Leistungstransistor ge­ schaltet. Wegen ihrer gegenüber der pn-Rückwärtsdiode des Leistungstransistors niedrigeren Schwellspannung kann die Schottkydiode den Rückwärtsstrom übernehmen, wenn sie insge­ samt einen hinreichend kleinen Durchlassspannungsabfall be­ sitzt. Dies ist aber vor allem bei höhersperrenden Halblei­ terbauelementen kaum möglich, da die Schottkydiode die glei­ che Sperrfähigkeit wie beispielsweise ein Leistungstransi­ stor besitzen müsste.
Eine weitere, bisher in Erwägung gezogene Möglichkeit zur Überwindung obiger Schwierigkeiten besteht darin, bei einem Leistungstransistor dessen Body- bzw. Kanalgebiet nicht mit dem Sourcekontakt zu verbinden, so dass der pn-Übergang zwi­ schen Sourcegebiet und Bodygebiet die benötigte Rückwärts­ sperrspannung aufnehmen kann.
Ein Nachteil eines derartigen Leistungstransistors mit floa­ tendem Bodygebiet liegt darin, dass in Vorwärtsrichtung zwi­ schen Kollektor und Emitter bei offener Basis der Durchbruch eines aus dem Sourcegebiet, dem Bodygebiet und dem Drainge­ biet bestehenden parasitären npn-(bzw. pnp-)Transistors ver­ hindert werden muss, was technologisch äußerst schwierig und aufwändig ist. Eine Möglichkeit hierzu besteht darin, die Verstärkung dieses parasitären Transistors durch eine einge­ lagerte Rekombinationszone, beispielsweise einen floatenden Metall- oder Silizidkontakt, möglichst klein zu machen. Pro­ blematisch hierbei ist aber, dass im Bereich zwischen einer solchen Rekombinationszone und dem Gate des Leistungstransi­ stors ein Zwischenraum besteht, in welchem die Verstärkung groß bleibt. Aus diesem Grund sollte der Zwischenraum mög­ lichst klein gestaltet werden, um den Durchbruch des parasi­ tären Transistors (UCEO-Durchbruch genannt) zu verhindern.
Es ist nun Aufgabe der vorliegenden Erfindung, ein rück­ wärtssperrendes Leistungshalbleiterbauelement zu schaffen, bei dem das Bodygebiet nicht angeschlossen ist und bei dem dennoch ein UCEO-Durchbruch des parasitären Transistors aus Sourcegebiet, Bodygebiet und Draingebiet zuverlässig verhin­ dert wird; außerdem soll ein Verfahren zum Herstellen eines solchen rückwärtssperrenden Leistungshalbleiterbauelementes geschaffen werden.
Diese Aufgabe wird bei einem rückwärtssperrenden Leistungs­ halbleiterbauelement der eingangs genannten Art erfindungs­ gemäß durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst. Erfindungsgemäße Verfahren zum Herstellen dieses Leistungshalbleiterbauelementes sind in den Patentansprüchen 25 und 26 angegeben. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteran­ sprüchen.
Bei dem erfindungsgemäßen Leistungshalbleiterbauelement ist das Bodygebiet nicht mit der Sourcemetallisierung verbunden und somit floatend. Damit erreicht es eine gegebenenfalls auf wenige Volt beschränkte Sperrfähigkeit in Rückwärtsrich­ tung.
In Vorwärtsrichtung ist aber bei floatendem Bodygebiet die Durchbruchsspannung gegenüber einer Struktur mit angeschlos­ senem Bodygebiet wegen des UCEO-Durchbruchs des parasitären Transistors aus Sourcegebiet, Bodygebiet und Draingebiet deutlich vermindert.
Der Mechanismus des UCEO-Durchbruchs besteht an sich darin, dass ein in der Raumladungszone des sperrenden pn-Überganges zwischen Bodygebiet und Draingebiet erzeugter und durch Ava­ lanchegeneration bzw. Multiplikation vergrößerter Sperrstrom als Löcherstrom im Bodygebiet ankommt und so als Basisstrom den parasitären Bipolartransistor ansteuert. Der parasitäre Bipolartransistor liefert damit seinerseits einen um die Transistorverstärkung des parasitären Transistors erhöhten Elektronenstrom, der durch das Bodygebiet hindurch wieder in die Raumladungszone fließt, wo der Multiplikationsprozess durch Avalanchegeneration von Neuem beginnt.
Um nun in Vorwärtsrichtung den UCEO-Durchbruch des parasitä­ ren Bipolartransistors aus Sourcegebiet, Bodygebiet und Draingebiet zu verhindern, wird der Rückkoppelmechanismus für den Multiplikationsprozess erfindungsgemäß unterbrochen.
Bei der folgenden Erläuterung wird davon ausgegangen, dass die Driftstrecke des Leistungshalbleiterbauelementes n-do­ tiert ist, während das Bodygebiet die p-Dotierung aufweist. Selbstverständlich sind aber auch umgekehrte Leitungstypen möglich.
In das Bodygebiet, das im vorliegenden Fall p-dotiert sein soll, wird ein zusätzliches n-dotiertes Gebiet (bei einem n- dotierten Bodygebiet wird ein zusätzliches p-dotiertes Ge­ biet) in der Weise eingelagert, dass Elektronen, die aus dem Sourcegebiet kommen, keinen durchgehenden Pfad im p-dotier­ ten Bodygebiet bis zur Raumladungszone des sperrenden pn- Überganges zwischen Bodygebiet und Draingebiet haben. Dieses zusätzliche, im vorliegenden Fall n-dotierte Gebiet wird durch eine ohmsche bzw. nicht-gleichrichtende Verbindung aus insbesondere einem Metallkontakt zumindest mit dem drainsei­ tigen Teil des durch das zusätzliche Gebiet unterteilten Bo­ dygebietes elektrisch verbunden. Vorzugsweise besteht eine solche ohmsche Verbindung auch zwischen dem zusätzlichen Ge­ biet und dem sourceseitigen Teil des Bodygebietes.
Elektronen, die aus dem Sourcegebiet kommen, werden so bei dem erfindungsgemäßen Leistungshalbleiterbauelement durch das zusätzliche, in das Bodygebiet eingelagerte Gebiet abge­ fangen und können damit den pn-Übergang zum drainseitigen Teil des Bodygebietes hin nicht mehr als Minoritätsladungs­ träger überwinden, da dieser pn-Übergang ja kurzgeschlossen ist.
Bei dem erfindungsgemäßen rückwärtssperrenden Leistungshalb­ leiterbauelement bleibt die Sperrfähigkeit in Vorwärtsrich­ tung uneingeschränkt erhalten, da kein UCEO-Durchbruch auf­ tritt. Auch in Rückwärtsrichtung kann ein UCEO-Durchbruch in gleicher Weise verhindert werden, wenn das zusätzliche, in das Bodygebiet eingelagerte Gebiet auch mit dem sourceseiti­ gen Teil des Bodygebiets kurzgeschlossen ist.
Das zusätzliche Gebiet, das n-dotiert sein soll und in das Bodygebiet eingelagert ist, fungiert selbst als Kollektor des jeweiligen parasitären Bipolartransistors aus Sourcege­ biet, Bodygebiet und zusätzlichem Gebiet bei Sperrbelastung in Vorwärtsrichtung bzw. aus Draingebiet, Bodygebiet und zu­ sätzlichem Gebiet bei Sperrbelastung in Rückwärtsrichtung und sammelt somit Elektronen ein. Damit wird eine Diffusion der Elektronen zum sperrenden pn-Übergang zwischen Sourcege­ biet und Bodygebiet verhindert.
Durch das zusätzliche, in das Bodygebiet eingelagerte Gebiet wird auf einfache Weise der den UCEO-Durchbruch verursachende Rückkoppelmechanismus infolge Multiplikation in der Raumla­ dungszone und Verstärkung des parasitären Bipolartransistors unterbrochen. Dies geschieht durch das Abfangen der von dem Sourcegebiet emittierten Elektronen durch das zusätzliche eingelagerte Gebiet.
Die Arbeitsweise des erfindungsgemäßen rückwärtssperrenden Leistungstransistors mit dem in das Bodygebiet eingelagerten Gebiet lässt sich auch in der folgenden Weise darstellen, wobei - wie oben - davon ausgegangen wird, dass das Bodyge­ biet p-dotiert ist und das eingelagerte Gebiet die n-Dotie­ rung aufweist: der parasitäre npn-Bipolartransistor aus Sourcegebiet, Bodygebiet und Draingebiet wird durch das zu­ sätzliche, in das Bodygebiet eingelagerte n-dotierte Gebiet in zwei in Serie geschaltete npn-Transistoren unterteilt. Von diesen beiden npn-Transistoren wird der aus dem eingela­ gerten n-dotierten Gebiet, dem Bodygebiet und dem Drainge­ biet bestehende erste Transistor mit Emitter-Basis- Kurzschluss betrieben, so dass dieser erste Transistor seine volle Sperrfähigkeit besitzt. Dagegen wird der andere, zwei­ te Transistor aus Sourcegebiet, Bodygebiet und eingelagertem n-dotiertem Gebiet in einen UCEO-Betrieb gebracht oder - wenn das zusätzliche eingelagerte n-dotierte Gebiet auch mit dem sourceseitigen Teil des Bodygebietes kurzgeschlossen ist - als Diode in Vorwärtsrichtung betrieben. Damit besitzt der zweite Transistor nur eine geringe oder gar keine Sperrfä­ higkeit, wobei er eine solche aber auch überhaupt nicht be­ nötigt.
Die Erfindung ermöglicht ein Leistungshalbleiterbauelement, welches in Rückwärtsrichtung eine Sperrfähigkeit von wenig­ stens einigen Volt hat, so dass bei Rückwärtsspannung kein Diodenstrom durch das Leistungshalbleiterbauelement fließt. In diesem Fall kann der Strom beispielsweise ohne weiteres durch eine antiparallel geschaltete pn-Diode oder Schottky­ diode mit entsprechenden Eigenschaften fließen.
Das erfindungsgemäße Leistungshalbleiterbauelement kann je nach Dicke und Dotierung der Driftstrecke in Vorwärtsrich­ tung etwa zwischen 30 und 1000 V sperren. Die Driftstrecke kann dann eine Dotierung zwischen etwa 2E16 Ladungsträger/cm3 und 1E14 Ladungsträger/cm3 aufweisen und eine Dicke von etwa 2 µm bis 100 µm besitzen.
Bei dem erfindungsgemäßen Leistungshalbleiterbauelement han­ delt es sich vorzugsweise um einen Leistungstransistor. Die Erfindung ist in gleicher Weise aber auch auf andere Leis­ tungshalbleiterbauelemente, wie beispielsweise IGBTs (Bipo­ lartransistor mit isoliertem Gate) und Thyristoren anwend­ bar.
Der Halbleiterkörper des erfindungsgemäßen Leistungshalblei­ terbauelements besteht vorzugsweise aus Silizium. Anstelle von Silizium können aber auch andere geeignete Halbleiterma­ terialien, wie beispielsweise SiC, AIIIBV usw. eingesetzt wer­ den.
Ein bevorzugtes Anwendungsgebiet für die vorliegende Erfin­ dung sind Kompensationsbauelemente, bei denen Kompensations­ gebiete des zum Leitungstyp der Driftstrecke entgegengesetz­ ten Leistungstyps in diese eingelagert sind, wobei die Kom­ pensationsgebiete floatend oder mit dem Bodygebiet verbunden sein können.
Das zusätzliche, in das Bodygebiet eingelagerte Gebiet kann auch als "Elektronen-Kollektor" bezeichnet werden. Dieser Elektronen-Kollektor ist zumindest mit dem drainseitigen Teil der Bodyzone und vorzugsweise auch mit dem sourceseiti­ gen Teil von dieser kurzgeschlossen, was durch einen metal­ lischen Kurzschluss mittels eines Metallkontaktes bzw. -pfropfens geschehen kann.
Es ist nicht notwendig, dass sich oberhalb des metallischen Kurzschlusses bzw. Metallpfropfens zwischen dem Bodygebiet und dem eingelagerten, zusätzlichen Gebiet Halbleitermate­ rial, insbesondere Silizium, befindet. Es ist auch nicht we­ sentlich, wo der metallische Kurzschluss bzw. Metallpfropfen genau angeordnet ist. Er kann ohne weiteres auch an der Oberfläche des Halbleiterkörpers vorgesehen werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung eines plana­ ren Leistungstransistors mit Rückwärtssperrfähig­ keit nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 2 eine schematische Schnittdarstellung eines plana­ ren Leistungstransistors mit Rückwärtssperrfähig­ keit nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 3 eine schematische Schnittdarstellung eines plana­ ren Leistungstransistors mit Rückwärtssperrfähig­ keit nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 4a und 4b schematische Schnittdarstellungen eines planaren Leistungstransistors mit Rückwärtssperr­ fähigkeit in zwei hintereinander liegenden Ebenen nach einem vierten Ausführungsbeispiel der vor­ liegenden Erfindung,
Fig. 5 eine schematische Schnittdarstellung eines rück­ wärtssperrenden planaren Leistungstransistors mit Kompensationsstruktur nach einem fünften Ausfüh­ rungsbeispiel der vorliegenden Erfindung,
Fig. 6 eine schematische Schnittdarstellung eines Trench-Leistungstransistors mit Rückwärtssperrfä­ higkeit nach einem sechsten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 7 eine schematische Schnittdarstellung eines rück­ wärtssperrenden Trench-Leistungstransistors mit Kompensationsstruktur nach einem siebenten Aus­ führungsbeispiel der vorliegenden Erfindung,
Fig. 8 eine schematische Schnittdarstellung eines rück­ wärtssperrenden Trench-Leistungstransistors mit Kompensationsstruktur nach einem achten Ausfüh­ rungsbeispiel der vorliegenden Erfindung,
Fig. 9 eine schematische Schnittdarstellung eines rück­ wärtssperrenden Trench-Leistungstransistors mit Kompensationsstruktur nach einem neunten Ausfüh­ rungsbeispiel der vorliegenden Erfindung,
Fig. 10a und 10b schematische Schnittdarstellungen eines rückwärtssperrenden Leistungstransistors in SOI- Technologie (SOI = Silicon-on-Insulator) in zwei hintereinander liegenden Ebenen nach einem zehn­ ten Ausführungsbeispiel der vorliegenden Erfin­ dung,
Fig. 11a und 11b schematische Schnittdarstellungen durch einen rückwärtssperrenden Leistungstransistor mit vergrabener Oxidschicht in zwei hintereinander liegenden Ebenen nach einem elften Ausführungs­ beispiel der vorliegenden Erfindung,
Fig. 12 und 13 jeweils Schaltbilder einer rückwärtssper­ renden Leistungstransistorkombination mit zwei gegeneinander geschalteten Transistoren mit ge­ meinsamem Gateanschluss,
Fig. 14 einen rückwärtssperrenden Leistungstransistor entsprechend dem Schaltbild von Fig. 13 nach ei­ nem zwölften Ausführungsbeispiel der vorliegenden Erfindung, und
Fig. 15a bis 15f schematische Schnittdarstellungen zur Er­ läuterung eines Herstellungsverfahrens für den Leistungstransistor nach dem zweiten Ausführungs­ beispiel (vgl. Fig. 2) der vorliegenden Erfin­ dung.
Fig. 1 zeigt einen Siliziumkörper 1 aus einem n+-dotierten Siliziumsubstrat 2 und einer darauf vorgesehenen, n-dotier­ ten Siliziumschicht 3. In der Siliziumschicht 3 befindet sich eine p-dotierte Bodyzone 4, welche eine n+-dotierte Sourcezone 5 enthält.
Die Sourcezone 5 ist mit einer ersten Metallisierung 6 aus beispielsweise Aluminium als Sourcekontakt versehen, während eine zweite Metallisierung 7 aus ebenfalls beispielsweise Aluminium als Drainkontakt auf die Oberfläche des Silizium­ substrates 2 aufgetragen ist. In eine Isolierschicht 8 aus beispielsweise Siliziumdioxid ist eine Gateelektrode 9 aus beispielsweise polykristallinem Silizium eingebettet.
Der insoweit beschriebene planare Leistungstransistor ist von herkömmlichem Aufbau.
Erfindungsgemäß befindet sich nun in der Bodyzone 4 noch ein zusätzliches, n-dotiertes Gebiet 10, das die Bodyzone in ei­ nen sourceseitigen Teil 4a und einen drainseitigen Teil 4b unterteilt.
Das in die Bodyzone 4 eingelagerte zusätzliche n-dotierte Gebiet 10 steht über einen Metallpfropfen 22 aus beispiels­ weise Aluminium oder einem Silizid oder einem anderen geeig­ neten Material zumindest mit dem drainseitigen Teil 4b der Bodyzone 4 in ohmscher nicht-gleichrichtender Verbindung und ist ebenso vorzugsweise auch mit dem sourceseitigen Teil 4a der Bodyzone 4 elektrisch verbunden.
Ein rückwärtssperrender pn-Übergang 11 liegt bei diesem pla­ naren Leistungstransistor zwischen dem sourceseitigen Teil 4a der Bodyzone 4 und der Sourcezone 5 vor.
Das zusätzliche Gebiet 10, das in die Bodyzone 4 eingelagert ist, bewirkt, dass Elektronen, die aus der Sourcezone 5 kom­ men, keinen durchgehenden Pfad in der Bodyzone 4 bis zur Raumladungszone des sperrenden pn-Überganges zwischen der Bodyzone 4 und der drainbildenden Siliziumschicht 3 vorfin­ den. Elektronen, die aus der Sourcezone 5 kommen, werden so durch das Gebiet 10 abgefangen und können den pn-Übergang zum drainseitigen Teil 4b der Bodyzone 4 als Minoritätsla­ dungsträger nicht mehr überwinden, da dieser Übergang durch den Metallpfropfen 22 kurzgeschlossen ist.
Oberhalb des metallischen Kurzschlusses durch den Metall­ pfropfen 22 zwischen der Bodyzone 4 und dem Gebiet 10 muss nicht Halbleitermaterial bzw. Silizium vorliegen. Es ist vielmehr auch möglich, diesen metallischen Kurzschluss un­ terhalb einer Isolierschicht 23 aus beispielsweise Silizium­ dioxid oder aber auf die Halbleiteroberfläche in die Iso­ lierschicht 8 zu verlagern. Ausführungsbeispiele hierfür sind in den Fig. 2 und 3 gezeigt: in Fig. 2 befindet sich der den metallischen Kurzschluss bildende Metallpfropfen 22 unterhalb einer aus Siliziumdioxid bestehenden Oxidschicht 23, während im Ausführungsbeispiel von Fig. 3 der metalli­ sche Kurzschluss an die Oberfläche des Halbleiterkörpers verlagert ist. Eine den Metallpfropfen 22 bildende Alumini­ umschicht stellt hier eine leitende Verbindung zwischen dem sourceseitigen Teil 4a der Bodyzone 4, dem Gebiet 10 und dem drainseitigen Teil 4b der Bodyzone 4 her. Ein Vorteil der Ausführungsbeispiele der Fig. 2 und 3 liegt darin, dass die­ se leichter herstellbar sind, da es einfacher ist, den me­ tallischen Kurzschluss unter einer Oxidschicht, wie im Aus­ führungsbeispiel von Fig. 2, oder auf der Halbleiteroberflä­ che, wie im Ausführungsbeispiel von Fig. 3, zu erzeugen.
Die Fig. 4a und 4b zeigen ein zu Fig. 3 ähnliches Ausfüh­ rungsbeispiel: während beim Ausführungsbeispiel von Fig. 3 der metallische Kurzschluss durch den Metallpfropfen 22 auf beispielsweise eine Seite eines streifenförmigen Leitungs­ transistors verlagert ist und dessen andere Seite die Gate­ elektrode 9 aufweist, erfolgt beim Ausführungsbeispiel der Fig. 4a und 4b die Aufteilung zwischen metallischem Kurz­ schluss und Gateelektrode auf andere Weise: hier befindet sich die Gateelektrode 9 in einem vorderen (oder hinteren) Bereich des streifenförmigen Leistungstransistors, während der metallische Kurzschluss durch den Metallpfropfen 22 auf den hinteren (bzw. vorderen) Bereich des Leistungstransi­ stors verlagert ist.
Die Ausführungsbeispiele der Fig. 2, 3, 4a und 4b verdeutli­ chen, dass der metallische Kurzschluss zwischen dem in die Bodyzone 4 eingelagerten und diese in zwei Teile 4a und 4b trennenden Gebiet 10 und wenigstens dem drainseitigen Teil 4b der Bodyzone 4 nahezu beliebig gestaltet werden kann. We­ sentlich ist lediglich, dass ein solcher metallischer Kurz­ schluss zwischen dem eingelagerten Gebiet 10 und mindestens dem drainseitigen Teil 4b, vorzugsweise auch dem sourcesei­ tigen Teil 4a der Bodyzone 4 überhaupt vorhanden ist.
In den Fig. 5 bis 9 sind weitere Ausführungsbeispiele des erfindungsgemäßen Leistungshalbleiterbauelementes in der Form von Leistungstransistoren mit Kompensationsstruktur und/oder einem in einem Trench angeordneten Gate (Trench­ gate).
Im einzelnen zeigt Fig. 5 ein Ausführungsbeispiel eines rückwärtssperrenden planaren Leistungstransistors mit Kom­ pensationsstruktur. Dieser Leistungstransistor hat eine in die n-dotierte Siliziumschicht 3 eingelagerte p-dotierte Kompensationssäule 12. Diese Kompensationssäule 12 ist so hoch dotiert, dass sich im Sperrfall die Ladungsträger der Kompensationssäule 12 und die Ladungsträger der diese umge­ benden Siliziumschicht 3 gegenseitig ausräumen. Im übrigen wird zu Einzelheiten von Kompensationsbauelementen auf die bereits genannte US 4 754 310 verwiesen.
Die Kompensationsstruktur von Kompensationsbauelementen ist selbstverständlich nicht auf säulenartige Gestaltungen be­ schränkt, wie dies im Ausführungsbeispiel von Fig. 5 gezeigt ist. Es sind vielmehr auch andere Ausbildungen von Kompensa­ tionsgebieten möglich. Auch brauchen die Kompensationsgebie­ te nicht an die Bodyzone 4 angeschlossen zu sein. Sie können vielmehr auch floatend und gegebenenfalls in voneinander ge­ trennten Bereichen in die eine Driftstrecke bildende Silizi­ umschicht 3 eingelagert sein.
In Fig. 6 ist als weiteres Ausführungsbeispiel des erfin­ dungsgemäßen Leistungshalbleiterbauelementes ein Trench- Leistungstransistor gezeigt, bei dem sich die Gateelektrode 9 in einem durch eine Isolierschicht 14 aus beispielsweise Siliziumdioxid ausgekleidetem Trench 13 befindet. Auch bei diesem Ausführungsbeispiel ist die Bodyzone 4 durch das n- dotierte Gebiet 10 in einen sourceseitigen Teil 4a, der an die Sourcezone 5 angrenzt, und einen drainseitigen Teil 4b, der benachbart zu der Drain bildenden Siliziumschicht 3 ist, unterteilt.
Fig. 7 zeigt ein Ausführungsbeispiel, das dem Ausführungs­ beispiel von Fig. 6 entspricht, wobei hier jedoch der Leis­ tungstransistor eine Kompensationsstruktur mit einer Kompen­ sationssäule 12 hat. In Fig. 8 ist diese Kompensationsstruk­ tur abgewandelt: zwei Kompensationssäulen 12 liegen hier im Wesentlichen unterhalb der Bereiche der Trenches 13 und grenzen nicht an die Bodyzone 4 an. Schließlich zeigt Fig. 9 ein Ausführungsbeispiel, bei dem die Kompensationssäulen 12 seitlich an den Trenches 13 vorbeigeführt sind und bis zur Oberfläche des Halbleiterkörpers unterhalb der Isolier­ schicht 8 reichen.
Die oben anhand der Fig. 1 bis 9 erläuterten Strukturen von Leistungstransistoren können als Anordnungen von Streifen­ zellen, quadratischen Zellen, rechteckförmigen Zellen, he­ xagonalen Zellen oder anderen Zellenformen ausgeführt und jeweils parallel miteinander verbunden werden.
In den Fig. 10a, 10b sowie 11a, 11b sind noch zwei grund­ sätzlich weitere verschiedene Ausführungsbeispiele für das erfindungsgemäße Leistungshalbleiterbauelement dargestellt.
So zeigen die Fig. 10a und 10b einen Leistungstransistor in SOI-Technologie, welcher über einer Siliziumdioxidschicht 17 auf einem Trägerwafer 16 angeordnet und in eine weitere Iso­ lierschicht 18 eingebettet ist. Die Bodyzone 4 besteht hier aus dem sourceseitigen Teil 4a und dem drainseitigen Teil 4b, welche voneinander durch das n-dotierte Gebiet 10 ge­ trennt sind. Ein n+-dotiertes Anschlußgebiet 19 dient ähnlich wie das Siliziumsubstrat 2 für eine gute Kontaktgabe zu der zweiten Metallisierung bzw. Drainelektrode 7.
Wie aus den Fig. 10a und 10b hervorgeht, welche Schnitte in verschiedenen Ebenen durch den Leistungstransistor veran­ schaulichen, ist in einem "vorderen" Bereich des beispiels­ weise streifenförmigen Leistungshalbleiterbauelementes die Metallisierung 6 für Source vorgesehen, während in einem "hinteren" Bereich der Metallpfropfen 22 gelegen ist, der das Gebiet 10 mit den beiden Teilen 4a und 4b der Bodyzone 4 kurzschließt. Die zweite Metallisierung 7 für Drain ist hier über die gesamte Tiefe des Leistungstransistors geführt.
In einem weiteren, in den Fig. 11a und 11b in zwei hinter­ einander liegenden Ebenen gezeigten rückwärtssperrenden Lei­ stungstransistor ist eine vergrabene Isolierschicht 20 aus beispielsweise Siliziumdioxid vorgesehen. Die Bodyzone 4 dieses Leistungstransistors besteht wie in den vorangehenden Ausführungsbeispielen aus einem sourceseitigen Teil 4a und einem hiervon durch das Gebiet 10 getrennten drainseitigen Teil 4b. Ähnlich wie im Ausführungsbeispiel der Fig. 10a und 10b befindet sich die Gateelektrode 9 in einem "Vorderbe­ reich" des Leistungstransistors, während der den Kurzschluss zwischen dem Gebiet 10 einerseits und dem sourceseitigen Teil 4a sowie dem drainseitigen Teil 4b der Sourcezone 4 herstellende Metallpfropfen 22 in einem hinteren Bereich in die Isolierschicht 8 eingelagert ist.
Das erfindungsgemäße Leistungshalbleiterbauelement lässt sich strukturell auch durch eine Kombination von zwei Halb­ leiterchips aufbauen. Hierzu werden ein erster Leistungs- MOSFET mit üblichem Aufbau (beispielsweise mit Kompensati­ onsstruktur) 25, der Vorwärtssperrfähigkeit gewährleistet, sowie ein zweiter Leistungs-MOSFET 26, der lediglich eine geringe Sperrfähigkeit aufweisen muss, benötigt. Dieser zweite MOSFET 26 erreicht seine Rückwärtssperrfähigkeit da­ durch, dass er antiseriell zum ersten MOSFET 25 angeordnet ist. Dabei sind die Sourcekontakte des ersten und des zwei­ ten MOSFETs 25 bzw. 26 miteinander verbunden. Ebenso sind die beiden Gates der MOSFETs 25, 26 zu einem gemeinsamen An­ schluss zusammengeschlossen. Drain des zweiten Transistors 26 bildet nun Source der Gesamtstruktur, während Drain des ersten Transistors 25 Drain der Gesamtstruktur darstellt, wie dies im Schaltbild von Fig. 12 gezeigt ist.
Im Einschaltzustand dieser Gesamtstruktur wird der erste MOSFET 25 im ersten Quadranten der Strom/Spannungskennlinie, also "normal" betrieben, während der zweite MOSFET 26 umge­ kehrt vom Strom durchflossen ist, also im dritten Quadranten betrieben wird.
Die die Struktur von Fig. 12 bildende Anordnung wird in zweckmäßiger Weise in einem gemeinsamen Gehäuse unterge­ bracht, das insgesamt lediglich drei Anschlüsse nach außen benötigt (Source, Gate, Drain).
Eine Montage der Chips in dem Gehäuse ist nebeneinander ("Chip-by-Chip") oder auch aufeinander ("Chip-on-Chip") mög­ lich.
Abhängig von der gewünschten Montage können für den zweiten MOSFET 26 unterschiedliche Strukturen zweckmäßig sein. Bei­ spiele hierfür sind ein gewöhnlicher vertikaler Leistungs- MOSFET mit einem Drainanschluss auf der Rückseite und kombi­ niertem Source-/Body-Anschluss auf der Vorderseite oder ein lateraler Leistungs-MOSFET, bei dem auch der Drainanschluss auf der Vorderseite gelegen ist. Besonders vorteilhaft für eine Chip-on-Chip-Montage ist ein sogenannter Source-down- Transistor, bei dem Gate und Drain auf der Vorderseite und Source auf der Rückseite gelegen sind.
Da der zweite Transistor 26 nur eine geringe Sperrfähigkeit benötigt, ist es auch möglich, einen Leistungstransistor oh­ ne Bodyanschluss, also mit floatender Bodyzone 4, zu verwen­ den. Ein solcher Transistor kann in der oben beschriebenen Weise oder auch umgekehrt eingesetzt werden, wobei Drain des zweiten Transistors 26 an Source des ersten Transistors 26 angeschlossen ist und Source des zweiten Transistors 26 als Source der Gesamtstruktur dient. Eine derartige rückwärts­ sperrende Leistungstransistorkombination, bei der Source des Transistors 25 mit Drain oder Source des Transistors 26 ver­ bunden ist, dessen Bodyzone nicht angeschlossen ist, kann aus Fig. 13 ersehen werden.
Fig. 14 zeigt ein konkretes Ausführungsbeispiel für die Schaltung nach Fig. 13: die Gateelektroden 9 beider Transis­ toren 25, 26 sind zusammengeschaltet. Die zweite Metallisie­ rung 7 (Drain) des Transistors 26 ist über die erste Metal­ lisierung 6 des Transistors 25 an die Bodyzone 4 und die Sourcezone 5 des Transistors 25 angeschlossen, dessen zweite Metallisierung 7 Drain der Gesamtstruktur bildet. Source der Gesamtstruktur ist durch die erste Metallisierung 6 des Transistors 26 gegeben.
Bei den Strukturen der Fig. 12 bis 14 entsprechen die Body­ zonen 4 der beiden Transistoren 25, 26 jeweils den Teilen 4b und 4a der Bodyzone 4 der vorangehenden Ausführungsbeispie­ le.
Im folgenden wird noch ein Verfahren zum Herstellen des Lei­ stungstransistors nach dem Ausführungsbeispiel von Fig. 2 anhand der Fig. 15a bis 15f erläutert.
Zunächst wird, wie in Fig. 15a gezeigt ist, ein Halbleiter­ körper 1 aus einem n+-dotierten Siliziumsubstrat 2 und einer darauf epitaktisch abgeschiedenen n-dotierten Silizium­ schicht 3 bereitgestellt. Die Siliziumschicht 3 ist also schwächer dotiert als das Siliziumsubstrat 2. Es schließen sich eine Gateoxidation mit Bildung von einer Gateisolier­ schicht 21 aus Siliziumdioxid und von Gateelektroden 9 aus dotiertem polykristallinem Silizium an, die beide in übli­ cher Weise durch Ätzen strukturiert werden, so dass schließ­ lich die in Fig. 15a gezeigte Struktur erhalten wird.
Sodann werden, wie in Fig. 15b dargestellt ist, der drain­ seitige Teil 4b der p-dotierten Bodyzone 4 und ein n-dotier­ tes Gebiet 24 durch Implantation und Ausdiffusion einge­ bracht. Für die p-Dotierung kann beispielsweise Bor verwen­ det werden, während für die n-Dotierung Phosphor geeignet ist. Je nach den gewünschten Dotierungshöhen, Eindringtiefen und verwendeten Dotierstoffen können das Gebiet des Teiles 4b und das Gebiet 24 in der einen oder anderen Reihenfolge oder auch gemeinsam erzeugt werden. Auf jeden Fall wird da­ mit die in Fig. 15b gezeigte Struktur erhalten. Es sei noch angemerkt, dass in Fig. 15b sowie in den folgenden Fig. 15c bis 15f zur Vereinfachung der Darstellung das Siliziumsub­ strat 2 weggelassen ist.
Anschließend wird der sourceseitige Teil 4a der p-dotierten Bodyzone 4 implantiert und diffundiert, wodurch auch aus dem Gebiet 24 das die Teile 4a und 4b der Bodyzone 4 trennende n-dotierte zusätzliche Gebiet 10 entsteht. Die so erhaltene Struktur ist in Fig. 15c gezeigt.
Es folgen sodann das Einbringen der Sourcezone 5 durch Im­ plantation von beispielsweise Arsen und durch anschließende Ausheilung. Auf diese Weise wird die n+-dotierte Sourcezone 5 erzeugt. Damit liegt die in Fig. 5d gezeigte Struktur vor.
Anschließend werden eine Zwischenoxidabscheidung sowie eine Kontaktloch- und Grabenätzung durch das zusätzliche n- dotierte Gebiet 10 hindurch bis in den unteren Teil der Bo­ dyzone 4 vorgenommen. Damit entsteht der Trench 13, der bis in den Teil 4b der Bodyzone 4 reicht. Es liegt so die in Fig. 4e gezeigte Struktur vor.
Schließlich wird im Trench 13 der Metallpfropfen 22 erzeugt und bis in den oberen Teil der Bodyzone 4 rückgeätzt. Sodann wird die Isolierschicht 23 ebenfalls mit Rückätzung gebil­ det. Abschließend wird die erste Metallisierung 6 aufgetra­ gen. Es wird so die in Fig. 15f gezeigte Struktur erhalten.
Die Leistungshalbleiterbauelemente der übrigen Ausführungs­ beispiele können grundsätzlich in ähnlicher Weise herge­ stellt werden. So können beim Ausführungsbeispiel von Fig. 6 die verschiedenen Dotierungsgebiete 3, 4b, 10, 4a und 5 in entsprechender Weise oder auch durch mehrere Epitaxieschrit­ te erzeugt werden. Weiterhin ist es möglich, die beiden p­ dotierten Teile 4a und 4b der Bodyzone 4 zunächst als zusam­ menhängendes Gebiet durch Epitaxie oder Implantation und Diffusion zu erzeugen und nachfolgend das zusätzliche n- dotierte Gebiet 10 durch eine Implantation mit hoher Energie einzufügen.
Wird für das zusätzliche n-dotierte Gebiet ein langsam dif­ fundierender Dotierstoff, wie beispielsweise Arsen oder An­ timon verwendet, so kann die Implantation auch schon vor der Diffusion der Bodyzone 4 erfolgen.
Schließlich ist es auch noch möglich, den drainseitigen Teil 4b der Bodyzone durch Hochenergie-Implantation zu erzeugen.
Die Herstellung des Metallpfropfens 22 kann bei den Trench- Strukturen, also etwa beim Ausführungsbeispiel von Fig. 6, in ähnlicher Weise wie bei den planaren Strukturen, also beim Ausführungsbeispiel von Fig. 2, vorgenommen werden. Bei den Ausführungsbeispielen, die den den metallischen Kurz­ schluss liefernden Metallpfropfen 22 an der Halbleiterober­ fläche haben, kann dieser in herkömmlicher Weise z. B. durch Aufdampfen gebildet werden.
Bezugszeichenliste
1
Siliziumkörper
2
Siliziumsubstrat
3
Siliziumschicht
4
Bodyzone
4
a sourceseitiger Teil
4
b drainseitiger Teil
5
Sourcezone
6
erste Metallisierung
7
zweite Metallisierung
8
Isolierschicht
9
Gateelektrode
10
eingelagertes Gebiet
11
pn-Übergang
12
Kompensationssäule
13
Trench
14
Gate-Isolierschicht
16
Trägerwafer
17
Oxidschicht
19
Anschlussgebiet
20
vergrabene Oxidschicht
21
Gate-Isolierschicht
22
Metallpfropfen
23
Isolierschicht
24
Gebiet
25
erster MOSFET
26
zweiter MOSFET

Claims (28)

1. Rückwärtssperrendes Leistungshalbleiterbauelement mit ei­ nem eine Driftstrecke des einen Leitungstyps bildenden Halb­ leiterkörper (3), einer im Halbleiterkörper (3) vorgesehenen Bodyzone (4) des anderen, zum einen Leitungstyp entgegenge­ setzten Leitungstyps und einer in der Bodyzone (4) gelegenen Sourcezone (5) des einen Leitungstyps, die mit einer Source­ metallisierung (6) verbunden ist, dadurch gekennzeichnet, dass
in die Bodyzone (4) ein Gebiet (10) des einen Leitungstyps eingelagert ist, so dass die Bodyzone (4) einen sourcesei­ tigen Teil (4a) und einen drainseitigen Teil (4b) auf­ weist,
das in die Bodyzone eingelagerte Gebiet (10) zumindest mit dem drainseitigen Teil (4b) der Bodyzone (4) kurzgeschlos­ sen ist und
die Sourcemetallisierung (6) nur mit der Sourcezone (5) elektrisch verbunden ist.
2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das in die Bodyzone (4) eingelagerte Gebiet (10) auch mit dem sourceseitigen Teil (4a) der Bodyzone (4) kurzge­ schlossen ist.
3. Leistungshalbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das eingelagerte Gebiet durch eine ohmsche bzw. nicht­ gleichrichtende Verbindung kurzgeschlossen ist.
4. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das eingelagerte Gebiet (10) durch einen Metallkontakt (22) kurzgeschlossen ist.
5. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das eingelagerte Gebiet (10) als Elektronenkollektor wirkt.
6. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der die Driftstrecke bildende Halbleiterkörper (3) eine Dotierung zwischen etwa 2E16 Ladungsträger/cm3 und 1E14 La­ dungsträger/cm3 hat.
7. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der die Driftstrecke bildende Halbleiterkörper (3) eine Dicke von etwa 2 µm bis 100 µm hat.
8. Leistungshalbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass der Metallkontakt (22) im Halbleiterkörper vorgesehen ist.
9. Leistungshalbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass der Metallkontakt (22) auf der Oberfläche des Halblei­ terkörpers vorgesehen ist.
10. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass es eine Kompensationsstruktur aufweist.
11. Leistungshalbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die Kompensationsstruktur wenigstens ein Kompensations­ gebiet (12) umfasst, das in die Driftstrecke (3) eingelagert ist.
12. Leistungshalbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, dass das mindestens eine Kompensationsgebiet (12) floatend oder mit der Bodyzone (4) verbunden ist.
13. Leistungshalbleiterbauelement nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Kompensationsstruktur aus mindestens einem säulen­ förmigen Kompensationsgebiet (12) besteht.
14. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass es ein in einem Trench (13) vorgesehenes Gate (9) um­ fasst.
15. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass es in SOI-Technologie auf einem Trägerwafer (16) gebil­ det ist.
16. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass es mit einer vergrabenen Isolierschicht (20) versehen ist.
17. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass es aus zwei seriell geschalteten Chips (25, 26) aufge­ baut ist.
18. Leistungshalbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, dass die beiden Chips (25, 26) gemeinsam aufgebaut sind.
19. Leistungshalbleiterbauelement nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass die beiden Chips (25, 26) in Chip-on-Chip-Montage vor­ gesehen sind.
20. Leistungshalbleiterbauelement nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass jeder Chip (25, 26) jeweils einen MOSFET aufweist.
21. Leistungshalbleiterbauelement nach Anspruch 20, dadurch gekennzeichnet, dass die Gates der beiden MOSFETs zusammengeschaltet sind.
22. Leistungshalbleiterbauelement nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass die Sources der beiden MOSFETs miteinander verbunden sind.
23. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, dass der eine Leitungstyp der n-Leitungstyp ist.
24. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass es ein Leistungstransistor ist.
25. Verfahren zum Herstellen des Leistungshalbleiterbauele­ ments nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass das die Bodyzone (4) unterteilende Gebiet (10) durch Implantation und Ausdiffusion hergestellt wird.
26. Verfahren zum Herstellen des Leistungshalbleiterbauele­ ments nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass das die Bodyzone (4) unterteilende Gebiet (10) durch Epitaxie hergestellt ist.
27. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die beiden Teile (4a, 4b) der Bodyzone (4) zunächst als zusammenhängendes Gebiet durch Epitaxie oder Implantation und Diffusion erzeugt werden, und dass anschließend das die Bodyzone unterteilende zusätzliche Gebiet (10) durch Implan­ tation mit hoher Energie eingebracht wird.
28. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die Implantation für das zusätzliche Gebiet (10) schon vor der Ausdiffusion der Bodyzone (4) vorgenommen wird.
DE10126309A 2001-05-30 2001-05-30 Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE10126309B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10126309A DE10126309B4 (de) 2001-05-30 2001-05-30 Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
US10/158,035 US20020179968A1 (en) 2001-05-30 2002-05-30 Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
US10/757,826 US6803627B2 (en) 2001-05-30 2004-01-15 Reverse-blocking power semiconductor component having a region short-circuited to a drain-side part of a body zone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10126309A DE10126309B4 (de) 2001-05-30 2001-05-30 Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10126309A1 true DE10126309A1 (de) 2002-12-05
DE10126309B4 DE10126309B4 (de) 2007-09-06

Family

ID=7686628

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10126309A Expired - Fee Related DE10126309B4 (de) 2001-05-30 2001-05-30 Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE10126309B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006031405A1 (de) * 2006-07-05 2008-01-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102007004090A1 (de) * 2007-01-26 2008-08-07 Infineon Technologies Austria Ag Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102007018367A1 (de) * 2007-04-18 2008-10-30 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7821033B2 (en) 2007-02-15 2010-10-26 Infineon Technologies Austria Ag Semiconductor component comprising a drift zone and a drift control zone
DE102015120417B4 (de) * 2014-11-25 2020-02-27 Infineon Technologies Ag Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
JP3163677B2 (ja) * 1991-09-24 2001-05-08 富士電機株式会社 Ｍｉｓｆｅｔ制御型サイリスタを有する半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006031405A1 (de) * 2006-07-05 2008-01-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
US8134236B2 (en) 2006-07-05 2012-03-13 Infineon Technologies, Ag Electronic module with switching functions and method for producing the same
DE102006031405B4 (de) 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102007004090A1 (de) * 2007-01-26 2008-08-07 Infineon Technologies Austria Ag Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102007004090B4 (de) * 2007-01-26 2016-10-27 Infineon Technologies Austria Ag Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
US7821033B2 (en) 2007-02-15 2010-10-26 Infineon Technologies Austria Ag Semiconductor component comprising a drift zone and a drift control zone
DE102007018367A1 (de) * 2007-04-18 2008-10-30 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007018367B4 (de) * 2007-04-18 2013-09-05 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015120417B4 (de) * 2014-11-25 2020-02-27 Infineon Technologies Ag Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung

Also Published As

Publication number Publication date
DE10126309B4 (de) 2007-09-06

Similar Documents

Publication Publication Date Title
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112014001838B4 (de) Halbleitervorrichtung mit zwei Schottky-Übergängen
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE112016006380B4 (de) Halbleiterbauelement
DE102007020659B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE112015004515T5 (de) Halbleitervorrichtung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE112011100533T5 (de) Halbleitervorrichtung
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE69938418T2 (de) Graben-gate-halbleiteranordnung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
EP1097482B1 (de) J-fet-halbleiteranordnung
DE102007013848A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1116276B1 (de) Halbleiterbauelement mit feldformungsgebieten
DE4433796A1 (de) Steuerbares Halbleiterbauelement
DE19521751A1 (de) MOS-gesteuerter Thyristor
EP1245050A1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
DE10126309B4 (de) Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE10213534B4 (de) Halbleiteraufbau mit Schaltelement und Randelement
DE102006014580B4 (de) Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee