DE102015120417B4 - Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung Download PDF

Info

Publication number
DE102015120417B4
DE102015120417B4 DE102015120417.7A DE102015120417A DE102015120417B4 DE 102015120417 B4 DE102015120417 B4 DE 102015120417B4 DE 102015120417 A DE102015120417 A DE 102015120417A DE 102015120417 B4 DE102015120417 B4 DE 102015120417B4
Authority
DE
Germany
Prior art keywords
semiconducting layer
layer
trench
semiconducting
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015120417.7A
Other languages
English (en)
Other versions
DE102015120417A1 (de
Inventor
Andre Schmenn
Damian Sojka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015120417A1 publication Critical patent/DE102015120417A1/de
Application granted granted Critical
Publication of DE102015120417B4 publication Critical patent/DE102015120417B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1027—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung (300), wobei das Verfahren Folgendes aufweist:Ausbilden einer zweiten halbleitenden Schicht (503) über einer ersten halbleitenden Schicht (501);Ausbilden einer dritten halbleitenden Schicht (505) über der zweiten halbleitenden Schicht (503);Ausbilden einer elektrischen Überbrückung zwischen der ersten halbleitenden Schicht (501) und der zweiten halbleitenden Schicht (503), wobei das Ausbilden der elektrischen Überbrückung aufweist:Ausbilden zumindest eines Grabens (507, 907), der durch die zweite (503) und dritte halbleitende Schicht (505) zur ersten halbleitenden Schicht (501) reicht;Bereitstellen eines elektrisch isolierenden Materials (511), welches die Seitenwände der dritten halbleitenden Schicht (505) bedeckt und, in dem zumindest einen Graben (507, 907), teilweise die Seitenwände der zweiten halbleitenden Schicht (503) bedeckt; undnach dem Bereitstellen des elektrisch isolierenden Materials (511), Abscheiden eines elektrisch leitfähigen Materials (509) in den zumindest einen Graben (507, 907), wobei das elektrisch isolierende Material (511) und das elektrisch leitfähige Material (509) den zumindest einen Graben (507, 907) derart füllen, dass das elektrisch leitfähige Material (509) in dem zumindest einen Graben (507, 907) die elektrische Überbrückung zwischen der ersten (501) und zweiten halbleitenden Schicht (503) ausbildet und keine elektrische Überbrückung zwischen der zweiten halbleitenden Schicht (503) und der dritten halbleitenden Schicht (505) bereitstellt.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung gemäß Anspruch 1 und Anspruch 13. Weitere Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Die hierin beschriebenen Vorrichtungen dienen als Vergleichsbeispiele.
  • In der Halbleitertechnik können Schutzvorrichtungen erforderlich sein, um einen Schutz vor elektrostatischer Entladung (ESD) bereitzustellen. Unter den derzeit verwendeten Schutzvorrichtungen können Thyristoren vorteilhafte Eigenschaften aufweisen. ESD-Konzepte, die auf lateral integrierten Vorrichtungen basieren, sowie Konzepte, die auf vertikal integrierten Vorrichtungen basieren, werden derzeit auf dem Gebiet der Erfindung verwendet. Vertikal integrierte Vorrichtungen können bestimmte Vorteile im Vergleich zu lateral integrierten Vorrichtungen aufweisen. Vertikal integrierte Vorrichtungen können jedoch durch das Ausbilden einer oder mehrerer Schichten übereinander hergestellt werden, wobei die eine oder mehreren Schicht(en) Halbleitermaterial aufweisen, z. B. dotiertes oder undotiertes Halbleitermaterial, z. B. dotiertes oder undotiertes Silizium.
  • DE 10 2007 018 367 B4 beschreibt ein Halbleiterbauelement vom IGBT-Typ und ein Verfahren zu dessen Herstellung. DE 24 61 207 A1 beschreibt einen Thyristor und ein Verfahren zu dessen Herstellung. US 2006 / 0 246 710 A1 beschreibt ein Verfahren zur Fabrikation von Halbleitervorrichtungen, welche sich lateral erstreckende Kontakte aufweisen. DE 101 26 309 A1 beschreibt ein rückwärtssperrendes Leistungshalbleiterbauelement und ein Verfahren zu dessen Herstellung.
  • Beispielsweise kann eine vertikal integrierte Halbleitervorrichtung Folgendes aufweisen: eine erste halbleitende Schicht; eine zweite halbleitende Schicht, welche über der ersten halbleitenden Schicht angeordnet ist; eine dritte halbleitende Schicht, welche über der zweiten halbleitenden Schicht angeordnet ist; sowie eine elektrische Überbrückung, die zwischen der ersten halbleitenden Schicht und der zweiten halbleitenden Schicht gekoppelt ist.
  • Eine vertikal integrierte Halbleitervorrichtung kann beispielsweise Folgendes aufweisen: eine erste halbleitende Schicht; eine zweite halbleitende Schicht, die über der ersten halbleitenden Schicht angeordnet ist; eine dritte halbleitende Schicht, die über der zweiten halbleitenden Schicht angeordnet ist; und einen elektrischen Kurzschluss, der zwischen der ersten halbleitenden Schicht und der zweiten halbleitenden Schicht gekoppelt ist.
  • Beispielsweise können die erste halbleitende Schicht und die zweite halbleitende Schicht vom selben Leitfähigkeitstyp sein.
  • Beispielsweise können die erste halbleitende Schicht und die zweite halbleitende Schicht von entgegengesetztem Leitfähigkeitstyp sein.
  • Beispielsweise kann die zweite halbleitende Schicht direkt auf der ersten halbleitenden Schicht angeordnet sein.
  • Beispielsweise kann der elektrische Kurzschluss (anders ausgedrückt die elektrische Überbrückung) elektrisch leitfähiges Material aufweisen, das einen spezifischen elektrischen Widerstand von weniger als oder gleich etwa 1 mΩ·cm (Milliohmzentimeter) aufweist, welcher z. B. bei einer Temperatur von etwa 20°C gemessen wird.
  • Beispielsweise kann das elektrisch leitfähige Material zumindest eines aus einem Metall oder einer Metalllegierung aufweisen oder sein.
  • Beispielsweise kann das Metall oder die Metalllegierung aus einer Gruppe von Materialien ausgewählt sein, wobei die Gruppe aus Wolfram, Kupfer, Aluminium, einer Legierung, die zumindest eines der zuvor erwähnten Materialien aufweist, besteht. Beispielsweise kann das Metall oder die Metalllegierung aus einer Gruppe von Materialien ausgwählt sein, wobei die Gruppe aus Wolfram mit einem spezifischen elektrischen Widerstand (der z. B. bei einer Temperatur von etwa 20°C gemessen wird) von etwa 5.6·10-3 mΩ·cm, Kupfer mit einem spezifischen elektrischen Widerstand (der z. B. bei einer Temperatur von etwa 20°C gemessen wird) von etwa 1.7·10-3 mΩ·cm, Aluminium mit einem spezifischen elektrischen Widerstand (der z. B. bei einer Temperatur von etwa 20°C gemessen wird) von etwa 2.8·10-3 mΩ·cm, einer Legierung, die zumindest eines der zuvor erwähnten Materialien mit einem spezifischen elektrischen Widerstand im Bereich von etwa 1.6·10-3 mΩ·cm bis etwa 1·10-2 mΩ·cm aufweist, besteht.
  • Beispielsweise kann das elektrisch leitfähige Material dotiertes Polysilizium aufweisen oder kann dotiertes Polysilizium sein, welches eine Dotandenkonzentration von größer als oder gleich etwa 1020 cm-3 (Atomen pro cm3) aufweist.
  • Beispielsweise kann der elektrische Kurzschluss eine Graben aufweisen oder ein Graben sein, der zumindest teilweise mit dem elektrisch leitfähigen Material gefüllt ist.
  • Beispielsweise kann der elektrische Kurzschluss ein/einen Metallpfropfen aufweisen oder sein.
  • Beispielsweise kann der Graben an eine Seitenwand zumindest einer der ersten und zweiten halbleitenden Schichten angrenzen.
  • Beispielsweise kann der Graben an eine Seitenwand der ersten halbleitenden Schicht angrenzen und an eine Seitenwand der zweiten halbleitenden Schicht angrenzen.
  • Beispielsweise kann der Graben an eine Seitenwand der dritten halbleitenden Schicht angrenzen.
  • Beispielsweise kann ein oberer Abschnitt zumindest einer Seitenwand des Grabens mit isolierendem Material bedeckt sein.
  • Beispielsweise kann zumindest ein Abschnitt zumindest einer Seitenwand des Grabens mit einer Auskleidung bedeckt sein.
  • Beispielsweise kann die Auskleidung ein Metall, z. B. Titan und/oder Titannitrid, aufweisen oder aus diesem bestehen.
  • Beispielsweise kann die erste halbleitende Schicht mit einer Dotandenkonzentration von größer oder gleich etwa 3·1018 cm-3 (Atomen pro cm3) oder 3·1019 cm-3 (Atomen pro cm3) dotiert sein, z. B. im Bereich von etwa 3·1018 cm-3 bis etwa 1·1020 cm-3.
  • Beispielsweise kann die zweite halbleitende Schicht mit einer Dotandenkonzentration von größer oder gleich etwa 5·1012 cm-3 (Atomen pro cm3) oder 1·1018 cm-3 (Atomen pro cm3) dotiert sein, z. B. im Bereich von etwa 5·1012 cm-3 bis etwa 1·1019 cm-3.
  • Beispielsweise kann die dritte halbleitende Schicht mit einer Dotandenkonzentration von größer oder gleich etwa 1·1015 cm-3 (Atomen pro cm3), 1·1016 cm-3 (Atomen pro cm3), 1·1018 cm-3 (Atomen pro cm3), oder 3·1019 cm-3 (Atomen pro cm3) dotiert sein, z. B. im Bereich von etwa 1·1015 cm-3 bis etwa 5·1019 cm-3.
  • Beispielsweise kann die Vorrichtung ferner eine vierte halbleitende Schicht aufweisen, die zwischen der ersten halbleitenden Schicht und der zweiten halbleitenden Schicht angeordnet ist.
  • Beispielsweise können die erste, zweite und vierte halbleitende Schicht vom selben Leitfähigkeitstyp sein, und die vierte halbleitende Schicht kann eine geringere Dotandenkonzentration als zumindest eine der ersten und zweiten halbleitenden Schichten aufweisen.
  • Beispielsweise kann die vierte halbleitende Schicht mit einer Dotandenkonzentration von größer als oder gleich etwa 1·1012 cm-3 (Atomen pro cm3) oder 5·1013 cm-3 (Atomen pro cm3) dotiert sein, z. B. im Bereich von etwa 1·1012 cm-3 bis etwa 1·1019 cm-3.
  • Beispielsweise kann der elektrische Kurzschluss eine Metallschicht aufweisen, die zwischen der ersten halbleitenden Schicht und der zweiten haltleitenden Schicht angeordnet ist.
  • Beispielsweise kann die Vorrichtung eine Diode aufweisen, wobei die zweite halbleitende Schicht eine Anodenregion der Diode aufweist und die dritte halbleitende Schicht eine Kathodenregion der Diode aufweist.
  • Beispielsweise können die erste und dritte halbleitende Schicht halbleitende n-Typ-Schichten sein, und die zweite halbleitende Schicht kann eine halbleitende p-Typ-Schicht sein.
  • Beispielsweise kann die Vorrichtung eine Thyristor aufweisen, wobei die erste halbleitende Schicht eine Kathodenregion des Thyristors aufweist, die zweite halbleitende Schicht eine erste Basisregion des Thyristors aufweist, und die dritte halbleitende Schicht zumindest einen Abschnitt einer zweiten Basisregion des Thyristors aufweist.
  • Beispielsweise können die erste halbleitende Schicht und die dritte halbleitende Schicht halbleitende n-Typ-Schichten sein, und die zweite halbleitende Schicht kann eine halbleitende p-Typ-Schicht sein.
  • Beispielsweise kann die Vorrichtung ferner eine halbleitende p-Typ-Schicht aufweisen, die über der dritten halbleitenden Schicht angeordnet ist und eine Anodenregion des Thyristors aufweist.
  • Beispielsweise kann die halbleitende p-Typ-Schicht, welche die Anodenregion des Thyristors aufweist, eine Dotandenkonzentration von weniger als oder gleich etwa 1·1021 cm-3 (Atomen pro cm3) aufweisen, z. B. im Bereich von etwa 3·1018 cm-3 bis etwa 1·1021 cm-3.
  • Beispielsweise kann die halbleitende p-Typ-Schicht eine Dicke im Bereich von etwa 0,1 µm bis etwa 2 µm aufweisen.
  • Beispielsweise kann die Vorrichtung ferner eine vierte halbleitende Schicht aufweisen, die zwischen der zweiten halbleitenden Schicht und der dritten halbleitenden Schicht angeordnet ist, wobei die vierte halbleitende Schicht zumindest einen Abschnitt der zweiten Basisregion des Thyristors aufweist.
  • Beispielsweise kann die erste halbleitende Schicht eine Dicke im Bereich von etwa 5 µm bis etwa 80 µm aufweisen.
  • Beispielsweise kann die zweite halbleitende Schicht eine Dicke im Bereich von etwa 0,1 µm bis etwa 10 µm aufweisen.
  • Beispielsweise kann die dritte halbleitende Schicht eine Dicke im Bereich von etwa 0,1 µm bis etwa 10 µm aufweisen.
  • Beispielsweise kann die Vorrichtung eine Diode und einen Thyristor aufweisen, der parallel mit der Diode gekoppelt ist, wobei die erste halbleitende Schicht eine Kathodenregion des Thyristors aufweist, die zweite halbleitende Schicht eine Anodenregion der Diode und eine erste Basisregion des Thyristors aufweist, und die dritte halbleitende Schicht eine Kathodenregion der Diode und zumindest einen Abschnitt einer zweiten Basisregion des Thyristors aufweist.
  • Beispielsweise kann die Vorrichtung ferner eine vierte halbleitende Schicht aufweisen, die zwischen der zweiten halbleitenden Schicht und der dritten halbleitenden Schicht angeordnet ist, wobei die vierte halbleitende Schicht zumindest einen Abschnitt der zweiten Basisregion des Thyristors aufweist.
  • Beispielsweise können die erste halbleitende Schicht und die dritte halbleitende Schicht halbleitende n-Typ-Schichten sein, und die zweite halbleitende Schicht kann eine halbleitende p-Typ-Schicht sein.
  • Beispielsweise kann die Vorrichtung ferner eine halbleitende p-Typ-Schicht aufweisen, die über der dritten halbleitenden Schicht angeordnet ist und eine Anodenregion des Thyristors aufweist.
  • Eine vertikal integrierte Halbleitervorrichtung gemäß verschiedenen Ausführungsformen kann Folgendes aufweisen: eine erste halbleitende Schicht; eine zweite halbleitende Schicht, die über der ersten halbleitenden Schicht angeordnet ist; eine dritte halbleitende Schicht, die über der zweiten halbleitenden Schicht angeordnet ist; und eine elektrische Überbrückung, welche die erste halbleitende Schicht mit der zweiten halbleitenden Schicht koppelt.
  • Eine vertikal integrierte Halbleitervorrichtung kann beispielsweise Folgendes aufweisen: einen Thyristor; eine Diode, die mit dem Thyristor parallel gekoppelt ist; einen elektrischen Kurzschluss, welcher einen pn-Übergang von zumindest einem aus der Diode und dem Thyristor überbrückt.
  • Beispielsweise kann die Vorrichtung ferner ein Substrat aufweisen, wobei der elektrische Kurzschluss im Substrat eingebettet ist.
  • Beispielsweise kann der elektrische Kurzschluss einen Graben aufweisen, der mit elektrisch leitfähigem Material gefüllt ist.
  • Beispielsweise kann das elektrisch leitfähige Material zumindest eines aus einem Metall oder einer Metalllegierung aufweisen oder sein.
  • Beispielsweise kann die Vorrichtung ferner eine erste halbleitende Schicht, die eine Kathodenregion des Thyristors aufweist, eine zweite halbleitende Schicht, die über der ersten halbleitenden Schicht angeordnet ist und eine Anodenregion der Diode und eine erste Basisregion des Thyristors aufweist, sowie eine dritte halbleitende Schicht aufweisen, die eine Kathodenregion der Diode und zumindest einen Abschnitt einer zweiten Basisregion des Thyristors aufweist, wobei der elektrische Kurzschluss einen pn-Übergang zwischen der ersten halbleitenden Schicht und der zweiten halbleitenden Schicht überbrückt.
  • Eine vertikal integrierte Halbleitervorrichtung kann beispielsweise Folgendes aufweisen: zwei (z. B. eingebettete) niederohmige, halbleitende Schichten, die übereinander angeordnet sind, wobei die beiden niederohmigen, halbleitenden Schichten keine gemeinsame Grenzfläche aufweisen; eine (z. B. eingebettete) hochohmige, halbleitende Schicht, die zwischen den beiden niederohmigen halbleitenden Schichten angeordnet ist; eine elektrische Überbrückung, welche die beiden niederohmigen halbleitenden Schichten miteinander koppelt und die hochohmige halbleitende Schicht kurzschließt. Beispielsweise können die beiden niederohmigen halbleitenden Schichten mit einer Dotandenkonzentration von größer als oder gleich 1018 cm-3 dotiert sein, und die hochohmige halbleitende Schicht kann mit einer Dotandenkonzentration von weniger als 1018 cm-3 dotiert sein. Beispielsweise können die beiden niederohmigen halbleitenden Schichten mit einer Dotandenkonzentration von größer als oder gleich 1019 cm-3 dotiert sein, und die hochohmige halbleitende Schicht kann mit einer Dotandenkonzentration von weniger als 1019 cm-3 dotiert sein. Beispielsweise können die beiden niederohmigen halbleitenden Schichten mit einer Dotandenkonzentration von größer als oder gleich 1020 cm-3 dotiert sein, und die hochohmige halbleitende Schicht kann mit einer Dotandenkonzentration von weniger als 1020 cm-3 dotiert sein. Beispielsweise können die beiden niederohmigen halbleitenden Schichten einen spezifischen elektrischen Widerstand von weniger als 1 mΩ·cm aufweisen, und die hochohmige halbleitende Schicht kann einen spezifischen elektrischen Widerstand von größer als 1 mΩ·cm aufweisen.
  • Beispielsweise kann die elektrische Überbrückung ein/einen Metallpfropfen aufweisen oder dieser sein.
  • Ein Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung gemäß verschiedenen Ausführungsformen kann Folgendes aufweisen: das Ausbilden einer zweiten halbleitenden Schicht über einer ersten halbleitenden Schicht; das Ausbilden einer dritten halbleitenden Schicht über der zweiten halbleitenden Schicht; das Ausbilden einer elektrischen Überbrückung zwischen der ersten halbleitenden Schicht und zweiten halbleitenden Schicht, wobei das Ausbilden der elektrischen Überbrückung aufweist: das Ausbilden zumindest eines Grabens, der durch die zweite und dritte halbleitende Schicht zur ersten halbleitenden Schicht reicht; das Bereitstellen eines elektrisch isolierenden Materials, welches die Seitenwände der dritten halbleitenden Schicht bedeckt und, in dem zumindest einen Graben, teilweise die Seitenwände der zweiten halbleitenden Schicht bedeckt; und, nach dem Bereitstellen des elektrisch isolierenden Materials, das Abscheiden eines elektrisch leitfähigen Materials in den zumindest einen Graben, wobei das elektrisch isolierende Material und das elektrisch leitfähige Material den zumindest einen Graben derart füllen, dass das elektrisch leitfähige Material in dem zumindest einen Graben die elektrische Überbrückung zwischen der ersten und zweiten halbleitenden Schicht ausbildet und keine elektrische Überbrückung zwischen der zweiten halbleitenden Schicht und der dritten halbleitenden Schicht bereitstellt.
  • In einer oder mehreren Ausführungsformen kann das Ausbilden des Grabens Folgendes aufweisen: das Ausbilden des Grabens bis zu einer ersten Tiefe, sodass der Graben durch die dritte halbleitenden Schicht zur zweiten halbleitenden Schicht reicht; das Bedecken einer Seitenwand oder von Seitenwänden des Grabens mit elektrisch isolierendem Material; das darauffolgende Erweitern des Grabens bis zu einer zweiten Tiefe, sodass der erweiterte Graben durch die zweite halbleitende Schicht bis zur ersten halbleitenden Schicht reicht.
  • In einer oder mehreren Ausführungsformen kann das Ausbilden des Grabens Folgendes aufweisen: das Ausbilden des Grabens bis zu einer ersten Tiefe, sodass der Graben durch die dritte halbleitende Schicht zur zweiten halbleitenden Schicht reicht; das Bedecken einer Seitenwand oder von Seitenwänden des Grabens mit einem Material, das einen Dotanden aufweist; das Diffundieren des Dotanden vom Material in die dritte halbleitende Schicht; und das darauffolgende Erweitern des Grabens bis zu einer zweiten Tiefe, sodass der erweiterte Graben durch die zweite halbleitende Schicht bis zur ersten halbleitenden Schicht reicht.
  • In einer oder mehreren Ausführungsformen kann das elektrisch isolierende Material Borsilicatglas aufweisen oder sein.
  • In einer oder mehreren Ausführungsformen kann das Ausbilden des Grabens das Ätzen zumindest der zweiten und dritten halbleitenden Schicht aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Ausbilden des Grabens das Ätzen der ersten, zweiten und dritten halbleitenden Schicht aufweisen.
  • In einer oder mehreren Ausführungsformen kann das elektrisch leitfähige Material zumindest eines aus einem Metall oder einer Metalllegierung aufweisen oder sein.
  • In einer oder mehreren Ausführungsformen kann das Ausbilden der zweiten halbleitenden Schicht das epitaktische Züchten der zweiten halbleitenden Schicht aufweisen.
  • In einer oder mehreren Ausführungsformen kann das Ausbilden der dritten Halbleiterschicht das epitaktische Züchten der dritten Halbleiterschicht aufweisen.
  • Ein Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung gemäß verschiedenen Ausführungsformen kann Folgendes aufweisen: das Ausbilden einer zweiten halbleitenden Schicht über einer ersten halbleitenden Schicht; das Ausbilden einer dritten halbleitenden Schicht über der zweiten halbleitenden Schicht; das Ausbilden zumindest eines Grabens mit einer ersten Tiefe, der sich durch die dritte halbleitende Schicht zu der zweiten halbleitenden Schicht erstreckt; das Bedecken einer Seitenwand oder von Seitenwänden des zumindest einen Grabens mit einer Dotandenquelle; das Diffundieren von Dotanden der Dotandenquelle in die dritte halbleitende Schicht und dadurch Erzeugen eines pn-Übergangs in der dritten halbleitenden Schicht; das Vertiefen des zumindest einen Grabens auf eine zweite Tiefe derart, dass sich der vertiefte Graben durch die zweite halbleitende Schicht und die dritte halbleitende Schicht und teilweise durch die erste halbleitende Schicht erstreckt; und das Abscheiden eines elektrisch leitfähigen Materials in den vertieften Graben, wobei das elektrisch leitfähige Material den vertieften Graben derart füllt, dass das elektrisch leitfähige Material in dem vertieften Graben eine elektrische Überbrückung zwischen der ersten halbleitenden Schicht und der zweiten halbleitenden Schicht ausbildet und wobei der pn-Übergang in der dritten halbleitenden Schicht derart ausgebildet ist, dass das elektrisch leitfähige Material in dem vertieften Graben keine elektrische Überbrückung zwischen der zweiten halbleitenden Schicht und der dritten halbleitenden Schicht bereitstellt.
  • Eine vertikal integrierte Halbleitervorrichtung kann beispielsweise Folgendes aufweisen: einen vertikalen Thyristor, welcher einen ersten pn-Übergang und einen zweiten pn-Übergang aufweist, der von drei halbleitenden Schichten bereitgestellt wird; eine vertikale Diodenstruktur, welche einen dritten pn-Übergang und einen vierten pn-Übergang aufweist, die von den drei halbleitenden Schichten bereitgestellt werden; sowie eine elektrische Überbrückung, die zumindest eine aus dem zweiten pn-Übergang des vertikalen Thyristors oder dem vierten pn-Übergange der vertikalen Diodenstruktur überbrückt.
  • Eine vertikal integrierte Halbleitervorrichtung kann beispielsweise Folgendes aufweisen: zwei niederohmige halbleitende Schichten, die übereinander angeordnet sind; eine hochohmige halbleitende Schicht, die zwischen den beiden niederohmigen halbleitenden Schichten angeordnet ist, wobei die hochohmige halbleitende Schicht die beiden niederohmigen halbleitenden Schichten voneinander trennt; und eine elektrische Überbrückung, welche die beiden niederohmigen halbleitenden Schichten miteinander koppelt und die hochohmige halbleitende Schicht kurzschließt.
  • In den Zeichnungen bezeichnen gleiche Bezugssymbole in den verschiedenen Ansichten im Allgemeinen dieselben Bauteile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu; stattdessen wird das Augenmerk im Allgemeinen darauf gelegt, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
    • 1 eine derzeit verfügbare ESD-Schutzvorrichtung zeigt, die einen Thyristor und eine Überbrückungsdiode aufweist;
    • 2 eine derzeit verfügbare ESD-Schutzvorrichtung zeigt, die einen Thyristor und eine Überbrückungsdiode aufweist;
    • 3A und 3B eine ESD-Schutzvorrichtung beziehungsweise einen Ersatzschaltkreis in einer schematischen Ansicht als Vergleichsbeispiel zeigen;
    • 4 ein schematisches Flussdiagramm eines Verfahrens zur Herstellung einer vertikal integrierten Halbleitervorrichtung gemäß verschiedenen Ausführungsformen zeigt;
    • 5A bis 5F jeweils eine vertikal integrierte Halbleitervorrichtung während der Verarbeitung in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen zeigen;
    • 6 ein schematisches Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen zeigt;
    • 7A bis 7H jeweils eine Halbleitervorrichtung während der Verarbeitung in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen zeigen;
    • 8 eine vertikal integrierte Halbleitervorrichtung in einer schematischen Querschnittsansicht als Vergleichsbeispiel zeigt;
    • 9A bis 9E jeweils eine Halbleitervorrichtung während der Verarbeitung in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen zeigen;
    • 10A bis 10F jeweils eine Halbleitervorrichtung in einer schematischen Querschnittsansicht als Vergleichsbeispiel zeigen; und
    • 11 eine vertikale Halbleitervorrichtung in einer schematischen Querschnittsansicht als Vergleichsbeispiel zeigt.
  • Die folgende Detailbeschreibung betrifft die beiliegenden Zeichnungen, die spezielle Details und Ausführungsformen, in welchen die Erfindung praktiziert werden kann, veranschaulichend zeigen. Diese Ausführungsformen werden ausreichend genau beschrieben, um es Fachleuten zu erlauben, die Erfindung zu praktizieren. Andere Ausführungsformen können verwendet werden, und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne vom Schutzumfang der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich nicht notwendigerweise gegenseitig aus, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen auszubilden. Verschieden Ausführungsformen werden in Verbindung mit Verfahren beschrieben, und Vergleichsbeispiele werden in Verbindung mit Vorrichtungen beschrieben. Es soll jedoch verstanden werden, dass Ausführungsformen, die in Verbindung mit Verfahren beschrieben werden, gleichermaßen auf Vorrichtungen zutreffen können und umgekehrt.
  • Das Wort „beispielhaft“ wird hier in der Bedeutung „als Beispiel, Fall oder der Veranschaulichung dienend“ verwendet. Jegliche hier als „beispielhaft“ beschriebene Ausführungsform oder Auslegung ist nicht notwendigerweise als gegenüber anderen Ausführungsformen oder Auslegungen bevorzugt oder vorteilhaft zu interpretieren.
  • Die Begriffe „zumindest ein/e/r“ und „ein/e/r oder mehrere“ sollen so verstanden werden, dass sie jede ganze Zahl aufweisen, die größer als oder gleich eins ist, d. h. eins, zwei, drei, vier etc. Der Begriff „eine Vielzahl“ soll so verstanden werden, dass er jede ganze Zahl größer als oder gleich zwei aufweist, d. h. zwei, drei, vier, fünf, ..., etc.
  • Das Wort „über“, welches hier verwendet wird, um das Ausbilden eines Merkmals, z. B. einer Schicht, „über“ einer Seite oder Oberfläche zu beschreiben, kann in der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, „direkt auf“, z. B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche ausgebildet sein kann. Das Wort „über“, welches hier verwendet wird, um das Ausbilden eines Merkmals, z. B. einer Schicht, „über“ einer Seite oder Oberfläche zu beschreiben, kann in der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, „indirekt auf“ der implizierten Seite oder Oberfläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Oberfläche und der ausgebildeten Schicht angeordnet sein können.
  • Auf ähnliche Weise kann das Wort „bedecken“, welches hier verwendet wird, um ein Merkmal zu beschreiben, welches über einem anderen angeordnet ist, z. B. eine Schicht, die eine Seite oder Oberfläche „bedeckt“, in der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, über und in direktem Kontakt mit der implizierten Seite oder Oberfläche angeordnet ist. Das Wort „bedecken“, welches hier verwendet wird, um ein Merkmal zu beschreiben, welches über einem anderen angeordnet ist, z. B. eine Schicht, die eine Seite oder Oberfläche „bedeckt“, kann in der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, über und in indirektem Kontakt mit der implizierten Seite oder Oberfläche angeordnet ist, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Oberfläche und der bedeckenden Schicht angeordnet sind.
  • Der Begriff „lateral“, der in Bezug auf die „laterale“ Ausdehnung einer Struktur (oder eines Strukturelements) verwendet wird, die/das zumindest entweder auf oder in einem Träger (z. B. einem Substrat, einem Wafer oder einem Halbleiterwerkstück) oder „lateral“ daneben bereitgestellt ist, kann hier verwendet werden, um eine Ausdehnung oder ein Positionierungsverhältnis entlang einer Oberfläche des Trägers zu bezeichnen. Das bedeutet, dass eine Oberfläche eines Trägers (z. B. eine Oberfläche eines Substrats, eine Oberfläche eines Wafers oder eine Oberfläche eines Halbleiterwerkstückes) als Bezug dienen kann und üblicherweise als die Hauptverarbeitungsoberfläche bezeichnet wird. Ferner kann der Begriff „Breite“, der in Bezug auf eine „Breite“ einer Struktur (oder eines Strukturelements) verwendet wird, hier verwendet werden, um die laterale Ausdehnung einer Struktur zu bezeichnen. Ferner kann der Begriff „Höhe“, der in Bezug auf eine Höhe einer Struktur (oder eines Strukturelements) verwendet wird, hier verwendet werden, um eine Ausdehnung einer Struktur entlang einer Richtung zu bezeichnen, die senkrecht auf die Oberfläche eines Trägers (z. B. senkrecht auf die Hauptverarbeitungsoberfläche eines Trägers) ist. Der Begriff „Dicke“, der in Bezug auf eine „Dicke“ einer Schicht verwendet wird, kann hier verwendet werden, um die räumliche Ausdehnung der Schicht senkrecht auf die Oberfläche des Stützelements (des Materials oder der Struktur) zu bezeichnen, auf dem die Schicht abgeschieden ist. Falls eine Oberfläche des Stützelements parallel zur Oberfläche des Trägers (z. B. parallel zur Hauptverarbeitungsoberfläche) ist, kann die „Dicke“ der auf der Oberfläche des Stützelements abgeschiedenen Schicht dieselbe wie die Höhe der Schicht sein. Ferner kann eine „vertikale“ Struktur als eine Struktur bezeichnet werden, die sich in eine Richtung senkrecht auf die laterale Richtung (z. B. senkrecht auf die Hauptverarbeitungsoberfläche eines Trägers) erstreckt, und eine „vertikale“ Ausdehnung kann als eine Ausdehnung entlang einer Richtung senkrecht auf die laterale Richtung bezeichnet werden (z. B. eine Ausdehnung senkrecht auf die Hauptverarbeitungsoberfläche eines Trägers).
  • Verschiedene Vergleichsbeispiele stellen eine vertikal integrierte Halbleitervorrichtung bereit, die einen elektrischen Überbrückungspfad (auch als elektrische Überbrückung oder elektrischer Kurzschluss bezeichnet) aufweisen. In einigen Vergleichsbeispielen kann der elektrische Überbrückungspfad einen pn-Übergang überbrücken, wobei der pn-Übergang von einer p-Typ-dotierten, halbleitenden Schicht, die über einer n-Typ-dotierten, halbleitenden Schicht ausgebildet ist, oder, alternativ dazu, von einer n-Typ-dotierten, halbleitenden Schicht, die über einer p-Typ-dotierten, halbleitenden Schicht ausgebildet ist, bereitgestellt werden kann. Die halbleitenden Schichten können über einem Träger (z. B. über einem Wafer) oder über einer weiteren Schicht ausgebildet sein, z. B. über einer weiteren halbleitenden Schicht oder über einer Metallschicht. Ferner kann der pn-Übergang von einer p-Typ-dotierten, halbleitenden Schicht, die über einem n-Typ-dotierten, halbleitenden Träger (z. B. einem n-Typ-dotierten Wafer) ausgebildet ist, oder, alternativ dazu, von einer n-Typ-dotierten halbleitenden Schicht bereitgestellt sein, die über einem p-Typ-dotierten, halbleitenden Träger ausgebildet ist (z. B. über einem p-Typ dotierten Träger).
  • Der elektrische Überbrückungspfad kann von einem Metall oder einer Metalllegierung bereitgestellt werden, wobei das Metall oder die Metalllegierung in Kontakt mit den zu überbrückenden, halbleitenden Schichten sein kann, oder der elektrische Überbrückungspfad kann ein stark dotiertes Halbleitermaterial sein, das als elektrischer Leiter fungiert. Beispielsweise kann ein pn-Übergang durch ein Metall oder eine Metalllegierung oder ein beliebiges anderes metallisches Material überbrückt werden. Das Metall kann einen Ohmschen Kontakt mit der einen oder mehreren halbleitenden Schichten und/oder mit dem halbleitenden Träger bereitstellen. Beispielsweise können Kohlenstoff, Titan, Wolfram, Germanium, Nickel, Kobalt, Eisen, Ruthenium, Rhodium, Platin, Iridium, Kupfer, Gold, Silber, Tantal, Titannitrid, welche z. B. mittels chemischer Dampfabscheidung (CVD) und/oder physikalischer Dampfabscheidung (PVD) abgeschieden werden, zum Überbrücken eines pn-Überganges verwendet werden.
  • Beispielsweise kann eine halbleitende Schicht auch als Halbleiterschicht bezeichnet werden. Ferner kann ein halbleitendes Material auch als Halbleitermaterial bezeichnet werden, und ein halbleitender Träger kann auch als Halbleiterträger bezeichnet werden.
  • Beispielsweise kann ein halbleitender Träger (z. B. ein Halbleitersubstrat, ein Halbleiterwafer und Ähnliches) zum Beispiel aus unterschiedlichen Typen von Halbleitermaterialien einschließlich Silizium, Germanium, Gruppe III bis V oder anderen Typen einschließlich Polymeren bestehen, obwohl in einem anderen Vergleichsbeispiel auch andere geeignete Materialien verwendet werden können. In einem Vergleichsbeispiel besteht das Wafersubstrat aus Silizium (dotiert oder undotiert); in einem alternativen Vergleichsbeispiel ist das Wafersubstrat ein Silizium-auf-Isolator- (SOI-) Wafer. Als Alternative können beliebige andere Halbleitermaterialien für das Wafersubstrat verwendet werden, zum Beispiel Halbleiterverbundmaterialien wie z. B. Galliumarsenid (GaAs), Indiumphosphid (InP), aber auch ein beliebiges anderes ternäres Halbleiterverbundmaterial oder oder quaternäres Halbleiterverbundmaterial wie z. B. Indiumgalliumarsenid (InGaAs).
  • Verschiedene Vergleichsbeispiele stellen ein ESD-Schutzelement bereit, das sehr robust sein kann. Beispielsweise basiert der ESD-Schutz auf einem vertikalen Thyristorkonzept. Verschiedene Vergleichsbeispiele stellen einen Thyristor mit einem hohen Haltestrom und einem niedrigen Widerstand in Vorwärtsrichtung bereit. Dies kann zum Beispiel erreicht werden, indem ein elektrischer Kurzschluss, z. B. ein Metall, in zumindest einem pn-Übergang des Thyristors bereitgestellt wird. Beispielsweise kann der Thyristorschaltkreis eines ESD-Schutzes als vertikale Halbleitervorrichtung bereitgestellt sein, in welcher die pn-Übergänge der Thyristoren von einer Vielzahl von Schichten bereitgestellt werden können, die jeweils dotiertes, halbleitendes Material aufweisen. Beispielsweise kann der pn-Übergang des Thyristors unter einer Oberfläche eines Trägers eingebettet sein, und die elektrische Überbrückung (auch als elektrischer Kurzschluss bezeichnet) kann von einem Graben bereitgestellt sein, wobei der Graben von der Oberfläche des Trägers in den Träger ausgebildet ist und mit einem Metall gefüllt ist, wobei das Metall den pn-Übergang überbrückt. Beispielsweise kann das Überbrücken eines pn-Überganges zumindest das Überbrücken der Verarmungszone aufweisen, die von entgegengesetzt dotierten, halbleitenden Schichten oder entgegengesetzt dotierten, halbleitenden Regionen erzeugt wird.
  • Beispielsweise ist der Haltestrom des Thyristors nach seiner Auslösung, z. B. dem Durchbruch, relativ hoch, sodass ein Latch-up verhindert werden kann. Der Haltestrom kann über den Widerstand an der p/n-Basis des Thyristors eingestellt werden. Aufgrund des hohen Haltestroms kann verhindert werden, dass ein zu schützendes System einen Strom bereitstellt, der notwendig ist, um im Latch-up-Zustand zu bleiben, sodass der Thyristor sofort nach einem ESD-Ereignis wieder in den Blockierungszustand (ausgeschalteten Zustand) übergeht.
  • Da Systeme wie z. B. Schnittstellen von Hochgeschwindigkeits-Datenübertragungsleitungen (z. B. USB 3.1, USB 3.0, Thunderbolt, HDMI, oder ähnliche) immer empfindlicher werden, besteht ein Bedarf daran, Schutzelemente gegen elektrostatische Entladungen bereitzustellen, sogenannten ESD-Schutz. Zu diesem Zweck kann das Schutzelement nur eine sehr geringe Überspannung zulassen. Dies kann durch einen niedrigen dynamischen Eigenwiderstand und Spannungseinbruch erreicht werden (Snapback, negativer Widerstand).
  • Eines der derzeit in Siliziumtechnik verfügbaren ESD-Konzepte beruht auf einem lateralen Thyristor mit einer vertikalen Überbrückungsdiode. 1 zeigt eine Querschnittsansicht (linke Seite) und einen Ersatzschaltkreis (rechte Seite) eines derzeit in Siliziumtechnik verfügbaren ESD-Schutzelements 100, welches einen lateralen Thyristor 110 (z. B. einen lateralen pnpn-Thyristor 110) und eine vertikale Überbrückungsdiode 120 (z. B. eine vertikale np-Diode 120, die parallel mit dem lateralen Thyristor 110 gekoppelt ist) aufweist. Der laterale Thyristor 110 und die vertikale Überbrückungsdiode 120 können in und/oder auf einem p-Typ-Substrat 101 ausgebildet sein. Der laterale Thyristor 110 kann drei pn-Übergänge (z. B. pn-np-pn) aufweisen. Wie in 1 dargestellt kann der laterale Thyristor 110 eine p-Typ-Region 111 (auch als Anodenregion bezeichnet), die von einer ersten Elektrode 111a des lateralen Thyristors 110 elektrisch kontaktiert wird, eine n-Typ-Region 112, die als Basisregion des lateralen Thyristors 110 dienen kann, eine p-Typ-Region 113, die als eine weitere Basisregion des lateralen Thyristors 110 dienen kann, sowie eine n-Typ-Region 114 (auch als Kathodenregion bezeichnet) aufweisen, die von einem zweiten Kontakt 102 des lateralen Thyristors 110 elektrisch kontaktiert werden kann. Der zweite Kontakt 102 des lateralen Thyristors 110 kann mit einem Masse- (GND-) Potential verbunden sein und/oder kann dem p-Typ-Substrat 101 ein Masse- (GND-) Potential bereitstellen.
  • Ferner kann die vertikale Überbrückungsdiode 120 eine p-Typ-Region 121 (auch als Anodenregion bezeichnet) sowie eine n-Typ-Region 122 (auch als Kathodenregion bezeichnet) aufweisen, welche den pn-Übergang der vertikalen Überbrückungsdiode 120 ausbilden können. Die vertikale Überbrückungsdiode 120 kann über eine weitere n-Typ-Region 123 (wobei die weitere n-Typ-Region 123 stärker dotiert sein kann als die n-Typ-Region 122) mit einer ersten Elektrode 123c der vertikalen Überbrückungsdiode 120 sowie über das p-Typ-Substrat 101 mit dem Masse-(GND-) Potential verbunden sein, z. B. mit demselben Kontakt 102, der mit der n-Typ-Region 114 des lateralen Thyristors 110 verbunden ist.
  • Wie bereits beschrieben, kann das Masse- (GND-) Potential über einen elektrischen Kontakt 102 (auch als Elektrode bezeichnet) an das Substrat 101 angelegt werden. Das Masse-(GND-) Potential kann an die n-Typ-Region 114 des lateralen Thyristors 110 angelegt werden. Ferner kann das Masse- (GND-) Potential über eine weitere p-Typ-Region 115 an die p-Typ-Region 113 des lateralen Thyristors 110 angelegt werden. (Die weitere p-Typ-Region 115 kann stärker dotiert sein als die p-Typ-Region 113). Ein Eingabe/Ausgabe- (I/O-) Kontakt 103 kann mit der p-Typ-Region 111 des lateralen Thyristors 110 und mit der weiteren n-Typ-Region 123 der vertikalen Überbrückungsdiode 120 gekoppelt sein. Anders gesagt können die beiden Elektroden 123c und 111a (z. B. die Kathode 123c der vertikalen Überbrückungsdiode 120 und die Anode 111a des lateralen Thyristors 110) mit demselben Eingabe/Ausgabe- (I/O-) Kontakt 103 gekoppelt sein. Deshalb kann die vertikale Überbrückungsdiode 120 zwischen Eingabe/Ausgabe (I/O) und Masse (GND) parallel mit dem lateralen Thyristor 110 gekoppelt sein, wie im Ersatzschaltkreis dargestellt.
  • Das ESD-Schutzelement 100 kann ferner eine n-Typ-Region 104 aufweisen, die zwischen der n-Typ-Region 112 und dem p-Typ-Substrat 101 angeordnet ist. Die n-Typ-Region 104, die zwischen der n-Typ-Region 112 und dem p-Typ-Substrat 101 angeordnet ist, und das p-Typ-Substrat 101 können eine Zener-Diode 130 ausbilden, die zwischen dem Massepotential (GND) und der n-Typ-Region 112 des lateralen Thyristors 110 gekoppelt ist.
  • Ferner können die n-Typ-Region 112 des lateralen Thyristors 110 und die n-Typ-Region 122 der vertikalen Überbrückungsdiode 120 Teil einer epitaktisch gezüchteten Schicht sein oder können von einer epitaktisch gezüchteten, n-Typ-dotierten Schicht, z. B. einer n-Typ-dotierten Siliziumschicht, bereitgestellt sein. Deshalb können der laterale Thyristor 110 und die vertikale Überbrückungsdiode 120 mittels Isolationsgräben 105 elektrisch voneinander getrennt sein. Die n-Typ-Regionen 104, 113 und 123 können eine höhere Dotandenkonzentration aufweisen als das p-Typ-Substrat 101 und die p-Typ-Region 113.
  • Das Halbleitermaterial, das jeweils die Elektroden 123c, 111a berührt, kann stark dotiert sein, um die Ausbildung eines Schottky-Kontaktes durch die Elektroden 123c, 111a und das Halbleitermaterial zu verhindern, z. B. kann eine weitere n-Typ-Region 123 der vertikalen Überbrückungsdiode 120 einen Ohmschen Kontakt mit der Elektrode 123 ausbilden, und/oder die weitere p-Typ-Region 115 des lateralen Thyristors 110 kann einen Ohmschen Kontakt mit dem Kontakt 102 ausbilden.
  • Die in 1 gezeigte Konfiguration kann einen oder mehrere der folgenden Nachteile aufweisen: der dynamische Widerstand und die ESD-Robustheit können im Vergleich zu einem auf einem vertikalen Thyristor basierenden ESD-Schutzelement beschränkt sein; die Schaltzeit kann im Vergleich zu einem auf einem vertikalen Thyristor basierenden ESD-Schutzelement länger sein. Eine laterale Vorrichtung kann im Vergleich zu einer vertikalen Vorrichtung eine größere Fläche eines Wafers oder Nacktchips einnehmen. Anders gesagt kann eine laterale Vorrichtung im Vergleich zu einer vertikalen Vorrichtung ein größeres aktives Gebiet im Wafer oder Nacktchip benötigen.
  • Ein weiteres, derzeit verfügbares ESD-Konzept beruht auf einem vertikalen Thyristor, in welchem die Überbrückungsdiode wieder lateral mit der Vorderseite verbunden ist, wie zum Beispiel in 2 gezeigt wird. 2 zeigt eine Querschnittsansicht (linke Seite) und einen Ersatzschaltkreis (rechte Seite) eines ESD-Schutzelements 200, welches einen vertikalen Thyristor 210 und eine Überbrückungsdiode 220 aufweist. Die Überbrückungsdiode 220 kann eine p-Typ-Region 221 (auch als Anodenregion bezeichnet) und eine n-Typ-Region 222 (auch als Kathodenregion bezeichnet) aufweisen, die einen pn-Übergang der Überbrückungsdiode 220 ausbilden können. Die Überbrückungsdiode 220 kann mit einem ersten Kontakt 203, oder anders gesagt mit einem Eingabe/Ausgabe- (I/O-) Kontakt 203 des ESD-Schutzelements 200, über eine weitere n-Typ-Region 223 verbunden sein. (Die weitere n-Typ-Region 223 kann stärker dotiert sein als die n-Typ-Region 222). Die Überbrückungsdiode 220, z. B. die p-Typ-Region 221 der Überbrückungsdiode 220, kann (z. B. lateral) über eine oder mehrere zusätzliche p-Typ-Regionen wieder mit der Vorderseite des ESD-Schutzelements 200 verbunden sein, sodass die Überbrückungsdiode 220 mit dem Masse- (GND-) Potential verbunden sein kann, das zum Beispiel an einen zweiten Kontakt 202 des ESD-Schutzelements 200 angelegt ist.
  • Wie in 2 dargestellt, können die Überbrückungsdiode 220 und der vertikale Thyristor 210 in und/oder auf einem n-Typ-Substrat 201 ausgebildet sein. Das n-Typ-Substrat 201 kann über zusätzliche n-Typ-Regionen 206, 207 mit dem zweiten Kontakt 202 des ESD-Schutzelements 200 verbunden sein, z. B. mit dem Masse- (GND-) Potential.
  • Ferner kann der vertikale Thyristor 210 des ESD-Schutzelements 200 drei pn-Übergänge (z. B. pn-np-pn) aufweisen. Wie in 2 dargestellt, kann der vertikale Thyristor 210 eine p-Typ-Region 211 (auch als Anodenregion bezeichnet) aufweisen, die mit dem ersten Kontakt 203 über eine weitere p-Typ-Region 211a elektrisch verbunden sein kann (wobei die weitere p-Typ-Region 211a stärker dotiert sein kann als die p-Typ-Region 211). Ferner kann das n-Typ-Substrat 201 eine n-Typ-Region 201 des vertikalen Thyristors 210 bereitstellen. Der vertikale Thyristor 210 kann ferner eine n-Typ-Region 212, die als eine Basisregion des vertikalen Thyristors 210 dienen kann, sowie eine p-Typ-Region 213 aufweisen, die als eine weitere Basisregion des vertikalen Thyristors 210 dienen kann. Der vertikale Thyristor 210 kann eine weitere n-Typ-Region 204 aufweisen; die weitere n-Typ-Region 204 kann stärker dotiert sein als die n-Typ-Region 212.
  • Die in 2 gezeigte Konfiguration kann einen oder mehrere der folgenden Nachteile aufweisen: Das ESD-Schutzelement 200 kann einen hohen Widerstand in Vorwärtsrichtung aufweisen, da es die Überbrückungsdiode 220 von der Vorderseite aus verbindet; und der Thyristor kann einen hohen Basiswiderstand aufweisen, was einen geringen Haltestrom verursachen kann.
  • Ferner können die n-Typ-Region 211 des vertikalen Thyristors 210 und die n-Typ-Region 222 der vertikalen Überbrückungsdiode 220 Teil einer epitaktisch gezüchteten Schicht sein oder können von einer epitaktisch gezüchteten, n-Typ-dotierten Schicht bereitgestellt sein, z. B. von einer n-Typ-dotierten Siliziumschicht. Deshalb können der vertikale Thyristor 210 und die vertikale Überbrückungsdiode 220 durch Isolationsgräben 205 elektrisch voneinander getrennt sein. Die n-Typ-Regionen 204, 223 und 207 können eine höhere Dotandenkonzentration als die n-Typ-Regionen 212 und 222 aufweisen. Die p-Typ-Regionen 211a, 225 können eine höhere Dotandenkonzentration als die p-Typ-Regionen 211, 224 aufweisen.
  • Beispielsweise kann das Halbleitermaterial, das in direktem Kontakt mit den Kontakten 202, 203 ist, kann stark dotiert sein, um eine Ausbildung einer Schottky-Barriere oder eines Schottky-Kontaktes zu verhindern.
  • Im Allgemeinen kann, wie in 1 und 2 dargestellt, ein derzeit verfügbares ESD-Schutzelement 100, 200 eine zusätzliche Metallisierung an der Vorderseite benötigen, sodass die Überbrückungsdiode oder der Thyristor das ESD-Schutzelement 100, 200 betreiben kann.
  • Verschiedene Vergleichsbeispiele stellen ein auf einem Thyristor basierendes ESD-Schutzelement bereit, welches einen eingebetteten pn-Kurzschluss aufweist. Der Begriff „pn-Kurzschluss“ kann eine niederohmige Verbindung zwischen einer Region des p-Leitfähigkeitstyps (z. B. einer p-dotierten Region) und einer Region des n-Leitfähigkeitstyps (z. B. einer n-dotierten Region) aufweisen oder betreffen, die einen pn-Übergang zwischen der p-dotierten Region und der n-dotierten Region überbrückt. Ein niedriger Basiswiderstand sowie ein geringer Überbrückungsdiodenwiderstand können mittels des pn-Kurzschlusses erreicht werden.
  • Beispielsweise kann ein Widerstand zum Einstellen eines Haltestroms in einem vertikalen Thyristorkonzept unterhalb einer epitaktischen Schicht eingebettet sein, während eine zusätzliche Diode parallel gekoppelt sein kann. Beispielsweise kann ein pn-Übergang dieser Diode überbrückt werden. Beispielsweise kann diese Überbrückung mittels zumindest eines Grabens realisiert werden, der mit einem Material (z. B. einem Metall) gefüllt ist, das einen sehr niedrigen (oder im Vergleich zum verwendeten Halbleitermaterial praktisch keinen) elektrischen Widerstand aufweist. Beispielsweise kann der pn-Übergang mittels eines Metallpfropfens überbrückt werden.
  • 3A und 3B zeigen jeweils eine Querschnittsansicht (rechte Seite) und einen Ersatzschaltkreis (linke Seite) eines ESD-Schutzelements 300, welches einen vertikalen Thyristor 310 und eine vertikale Überbrückungsdiode 320 als Vergleichsbeispiel aufweist. Der Ersatzschaltkreis wird von der Querschnittsansicht überlagert, um die Bauteile darzustellen, die von dementsprechend konfigurierten Regionen des ESD-Schutzelements 300 bereitgestellt werden. Das ESD-Schutzelement 300 kann zumindest einen pn-Kurzschluss aufweisen, z. B. zumindest einen pn-Kurzschluss in einem pn-Übergang des vertikalen Thyristors 310 und zumindest einen pn-Kurzschluss in einem pn-Übergang unterhalb der vertikalen Überbrückungsdiode 320. Beispielsweise können sowohl der vertikale Thyristor 310 und die vertikale Überbrückungsdiode 320 von einem halbleitenden n-Typ-Substrat 301 und einer halbleitenden n-Typ-Schicht 301n, die über dem halbleitenden n-Typ-Substrat 301 ausgebildet ist, bereitgestellt sein, z. B. durch eine epitaktisch gezüchtete, n-Typ-dotierte Siliziumschicht 301n, die über einem n-Typ-Siliziumsubstrat 301 ausgebildet ist. Der vertikale Thyristor 310 und die vertikale Überbrückungsdiode 320 können jedoch in einem beliebigen anderen geeigneten Halbleitermaterial bereitgestellt sein. Das ESD-Schutzelement 300 kann eine halbleitende p-Typ-Schicht 301p aufweisen (die z. B. durch Ionenimplantation oder eine beliebige andere, geeignete Dotierungstechnik oder durch das Abscheiden einer epitaktischen, halbleitenden p-Typ-Schicht 301p ausgebildet wird) zwischen der halbleitenden n-Typ-Schicht 301n und dem halbleitenden n-Typ-Substrat 301 aufweisen. Ferner kann das ESD-Schutzelement 300 einen ersten Kontakt 303 (z. B. eine erste Kontaktfläche 303, z. B. einen Eingabe/Ausgabe-Anschluss 303) an der Vorderseite des ESD-Schutzelements 300 (wobei der erste Kontakt 303 zum Beispiel der halbleitenden n-Typ-Schicht 301n zugewandt ist) und einen zweiten Kontakt 302 (z. B. eine zweite Kontaktfläche 302) aufweisen, z. B. zum Anlegen eines Masse- (GND-) Potentials, an der Rückseite des ESD-Schutzelements 300, der z. B. dem halbleitenden n-Typ-Substrat 301 zugewandt ist. Der zweite Kontakt 302 kann eine rückseitige Kontaktfläche sein oder Teil einer Rückseitenmetallisierung sein, z. B. in direktem Kontakt mit dem halbleitenden n-Typ-Substrat 301. Der erste Kontakt 303 kann eine vorderseitige Kontaktfläche sein oder Teil einer Vorderseitenmetallisierung sein, worin eine elektrisch isolierende Schicht oder ein elektrisch isolierender Schichtstapel zwischen dem ersten Kontakt 303 und der halbleitenden n-Typ-Schicht 301n bereitgestellt sein kann. Wie in 3 dargestellt, können eine Oxidschicht 303o (oder eine beliebige andere, geeignete, elektrisch isolierende Schicht) und eine Passivierungsschicht 303p (die z. B. ein elektrisch isolierendes Glas oder ein beliebiges anderes elektrisch isolierendes Material aufweist) zwischen der halbleitenden n-Typ-Schicht 301n und dem ersten Kontakt 303 ausgebildet sein.
  • Beispielsweise kann die vertikale Überbrückungsdiode 320 eine p-Typ-Region 321 und eine n-Typ-Region 322 aufweisen, die einen pn-Übergang der vertikalen Überbrückungsdiode 320 ausbilden können. Die vertikale Überbrückungsdiode 320 kann über eine weitere n-Typ-Region 323 mit dem ersten Kontakt 303, oder anders gesagt mit dem Eingabe/Ausgabe- (I/O-) Kontakt 303 des ESD-Schutzelements 300, verbunden sein (die weitere n-Typ-Region 323 kann stärker dotiert sein als die n-Typ-Region 322). Die n-Typ-Region 322 der vertikalen Überbrückungsdiode 320 kann mittels einer oder mehrerer Elektroden 303v, die sich durch die elektrisch isolierende Schicht oder den elektrisch isolierenden Schichtstapel erstrecken (z. B. durch die Oxidschicht 303o und durch die Passivierungsschicht 303p), welche/welcher zwischen der halbleitenden n-Typ-Schicht 301n und dem ersten Kontakt 303 bereitgestellt ist, mit dem ersten Kontakt 303 elektrisch verbunden sein. Die weitere n-Typ-Region 323 der vertikalen Überbrückungsdiode 320 und die eine oder mehrere Elektroden 303v, welche die weitere n-Typ-Region 323 kontaktieren, können so konfiguriert sein, dass sie einen oder mehrere Ohmsche Kontakte ausbilden.
  • Die vertikale Überbrückungsdiode 320, z. B. die p-Typ-Region 321 der vertikalen Überbrückungsdiode 320, kann (z. B. vertikal, z. B. durch das halbleitende n-Typ-Substrat 301) mit der Rückseite des ESD-Schutzelements 300 verbunden sein. Deshalb kann das ESD-Schutzelement 300 einen oder mehrere elektrische Kurzschlüsse 333 aufweisen, z. B. einen oder mehrere pn-Kurzschlüsse 333, um zum Beispiel den pn-Übergang zu überbrücken (oder anders gesagt, um die Verarmungsregion zu überbrücken), der von der p-Typ-Region 321 der vertikalen Überbrückungsdiode 320 und dem halbleitenden n-Typ-Substrat 301 ausgebildet wird. Der pn-Kurzschluss 333 kann bereitgestellt werden, indem ein Graben oder eine Grabenstruktur durch die halbleitende n-Typ-Schicht 301n und durch die halbleitende p-Typ-Schicht 301p in das halbleitende n-Typ-Substrat 301 ausgebildet wird und der Graben mit einem elektrisch leitfähigen Material, z. B. mit einem Metall oder einer Metalllegierung, die z. B. Wolfram, Kupfer und/oder Aluminium aufweist, gefüllt wird.
  • Beispielsweise kann es das Verwenden zumindest eines pn-Kurzschlusses 333 erlauben, eine vertikale Diode (z. B. eine vertikale Überbrückungsdiode 320, die lediglich einen pn-Übergang aufweist) effizient neben einem vertikalen Thyristor oder Transistor (welcher mehr als einen pn-Übergang aufweist) zu integrieren.
  • Beispielsweise kann der vertikale Thyristor 310 des ESD-Schutzelements 300 eine erste p-Typ-Region 311 aufweisen, die z. B. in der halbleitenden n-Typ- Schicht 301n bereitgestellt ist, wobei die erste p-Typ-Region 311 des vertikalen Thyristors 310 mittels einer oder mehrerer Elektroden 303v, die sich durch die elektrisch isolierende Schicht oder den elektrisch isolierenden Schichtstapel (z. B. durch die Oxidschicht 303o und durch die Passivierungsschicht 303p), die/der zwischen der halbleitenden n-Typ-Schicht 301n und dem ersten Kontakt 303 bereitgestellt ist, mit dem ersten Kontakt 303 elektrisch verbunden sein kann. Ferner können die erste p-Typ-Region 311 des vertikalen Thyristors 310 und die eine oder mehrere Elektroden 303v, welche die erste p-Typ-Region 311 kontaktieren, so konfiguriert sein, dass sie einen oder mehrere Ohmsche Kontakte ausbilden.
  • Beispielsweise kann der vertikale Thyristor 310 eine n-Typ-Region 312 aufweisen, die z. B. als Teil der halbleitenden n-Typ-Schicht 301n bereitgestellt ist, wobei die n-Typ-Region 312 und die erste p-Typ-Region 311 einen ersten pn-Übergang des vertikalen Thyristors 301 bereitstellen können. Ferner kann der vertikale Thyristor 310 eine zweite p-Typ-Region 313 aufweisen, die z. B. als Teil der halbleitenden p-Typ-Schicht 301p bereitgestellt ist, wobei die n-Typ-Region 312 und die zweite p-Typ-Region 313 einen zweiten pn-Übergang des vertikalen Thyristors 310 bereitstellen können. Ferner können die zweite p-Typ-Region 313 und das halbleitende n-Typ-Substrat 301 einen dritten pn-Übergang des vertikalen Thyristors 310 bereitstellen.
  • Beispielsweise kann das ESD-Schutzelement 300 eine weitere n-Typ-Region 304 (z. B. optional) aufweisen; die weitere n-Typ-Region 304 kann stärker dotiert sein als die n-Typ-Region 312 des vertikalen Thyristors 310. Beispielsweise können die weitere n-Typ-Region 304 und die zweite p-Typ-Region 313 eine Zenerdiode 330 bereitstellen. Die Zenerdiode 330 kann, wie in 3 dargestellt, über einen oder mehrere pn-Kurzschlüsse 333 mit dem zweiten Kontakt 302, z. B. mit dem Masse- (GND-) Potential, elektrisch verbunden sein.
  • Ferner können sowohl die n-Typ-Region 312 des vertikalen Thyristors 310 als auch die n-Typ-Region 322 der vertikalen Überbrückungsdiode 320 Teil der epitaktisch gezüchteten, halbleitenden n-Typ-Schicht 301n sein oder können von der epitaktisch gezüchteten, halbleitenden n-Typ-Schicht 301n bereitgestellt sein, z. B. von einer n-Typ-dotierten Siliziumschicht. Dementsprechend können der vertikale Thyristor 310 und die vertikale Überbrückungsdiode 320 durch einen oder mehrere Isolationsgräben 305 elektrisch voneinander getrennt sein. Die n-Typ-Regionen 323 und 304 können höhere Dotandenkonzentrationen aufweisen als die n-Typ-Regionen 312 und 322 (oder anders gesagt können die n-Typ-Regionen 323 und 304 eine höhere Dotandenkonzentration als die halbleitende n-Typ-Schicht 301n aufweisen).
  • Beispielsweise kann das halbleitende n-Typ-Substrat 301 (oder eine beliebige Art von geeignetem, n-Typ-dotiertem Träger 301) eine Dicke aufweisen, die zum Beispiel weniger als 100 µm ist. Das ESD-Schutzelement 300, welches hier als Vergleichsbeispiel bereitgestellt wird, kann als eine vertikale Vorrichtung mit einem (anschaulich vertikalen) Stromfluss von der Vorderseite (z. B. vom ersten Kontakt 303) zur Rückseite (z. B. zum zweiten Kontakt 302) konfiguriert sein
  • Beispielsweise können die pn-Kurzschlüsse 333 im ESD-Schutzelement 300 bereitgestellt werden, indem ein Graben ausgebildet wird, der mit einem niederohmigen, elektrisch leitfähigen Material gefüllt wird, z. B. durch das Abscheiden einer Auskleidung, welche z. B. Titan und/oder Titannitrid aufweist, in den Graben und das darauffolgende Füllen des Grabens mit einem Metall, z. B. mit Wolfram. Ferner können die Elektroden 303v (oder anders gesagt die Durchkontaktierungen 303v der Kontaktmetallisierungen) Wolfram aufweisen.
  • Wie in 3A dargestellt, können sich die Isolationsgräben 305 durch die halbleitende n-Typ-Schicht 301n in die halbleitende p-Typ-Schicht 301p erstrecken. Ferner kann/können sich beispielsweise ein oder mehrere Isolationsgräben 305 durch die halbleitende n-Typ-Schicht 301n in die p-Typ-Region 321 der vertikalen Überbrückungsdiode 320 erstrecken, wie in 3B dargestellt, in der sich ein oder mehrere weitere Isolationsgräben 305 in die weitere n-Typ-Region 304 des vertikalen Thyristors 310, und, zum Beispiel, nicht in die zweite p-Typ-Region 313 des vertikalen Thyristors 310 erstrecken. Beispielsweise können sich die Isolationsgräben 305, welche die vertikale Überbrückungsdiode 320 und den vertikalen Thyristor 310 elektrisch voneinander trennen, in das halbleitende n-Typ-Substrat 301 erstrecken oder nicht erstrecken.
  • 3A und 3B stellen jeweils ein ESD-Schutzelement 300 dar, welches von einer vertikalen n-p-Diode und einem vertikalen p-n-p-n-Thyristor bereitgestellt wird, die zwischen dem I/O-Anschluss 303 und dem Masse- (GND-) Anschluss 302 parallel zueinander gekoppelt sind. Das ESD-Schutzelement 300 kann jedoch analog in der entgegengesetzten Dotierung bereitgestellt sein, z. B. mit einer vertikalen p-n-Diode und einem vertikalen n-p-n-p-Thyristor.
  • 4 stellt ein schematisches Flussdiagramm eines Verfahrens 400 zur Herstellung einer vertikal integrierten Halbleitervorrichtung gemäß verschiedenen Ausführungsformen dar, wobei das Verfahren 400 folgende Schritte aufweisen kann: bei 410, das Ausbilden einer zweiten halbleitenden Schicht über einer ersten halbleitenden Schicht; bei 420, das Ausbilden einer dritten halbleitenden Schicht über der zweiten halbleitenden Schicht, bei 430, das Ausbilden eines Grabens, der durch die zweite und dritte halbleitende Schicht zur ersten halbleitenden Schicht reicht; und, bei 440, das Abscheiden elektrisch leitfähigen Materials in den Graben, wobei das elektrisch leitfähige Material im Graben einen elektrischen Kurzschluss (auch als elektrische Überbrückung bezeichnet) zwischen der ersten und zweiten halbleitenden Schicht ausbildet.
  • 5A stellt eine vertikal integrierte Halbleitervorrichtung in einer schematischen Querschnittsansicht während der Verarbeitung gemäß verschiedenen Ausführungsformen dar, z. B. nachdem die Prozesse 410 und 420 des Verfahrens 400 durchgeführt worden sind, z. B. nach dem Ausbilden einer zweiten halbleitenden Schicht 503 über einer ersten halbleitenden Schicht 501 und dem Ausbilden einer dritten halbleitenden Schicht 505 über der zweiten halbleitenden Schicht 503. Gemäß verschiedenen Ausführungsformen kann die vertikal integrierte Halbleitervorrichtung zumindest drei Schichten 501, 503 und 505 aufweisen, die einen Schichtstapel ausbilden, wobei jede Schicht Halbleitermaterial aufweist oder aus Halbleitermaterial besteht. Ferner kann die erste halbleitende Schicht 501 ein (z. B. Teil eines) Halbleiterträger(s) 501 sein, z. B. ein Halbleitersubstrat 501, ein Halbleiterwafer 501 oder ein Halbleiterwerkstück 501. Die erste halbleitende Schicht 501 kann dotiertes Halbleitermaterial, z. B. ein e.g. p-Typ-dotiertes oder n-Typ-dotiertes Halbleitermaterial. Das Halbleitermaterial der ersten halbleitenden Schicht 501 kann Silizium oder ein beliebiges anderes Halbleitermaterial sein, das in der Halbleitertechnik verarbeitet wird. Die zweite halbleitende Schicht 503 kann ein dotiertes Halbleitermaterial aufweisen, z. B. ein p-Typ-dotiertes oder n-Typ-dotiertes Halbleitermaterial. Das Halbleitermaterial der zweiten halbleitenden Schicht 503 kann Silizium oder ein beliebiges anderes Halbleitermaterial sein, das in der Halbleitertechnik verarbeitet wird. Die dritte Halbleiterschicht 505 kann ein dotiertes Halbleitermaterial aufweisen, z. B. ein p-Typ-dotiertes oder n-Typ-dotiertes Halbleitermaterial. Das Halbleitermaterial der dritten halbleitenden Schicht 505 kann Silizium oder ein beliebiges anderes Halbleitermaterial sein, das in der Halbleitertechnik verarbeitet wird.
  • Gemäß verschiedenen Ausführungsformen kann die zweite halbleitende Schicht 503 über der ersten halbleitenden Schicht 501 (z. B. über einem Halbleiterträger 501 oder einer beliebigen Art von halbleitender Schicht 501) mittels chemischer Dampfabscheidung (CVD) oder physikalischer Dampfabscheidung (PVD) abgeschieden werden. Gemäß verschiedenen Ausführungsformen kann die zweite halbleitende Schicht 503 epitaktisch über der ersten Halbleiterschicht 501 abgeschieden werden, z. B. durch CVD oder PVD. Gemäß verschiedenen Ausführungsformen kann die dritte halbleitende Schicht 505 epitaktisch über der zweiten halbleitenden Schicht 503 abgeschieden werden, z. B. durch CVD oder PVD. Deshalb kann die erste halbleitende Schicht 501 eine Siliziumschicht 501 oder ein Siliziumträger 501 sein, die zweite halbleitende Schicht 503 kann eine Siliziumschicht 503 sein, und die dritte halbleitende Schicht 505 kann ebenfalls eine Siliziumschicht 505 sein. Alternativ dazu können alle drei halbleitenden Schichten 501, 503 und 505 epitaktisch auf einem Träger gezüchtet werden (nicht dargestellt).
  • Gemäß verschiedenen Ausführungsformen kann die erste halbleitende Schicht 501 p-Typ-dotiertes Silizium aufweisen, die zweite halbleitende Schicht 503 kann n-Typ-dotiertes Silizium aufweisen, und die dritte halbleitende Schicht 505 kann p-Typ-dotiertes Silizium aufweisen. Alternativ dazu kann die erste halbleitende Schicht 501 n-Typ-dotiertes Silizium aufweisen, die zweite halbleitende Schicht 503 kann p-Typ-dotiertes Silizium aufweisen, und die dritte halbleitende Schicht 505 kann n-Typ-dotiertes Silizium aufweisen.
  • 5B stellt eine vertikal integrierte Halbleitervorrichtung in einer schematischen Querschnittsansicht während der Verarbeitung gemäß verschiedenen Ausführungsformen dar, z. B. nachdem die Prozesse 410, 420 und 430 des Verfahrens 400 durchgeführt worden sind, z. B. nach dem Ausbilden einer zweiten halbleitenden Schicht 503 über einer ersten halbleitenden Schicht 501, dem Ausbilden einer dritten halbleitenden Schicht 505 über der zweiten halbleitenden Schicht 503 und dem Ausbilden zumindest eines Grabens 507, der durch die zweite und dritte halbleitende Schicht 503, 505 zur ersten halbleitenden Schicht 501 (z. B., wie gezeigt, in die erste halbleitende Schicht 501) reicht.
  • Der zumindest eine Graben 507 kann mittels eines in der Halbleitertechnik verwendeten Strukturierungsprozesses ausgebildet werden, z. B. mittels Fotolithografie und mittels Ätzen, z. B. Trockenätzen. Dementsprechend kann eine strukturierte Maskierungsschicht über der dritten halbleitenden Schicht 505 bereitgestellt werden, welche die Position des zumindest einen Grabens 507 definiert. Gemäß verschiedenen Ausführungsformen kann das Ausbilden des Grabens 507 (z. B. im Prozess 430 des Verfahrens 400) Ätzen (oder anders gesagt das teilweise Entfernen) zumindest der zweiten und dritten halbleitenden Schichten 503, 505 aufweisen. Ferner kann das Ausbilden des Grabens 507 (z. B. im Prozess 430 des Verfahrens 400) Ätzen (oder anders gesagt das teilweise Entfernen) der ersten, zweiten und dritten halbleitenden Schichten 501, 503 und 505 aufweisen.
  • 5C stellt eine vertikal integrierte Halbleitervorrichtung in einer schematischen Querschnittsansicht während der Verarbeitung gemäß verschiedenen Ausführungsformen dar, z. B. nachdem die Prozesse 410, 420, 430 und 440 des Verfahrens 400 durchgeführt worden sind, z. B. nach dem Ausbilden einer zweiten halbleitenden Schicht 503 über einer ersten halbleitenden Schicht 501, dem Ausbilden einer dritten halbleitenden Schicht 505 über der zweiten halbleitenden Schicht 503, dem Ausbilden zumindest eines Grabens 507, der durch die zweite und dritte halbleitende Schicht 503, 505 zur ersten halbleitenden Schicht 501 reicht, und dem Abscheiden elektrisch leitfähigen Materials 509 in den Graben 507, wobei das elektrisch leitfähige Material 509 im Graben 507 zumindest eine elektrische Überbrückung zwischen der ersten und zweiten halbleitenden Schicht 501, 503 ausbildet.
  • Gemäß verschiedenen Ausführungsformen können die erste und zweite halbleitende Schicht 501, 503 entgegengesetzt dotierte halbleitende Schichten sein, die einen pn-Übergang ausbilden, wobei das elektrisch leitfähige Material 509 im Graben 507 den pn-Übergang elektrisch kurzschließt oder elektrisch überbrückt (anders gesagt schließt das leitfähige Material 509 im Graben 507 die Verarmungsregion des pn-Überganges elektrisch kurz oder überbrückt sie elektrisch).
  • Gemäß verschiedenen Ausführungsformen können die halbleitenden Schichten 501, 503 und 505 es erlauben, eine vertikale Diode auszubilden und einen vertikalen Transistor neben der vertikalen Diode auszubilden, wobei die halbleitenden Schichten 501, 503 und 505 zwei pn-Übergänge für den vertikalen Transistor und zwei pn-Übergänge für die vertikale Diode bereitstellen, wobei einer der beiden pn-Übergänge für die vertikale Diode durch das elektrisch leitfähige Material 509 im Graben 507 elektrisch überbrückt werden kann.
  • Gemäß verschiedenen Ausführungsformen können die halbleitenden Schichten 501, 503 und 505 es erlauben, eine vertikale Diode auszubilden und einen vertikalen Thyristor neben der vertikalen Diode auszubilden, wobei die halbleitenden Schichten 501, 503 und 505 zumindest zwei pn-Übergänge für den vertikalen Thyristor (weitere dotierte Regionen können durch Dotierung oder Gegendotierung bereitgestellt werden) und zwei pn-Übergänge für die vertikale Diode bereitstellen können, wobei einer der beiden pn-Übergänge für die vertikale Diode durch das elektrisch leitfähige Material 509 im Graben 507 elektrisch überbrückt werden kann. Gemäß verschiedenen Ausführungsformen können die halbleitenden Schichten 501, 503 und 505 es erlauben, einen vertikalen Transistor und einen vertikalen Thyristor neben dem vertikalen Transistor auszubilden.
  • Gemäß verschiedenen Ausführungsformen kann das elektrisch leitfähige Material 509 zumindest ein Metall, z. B. Kupfer, Aluminium, Wolfram, Titan, Nickel und Ähnliches, oder zumindest eine Metalllegierung, z. B. eine Kupfer/Aluminiumlegierung oder eine beliebige andere, elektrisch leitfähige (z. B. metallische) Legierung aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann, wie zum Beispiel in 5C dargestellt, der zumindest eine Graben 507 zumindest teilweise mit dem elektrisch leitfähigen Material 509 gefüllt sein. Ferner, wie zum Beispiel in 5D dargestellt wird, kann der zumindest eine Graben 507 vollständig mit dem elektrisch leitfähigen Material 509 gefüllt sein. Wie zum Beispiel in 5E dargestellt, kann jedoch die Seitenwand des zumindest einen Grabens teilweise mit einem elektrisch isolierenden Material 511 bedeckt sein, um einen elektrischen Kurzschluss zwischen der zweiten halbleitenden Schicht 503 und der dritten halbleitenden Schicht 505 zu verhindern. Dies kann zum Beispiel eine leichtere Verarbeitung erlauben.
  • Gemäß verschiedenen Ausführungsformen kann das Ausbilden des Grabens 507 (z. B. im Prozess 430 des Verfahrens 400) folgende Schritte aufweisen: das Ausbilden des Grabens 507 bis zu einer ersten Tiefe, sodass der Graben durch die dritte halbleitende Schicht 505 zur zweiten halbleitenden Schicht 503 reicht; das Bedecken einer Seitenwand oder von Seitenwänden des Grabens 507 mit elektrisch isolierendem Material; und daraufhin das Erweitern des Grabens bis zu einer zweiten Tiefe, sodass der erweiterte Graben durch die zweite halbleitende Schicht 503 zur ersten halbleitenden Schicht 501 reicht. Gemäß verschiedenen Ausführungsformen kann das elektrisch isolierende Material 511 Borsilicatglas aufweisen, jedoch können andere isolierende Materialien gemäß anderen Ausführungsformen verwendet werden. Alternativ dazu kann das Ausbilden des Grabens 507 (z. B. im Prozess in 430 des Verfahrens 400) folgende Schritte aufweisen: das Ausbilden des Grabens 507 bis zu einer ersten Tiefe, sodass der Graben durch die dritte halbleitende Schicht 505 zur zweiten halbleitenden Schicht 503 reicht; das Bedecken einer Seitenwand oder von Seitenwänden des Grabens 507 mit einer Dotandenquelle (z. B. mit einem stark dotierten oder überdotierten Material oder mit einem beliebigen Material, das als Dotandenquelle fungiert, z. B. ein stark dotiertes Oxid oder ein stark dotiertes Glas); das Diffundieren des Dotanden von der dotierten Quelle in die dritte halbleitende Schicht 505, wodurch ein pn-Übergang in der dritten halbleitenden Schicht 505 erzeugt wird; und, daraufhin, das Erweitern des Grabens bis zu einer zweiten Tiefe, sodass der erweiterte Graben durch die zweite halbleitende Schicht 503 zur ersten halbleitenden Schicht 501 reicht. Gegebenenfalls kann die Dotandenquelle entfernt werden, nachdem der Dotand in die dritte halbleitende Schicht 505 diffundiert wurde. Falls der Graben 507 mit einem Metall gefüllt ist, kann der durch den diffundierten Dotanden in der dritten halbleitenden Schicht 505 bereitgestellte pn-Übergang die dritte halbleitende Schicht 505 vom Metall im Graben 507 elektrisch trennen.
  • Ferner, wie z. B in 5F dargestellt, kann/können nur die Seitenwand oder die Seitenwände des zumindest einen Grabens 507 mit dem elektrisch leitfähigen Material 509 bedeckt werden, z. B. mit einem Metall oder einer Metalllegierung, z. B. durch das Durchführen eines konformen Abscheidungsprozesses, z. B. durch Plattieren, atomare Schichtabscheidung (ALD) oder einen CVD-Prozess (z. B. atomare Schicht-CVD oder Niederdruck-CVD).
  • Gemäß verschiedenen Ausführungsformen kann eine Auskleidung, z. B. eine Titanauskleidung, in den Graben 507 abgeschieden werden, bevor ein weiteres, elektrisch leitfähiges Material 509 in den Graben 507 abgeschieden werden kann.
  • Ferner kann, gemäß verschiedenen Ausführungsformen, das elektrisch leitfähige Material 509 oder, in verschiedenen Ausführungsformen, das Auskleidungsmaterial so ausgewählt sein, dass ein Ohmscher Kontakt mit dem halbleitenden Material zumindest einer der halbleitenden Schichten 501, 503 und 505 ausgebildet sein kann. Alternativ dazu kann das elektrisch leitfähige Material 509, oder, in verschiedenen Ausführungsformen, das Auskleidungsmaterial so ausgewählt sein, dass ein Schottky-Kontakt mit dem halbleitenden Material zumindest einer halbleitenden Schichten 501, 503 und 505 ausgebildet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die zweite halbleitende Schicht 503 eine hohe Impedanz oder einen hohen elektrischen Widerstand aufweisen, wodurch das elektrisch leitfähige Material 509 im Graben 507 die zweite halbleitende Schicht 503 elektrisch überbrücken kann. Die zweite halbleitende Schicht 503 kann zum Beispiel ein schwach dotiertes oder undotiertes halbleitendes Material aufweisen, z. B. schwach dotiertes oder undotiertes Silizium. In diesem Fall können die erste und zweite halbleitende Schicht 501, 503 vom selben Dotierungstyp sein, wobei kein pn-Übergang zwischen der ersten und zweiten halbleitenden Schicht 501, 503 ausgebildet wird.
  • 6 stellt ein schematisches Flussdiagramm eines Verfahrens 600 (z. B. einen Prozessfluss 600) zur Herstellung einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen dar, wobei das Verfahren 600 folgende Schritte aufweisen kann: bei 610, das Ausbilden eines Grabens (z. B. eines tiefen Grabens) von einer Oberfläche eines Trägers (z. B. eines Halbleiterwafers) in den Träger, wodurch ein in den Träger eingebetteter pn-Übergang kurzgeschlossen wird; bei 620 das zumindest teilweise Füllen des Grabens mit einem Metall, um einen eingebetteten pn-Kurzschluss bereitzustellen, welcher den im Träger eingebetteten pn-Übergang elektrisch überbrückt; bei 630 das Bedecken des Metalls mit einer isolierenden Schicht; und bei 640, das Bereitstellen elektrischer Verbindungen, um die Vorrichtung zu betreiben, sodass der eingebettete pn-Übergang und der eingebettete pn-Kurzschluss elektrisch aktiv sein können.
  • Gemäß verschiedenen Ausführungsformen kann ein Prozessfluss zur Herstellung einer Halbleitervorrichtung folgende Schritte aufweisen: das Abscheiden einer elektrisch isolierenden Schicht (z. B. einer Oxidschicht) über einer Wafer-Vorderseite; das Strukturieren der elektrisch isolierenden Schicht (z. B. das Durchführen einer Oxidöffnung, z. B. durch das Anwenden von Fotolithografie); das Ätzen eines Grabens (z. B. eines tiefen Grabens) in das Wafermaterial (z. B. das Wafermaterial, das Silizium aufweist oder aus diesem besteht), wodurch eine eingebettete Implantationsschicht kurzgeschlossen wird (z. B eine eingebettete Schicht oder ein eingebetteter pn-Übergang); das Abscheiden eines Metalls über der Oberfläche der Wafervorderseite, wodurch der Graben mit Metall (z. B. Wolfram) gefüllt wird und ein eingebetteter pn-Kurzschluss bereitgestellt wird; das Entfernen des abgeschiedenen Metalls von der gesamten Oberfläche der Wafervorderseite; das Bedecken des Metalls (das z. B. im Graben zurückbleibt) mit einer isolierenden Schicht; das Planarisieren der Wafervorderseite; sowie das Bereitstellen elektrischer Verbindungen, um die Halbleitervorrichtung zu betreiben, sodass der eingebettete pn-Kurzschluss elektrisch aktiv sein kann.
  • Im Folgenden zeigen 7A bis 7H eine Halbleitervorrichtung 700 jeweils in einer schematische Querschnittsansicht während der Verarbeitung oder während der Herstellung gemäß verschiedenen Ausführungsformen.
  • In einer (z. B. anfänglichen) Verarbeitungsstufe kann, wie in 7A gemäß verschiedenen Ausführungsformen dargestellt, ein Träger 701 (z. B. ein Halbleiterwafer 701, ein Chip 701, ein Nacktchip 701 oder ein Halbleiterwerkstück 701) zumindest eine eingebettete Region 701b aufweisen, die im Halbleitermaterial des Trägers 701 angeordnet ist. Der Träger 701 kann eine Substratregion 701a aufweisen, welche p-Typ- oder n-Typ-dotiertes, halbleitendes Material aufweist. Der Träger 701 kann ferner eine epitaktisch gezüchtete Region 701c aufweisen, welche p-Typ- oder n-Typ-dotiertes, halbleitendes Material aufweist. Die epitaktisch gezüchtete Region 701c kann dasselbe halbleitende Material wie die Substratregion 701a und denselben Dotierungstyp wie die Substratregion 701a, z. B. p-Typ-dotiertes Silizium oder n-Typ-dotiertes Silizium aufweisen. Die eingebettete Region 701b kann zwischen der Substratregion 701a und der epitaktisch gezüchteten Region 701c angeordnet sein. Alternativ dazu kann die eingebettete Region 701b in einem monolithischen Wafer ausgebildet werden, der die Regionen 701a, 701c aufweist.
  • Gegebenenfalls kann ein Isolationsgraben 705 im Träger 701 ausgebildet werden, der sich z. B. vertikal durch die epitaktisch gezüchtete Region 701c in die eingebettete Region 701b erstreckt. Die eingebettete Region 701b kann halbleitendes p-Typ- oder n-Typ-Material aufweisen. Gemäß verschiedenen Ausführungsformen kann die eingebettete Region 701b dasselbe halbleitende Material wie die Substratregion 701a und/oder die epitaktisch gezüchtete Region 701c und denselben Dotierungstyp oder den entgegengesetzten Dotierungstyp wie die Substratregion 701a und/oder die epitaktisch gezüchtete Region 701c aufweisen, z. B. p-Typ-dotiertes Silizium oder n-Typ-dotiertes Silizium. Die eingebettete Region 701b kann eine schwach dotierte Region sein oder, anders gesagt, einen hohen elektrischen Widerstand aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann eine elektrische Isolierung 703o, 703p über der Oberfläche 701s des Trägers 701 ausgebildet sein, wobei die Oberfläche 701s zum Beispiel eine Hauptverarbeitungsoberfläche des Trägers 701 sein kann. Gemäß verschiedenen Ausführungsformen kann eine Oxidschicht 703o über der Oberfläche 701s des Trägers 701 abgeschieden werden, z. B. durch das Bereitstellen eines Feldoxids (FOX) für eine Feldeffektstruktur, z. B. für einen Transistor oder einen Thyristor. Ferner kann die Oxidschicht 703o mit einer Passivierungsschicht 703p bedeckt werden, z. B. einer elektrisch isolierenden Schicht, die z. B. Borphosphorsilicatglas (BPSG) aufweist. Die eingebettete Region kann zum Beispiel durch Ionenimplantation ausgebildet werden.
  • In einer weiteren Verarbeitungsstufe kann, wie in 7B gemäß verschiedenen Ausführungsformen dargestellt, die elektrische Isolierung 703o, 703p an der Oberfläche 701s des Trägers 701 strukturiert sein; oder, anders gesagt, kann die elektrische Isolierung 703o, 703p offen sein. Daher kann eine strukturierte Maskierungsschicht 706, z. B. eine strukturierte Fotolackschicht 706, über der elektrischen Isolierung 703o, 703p ausgebildet werden. Die elektrische Isolierung 703o, 703p kann teilweise unter Verwendung der strukturierten Maskierungsschicht 706 und, zum Beispiel, eines Ätzprozesses, z. B. Trockenätzen, entfernt werden. Dadurch kann die Oberfläche 701s des Trägers 701 teilweise belichtet werden.
  • In einer weiteren Verarbeitungsstufe kann, wie in 7C gemäß verschiedenen Ausführungsformen dargestellt, ein Graben 707 im Träger 701 ausgebildet werden, wobei sich der Graben 707 z. B. vertikal durch die epitaktisch gezüchtete Region 701c und durch die eingebettete Region 701b in die Substratregion 701a erstreckt. Anders gesagt kann der Graben 707 die eingebettete Region 701b kurzschließen. Der Graben 707 kann durch Ätzen, z. B. Trockenätzen oder reaktives Ionentiefätzen ausgebildet werden. Gemäß verschiedenen Ausführungsformen kann der Graben 707 ein tiefer Graben sein, der sich zum Beispiel mehr als 10 µm in den Träger 701 hinein erstreckt (z. B. von der Oberfläche 701s des Trägers 701 aus gemessen). Der Graben kann in das Halbleitermaterial des Trägers 701 ausgebildet werden.
  • In einer weiteren Verarbeitungsstufe kann, wie in 7D gemäß verschiedenen Ausführungsformen dargestellt, ein Metall 709 über dem Träger 701 abgeschieden werden, wobei das Metall 709 die elektrische Isolierung 703o, 703p bedeckt und den Graben 707 z. B. vollständig bedeckt. Gegebenenfalls kann eine Auskleidung über dem Träger 701 abgeschieden werden, bevor das Metall 709 abgeschieden wird, wobei die Auskleidung die belichtete Oberfläche konform bedeckt.
  • Wie beispielhaft in 7D dargestellt, kann das Metall 709 im Graben 707 gemäß verschiedenen Ausführungsformen einen eingebetteten elektrischen Kurzschluss bereitstellen, der z. B. die eingebettete Region 701b (z. B. eine schwach dotierte, eingebettete Region 701b) kurzschließt oder überbrückt oder einen oder mehrere pn-Übergänge (was von den jeweiligen Dotierungen der Regionen 701a, 701b und 701c im Träger 701 abhängt), die von der eingebetteten Region 701b im Träger 701 erzeugt wird/werden, kurzschließt oder überbrückt.
  • In einer weiteren Verarbeitungsstufe, wie in 7E gemäß verschiedenen Ausführungsformen dargestellt, kann der Abschnitt des Metalls 709 entfernt werden, der die elektrische Isolierung 703o, 703p bedeckt. Das Metall 709 kann von der gesamten Vorderseite des Trägers 701 entfernt werden; oder anders gesagt, kann das Metall lediglich im Graben 707 zurückbleiben.
  • In einer weiteren Verarbeitungsstufe, wie in 7F gemäß verschiedenen Ausführungsformen dargestellt, kann eine weitere elektrisch isolierende Schicht 711 über dem Träger 701 abgeschieden werden, die z. B. Borphosphorsilicatglas (BPSG) aufweist oder aus diesem besteht. Die weitere elektrisch isolierende Schicht 711 kann das Metall 709 im Graben 707 und die elektrische Isolierung 703o, 703p bedecken.
  • In einer weiteren Verarbeitungsstufe, wie in 7G gemäß verschiedenen Ausführungsformen dargestellt, kann der Träger 701 planarisiert werden, oder anders gesagt kann die Trägervorderseite planarisiert werden, z. B. durch chemisch-mechanisches Polieren (CMP).
  • In einer weiteren Verarbeitungsstufe, wie in 7H gemäß verschiedenen Ausführungsformen dargestellt, können elektrische Verbindungen 703v und eine Kontaktfläche 703 (z. B. ein I/O-Anschluss 703) bereitgestellt werden, um die Halbleitervorrichtung 700 zu betreiben, z. B. um Strom in die Regionen 701a, 701b und 701c des Trägers 701 zu leiten. Die Halbleitervorrichtung 700 kann als vertikale Halbleitervorrichtung 700 mit einem Stromfluss von der Vorderseite 700f zur Rückseite 700b der Halbleitervorrichtung 700 (oder des Trägers 701) konfiguriert sein.
  • Der Isolationsgraben 705 kann zum Beispiel einen ersten pn-Übergang 770 (der zum Beispiel durch entgegengesetzt dotierte Regionen 701b, 701c bereitgestellt wird) von der elektrischen Überbrückung (z. B. vom Metall 709 im Graben 707) trennen, sodass der erste pn-Übergang 770 nicht überbrückt wird. Die elektrische Überbrückung (z. B. das Metall 709 im Graben 707) kann jedoch einen zweiten pn-Übergang 780 (der zum Beispiel durch entgegengesetzt dotierte Regionen 701a, 701b bereitgestellt wird) überbrücken oder elektrisch kurzschließen.
  • 8 zeigt eine vertikale Halbleitervorrichtung 800 in einer schematischen Querschnittsansicht als Vergleichsbeispiel. 8 zeigt auch einen Ersatzschaltkreis der Bauteile, die von der Vielzahl von dotierten halbleitenden Regionen und/oder dotierten halbleitenden Schichten in der Halbleitervorrichtung 800 bereitgestellt werden. Beispielsweise kann die vertikale Halbleitervorrichtung 800 zum Beispiel eine erste Diode 810 und zwei Dioden 820 aufweisen, die mit der ersten Diode 810 parallel gekoppelt sind; die beiden Dioden 820 können eine zweite Diode und eine Zener-Diode aufweisen, und die zweite Diode und die Zehner-Diode können miteinander in Serie gekoppelt sein, z. B. antiseriell. Die vertikale Halbleitervorrichtung 800 kann einen Träger 801 aufweisen (z. B. einen Wafer 801), wobei der Träger 801 eine Substratregion 801a (z. B. eine erste Schicht 801a), eine erste epitaktische Schicht 801b (z. B. eine zweite Schicht 801b), die über der Substratregion 801a ausgebildet ist, und eine zweite epitaktische Schicht 801c (z. B. eine dritte Schicht 801c) aufweisen, die über der ersten epitaktischen Schicht 801b ausgebildet ist. Die Substratregion 801 kann stark n-Typ-dotiert (n+) sein, die erste epitaktische Schicht 801b kann schwach n-Typ-dotiert (n-) sein, die zweite epitaktische Schicht 801c kann schwach p-Typ-dotiert (p-) sein. Zum Ausbilden der Dioden können weitere stark n-Typ-dotierte (n+) Regionen und weitere stark p-Typ-dotierte (n+) Regionen im Träger 801 bereitgestellt sein.
  • Die vertikale Halbleitervorrichtung 800 kann einen ersten elektrischen Kontakt 803 (z. B. einen I/O-Anschluss, eine vorderseitige Kontaktfläche oder eine vorderseitige Metallisierung) an einer Vorderseite 800f der vertikalen Halbleitervorrichtung 800 sowie einen zweiten elektrischen Kontakt 802 (z. B. eine rückseitige Kontaktfläche oder eine rückseitige Metallisierung) an einer Rückseite 800b der vertikalen Halbleitervorrichtung 800 aufweisen, z. B. um die vertikale Halbleitervorrichtung 800 mit dem Masse- (GND-) Potential zu koppeln.
  • Die erste und die zweite Diode 810, 820 können über jeweils eine oder mehrere Elektroden 803v (z. B. über Durchkontaktierungen oder über eine Kontaktmetallisierung) mit dem ersten elektrischen Kontakt 803 gekoppelt sein, wobei die eine oder mehrere Elektroden 803v sich z. B. vertikal durch eine elektrisch isolierende Schicht 803o, 803p, die zwischen dem ersten elektrischen Kontakt 803 und der zweiten epitaktischen Schicht 801c angeordnet ist (z. B. durch eine Oxidschicht 803o und eine Passivierungsschicht 803p, die über der Oxidschicht 803o bereitgestellt ist), erstrecken können.
  • Die vertikale Halbleitervorrichtung 800 kann Isolationsgräben 805 und elektrische Kurzschlüsse 809 (z. B. mit Metall 809 gefüllte Gräben) aufweisen, wobei die Isolationsgräben 805 und die elektrischen Kurzschlüsse 809 so bereitgestellt sind, dass die erste epitaktische Schicht, die ein schwach n-Typ-dotiertes, halbleitendes Material (n-) aufweist, für die erste Diode 810 überbrückt werden kann, sodass die erste Diode 810 mit einem niedrigen Widerstand mit dem zweiten Kontakt 802 gekoppelt ist. Veranschaulichend kann eine schwach dotierte, halbleitende Region von den elektrischen Kurzschlüssen 809 überbrückt werden. Die Isolationsgräben 805 können es zum Beispiel das ordnungsgemäße Funktionieren der beiden Dioden 820 erlauben, die mit der ersten Diode 810 parallel gekoppelt sind. Beispielsweise kann sich zumindest ein Isolationsgraben 805 durch die erste und die zweite epitaktische Schicht 801b, 801c in die Substratregion 801a erstrecken.
  • Im Folgenden zeigen 9A bis 9E eine Halbleitervorrichtung 900 jeweils in einer schematischen Querschnittsansicht während der Verarbeitung oder während der Herstellung gemäß verschiedenen Ausführungsformen. In einer (z. B. anfänglichen) Verarbeitungsstufe, wie in 9A gemäß verschiedenen Ausführungsformen dargestellt ist, kann ein Träger 901 (z. B. ein Halbleiterwafer, ein Chip oder ein Nacktchip) zumindest eine eingebettete Region 901b aufweisen, die im Halbleitermaterial des Trägers 901 angeordnet ist. Der Träger 901 kann eine Substratregion 901a aufweisen, die ein p-Typ- oder n-Typ-dotiertes, halbleitendes Material aufweist. Der Träger 901 kann ferner eine epitaktisch gezüchtete Region 901c aufweisen, die ein p-Typ- oder n-Typ-dotiertes, halbleitendes Material aufweist. Die epitaktisch gezüchtete Region 901c kann dasselbe halbleitende Material wie die Substratregion 901a und denselben Dotierungstyp aufweisen, z. B. p-Typ-dotiertes Silizium oder n-Typ-dotiertes Silizium. Die eingebettete Region 901b kann zwischen der Substratregion 901a und der epitaktisch gezüchteten Region 901c angeordnet sein. Alternativ dazu kann die eingebettete Region 901b in einem monolithischen Träger 901 ausgebildet sein, welcher die Regionen 901a, 901c aufweist. Alternativ dazu kann der Träger 901 eine Polysiliziumregion 901c oder eine Region 901c, die einen beliebigen Typ von Halbleitermaterial aufweist, aufweisen, welche die eingebettete Region 901b zumindest teilweise bedeckt.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 901 eine Schichtstruktur bereitstellen, um eine vertikale Halbleitervorrichtung 900 auszubilden, wobei der Träger 901 eine erste Schicht 901a oder erste Region 901a, eine zweite Schicht 901b oder zweite Region 901b, welche über der ersten Schicht 901a oder ersten Region 901a ausgebildet ist, und eine dritte Schicht 901c oder dritte Region 901c aufweisen kann, die über der zweiten Schicht 901b oder zweiten Region 901b ausgebildet ist. Die erste Schicht 901a oder erste Region 901a kann stark n-Typ-dotiert (n+) sein, die zweite Schicht 901b oder zweite Region 901b kann stark p-Typ-dotiert (p+) sein, die dritte Schicht 901c oder dritte Region 901c kann schwach n-Typ-dotiert (n-) sein. Alternativ dazu kann die erste Schicht 901a oder erste Region 901a stark p-Typ-dotiert (p+) sein, die zweite Schicht 901b oder zweite Region 901b kann stark n-Typ-dotiert (n+) sein, die dritte Schicht 901c oder dritte Region 901c kann schwach p-Typ-dotiert (p-) sein. Ferner können andere Kombinationen jeweiliger Dotierungstypen und Dotierungskonzentrationen bereitgestellt werden, wenn dies für die spezifischen Bauteile (z. B. eine oder mehrere Dioden, einen oder mehrere Transistoren oder einen oder mehrere Thyristoren), die im Träger 901 bereitzustellen sind, erwünscht ist, vgl. zum Beispiel 10A bis 10F.
  • Gemäß verschiedenen Ausführungsformen kann eine elektrische Isolierung 903o, 903p über der Oberfläche 901s des Trägers 901 ausgebildet sein; die Oberfläche 901s kann zum Beispiel eine Hauptverarbeitungsoberfläche des Trägers 901 sein. Gemäß verschiedenen Ausführungsformen kann eine Oxidschicht 903o über der Oberfläche 901s des Trägers 901 abgeschieden werden, z. B. durch das Bereitstellen eines Feldoxids (FOX) für eine Feldeffektstruktur, z. B. für einen Transistor oder einen Thyristor. Ferner kann die Oxidschicht 903o von einer Passivierungsschicht 903p bedeckt sein, z. B. von einer elektrisch isolierenden Schicht, die z. B. Borphosphorsilicatglas (BPSG) aufweist, wie bereits beschrieben.
  • In einer weiteren Verarbeitungsstufe, wie z. B. in 9B gemäß verschiedenen Ausführungsformen dargestellt, kann zumindest ein Graben 907 (z. B. eine Vielzahl von Gräben 907) im Träger 901 ausgebildet sein, wobei sich der zumindest eine Graben 907 z. B. vertikal durch die dritte Schicht 901c oder dritte Region 901c in die zweite Schicht 901b oder zweite Region 901b erstreckt. Anders gesagt kann zumindest ein Graben 907 mit einer ersten Tiefe ausgebildet werden, sodass dieser in die eingebettete Schicht 901b reicht. Der zumindest eine Graben 907 kann durch ein erstes Ätzen, z. B. Trockenätzen oder reaktives Ionentiefätzen ausgebildet werden. Gemäß verschiedenen Ausführungsformen kann der zumindest eine Graben 907 ein tiefer Graben sein, der sich zum Beispiel mehr als 10 µm in den Träger 901 erstreckt (z. B. von der Oberfläche 901s des Trägers 901 aus gemessen). Der zumindest eine Graben 907 kann in das Halbleitermaterial des Trägers 901 ausgebildet werden. Gemäß verschiedenen Ausführungsformen kann der zumindest eine Graben 907 eine Region des Trägers 901 lateral umgeben.
  • Gemäß verschiedenen Ausführungsformen kann ein elektrisch isolierendes Material 940 (z. B. Siliziumoxid, z. B. Borphosphorsilicatglas) über dem Träger 901 abgeschieden sein, wobei das elektrisch isolierende Material 940 die Seitenwand oder Seitenwände des zumindest einen Grabens 907 bedecken kann. Das elektrisch isolierende Material 940 kann konform abgeschieden werden, zum Beispiel unter Verwendung von ALD oder LPCVD oder, falls der Träger Silizium aufweisen kann, unter Verwendung eines Ofenprozesses, um Siliziumoxid aus dem Silizium des Trägers 901 zu züchten. Daraufhin kann der zumindest eine Graben 907 tiefer in das Substrat 901 gelegt werden, z. B. durch zumindest ein zweites Ätzen, z. B. durch Trockenätzen oder reaktives Ionentiefätzen. Dadurch kann das elektrisch isolierende Material 940 auf der Unterseite des zumindest einen Grabens entfernt werden, bevor der Graben tiefer in den Träger 901 geätzt wird. Nach dem zweiten Ätzen kann sich der zumindest eine Graben 907 z. B. vertikal durch die Dritte Schicht 901c oder dritte Region 901c durch die zweite Schicht 901b oder zweite Region 901b in die erste Schicht 901a oder erste Region 901a erstrecken. Anders gesagt kann zumindest ein Graben 907 mit einer zweiten Tiefe durch die eingebettete Schicht 901b ausgebildet werden, sodass sich dieser hinunter zur oder in die erste Schicht 901a oder erste Region 901a erstreckt. Veranschaulichend kann der zumindest eine Graben 907 die eingebettete Schicht 901b kurzschließen, wie in 9C dargestellt.
  • Alternativ dazu kann, gemäß verschiedenen Ausführungsformen, ein Dotandenquellenmaterial 940 (z. B. ein stark dotiertes Material) über dem Träger 901 abgeschieden werden, wobei das Dotandenquellenmaterial 940 die Seitenwand oder Seitenwände des zumindest einen Grabens 907 bedecken kann. Das Dotandenquellenmaterial 940 kann konform abgeschieden werden, zum Beispiel unter Verwendung von ALD, LPCVD oder eines beliebigen anderen Abscheidungsprozesses. Ferner kann ein Tempern oder eine Wärmebehandlung durchgeführt werden, um den Dotanden aus dem Dotandenquellenmaterial 940 in die dritte Schicht 901c oder dritte Region 901c zu diffundieren. Falls die dritte Schicht 901c oder dritte Region 901c n-Typ-dotiert ist, kann das Dotandenquellenmaterial 940 ein p-Typ-Dotandenmaterial aufweisen, und falls die dritte Schicht 901c oder dritte Region 901c p-Typ-dotiert ist, kann das Dotandenquellenmaterial 940 ein n-Typ-Dotandenmaterial aufweisen. Dadurch kann ein elektrisch isolierender pn-Übergang (z. B. in Blockierungsrichtung) neben dem zumindest einen Graben 907 bereitgestellt werden. Daraufhin kann der zumindest eine Graben 907 tiefer in das Substrat 901 gelegt werden, z. B. durch zumindest ein zweites Ätzen, z. B. Trockenätzen oder reaktives Ionentiefätzen. Ferner kann das zurückbleibende Dotandenquellenmaterial 940 entfernt werden, nachdem der Dotand in die dritte Schicht 901c oder dritte Region 901c diffundiert wurde und bevor der zumindest eine Graben 907 tiefer in den Träger 901 geätzt wird. Nach dem zweiten Ätzen kann sich der zumindest eine Graben 907 z. B. vertikal durch die dritte Schicht 901c oder dritte Region 901c, durch die zweite Schicht 901b oder zweite Region 901b, in die erste Schicht 901a oder erste Region 901a erstrecken. Anders gesagt kann zumindest ein Graben 907 mit einer zweiten Tiefe durch die eingebettete Schicht 901b ausgebildet werden, sodass er sich hinunter zur oder in die erste Schicht 901a oder erste Region 901a erstreckt. Veranschaulichend kann der zumindest eine Graben 907 die eingebettete Schicht 901b kurzschließen, wie in 9C dargestellt.
  • Ferner kann der zumindest eine Graben 907 zumindest teilweise mit einem Metall 909 oder metallischen Material 909 gefüllt werden, wie bereits in 9D beschrieben beispielhaft dargestellt wurde. Wie ferner beispielhaft in 9D dargestellt, kann das Metall 909 im Graben 907 gemäß verschiedenen Ausführungsformen einen eingebetteten elektrischen Kurzschluss bereitstellen, der z. B. die zweite Schicht oder zweite Region 901b (z. B. eine schwach dotierte, eingebettete Region 901b) kurzschließt oder überbrückt oder einen oder mehrere pn-Übergänge, die im Träger 901 erzeugt werden (und von der jeweiligen Dotierung der halbleitenden Schichten 901a, 901b und 901c oder halbleitenden Regionen 901a, 901b und 901c abhängen), kurzschließt oder überbrückt.
  • Wie ferner in 9D dargestellt, kann gemäß verschiedenen Ausführungsformen eine weitere elektrisch isolierende Schicht 911 über dem Träger 901 abgeschieden werden, die z. B. Borphosphorsilicatglas (BPSG) oder ein beliebiges anders, elektrisch isolierendes Material, das in der Halbleitertechnologie verarbeitet wird, aufweist oder aus diesem besteht. Die weitere elektrisch isolierende Schicht 911 kann das Metall 909 im Graben 907 und die elektrische Isolierung 903o, 903p bedecken. Ferner kann der Träger 901 planarisiert werden, oder anders gesagt kann die Trägervorderseite planarisiert werden, z. B. mittels chemisch-mechanischem Polieren (CMP).
  • In einer weiteren Verarbeitungsstufe, wie in 9E gemäß verschiedenen Ausführungsformen dargestellt, können elektrische Verbindungen 903v (z. B. Elektroden) und zumindest eine Kontaktfläche 903 (z. B. ein I/O-Anschluss 903) bereitgestellt werden, um die Halbleitervorrichtung 900 zu betreiben, z. B. um Strom in die Schichten 901a, 901b und 901c oder die Regionen 901a, 901b und 901c des Trägers 901 zu leiten. Die Halbleitervorrichtung 900 kann als vertikale Halbleitervorrichtung 900 konfiguriert sein, wobei ein Strom von der Vorderseite 900f zur Rückseite 900b der Halbleitervorrichtung 900 (oder des Trägers 901) fließt.
  • Gemäß verschiedenen Ausführungsformen können weitere dotierte, halbleitende Regionen 950, 960 bereitgestellt werden, um zumindest entweder die dritte Schicht 901c (oder dritte Region 901c) elektrisch zu kontaktieren, z. B. um einen Ohmschen Kontakt auszubilden, oder einen pn-Übergang mit der dritten Schicht 901c (oder dritten Region 901c) auszubilden, der vom Dotierungstyp der dritten Schicht 901c oder dritten Region 901c und dem Dotierungstyp der weiteren dotierten, halbleitenden Regionen 950, 960 abhängt.
  • Wie in 9E beispielhaft dargestellt, kann die Halbleitervorrichtung 900 als eine vertikale Halbleitervorrichtung 900 konfiguriert sein, wobei die vertikale Halbleitervorrichtung 900 den ersten elektrischen Kontakt 903 (z. B. einen I/O-Anschluss, eine vorderseitige Kontaktfläche oder eine vorderseitige Metallisierung) an der Vorderseite 900f der Halbleitervorrichtung 900 und einen weiteren elektrischen Kontakt (z. B. eine rückseitige Kontaktfläche oder eine rückseitige Metallisierung) an der Rückseite 900b der vertikalen Halbleitervorrichtung 900 aufweisen kann, um z. B. die vertikale Halbleitervorrichtung 900 mit der Masse (GND) zu koppeln.
  • Als Vergleichsbeispiel kann eine Halbleitervorrichtung bereitgestellt werden, wobei die Halbleitervorrichtung einen elektrischen Kurzschluss aufweisen kann, der - wie hier beschrieben - in den Wafer, den Chip oder den Träger eingebettet ist. Deshalb kann die Halbleitervorrichtung eine niedrige Kapazität aufweisen, sodass die Halbleitervorrichtung eine Hochgeschwindigkeitshalbleitervorrichtung sein kann oder als Hochgeschwindigkeitshalbleitervorrichtung verwendet werden kann, z. B. als Switch, Sender, Empfänger, Sendeempfänger. Ferner kann die Halbleitervorrichtung sowohl eine optimale Überbrückungsdiode als auch einen optimalen Thyristor im selben Substrat, z. B. in vertikaler Technik, bereitstellen. Ferner kann ein pn-Übergang oder eine Verarmungsregion beispielsweise durch ein Metall überbrückt werden, wobei das Metall Ohmsche Kontakte mit der p-Typ-Region und der n-Typ-Region des pn-Überganges ausbildet. Der pn-Übergang kann in vertikaler Technik bereitgestellt sein. Eine Ausbildung eines Schottky-Kontaktes kann verhindert werden, indem zusätzliche hoch dotierte, halbleitende Regionen an der Grenzfläche zwischen dem Metall und dem halbleitenden Material verwendet werden.
  • Beispielsweise kann der eingebettete elektrische Kurzschluss oder die eingebettete elektrische Überbrückung, der/die hier beschrieben wird, mittels Waferbondtechnik bereitgestellt werden.
  • Im Folgenden zeigen 10A bis 10F jeweils eine Halbleitervorrichtung 1000 in einer schematischen Querschnittsansicht als Vergleichsbeispiele, wobei die Halbleitervorrichtung 1000 eine Vielzahl von halbleitenden Schichten (z. B. zwei halbleitende Schichten 1001a, 1001b, drei halbleitende Schichten 1001a, 1001b, 1001c oder mehr als drei halbleitende Schichten) und zumindest einen elektrischen Kurzschluss aufweisen kann, der zumindest eine Schicht der Vielzahl von halbleitenden Schichten überbrückt oder zumindest einen pn-Übergang überbrückt, der von der Vielzahl von halbleitenden Schichten erzeugt wird. Beispielsweise kann zum Überbrücken zumindest eines pn-Überganges eine elektrische Überbrückung 1009 durch ein Metall bereitgestellt werden. Um eine Schicht mit einem hohen elektrischen Widerstand (z. B. eine schwach dotierte halbleitende Schicht) zu überbrücken, kann die elektrische Überbrückung 1009 von einem Metall (z. B. Wolfram, Aluminium, Kupfer und Ähnlichem) oder von einem hoch dotierten Halbleitermaterial (z. B. von stark dotiertem Polysilizium) bereitgestellt werden.
  • Die Dotierungstypen und Dotierungskonzentrationen werden ebenfalls in den Figuren dargestellt, in denen n+ eine halbleitende Schicht mit einer stärkeren n-Typ-Dotierungskonzentration als einer mit n bezeichneten halbleitenden Schicht bezeichnet, wobei n eine halbleitende Schicht mit einer stärkeren n-Typ-Dotierungskonzentration als eine mit n- bezeichnete halbleitende Schicht bezeichnet, und wobei n- eine halbleitende Schicht mit einer stärkeren n-Typ-Dotierungskonzentration als eine mit n-- bezeichnete halbleitende Schicht bezeichnet.
  • 11 zeigt schematisch einen vertikalen Thyristor 1100t und eine vertikale Diode 1100d, die in einen Träger 1100 integriert sind. Der vertikale Thyristor 1100t kann vier halbleitende Regionen 1101a, 1101b, 1101c und 1101 d aufweisen, welche die jeweiligen pn-np-pn-Übergänge des vertikalen Thyristors 1100t bereitstellen. Die drei Regionen 1101a, 1101b und 1101c des vertikalen Thyristors 1100t können von den drei Schichten 1100a, 1100b und 1100c des Trägers 1100 bereitgestellt werden oder Teil von diesen sein.
  • Beispielsweise kann die vertikale Diode 1100d durch die drei Schichten 1100a, 1100b und 1100c des Trägers 1100 in den Träger 1100 integriert sein. Die drei Schichten 1100a, 1100b, und 1100c des Trägers 1100 können drei halbleitende Regionen 1102a, 1102b und 1103c bereitstellen oder aufweisen, die einen ersten pn-Übergang und einen zweiten pn-Übergang bereitstellen. Durch das Bereitstellen eines elektrischen Kurzschlusses 1109 (z. B. einer metallischen Überbrückung) wird, wie hier beschrieben, eine vertikale Diode 1100d mit lediglich einem pn-Übergang (welcher von den halbleitenden Regionen 1102b und 1103c bereitgestellt wird) im Träger 1100 bereitgestellt.
  • Beispielsweise kann die vertikale Diode 1100d eine Anodenregion 1102b und eine Kathodenregion 1102c aufweisen. Ferner kann der vertikale Thyristor 1100t eine Anodenregion 1101d und eine Kathodenregion 1101 a sowie zwei Basisregionen 1101b und 1101c zwischen der Anodenregion 1101d und der Kathodenregion 1101a aufweisen.
  • Beispielsweise können die Anodenregion 1101d des vertikalen Thyristors 1100t und die Kathodenregion 1102c der vertikalen Diode 1100d mit einem ersten Anschluss (z. B. an einer Vorderseite des Trägers 1100) elektrisch gekoppelt sein. Ferner können die Kathodenregion 1101a des vertikalen Thyristors 1100t und die Anodenregion 1102b der vertikalen Diode 1100d mit einem zweiten Anschluss (z. B. an einer Rückseite des Trägers 1100) gekoppelt sein. Die Anodenregion 1102b der vertikalen Diode 1100d kann über den elektrischen Kurzschluss 1109 und die n-Typ-Region 1102a mit dem zweiten Anschluss gekoppelt sein.
  • Beispielsweise kann, wie hier bereits beschrieben, eine zusätzliche Zener-Diode in den vertikalen Thyristor 1100t integriert sein, zum Beispiel durch das Ausbilden einer zusätzlichen, stark n-Typ-dotierten Region zwischen den beiden Basisregionen 1101b und 1101c des vertikalen Thyristors 1100t.
  • Analog dazu können die vertikale Diode 1100d und der vertikale Thyristor 1100t im der entgegengesetzten Dotierungsschema konfiguriert sein.
  • Während verschiedene Aspekte dieser Offenbarung konkret gezeigt und unter Bezugnahme auf spezielle Ausführungsformen beschrieben wurden, sollte von Fachleuten verstanden werden, dass verschiedene Änderungen der Form und der Einzelheiten darin vorgenommen werden können, ohne vom Sinn und Schutzumfang der Offenbarung, die von den beiliegenden Patentansprüchen definiert werden, abzuweichen. Der Schutzumfang der Offenbarung wird daher von den beiliegenden Patentansprüchen angegeben, und alle Änderungen, die unter die Bedeutung und den Äquivalenzbereich der Patentansprüche fallen, sollen daher erfasst sein.

Claims (15)

  1. Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung (300), wobei das Verfahren Folgendes aufweist: Ausbilden einer zweiten halbleitenden Schicht (503) über einer ersten halbleitenden Schicht (501); Ausbilden einer dritten halbleitenden Schicht (505) über der zweiten halbleitenden Schicht (503); Ausbilden einer elektrischen Überbrückung zwischen der ersten halbleitenden Schicht (501) und der zweiten halbleitenden Schicht (503), wobei das Ausbilden der elektrischen Überbrückung aufweist: Ausbilden zumindest eines Grabens (507, 907), der durch die zweite (503) und dritte halbleitende Schicht (505) zur ersten halbleitenden Schicht (501) reicht; Bereitstellen eines elektrisch isolierenden Materials (511), welches die Seitenwände der dritten halbleitenden Schicht (505) bedeckt und, in dem zumindest einen Graben (507, 907), teilweise die Seitenwände der zweiten halbleitenden Schicht (503) bedeckt; und nach dem Bereitstellen des elektrisch isolierenden Materials (511), Abscheiden eines elektrisch leitfähigen Materials (509) in den zumindest einen Graben (507, 907), wobei das elektrisch isolierende Material (511) und das elektrisch leitfähige Material (509) den zumindest einen Graben (507, 907) derart füllen, dass das elektrisch leitfähige Material (509) in dem zumindest einen Graben (507, 907) die elektrische Überbrückung zwischen der ersten (501) und zweiten halbleitenden Schicht (503) ausbildet und keine elektrische Überbrückung zwischen der zweiten halbleitenden Schicht (503) und der dritten halbleitenden Schicht (505) bereitstellt.
  2. Verfahren nach Anspruch 1, wobei das Ausbilden der elektrischen Überbrückung ferner aufweist: Ausbilden eines ersten Teils des zumindest einen Grabens (507, 907), wobei sich der erste Teil des zumindest einen Grabens (507, 907) durch die dritte halbleitende Schicht (505) und teilweise durch die zweite halbleitende Schicht (503) erstreckt; Bereitstellen des elektrisch isolierenden Materials (511), welches die Seitenwände der dritten halbleitenden Schicht (505) und teilweise die Seitenwände der zweiten halbleitenden Schicht (503) bedeckt, in dem ersten Teil des zumindest einen Grabens (507, 907); und, anschließend, Ausbilden eines zweiten Teils des zumindest einen Grabens (507, 907), wobei sich der zweite Teil des zumindest einen Grabens (507, 907) durch den Rest der zweiten halbleitenden Schicht (503) und teilweise durch die erste halbleitende Schicht (501) erstreckt.
  3. Verfahren nach Anspruch 2, wobei das elektrisch isolierende Material (511) auf der Unterseite des ersten Teils des zumindest einen Grabens (507, 907) entfernt wird, bevor der zweite Teil des zumindest einen Grabens (507, 907) ausgebildet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Ausbilden des zumindest einen Grabens (507, 907) aufweist: Ausbilden einer strukturierten Maskierungsschicht über der dritten halbleitenden Schicht (505), wobei die strukturierte Maskierungsschicht eine Position des zumindest einen Grabens (507, 907) definiert; und, Ätzen zum Entfernen von Material der ersten halbleitenden Schicht (501), der zweiten halbleitenden Schicht (503) und der dritten halbleitenden Schicht (505).
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Bereitstellen des elektrisch isolierenden Materials (511) in den zumindest einen Graben (507, 907) das Ausführen eines konformen Abscheidungsprozesses aufweist.
  6. Verfahren nach Anspruch 5, wobei der konforme Abscheidungsprozess einen atomaren Schichtabscheidungsprozess (ALD) oder einen chemischen Dampfabscheidungsprozess (CVD) aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das elektrisch isolierende Material (511) eine Oxidschicht aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei das elektrisch isolierende Material (511) ein Dotandenquellenmaterial (940) aufweist.
  9. Verfahren nach einem der Ansprüche 1 bis 6, wobei das elektrisch isolierende Material (511) Borsilicatglas aufweist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die erste halbleitende Schicht (501) und die zweite halbleitende Schicht (503) von entgegengesetzten Leitfähigkeitstypen sind.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das elektrisch leitfähige Material (509) einen spezifischen elektrischen Widerstand von weniger als oder gleich 1 mΩ·cm aufweist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei sich das elektrisch leitfähige Material (509) durch die dritte halbleitende Schicht (503) und die zweite halbleitende Schicht (503) zu der ersten halbleitenden Schicht (501) erstreckt, wobei vorzugsweise das elektrisch isolierende Material (511) nur die Seitenwände der dritten halbleitenden Schicht (505) und teilweise der zweiten halbleitenden Schicht (503) bedeckt und wobei sich das elektrisch leitfähige Material (509) zwischen dem elektrisch isolierenden Material (511) hindurch erstreckt.
  13. Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung (300), wobei das Verfahren Folgendes aufweist: Ausbilden einer zweiten halbleitenden Schicht (503) über einer ersten halbleitenden Schicht (501); Ausbilden einer dritten halbleitenden Schicht (505) über der zweiten halbleitenden Schicht (503); Ausbilden zumindest eines Grabens mit einer ersten Tiefe, der sich durch die dritte halbleitende Schicht (505) zu der zweiten halbleitenden Schicht (503) erstreckt; Bedecken einer Seitenwand oder von Seitenwänden des zumindest einen Grabens mit einer Dotandenquelle; Diffundieren von Dotanden der Dotandenquelle in die dritte halbleitende Schicht (505) und dadurch Erzeugen eines pn-Übergangs in der dritten halbleitenden Schicht (505); Vertiefen des zumindest einen Grabens auf eine zweite Tiefe derart, dass sich der vertiefte Graben durch die zweite halbleitende Schicht (503) und die dritte halbleitende Schicht (505) und teilweise durch die erste halbleitende Schicht (501) erstreckt; und Abscheiden eines elektrisch leitfähigen Materials (509) in den vertieften Graben, wobei das elektrisch leitfähige Material (509) den vertieften Graben derart füllt, dass das elektrisch leitfähige Material (509) in dem vertieften Graben eine elektrische Überbrückung zwischen der ersten halbleitenden Schicht (501) und der zweiten halbleitenden Schicht (503) ausbildet und wobei der pn-Übergang in der dritten halbleitenden Schicht (505) derart ausgebildet ist, dass das elektrisch leitfähige Material (509) in dem vertieften Graben keine elektrische Überbrückung zwischen der zweiten halbleitenden Schicht (503) und der dritten halbleitenden Schicht (505) bereitstellt.
  14. Verfahren nach Anspruch 13, wobei die Dotandenquelle nach dem Diffundieren von Dotanden in die dritte halbleitende Schicht (505) aus dem zumindest einen Graben entfernt wird.
  15. Verfahren nach Anspruch 13 oder 14, wobei die Dotandenquelle ein dotiertes Oxid aufweist.
DE102015120417.7A 2014-11-25 2015-11-25 Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung Active DE102015120417B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/552,567 2014-11-25
US14/552,567 US9515177B2 (en) 2014-11-25 2014-11-25 Vertically integrated semiconductor device and manufacturing method

Publications (2)

Publication Number Publication Date
DE102015120417A1 DE102015120417A1 (de) 2016-05-25
DE102015120417B4 true DE102015120417B4 (de) 2020-02-27

Family

ID=55914344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120417.7A Active DE102015120417B4 (de) 2014-11-25 2015-11-25 Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US9515177B2 (de)
KR (2) KR101834047B1 (de)
CN (1) CN105633073B (de)
DE (1) DE102015120417B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3054722B1 (fr) * 2016-07-26 2018-08-17 Stmicroelectronics (Rousset) Sas Structure de protection d'un circuit integre contre les decharges electrostatiques
US9799647B1 (en) 2016-08-22 2017-10-24 International Business Machines Corporation Integrated device with P-I-N diodes and vertical field effect transistors
DE102016118709B3 (de) * 2016-10-04 2018-01-25 Infineon Technologies Ag Schutzvorrichtung vor elektrostatischer entladung und elektronische schaltvorrichtung
DE102017121693B4 (de) * 2017-09-19 2022-12-08 Infineon Technologies Ag Dotierungsverfahren
KR102303403B1 (ko) * 2017-09-29 2021-09-16 주식회사 키 파운드리 쇼트키 배리어 다이오드
US10930637B2 (en) * 2018-09-06 2021-02-23 Amazing Microelectronic Corp. Transient voltage suppressor
KR20210056443A (ko) * 2018-10-09 2021-05-18 마이크론 테크놀로지, 인크 디바이스를 형성하는 방법, 및 관련 디바이스 및 전자 시스템
US20200227402A1 (en) * 2019-01-16 2020-07-16 Semiconductor Components Industries, Llc Zener diodes and methods of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2461207A1 (de) * 1974-12-23 1976-06-24 Licentia Gmbh Thyristor
DE10126309A1 (de) * 2001-05-30 2002-12-05 Infineon Technologies Ag Rückwärtssperrendes Leistungshalbleiterbauelement
US20060246710A1 (en) * 2005-04-27 2006-11-02 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including contact plugs having laterally extending portions and related devices
DE102007018367B4 (de) * 2007-04-18 2013-09-05 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
SG107645A1 (en) 2002-09-10 2004-12-29 Sarnoff Corp Electrostatic discharge protection silicon controlled rectifier (esd-scr) for silicon germanium technologies
US6891207B2 (en) * 2003-01-09 2005-05-10 International Business Machines Corporation Electrostatic discharge protection networks for triple well semiconductor devices
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP5052807B2 (ja) * 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
KR100876957B1 (ko) * 2006-10-20 2009-01-07 삼성전자주식회사 노어형 불 휘발성 메모리 소자 및 이를 형성하기 위한 형성방법
DE102007006853B4 (de) * 2007-02-12 2018-05-09 Infineon Technologies Ag ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
KR100978911B1 (ko) * 2008-02-28 2010-08-31 삼성전자주식회사 반도체 장치 및 그의 형성방법
JP2012038934A (ja) * 2010-08-06 2012-02-23 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
US8669611B2 (en) * 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
US9196568B2 (en) * 2013-10-01 2015-11-24 Infineon Technologies Ag Arrangement and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2461207A1 (de) * 1974-12-23 1976-06-24 Licentia Gmbh Thyristor
DE10126309A1 (de) * 2001-05-30 2002-12-05 Infineon Technologies Ag Rückwärtssperrendes Leistungshalbleiterbauelement
US20060246710A1 (en) * 2005-04-27 2006-11-02 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including contact plugs having laterally extending portions and related devices
DE102007018367B4 (de) * 2007-04-18 2013-09-05 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20160149021A1 (en) 2016-05-26
CN105633073B (zh) 2019-10-18
KR101950637B1 (ko) 2019-02-20
US9515177B2 (en) 2016-12-06
US20170047423A1 (en) 2017-02-16
DE102015120417A1 (de) 2016-05-25
US9911822B2 (en) 2018-03-06
KR20160062706A (ko) 2016-06-02
KR20180026682A (ko) 2018-03-13
CN105633073A (zh) 2016-06-01
KR101834047B1 (ko) 2018-03-02

Similar Documents

Publication Publication Date Title
DE102015120417B4 (de) Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung
DE102016015952B3 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE69333825T2 (de) BiCDMOS Strukturen
DE102009042711B4 (de) Halbleiterbauelemente mit Kanalstoppgraben und Verfahren
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE10343681B4 (de) Halbleiterstruktur und deren Verwendung, insbesondere zum Begrenzen von Überspannungen
EP2596532B1 (de) Optoelektronisches bauelement
DE102016119813B4 (de) Schutzstruktur gegen elektrostatische Entladung und Verfahren zum Herstellen einer Schutzstruktur gegen elektrostatische Entladung
DE102012103369A1 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE112014002623B4 (de) Optoelektronisches Bauteil und Herstellungsverfahren hierfür
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102018126026A1 (de) Akkumulationsverstärkter bipolartransistor mit isolierter gate-elektrode (accumulation enhanced insulated gate bipolar transistor, aegt) und verfahren zu dessen verwendung
DE102011004475B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit isoliertem Gate
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102005056908A1 (de) Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen
WO2005117133A2 (de) Esd-schutzstrukturen für halbleiterbauelemente
EP1723672A1 (de) Halbleiterbauelement mit integrierter Zener-Diode und Verfahren zur Herstellung
DE102016120342B4 (de) Vorrichtung zum schutz vor elektrostatischen entladungen
DE102016120691B4 (de) Halbleitervorrichtung, die eine Struktur zum Schutz gegen elektrostatische Entladung enthält
DE102016204699B4 (de) Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung
DE4309898B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall
DE102005006121A1 (de) Vertikalthyristor zum ESD-Schutz und Verfahren zur Herstellung eines Vertikalthyristor zum ESD-Schutz
DE102017012345B3 (de) IGBT mit dV/dt-Steuerbarkeit
DE102017120574B4 (de) Hochspannungs-widerstandsbauelement
DE102023114052A1 (de) Thyristor in Silicon-on-Insulator-Technologie

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative