DE102016204699B4 - Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung - Google Patents

Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung Download PDF

Info

Publication number
DE102016204699B4
DE102016204699B4 DE102016204699.3A DE102016204699A DE102016204699B4 DE 102016204699 B4 DE102016204699 B4 DE 102016204699B4 DE 102016204699 A DE102016204699 A DE 102016204699A DE 102016204699 B4 DE102016204699 B4 DE 102016204699B4
Authority
DE
Germany
Prior art keywords
substrate
protection device
trigger element
vertical protection
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016204699.3A
Other languages
English (en)
Other versions
DE102016204699A1 (de
Inventor
Andre Schmenn
Damian Sojka
Vadim Valentinovic Vendt
Joost Willemen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/817,928 external-priority patent/US10741548B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016204699A1 publication Critical patent/DE102016204699A1/de
Application granted granted Critical
Publication of DE102016204699B4 publication Critical patent/DE102016204699B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, die Folgendes umfasst:eine erste vertikale Schutzvorrichtung (41, 61, 71, 125), die einen Thyristor umfasst, der in einem Substrat (100, 110) angeordnet ist;ein erstes seitliches Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B), das in dem Substrat angeordnet ist, wobei das erste seitliche Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) zum Triggern der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) dient; undeine Metallverbindung (65, 75, 190, 290, 890, 990), die eine Öffnung (192) umfasst, die in dem Substrat (100, 110) angeordnet ist, wobei die Öffnung (192) eine metallische Leitungsschicht (195, 891) umfasst, die das erste seitliche Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) mit der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) elektrisch koppelt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf Halbleitervorrichtungen (Halbleiterbauelemente) und in speziellen Ausführungsformen auf Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung.
  • Hintergrund
  • Elektrische Überlastung (EOS, electrical overstress) wird so betrachtet, dass eine elektrische Vorrichtung oder eine integrierte Schaltung (IC, integrated circuit) einem Strom oder einer Spannung jenseits ihrer Absolutgrenzdaten ausgesetzt wird. EOS kann aufgrund von Spannungsüberschwingen, das zu hohen destruktiven Strömen führt, auftreten.
  • Ein Typ von EOS ist elektrostatische Entladung (ESD, electrostatic discharge), die als Übertragung von elektrostatischer Ladung zwischen Körpern oder Oberflächen an unterschiedlichem elektrostatischem Potential bekannt ist. ESD kann aufgrund von Entladen einer Ladung aus einem geladenen Körper auftreten. Die ESD tritt auf, wenn unterschiedlich geladene Objekte nahe zusammengebracht werden oder wenn das Dielektrikum zwischen ihnen durchschlägt, was häufig einen sichtbaren Funken erzeugt. ESD ist ein Ereignis mit hohem Strom in dem typischen Bereich von 0,1 A bis 30 A in einer sehr kurzen Zeitspanne von 1 ns bis 200 ns.
  • Ein weiterer Typ von EOS bezieht sich auf schnelle Spannungsstöße. Die intensivste Transiente bezieht sich auf Blitz und industrielle Spannungsstöße. Überspannungsstoßereignisse sind normalerweise von kurzer Dauer, von einigen Mikrosekunden bis einigen wenigen Millisekunden, jedoch länger als ESD-Ereignisse. Spannungsstoßwellenformen können oszillierend oder impulsartig sein. Die Wellenformen weisen typischerweise eine ansteigende Wellenfront auf, normalerweise in der Größenordnung von 0,5 µs bis 10 µs. Überspannungsstöße können im Bereich von 1 kV bis 50 kV sein.
  • Avalanche-Dioden werden häufig zum ESD-Schutz verwendet, während Transistorstrukturen mit einem Snap-Back (Widerstandsgebiet mit negativem Differential) für reduzierte Klemmspannungen verwendet werden. Ein siliziumgesteuerter Gleichrichter (SCR, silicon controlled rectifier) oder Thyristor wird für spezielle Zwecke verwendet, wobei sogar niedrigere Klemmspannungen benötigt werden wegen der sehr niedrigen Haltespannung nach Latch-up. Bis jetzt werden SCR wegen ihrer hohen Robustheit pro Fläche zum On-Chip-ESD-Schutz verwendet. Wegen seiner Flächeneffizienz und niedrigen Klemmspannung während des angeschalteten Zustands kann ein Thyristor ebenfalls als diskrete Schutzvorrichtung für ESD auf Systemebene verwendet werden.
  • Die DE 698 25 096 T2 offenbart eine monolithische Schutzschaltung, bei der jeweils eine Zener-Diode vorgesehen ist, um antiparallel angeordnete Thyristoren zu triggern. Die US 2010/0 244 090 AI offenbart ein vergleichbare Schutzschaltung, bei der ebenfalls eine Zener-Diode zusätzlich zu einer pnpn-Gleichrichterstruktur vorgesehen ist. Aus der DE 697 15 109 T2 ist eine Triac-Struktur bekannt, bei der eine Gatterreferenzspannung an eine gemeinsame Elektrode auf der Rückseite angelegt wird. Die US 5 281 847 A offenbart eine Halbleiterstruktur mit einem Thyristorregion, einer Diodenregion und einem Isolationsbereich dazwischen. Aus der US 6 570 193 B1 ist ein Thyristorelement bekannt, bei dem ein Isolationsbereich einen rückwärtsleitenden Diodenbereich vollständig umgibt.
  • Zusammenfassung
  • Die vorliegende Erfindung schafft eine Halbleitervorrichtung nach einem der Ansprüche 1 und 18 und ein Verfahren zum Bilden einer Halbleitervorrichtung nach einem der Ansprüche 19 und 20.
  • Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen dargelegt. In Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung umfasst eine Halbleitervorrichtung eine vertikale Schutzvorrichtung, die einen Thyristor enthält, und ein seitliches Trigger-Element, die in einem Substrat angeordnet sind. Das seitliche Trigger-Element dient zum Triggern der vertikalen Schutzvorrichtung. Bei einem Ausführungsbeispiel umfasst die Halbleitervorrichtung eine Metallverbindung, die eine Öffnung umfasst, die in dem Substrat angeordnet ist, wobei die Öffnung eine metallische Leitungsschicht umfasst, die das erste seitliche Trigger-Element mit der ersten vertikalen Schutzvorrichtung elektrisch koppelt. Bei einem anderen Ausführungsbeispiel umfasst die Halbleitervorrichtung eine erste Kontaktstelle an der Vorderseite des Substrats, wobei die erste Kontaktstelle mit einem ersten Anschluss der ersten vertikalen Schutzvorrichtung gekoppelt ist, wobei das Substrat mit einer zweiten Kontaktstelle an der Vorderseite gekoppelt ist, wobei ein Anschlussgebiet der ersten vertikalen Schutzvorrichtung, die in dem Substrat angeordnet ist, mit der zweiten Kontaktstelle an der Vorderseite über ein dotiertes Sinkergebiet und eine Metallleitung oder über eine metallische Verbindung, die in dem Substrat angeordnet ist, gekoppelt ist
  • In Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung ein Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren Bilden einer vertikalen Schutzvorrichtung in einem Substrat und Bilden eines seitlichen Trigger-Elements zum Triggern der vertikalen Schutzvorrichtung in dem Substrat umfasst. Das Verfahren enthält ferner Bilden eines elektrischen Pfads in dem Substrat, um das seitliche Trigger-Element mit der vertikalen Schutzvorrichtung elektrisch zu koppeln. Bei einem Ausführungsbeispiel umfasst das Bilden eines elektrischen Pfads in dem Substrat ein Bilden eines dotierten Sinkergebiets, das zwei Gebiete des Substrats verbindet. Bei einem anderen Ausführungsbeispiel umfasst das Bilden eines elektrischen Pfads in dem Substrat ein Bilden einer ersten Öffnung, die sich in das Substrat erstreckt, und ein Füllen der ersten Öffnung mit einer metallischen Leitungsschicht, wobei die metallische Leitungsschicht das erste seitliche Trigger-Element mit der ersten vertikalen Schutzvorrichtung elektrisch koppelt.
  • Figurenliste
  • Für ein vollständigeres Verstehen der vorliegenden Erfindung und ihrer Vorteile wird jetzt Bezug genommen auf die folgenden Beschreibungen zusammen mit den begleitenden Zeichnungen, in denen:
    • 1 eine schematische Darstellung einer ESD-Vorrichtung ist, die verwendet wird, um eine Schaltung zu schützen, in Übereinstimmung mit Ausführungsformen der Erfindung;
    • 2A-2E eine ESD-Vorrichtung in Übereinstimmung mit Ausführungsform der vorliegenden Erfindung darstellen;
    • 3A eine schematische Querschnittsansicht einer seitlichen Trigger-Vorrichtung, die gekoppelt ist, um eine vertikale Vorrichtung zu triggern, in Übereinstimmung mit einer alternativen Ausführungsform der vorliegenden Erfindung darstellt, 3B-3D schematische Querschnittsansichten einer seitlichen Trigger-Vorrichtung, die eine PIN-Diode umfasst, die gekoppelt ist, um eine vertikale Vorrichtung zu triggern, in Übereinstimmung mit einer alternativen Ausführungsform der vorliegenden Erfindung darstellen;
    • 4A eine Querschnittsansicht einer Ausführungsform einer ESD-Schutzvorrichtung darstellt, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, wobei 4B und 4D eine mögliche schematische Draufsicht der ESD-Schutzvorrichtung in einer Ausführungsform darstellen und wobei 4C ein entsprechendes Schaltungsschema darstellt;
    • 5 eine Querschnittsansicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung darstellt, die eine vertikale Schutzvorrichtung und ein seitliches Trigger-Element umfasst, wobei das seitliche Trigger-Element mit der rückseitigen Metallisierung über Verbindungen durch das Substrat gekoppelt ist;
    • 6A und 6B Querschnittsansichten alternativer Ausführungsformen einer ESD-Schutzvorrichtung darstellen, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfassen, in dem der seitliche Ort der dotierten Gebiete modifiziert ist, um das seitliche Trigger-Element zu verbessern;
    • 7A-7D alternative Ausführungsformen einer ESD-Schutzvorrichtung darstellen, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, in dem das Basisgebiet des seitlichen Trigger-Elements getrennt gebildet ist, wobei die 7A-7C Querschnittsansichten darstellen und die 7D eine Draufsicht darstellt;
    • 8A - 8C Querschnittsansichten einer alternativen Ausführungsform einer ESD-Schutzvorrichtung darstellen, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, in der die mehreren Verbindungen über entgegengesetzt dotierte Gebiete gebildet sind;
    • 9 eine Querschnittsdraufsicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung darstellt, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, in der die Verbindungen als Durchkontaktierungen gebildet sind;
    • 10A - 10F eine Halbleiter-Schutzvorrichtung, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, in verschiedenen Herstellungsstufen in Übereinstimmung mit Ausführungsformen der Erfindung darstellen;
    • 11 eine Querschnittsansicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung darstellt, die eine vertikale Schutzvorrichtung und ein seitliches Trigger-Element umfasst, wobei das seitliche Trigger-Element mit der rückseitigen Metallisierung durch Verbindungen gekoppelt ist, und die ferner Isolationsstrukturen enthält;
    • 12A eine Querschnittsansicht einer alternativen Ausführungsform einer bidirektionalen Spannungsstoßunterdrückervorrichtung darstellt, die zwei Vorrichtungen umfasst: eine erste Vorrichtung, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, und eine zweite Vorrichtung, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, wobei die erste Vorrichtung und die zweite Vorrichtung entgegengesetzt orientiert sind und das Substrat mit der Vorderseite über Durchkontaktierungen gekoppelt ist, und 12B eine entsprechende Schaltung der bidirektionalen Spannungsstoßunterdrückervorrichtung darstellt;
    • 13 eine Querschnittsansicht einer alternativen Ausführungsform einer unidirektionalen Spannungsstoßunterdrückervorrichtung darstellt, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, und wobei das Substrat mit der Vorderseite über Verbindungen gekoppelt ist;
    • 14A - 14L eine Halbleiter-Schutzvorrichtung, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, in verschiedenen Herstellungsstufen in Übereinstimmung mit Ausführungsformen der Erfindung darstellen;
    • 15 eine Querschnittsansicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung darstellt, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst;
    • 16 eine alternative Ausführungsform darstellt, die einen Isolationsgraben umfasst, um die Sperrdiode von den anderen Komponenten zu isolieren;
    • 17 ein entgegengesetzt dotiertes Gebiet, das jede aus den mehreren leitfähigen Verbindungen umgibt, in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung darstellt;
    • 18 eine Querschnittsansicht einer alternativen Ausführungsform einer bidirektionalen Spannungsstoßunterdrückervorrichtung ist, die zwei Vorrichtungen umfasst;
    • 19 eine Querschnittsansicht einer alternativen Ausführungsform einer unidirektionalen Spannungsstoßunterdrückervorrichtung darstellt, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, und wobei das Substrat mit der Vorderseite über Verbindungen gekoppelt ist;
    • 20A eine schematische Querschnittsansicht einer vertikalen Vorrichtung, die keine Metallgrabenverbindungen aufweist, in Übereinstimmung mit Ausführungsformen den vorliegenden Erfindung darstellt; und
    • 20B eine schematische Querschnittsansicht einer alternativen Vorrichtung, die keine Metallgrabenverbindungen aufweist und den gesamten Kontakt über dieselbe Oberfläche aufweist, in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung darstellt.
  • Ausführliche Beschreibung von anschaulichen Ausführungsformen Herstellen und Verwenden verschiedener Ausführungsformen sind nachstehend genau diskutiert. Es wird jedoch darauf hingewiesen, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer großen Vielzahl von spezifischen Kontexten ausgeführt werden können. Die spezifischen diskutierten Ausführungsformen sind lediglich erläuternd für die spezifischen Arten, die Erfindung herzustellen und zu verwenden, und schränken den Schutzbereich der Erfindung nicht ein.
  • Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsformen in einem spezifischen Kontext beschrieben, und zwar eine siliziumgesteuerte Gleichrichter-Struktur (SCR-Struktur), die auf Schutz gegen elektrostatische Entladung angewandt ist. Die Erfindung kann jedoch sowohl auf andere Halbleiterstrukturen als auch auf andere Anwendungen, die z. B. Schutz gegen Spannungsstöße, die Stoßspannungsschutzvorrichtungen enthalten, angewandt werden.
  • Sowohl ESD-Schutzvorrichtungen als auch TVS-Schutzvorrichtungen sind in Bezug auf ESD-Ziele schwierig abzustimmen. Beispielsweise ist Ändern der Durchbruchspannung ohne Ändern anderer Metriken der Schutzvorrichtung schwierig. Ausführungsformen der vorliegenden Erfindung überwinden diese Beschränkungen durch Verwenden einer getrennten seitlichen Trigger-Vorrichtung, die von der vertikalen Schutzvorrichtung unabhängig ist. Die seitliche Trigger-Vorrichtung wird verwendet, um die vertikale Schutzvorrichtung zu triggern, und kann getrennt ausgeführt sein, um schneller und mit einer niedrigeren Schwellenspannung zu schalten. Ausführungsformen der vorliegenden Erfindung überwinden die Probleme mit den herkömmlichen Entwürfen durch Koppeln der seitlichen Trigger-Vorrichtung mit sowohl dem rückseitigen Kontakt als auch dem TriggerEingang der vertikalen Schutzvorrichtung durch die Verwendung einer metallischen Verbindung, die innerhalb des Substrats angeordnet ist.
  • 1 wird verwendet, um ein Schema der Schutzvorrichtung zu beschreiben. Strukturelle schematische Implementierung von Ausführungsformen der Erfindung wird unter Verwendung von 2 beschrieben, während eine spezielle beispielhafte Ausführungsformen unter Verwendung von 4 beschrieben wird. Die 5-9, 11-13, 15-20 beschreiben weitere strukturelle Ausführungsformen, während die 10 und 14 verwendet werden, um ein Verfahren zum Bilden der Schutzvorrichtung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung zu beschreiben.
  • 1 ist eine schematische Darstellung einer ESD-Vorrichtung, die verwendet wird, um eine Schaltung zu schützen, in Übereinstimmung mit Ausführungsformen der Erfindung.
  • Wie in 1 dargestellt, ist die ESD-Vorrichtung 21 parallel zu der Schaltungsanordnung 11, die geschützt werden soll, gekoppelt. Die Schaltungsanordnung 11, die geschützt werden soll, könnte jeder Typ von Hochgeschwindigkeits-Datenschnittstelle/Schaltung sein. Beispiele enthalten Logik-, Analog-, Mischsignal-, Speicher-, Leistungs-Schaltungen, die interne Puffer, Treiber und anderes enthalten.
  • Bezug nehmend auf 1 wird eine ESD-Vorrichtung 21 getriggert, wenn ein ESD-Impuls auf der Kontaktstelle 5 auftritt. Ohne einen ESD-Impuls ist die ESD-Vorrichtung 21 in der „Aus“-Position und leitet keinen Strom. Wenn die Kontaktstelle 5 einen ESD-Impuls erhält, wird die ESD-Vorrichtung 21 durch die ESD-Stressspannung auf „Ein“ getriggert, um einen ESD-Strom von der Kontaktstelle zu Erde (GND) (Substratspannung VSS) zu leiten. Somit wird eine Ladung aus dem ESD-Ereignis durch eine parallele ESD-Schaltung, die die Schaltungsanordnung 11 schützt, abgeleitet.
  • Zum effektiven ESD-Schutz muss die ESD-Vorrichtung 21 an einer Spannung getriggert werden, die kleiner ist als die Durchbruchspannung der Schaltungsanordnung 11, die geschützt wird. Beispielsweise im Fall eines MOS-Transistors ist diese Durchbruchspannung typischerweise die Gateoxiddurchbruchspannung. Somit muss die ESD-Vorrichtung 21 innerhalb einer kurzen Zeit an einer Spannung einschalten, die kleiner ist als die Durchbruchspannung, um Zerstören der Schaltungsanordnung 11 zu vermeiden. Zusätzlich werden die Haltespannung und der „Ein“-Widerstandswert der ESD-Vorrichtung 21 die Robustheit des Schutzes beeinflussen. Eine niedrigere Haltespannung und ein kleinerer Widerstandswert stellen einen robusteren Schutz zur Verfügung. In einigen herkömmlichen Vorrichtungen kann die Haltespannung jedoch höher sein als die Betriebsspannung (VDD) der Schaltungsanordnung 11, um das Behindern ihres Betriebs unter normalen Betriebsbedingungen zu vermeiden.
  • Als eine Konsequenz muss die ESD-Schaltungsanordnung mit den Anforderungen der Schaltung, die geschützt werden soll, abgeglichen werden. Beispielsweise weist eine ESD-Vorrichtung 21, die dazu dient, eine Hochspannungsvorrichtung zu schützen, höhere Trigger- und Haltespannungen auf als eine ESD-Vorrichtung, die dazu dient, eine Niederspannungsvorrichtung zu schützen.
  • Hochspannungs-ESD-Schutzvorrichtungen, die erforderlich sind, um eine Hochspannungs-Schaltungsanordnung zu schützen, weisen jedoch typischerweise viele Nachteile auf. Das Verhalten der Vorrichtung dieser großen Vorrichtungen kann nicht einfach abgestimmt werden, um unterschiedliche individuelle Anforderungen unterschiedlicher Leistungskomponenten zu erfüllen.
  • In verschiedenen Ausführungsformen enthält die ESD-Vorrichtung 21 ein Trigger-Element 31, das mit einer halbleitergesteuerten Gleichrichter-Vorrichtung (SCR-Vorrichtung) 41, die in einer Ausführungsform ein Thyristor sein kann, gekoppelt ist. Wenn die Spannung an der Kontaktstelle 5 kleiner ist als der Schwellenwert der Trigger-Vorrichtung, ist der SCR 41 nichtleitend. In dem nichtleitenden Zustand kann der SCR 41 als ein Bipolar-Latch modelliert sein, das eine Bipolartransistor-PNP-Vorrichtung (BJT-PNP-Vorrichtung, BJP = bipolar junction transistor, Bipolartransistor) und eine BJT-NPN-Vorrichtung enthält.
  • Das Trigger-Element 31 bewirkt, dass immer dann ein Trigger-Strom ITRIG fließt, wenn die Spannung an der Kontaktstelle 5 einen speziellen Schwellenwert übersteigt. Das Vorhandensein eines Trigger-Stroms ITRIG bewirkt, dass der SCR 41 einen großen Strom IESD 36 leitet, obwohl die Spannung an der Kontaktstelle 5 kleiner ist als die Schwellenspannung des SCR 41.
  • Sobald der SCR 41 gelatcht ist, kann der SCR 41 als eine vorwärts vorgespannte PIN-Diode modelliert sein. Deshalb bleibt der SCR 41 weiterhin auf EIN (IESD wird weiterhin fließen), selbst wenn ITRIG nicht mehr angelegt ist, bis der Vorwärtsstrom unter einen Schwellenwert abfällt, der als der Haltestrom bekannt ist.
  • In verschiedenen Ausführungsformen umfasst der SCR 41 eine vertikale Vorrichtung, während das Trigger-Element 31 eine seitliche Vorrichtung umfasst, die einen Seitenstrom aufweist, der senkrecht zu dem Stromfluss in dem SCR 41 fließt. In verschiedenen Ausführungsformen wird die Verbindung zwischen dem Trigger-Element 31 und dem SCR 41 unter Verwendung einer metallischen Verbindung, die innerhalb des Substrats der ESD-Vorrichtung 21 angeordnet ist, hergestellt. Vorteilhafterweise wird das Trigger-Element 31 ohne irgendeine zusätzliche Maske gebildet.
    2A stellt eine ESD-Vorrichtung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung dar.
  • 2A stellt eine Ausführungsform der vorliegenden Erfindung dar, die eine vertikale Vorrichtung 61 und ein seitliches Trigger-Element 69 umfasst. In verschiedenen Ausführungsformen kann der Stromfluss in der vertikalen Vorrichtung 61 eine vertikale Richtung entlang der Y-Achse umfassen, während ein Stromfluss in dem seitlichen Trigger-Element 69 eine seitliche Richtung entlang der X-Achse umfassen kann.
  • In verschiedenen Ausführungsformen kann das seitliche Trigger-Element 69 jede geeignete Vorrichtung umfassen, die eine Diode wie z. B. eine PN-Diode, eine PIN-Diode und eine Zenerdiode, einen Bipolartransistor, einen MOS-Transistor und anderes enthält.
  • Bezug nehmend auf 2A umfasst in einer Ausführungsform eine vertikale Vorrichtung 61 eine SCR-Vorrichtung, die eine p-Typ-Anode 62, eine n-Typ-Kathode 68, ein n-Typ-n-Basis-SCR-Gebiet 64 und ein p-Typ-p-Basis-SCR-Gebiet 66 enthalten kann. In alternativen Ausführungsformen kann die vertikale Vorrichtung 61 eine oder mehrere aus einem Bipolartransistor, der einen Bipolartransistor mit isolierter Gate-Elektrode, IGBT, enthält, einem Sperrschicht-Feldeffekttransistor, einem MOS-Feldeffekttransistor, und anderen Vorrichtungen, die für ESD, TVS verwendet werden, und andere Schutzvorrichtungen umfassen.
  • In einer Ausführungsform umfasst die SCR-Vorrichtung eine siliziumbasierte Vorrichtung. In alternativen Ausführungsformen kann die SCR-Vorrichtung auf einer oder mehreren Schichten aus Galliumnitrid (GaN), Siliziumcarbid (SiC) oder einem anderen Halbleitermaterial mit großem Bandabstand gebildet sein. In einer oder mehreren Ausführungsformen können eine oder mehrere Schichten der SCR-Vorrichtung auf einer GaN- oder SiC-Schicht gebildet sein, die auf einem Substrat angeordnet ist. Alternativ können in einer weiteren Ausführungsform alle Schichten der SCR-Vorrichtung innerhalb einer GaN- oder SiC-Schicht gebildet sein. In verschiedenen Ausführungsformen kann die SCR-Vorrichtung auf einem heteroepitaktischen Halbleiter gebildet sein. In alternativen Ausführungsformen kann eine obere Schicht ein anderes Halbleitermaterial umfassen, beispielsweise um die Reaktionszeit des seitlichen Trigger-Elements 69 zu verbessern. Als eine Veranschaulichung kann das seitliche Trigger-Element 69 in einer schmalen Bandlücke gebildet sein, die in einem Halbleitersubstrat mit großem Bandabstand, das die vertikale Vorrichtung 61 umfasst, angeordnet ist.
  • In 2A umfasst das seitliche Trigger-Element 69 einen PNP-Bipolartransistor, der die p-Typ-Anode 62 umfasst, einen Abschnitt des n-Typ-n-Basis-SCR-Gebiets 64 und einen p-Typ-Kollektor 63. In verschiedenen Ausführungsformen umfassen die p-Typ-Anode 62 und der p-Typ-Kollektor 63 hochdotierte Gebiete, die beispielsweise eine Dotierungskonzentration im Bereich von 1019 cm-3 bis 1021 cm-3 aufweisen.
  • Die Schwellenspannung oder Trigger-Spannung des seitlichen Trigger-Elements 69 wird durch die seitliche Breite XI und die Dotierung des n-Typ-n-Basis-SCR-Gebiets 64 und die Übergangssteilheit der P/N-Übergänge gesteuert. Wegen des niedrigeren Wärmehaushalts zusammen mit der möglichen Verwendung von niederenergetischen Implantierungen, um die p-Typ-Anode 62 und den p-Typ-Kollektor 63 zu bilden, kann die Übergangssteilheit der seitlichen P/N-Übergänge unabhängig von der Dotierung der vertikalen Vorrichtung 61 gesteuert werden.
  • Bezug nehmend auf 2A ist in verschiedenen Ausführungsformen der p-Typ-Kollektor 63 mit der n-Typ-Kathode 68 über eine Verbindung 65 gekoppelt, die durch eine Metallverbindung gebildet ist, um den P/N-Übergang zwischen dem p-Typ-Kollektor 63 und der n-Typ-Kathode 68 kurzuschließen. Somit, vor dem Schalten der vertikalen Vorrichtung 61 auf EIN, trägt das seitliche Trigger-Element 69 dazu bei, den initialen Abschnitt des ESD-Impulses oder TSV-Spannungsstoß von der Kontaktstelle 5 zu Erde zu entladen.
  • Wie in 2A dargestellt, ist der p-Typ-Kollektor 63 außerdem mit dem p-Typ-p-Basis-SCR-Gebiet 66 über den Nebenwiderstand 67 und die Verbindung 65 gekoppelt. Vor dem Triggern des seitlichen Trigger-Elements 69 ist der P/N-Übergang zwischen dem n-Typ-n-Basis-SCR-Gebiet 64 und p-Typ-p-Basis-SCR-Gebiet 66 rückwärts vorgespannt, was jede Leitung durch die vertikale Vorrichtung 61 verhindert. Jedoch zieht das Triggern des seitlichen Trigger-Elements 69 aufgrund eines ESD-Impulses oder eines TVS-Spannungsstoßes das Potential des p-Typ-Basis-SCR-Gebiets 66 nach oben. Somit wird der P/N-Übergang zwischen dem n-Typ-n-Basis-SCR-Gebiet 64 und dem p-Typ-Basis-SCR-Gebiet 66 vorwärts vorgespannt, was bewirkt, dass die vertikale Vorrichtung 61 beginnt, Strom zu leiten. Die vertikale Vorrichtung 61 ist konfiguriert, viel größere Ströme zu leiten wegen der großen Querschnittsfläche, die zur Stromleitung für eine gegebene Fläche der Vorrichtung verfügbar ist.
  • Vorteilhafterweise kann die vertikale Vorrichtung 61 unabhängig für ESD- oder TVS-Vorrichtungseigenschaften wie z. B. Haltestrom, maximaler Entladungsstrom optimiert sein, ohne die Trigger-Spannung und schnelle Schaltreaktion zu optimieren, weil diese Funktionen durch das seitliche Trigger-Element 69 getrennt gehandhabt werden. Vorteilhafterweise können die Schichten des n-Typ-n-Basis-SCR-Gebiets 64 und des p-Typ-p-Basis-SCR-Gebiets 66 zur verbesserten Leistung optimiert sein. Beispielsweise weisen die Dotierungsprofile des n-Typ-Basis-SCR-Gebiets 64 und p-Typ-Basis-SCR-Gebiets 66 einen starken Einfluss auf die jeweilige Stromverstärkung und Anschaltgeschwindigkeit der Basen auf.
  • Die 2B und 2C stellen alternative Ausführungsformen dar, die ein zusätzliches Eigenleitungsgebiet umfassen.
  • In 2B umfasst das seitliche Trigger-Element 69 einen PNP-Bipolartransistor, der die p-Typ-Anode 62, einen Abschnitt des Eigenleitungsgebiets, ein vertikales n-Typ-Gebiet 64B, das mit dem n-Typ-Basis-SCR-Gebiet 64 in Kontakt ist, und einen p-Typ-Kollektor 63 umfasst. 2C stellt eine alternative Ausführungsform dar, in der das vertikale n-Typ-Gebiet 64B nicht mit dem n-Typ-Basis-SCR-Gebiet 64 in Kontakt ist.
  • 2D stellt eine alternative Ausführungsform dar, die ein zusätzliches seitliches Trigger-Element 69A umfasst, das einen MOS-Transistor oder IGBT 69A umfasst, der mit dem Ausgang des seitlichen PNP-Bipolartransistors gekoppelt ist. Die Ausführungsform von 2D kann mit jeder der Ausführungsformen der 2A-2C kombiniert sein.
  • 2E stellt eine alternative Ausführungsform dar, die ein zusätzliches seitliches Trigger-Element umfasst, das eine Diodenkette 69B umfasst, die mit dem Ausgang des seitlichen PNP-Bipolartransistors gekoppelt ist. Die Ausführungsform von 2E kann mit jeder der Ausführungsformen der 2A-2D kombiniert sein.
  • 3A stellt eine schematische Querschnittsansicht einer seitlichen Trigger-Vorrichtung, die gekoppelt ist, um eine vertikale Vorrichtung zu triggern, in Übereinstimmung mit einer alternativen Ausführungsform der vorliegenden Erfindung dar.
  • Diese Ausführungsform stellt eine seitliche Diode 79 dar, die unter Verwendung einer Diode als eine Veranschaulichung gebildet ist. Die seitliche Diode 79 ist vorwärts vorgespannt, wenn ein großes Potential an die Kontaktstelle 5 angelegt ist, und kann verwendet werden, um die vertikale Vorrichtung 71 zu triggern. Die seitliche Diode 79 umfasst eine p-Typ-Anode 72 und eine n-Typ-Kathode 78. Wegen des niedrigen inneren Potentials von Silizium-Dioden, das typischerweise zwischen 0,6 V und 0,7 V variiert, kann eine seitliche Silizium-Diode 79 keine vorteilhafte Vorrichtung sein, sofern nicht ein anderes Materialsystem verwendet wird. Beispielsweise kann wegen eines größeren Bandabstands von Siliziumcarbid das innere Potential von SiC-Dioden bei etwa 3 V sein.
  • 3B stellt eine schematische Querschnittsansicht einer seitlichen Trigger-Vorrichtung, die eine PIN-Diode umfasst, die gekoppelt ist, um eine vertikale Vorrichtung zu triggern, in Übereinstimmung mit einer alternativen Ausführungsform der vorliegenden Erfindung dar.
  • Die in 3A dargestellte Diode 79 kann leicht getriggert werden und kann unter normalen Betriebsbedingungen zu Kriechströmen von der Kontaktstelle 5 zu Erde führen. Die Diode 79 kann in einer Ausführungsform als eine PIN-Diode 89 modifiziert sein. Die PIN-Diode 89 umfasst eine p-Typ-Anode 72, ein Eigenleitungsgebiet 83 und eine n-Typ-Kathode 78. Das Eigenleitungsgebiet 83 oder ein sehr niedrig dotiertes Gebiet trennt die p-Typ-Anode 72 von der n-Typ-Kathode 73 um einen dritten Abstand X3, der während der Verarbeitung leicht gesteuert werden kann.
  • 3C stellt eine schematische Querschnittsansicht einer seitlichen Trigger-Vorrichtung, die eine PIN-Diode umfasst, die gekoppelt ist, um eine vertikale Vorrichtung zu triggern, in Übereinstimmung mit einer alternativen Ausführungsform der vorliegenden Erfindung dar.
  • In dieser Ausführungsform erstreckt sich ein Eigenleitungsgebiet 83A sowohl zwischen der p-Typ-Anode 72 und der n-Typ-Kathode 73 der PIN-Diode als auch zwischen der p-Typ-Anode 72 und dem n-Typ-Basis-SCR-Gebiet 74. Ein Abschnitt des n-Typ-Basis-SCR-Gebiets 74 erstreckt sich außerdem zwischen der p-Typ-Anode 72 und der n-Typ-Kathode 73 der PIN-Diode.
  • 3D stellt eine schematische Querschnittsansicht einer seitlichen Trigger-Vorrichtung, die eine PIN-Diode umfasst, die gekoppelt ist, um eine vertikale Vorrichtung zu triggern, in Übereinstimmung mit einer alternativen Ausführungsform der vorliegenden Erfindung dar.
  • In dieser Ausführungsform erstreckt sich ein Eigenleitungsgebiet 83B vollständig zwischen der p-Typ-Anode 72 und der n-Typ-Kathode 73 der PIN-Diode. Ähnlich der vorherigen Ausführungsform ist das Eigenleitungsgebiet 83B zwischen der p-Typ-Anode 72 und dem n-Typ-Basis-SCR-Gebiet 74 angeordnet.
  • 4A stellt eine Querschnittsansicht einer Ausführungsform einer ESD-Schutzvorrichtung, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, dar. 4B stellt eine mögliche schematische Draufsicht der ESD-Schutzvorrichtung in einer Ausführungsform dar, 4C stellt ein entsprechendes Schaltungsschema dar, 4D stellt eine alternative mögliche schematische Draufsicht der ESD-Schutzvorrichtung in einer Ausführungsform dar.
  • Bezug nehmend auf 4A umfasst die ESD-Schutzvorrichtung eine vertikale Vorrichtung 125, ein seitliches Trigger-Element 115 und eine Sperrdiode 135, die innerhalb eines Substrats gebildet sind.
  • Das Substrat 100 kann eine oder mehrere Epitaxieschichten enthalten und kann in verschiedenen Ausführungsformen Silizium, Galliumnitrid, Siliziumcarbid oder andere Halbleitermaterialien mit großem Bandabstand umfassen. Das Substrat 100 kann in verschiedenen Ausführungsformen eine oder mehrere Epitaxieschichten umfassen, die eine oder mehrere Heteroepitaxieschichten enthalten.
  • In verschiedenen Ausführungsformen kann das Substrat 100 eine p-Typ- oder n-Typ-Dotierung umfassen.
  • Ein erstes dotiertes Gebiet 120 ist in dem Substrat 100 angeordnet und lässt ein restliches Substrat 110 zurück, das das Substrat 100 ist, das nach dem Dünnermachen der Rückseite und der Metallisierung verbleibt. Das erste dotierte Gebiet 120 kann in einer Ausführungsform ein großes Wannengebiet sein (siehe auch 4B und 4D) oder kann in einigen Ausführungsformen eine vergrabene Schicht sein. In verschiedenen Ausführungsformen weist das erste dotierte Gebiet 120 den zu dem restlichen Substrat 110 entgegengesetzten Dotierungstyp auf. Beispielsweise falls das restliche Substrat 110 einen ersten Dotierungstyp aufweist, dann weist das erste dotierte Gebiet 120 den zweiten Dotierungstyp auf, der dem ersten Dotierungstyp entgegengesetzt ist. Das restliche Substrat 110 kann eine hohe Dotierung aufweisen, beispielsweise in einer Ausführungsform im Bereich von 1018 cm-3 bis 9×1019 cm-3.
  • Ein zweites dotiertes Gebiet 130 ist in dem ersten dotierten Gebiet 120 angeordnet. Das zweite dotierte Gebiet 130 kann in einer oder mehreren Ausführungsformen als ein Wannengebiet gebildet sein. In einer oder mehreren Ausführungsformen kann das zweite dotierte Gebiet 130 ungefähr 1 µm bis ungefähr 5 µm sein. Alternativ kann das zweite dotierte Gebiet 130 im Bereich von 1 µm bis 3 µm sein. In einer oder mehreren Ausführungsformen kann das zweite dotierte Gebiet 130 eine Dotierungskonzentration von 1011 cm-3 bis 1019 cm-3 und in einer Ausführungsform 1017 cm-3 bis 1018 cm-3 aufweisen.
  • Bezug nehmend auf 4A ist das dritte dotierte Gebiet 150 innerhalb des zweiten dotierten Gebiets 130 angeordnet. Das dritte dotierte Gebiet 150 kann denselben Dotierungstyp wie das zweite dotierte Gebiet 130 aufweisen. Alternativ kann in einigen Ausführungsformen das dritte dotierte Gebiet 150 auch einen anderen Dotierungstyp als das zweite dotierte Gebiet 130 aufweisen. Das dritte dotierte Gebiet 150 weist jedoch eine niedrigere Leitfähigkeit auf als das zweite dotierte Gebiet 130. Dementsprechend kann in einer Ausführungsform das dritte dotierte Gebiet 150 mit einer niedrigeren Dotierung dotiert sein als das zweite dotierte Gebiet 130. Ferner kann in einigen Ausführungsformen das dritte dotierte Gebiet 150 sogar eigenleitend sein. In einer oder mehreren Ausführungsformen kann das dritte dotierte Gebiet 150 eine Dotierungskonzentration von 1012 cm-3 bis 1019 cm-3 aufweisen. Alternativ kann das dritte dotierte Gebiet 150 in verschiedenen Ausführungsformen eine Dotierung im Bereich von 1012 cm-3 bis 1014 cm-3, 1014 cm-3 bis 1016 cm-3 oder 1016 cm-3 bis 1018 cm-3 aufweisen. In einer oder mehreren Ausführungsformen weist das dritte dotierte Gebiet 150 eine vertikale Dicke t150 auf, die etwa 1 µm bis 8 µm ist, und die vertikale Dicke t130 des zweiten dotierten Gebiets 130 ist etwa 0,1 µm bis 3 µm.
  • Ein viertes dotiertes Gebiet 140 ist benachbart dem zweiten dotierten Gebiet 130 angeordnet und durch einen Abschnitt des ersten dotierten Gebiets 120 getrennt. Das vierte dotierte Gebiet 140 kann in einer Ausführungsform dieselbe Dotierung aufweisen wie das zweite dotierte Gebiet 130. Alternativ kann in einer weiteren Ausführungsform das vierte dotierte Gebiet 140 eine andere Dotierung aufweisen als das zweite dotierte Gebiet 130. In verschiedenen Ausführungsformen kann das vierte dotierte Gebiet 140 ein niedrig dotiertes Gebiet sein, und kann in einer Ausführungsform eine Dotierung ähnlich dem dritten dotierten Gebiet 150 aufweisen.
  • Eines oder mehrere eines fünften dotierten Gebiets 160 ist in dem dritten dotierten Gebiet 150 angeordnet und bildet einen p/n-Übergang mit dem dritten dotierten Gebiet 150, weil das fünfte dotierte Gebiet 160 eine zu dem dritten dotierten Gebiet 150 entgegengesetzte Dotierung aufweist. Das fünfte dotierte Gebiet 160 ist mit einer Metallverbindungsschicht 116 über die Verbindungen 114 gekoppelt, die in einer darüber liegenden Isolierschicht 112 angeordnet sind.
  • In einer oder mehreren Ausführungsformen weist das fünfte dotierte Gebiet 160 eine vertikale Dicke auf, die 5 % bis 50 % der vertikalen Dicke t150 des dritten dotierten Gebiets 150 ist. Beispielsweise ist in einer Ausführungsform die vertikale Dicke des fünften dotierten Gebiets 160 im Bereich von 20 % bis 40 % der vertikalen Dicke des dritten dotierten Gebiets 150. Beispielsweise ist in einer Ausführungsform die vertikale Dicke des fünften dotierten Gebiets 160 im Bereich von 0,02 µm bis 0,05 µm. In verschiedenen Ausführungsformen ist das fünfte dotierte Gebiet 160 ein stark dotiertes Gebiet und umfasst eine Spitzendotierungskonzentration von wenigstens 1019 cm-3 und in einer Ausführungsform etwa 1019 cm-3 bis 1021 cm-3.
  • Eine Passivierungsschicht und eine oder mehrere Kontaktstellen können bei Bedarf in einer oder mehreren Ausführungsformen über der Metallverbindungsschicht 116 gebildet sein.
  • Ein sechstes dotiertes Gebiet 180 ist in dem vierten dotierten Gebiet 140 angeordnet und weist dieselbe Dotierung auf wie das vierte dotierte Gebiet 140. In einer Ausführungsform sind das fünfte dotierte Gebiet 160 und da sechste dotierte Gebiet 180 unter Verwendung unterschiedlicher Maskierungsschritte und deshalb unterschiedlicher Implantierungsprozesse gebildet. Das fünfte dotierte Gebiet 160 ist außerdem durch Verbindungen 114 mit der Metallverbindungsschicht 116 gekoppelt. Deshalb ist das fünfte dotierte Gebiet 160 mit dem sechsten dotierten Gebiet 180 gekoppelt, die beide mit einem Knoten, der geschützt werden soll, (z. B. Kontaktstelle 5 in 1) gekoppelt sind.
  • Ein siebtes dotiertes Gebiet 175 erstreckt sich von dem ersten dotierten Gebiet 120 zu dem fünften dotierten Gebiets 160. Das siebte dotierte Gebiet 175 weist denselben Dotierungstyp auf wie das fünfte dotierte Gebiet 160 und kann in demselben Maskenschritt wie das fünfte dotierte Gebiet 160 gebildet sein.
  • Als eine Veranschaulichung weist in einer Ausführungsform das restliche Substrat 110 eine n-Typ-Dotierung auf, das erste dotierte Gebiet 120 weist eine p-Typ-Dotierung auf, das zweite dotierte Gebiet 130, das dritte dotierte Gebiet 150, das vierte dotierte Gebiet 140 und das sechste dotierte Gebiet 180 weisen eine n-Typ-Dotierung auf. Das fünfte dotierte Gebiet 160 und das siebte dotierte Gebiet 175 weisen eine p-Typ-Dotierung auf.
  • Eine rückseitige Metallschicht 122 ist unter dem restlichen Substrat 110 angeordnet und ist mit einem Referenzpotential wie z. B. Erde gekoppelt. Die rückseitige Metallschicht 122 kann in einigen Ausführungsformen mit dem restlichen Substrat 110 über eine Silizidschicht gekoppelt sein. Die rückseitige Metallschicht 122 kann in verschiedenen Ausführungsformen eine Metallnitridschicht wie z. B. Titannitrid (TiN), Kupferschicht (Cu), Gold-Zinn (AuSn), Gold-Silber (AuAg) oder Aluminiumschicht (Al) umfassen.
  • Mehrere leitfähige Verbindungen 190 sind innerhalb des Substrats 100 gebildet. Lediglich zur Veranschaulichung sind in 4A und anderen Figuren zwei leitfähige Verbindungen 190 gezeigt. In verschiedenen Ausführungsformen kann eine kleinere (nur eine) oder größere Anzahl von leitfähigen Verbindungen 190 gebildet sein. In einer oder mehreren Ausführungsformen sind die mehreren leitfähigen Verbindungen 190 in dem ersten dotierten Gebiet 120 angeordnet. Ferner erstrecken sich die mehreren leitfähigen Verbindungen 190 über das erste dotierte Gebiet 120 hinaus und in das restliche Substrat 110.
  • In einer oder mehreren Ausführungsformen umfassen die mehreren leitfähigen Verbindungen 190 eine metallische Schicht, um einen Schottky-Kontakt mit dem restlichen Substrat 110 zu bilden. Die mehreren leitfähigen Verbindungen 190 können in verschiedenen Ausführungsformen Kupfer, Titan, Silizid, Tantal, Wolfram und andere metallische Materialien umfassen. Die mehreren leitfähigen Verbindungen 190 können außerdem leitfähige Metallnitride und Metallsilizide als Beispiele umfassen. Die mehreren leitfähigen Verbindungen 190 können in einer oder mehreren Ausführungsformen eine leitfähige Form von Kohlenstoff wie z. B. Graphen umfassen.
  • Die mehreren leitfähigen Verbindungen 190 können Seitenwandisolationsschichten oder Abstandshalter enthalten, um Kurzschließen des metallischen Materials in den mehreren leitfähigen Verbindungen 190 mit einer oder mehreren Schichten zu vermeiden. Somit sind dotierte Gebiete, die mit den mehreren leitfähigen Verbindungen 190 in Kontakt sind, mit dem restlichen Substrat 110 elektrisch kurzgeschlossen.
  • Es wird darauf hingewiesen, dass, obwohl 4B zwei symmetrische Vorrichtungen, Untereinheit A (SU-A) und Untereinheit B (SU-B), darstellt, Ausführungsformen der vorliegenden Erfindung nur eine einzige Einheit, beispielsweise den linken Abschnitt (SU-A) oder den rechten Abschnitt (SU-B), enthalten können. Siehe auch 2, die diese Ausführungsform in einer einfacheren schematischen Darstellung zeigt.
  • 4D stellt eine alternative mögliche schematische Draufsicht der ESD-Schutzvorrichtung in einer Ausführungsform dar. Anders als 4B stellt diese Ausführungsform eine runde Vorrichtungsstruktur dar.
  • Dementsprechend, wie auch in 4C dargestellt, enthält die Vorrichtung in 4A eine Diode 135, die zwischen dem ersten dotierten Gebiet 120 und dem vierten dotierten Gebiet 140 gebildet ist. Die Kathode der Diode 135 ist mit dem I/O-Knoten gekoppelt, um geschützt zu sein, während die Anode der Diode 135 über die mehreren leitfähigen Verbindungen 190 mit Äquipotential gekoppelt ist. Bei Abwesenheit der mehreren leitfähigen Verbindungen 190 ist die Diode 135 mit dem restlichen Substrat 110 über einen weiteren p/n-Übergang gekoppelt, um einen Bipolartransistor zu bilden. Im Gegensatz dazu ist durch Verwenden der mehreren leitfähigen Verbindungen 190 eine Diode 135 in der Schaltung realisiert.
  • In einer anschaulichen Ausführungsform umfasst die vertikale Vorrichtung 125 ein restliches n-Typ-Substrat 110, ein erstes p-Typ-dotiertes Gebiet 120, ein zweites n-Typ-dotiertes Gebiet 130, ein niedrig dotiertes drittes n-Typ-dotiertes Gebiet (drittes n--dotiertes Gebiet) 150, ein viertes n-Typ-dotiertes Gebiet (viertes n--dotiertes Gebiet) 140, ein fünftes p-Typ-dotiertes Gebiet (fünftes p+-dotiertes Gebiet) 160, ein sechstes n-Typ-dotiertes Gebiet (sechstes n+-dotiertes Gebiet) 180, ein siebtes p-Typ-dotiertes Gebiet (siebtes p+-dotiertes Gebiet) 175. In einer alternativen Ausführungsform können die Dotierungstypen umgekehrt sein. Zusätzlich sind in einer alternativen Ausführungsform das niedrig dritte n-Typ-dotierte Gebiet 150 und das vierte n-Typ-dotierte Gebiet 140 durch Epitaxiewachsen erzeugt und weisen dieselbe Dotierung auf.
  • Ferner, Bezug nehmend auf 4C zusammen mit 4A, umfasst die vertikale Vorrichtung 125 einen Thyristor, der einen ersten Bipolartransistor, der zwischen dem restlichen Substrat 110, dem ersten dotierten Gebiet 120 und dem zweiten dotierten Gebiet 130 gebildet ist, und einen zweiten Bipolartransistor, der zwischen dem ersten dotierten Gebiet 120, dem zweiten dotierten Gebiet 130 und dem dritten dotierten Gebiet 150 und dem vierten dotierten Gebiet 160 gebildet ist, umfasst.
  • Das seitliche Trigger-Element 115 ist durch den Bipolartransistor gebildet, der zwischen dem fünften dotierten Gebiet 160 und dem siebten dotierten Gebiet 175 gebildet ist. Das zweite dotierte Gebiet 130 und das dritte dotierte Gebiet 150 bilden die Basisgebiete des Bipolartransistors, der das seitliche Trigger-Element 115 bildet. Das siebte dotierte Gebiet 175 des seitlichen Trigger-Elements 115, das einen Anschluss des siebten dotierten Gebiets 175 des seitlichen Trigger-Elements 115 bildet, (Schaltungselement in 4C) ist mit dem restlichen Substrat 110 über eine oder mehrere aus den mehreren leitfähigen Verbindungen 190 gekoppelt. Ferner ist das siebte dotierte Gebiet 175 mit einem Trigger-Eingangselement der vertikalen Vorrichtung 125 über einen Abschnitt des ersten dotierten Gebiets 120, der einen Widerstandswert eines Widerstands 145 aufweist, gekoppelt.
  • Vorteilhafterweise können das erste dotierte Gebiet 120, das zweite dotierte Gebiet 130 und das dritte dotierte Gebiet 150, die den SCR bilden, unabhängig optimiert oder variiert werden, ohne das seitliche Trigger-Element 115 zu ändern. Ferner kann das siebte dotierte Gebiet 175 unabhängig variiert werden, ohne die Schichten des SCR zu beeinflussen. Somit kann unter Verwendung von Ausführungsformen der vorliegenden Erfindung das seitliche Trigger-Element 115 unabhängig optimiert werden, während die vertikale Vorrichtung 125 unabhängig optimiert werden kann. Beispielsweise kann das dritte dotierte Gebiet 175 optimiert werden, um einen scharfen p/n-Übergang mit dem zweiten dotierten Gebiet 130 zu bilden, um die Trigger-Spannung und eine schnellere Schaltzeit des seitlichen Trigger-Elements 115 zu reduzieren. Alternativ kann das Layout des siebten dotierten Gebiets 175 dadurch geändert werden, dass es näher an das fünfte dotierte Gebiet 160 gebracht wird. Insbesondere können abrupte Übergänge seitlich einfacher gebildet werden als vertikale Übergänge. Beispielsweise können sehr scharfe seitliche Übergänge gebildet werden unter Verwendung von Implantierung und Temperprozessen insbesondere für flache Gebiete wie z. B. das fünfte dotierte Gebiet 160.
  • 5 stellt eine Querschnittsansicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung dar, die eine vertikale Schutzvorrichtung und ein seitliches Trigger-Element umfasst, wobei das seitliche Trigger-Element mit der rückseitigen Metallisierung durch Substratdurchverbindungen gekoppelt ist.
  • Anders als in der vorherigen Ausführungsform erstrecken sich in dieser Ausführungsform Verbindungen durch das Substrat 100 als eine Substratdurchverbindung 290. Somit ist in dieser Ausführungsform kein zusätzlicher Widerstandswert zwischen dem seitlichen Trigger-Element 115 und der rückseitigen Metallisierung (rückseitigen Metallschicht 122) eingeführt.
  • 6A und 6B stellen Querschnittsansichten alternativer Ausführungsformen einer ESD-Schutzvorrichtung dar, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, wobei der seitliche Ort der dotierten Gebiete modifiziert ist, um das seitliche Trigger-Element zu verbessern.
  • Ähnlich zu vorherigen Ausführungsformen sind Verbindungen 190 gebildet, um das Substrat 100 zu kontaktieren. Alternativ kann in einer Implementierung dieser Ausführungsform die Substratdurchverbindungen 290 enthalten, in denen das seitliche Trigger-Element (markiert als 615A in 6A und 615B in 6B) mit der rückseitigen Metallschicht 122 durch Substratdurchverbindungen 290 gekoppelt ist.
  • Ferner kann das Layout des fünften dotierten Gebiets 160 und des siebten dotierten Gebiets 175 geändert sein. Beispielsweise kann in 6A sich das fünfte dotierte Gebiet 160 in einer Darstellung seitlich zu dem siebten dotierten Gebiet 175 erstrecken. In einem weiteren Beispiel kann sich in 6B das siebte dotierte Gebiet 175 zu dem fünften dotierten Gebiet 160 erstrecken.
  • 7A stellt eine Querschnittsansicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung dar, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, wobei das Basisgebiet des seitlichen Trigger-Elements getrennt gebildet ist.
  • Als eine weitere Darstellung der Optimierung des seitlichen Trigger-Elements kann das Basisgebiet 780 des seitlichen Trigger-Elements 115 unabhängig gebildet sein, beispielsweise unter Verwendung eines Implantationsprozesses. Somit kann das entgegengesetzte Dotieren des Basisgebiets 780 ohne Ändern der Parameter der SCR-Vorrichtung (vertikalen Vorrichtung 125) gesteuert werden.
  • 7B-7C stellen Querschnittsansichten einer weiteren alternativen Ausführungsform einer ESD-Schutzvorrichtung dar, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, wobei das Basisgebiet des seitlichen Trigger-Elements getrennt gebildet ist. Wie in unterschiedlichen Ausführungsformen dargestellt, kann ein N+-Implantierungsgebiet 715 gebildet sein, so dass es unterschiedliche Profile aufweist. Beispielsweise kann in einer Ausführungsform das N+-Implantierungsgebiet 715 grob an der Grenzfläche zwischen dem zweiten dotierten Gebiet 130 und dem dritten dotierten Gebiet 150 ausgerichtet sein. In einer weiteren Ausführungsform, die in 7C dargestellt ist, ist das Implantierungsgebiet 715 an dem siebten dotierten Gebiet 175 ausgerichtet.
  • 7D stellt eine Draufsicht der alternativen Ausführungsformen dar, die in Den 7A-7C beschrieben sind. Wie jetzt deutlich ist, ist der Ort des Implantierungsgebiets 715 (Basisgebiet 780 in 7A) implantiert und ermöglicht deshalb die Bildung von Strukturen, die in den Querschnittsansichten asymmetrisch erscheinen.
  • 8A - 8C stellen Querschnittsansichten einer alternativen Ausführungsform einer ESD-Schutzvorrichtung dar, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, wobei die mehreren Verbindungen durch entgegengesetzt dotierte Gebiete gebildet sind.
  • Wie in 8A dargestellt ist, enthalten jedoch mehrere der Verbindungen 890 eine isolierende Abstandshalterschicht 892, um Kurzschließen des metallischen Materials 891 mit dem zweiten dotierten Gebiet 130 und dem ersten dotierten Gebiet 120 zu vermeiden. Das metallische Material 891 muss mit dem siebten dotierten Gebiet 175 in Kontakt gebracht werden, das in einer Ausführungsform oberhalb des Substrats 100 hergestellt sein kann, z. B. unter Verwendung des Metallkontakts 893.
  • Alternativ ist in einer weiteren Ausführungsform, wie in 8B dargestellt, das metallische Material 891 mit dem siebten dotierten Gebiet 175 in Kontakt gebracht durch Ätzen einer größeren Durchkontaktierung innerhalb des siebten dotierten Gebiets 175 nach dem Bilden der isolierenden Abstandshalterschicht 892, jedoch vor dem Füllen des metallischen Materials 891. Somit kann das metallische Material 891 innerhalb der größeren Öffnung 894 gefüllt sein, was einen Kontakt mit niedrigerem Widerstandswert mit dem siebten dotierten Gebiet 175 bildet. In einigen Ausführungsformen kann die isolierende Abstandshalterschicht 892 nicht in dem unteren Teil des Grabens gebildet sein, um das Kurzschließen der p/n-Diode, die zwischen dem restlichen Substrat 110 und dem ersten dotierten Gebiet 120 gebildet ist, zu ermöglichen. In alternativen Ausführungsformen kann die isolierende Abstandshalterschicht 892 ein entgegengesetzt dotiertes Gebiet sein, wie auch unter Verwendung von 17 beschrieben wird.
  • Obwohl in 8B nur einige der Verbindungen eine isolierende Abstandshalterschicht 892 enthalten, können in anderen Ausführungsformen alle Verbindungen 190 und die Verbindungen 890 eine solche isolierende Abstandshalterschicht 892 enthalten.
  • 8C stellt eine alternative Ausführungsform dar, in der die Verbindungen als Substratdurchkontaktierungen gebildet sind und eine isolierende Abstandshalterschicht enthalten.
  • 9 stellt eine Querschnittsdraufsicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung dar, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, wobei die Verbindungen als Durchkontaktierungen gebildet sind.
  • Anders als 4B oder 4D, die Verbindungen 190 darstellen, die als Gräben (kontinuierlich) gebildet sind, sind in dieser Ausführungsform Verbindungen als Kontakte strukturiert, die dadurch mehrere Durchkontaktierungen 990 bilden. Wie in der früheren Ausführungsform beschrieben, können die mehreren Durchkontaktierungen 990 Substratdurchkontaktierungen sein, die sich vollständig durch das Substrat 100 erstrecken, oder Teildurchkontaktierungen, die sich nur bis zu dem restlichen Substrat 110 erstrecken.
  • 10A - 10F stellen eine Halbleiter-Schutzvorrichtung, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, in verschiedenen Herstellungsstufen in Übereinstimmung mit Ausführungsformen der Erfindung dar.
  • Wie in 10A dargestellt, sind in einer Ausführungsform die dotierten Halbleitergebiete in dem Substrat 100 gebildet. Das Substrat 100 kann in verschiedenen Ausführungsformen eine oder mehrere Epitaxieschichten enthalten. Das Substrat 100 kann in verschiedenen Ausführungsformen einen Silizium-Wafer, Germanium-Wafer, Galliumnitrid-Wafer, der eine Galliumnitridschicht auf einem Substrat enthält, einen Siliziumcarbid-Wafer, der eine Siliziumcarbidschicht auf einem Substrat enthält, und andere Halbleitersubstrate umfassen.
  • Das Substrat 100 kann eine Epitaxieschicht 110A enthalten, die unter Verwendung eines Epitaxieprozesses während der Wafer-Vorbereitung gebildet wird. Wie vorstehend beschrieben, wird in einer Ausführungsform das erste dotierte Gebiet 120 so gebildet, dass es eine p-Typ-Dotierung ist. Das erste dotierte Gebiet 120 kann eine vergrabene Schicht sein, die unter Verwendung von Tiefenimplantierung gebildet wird. Alternativ kann das erste dotierte Gebiet 120 über der Epitaxieschicht 110A epitaxial gewachsen werden.
  • Das zweite dotierte Gebiet 130 kann innerhalb des ersten dotierten Gebiets 120 unter Verwendung eines Implantationsprozesses nach dem Öffnen einer Maskierungsschicht gebildet werden. Das dritte dotierte Gebiet 150 und das vierte dotierte Gebiet 140 können in einer Ausführungsform gemeinsam unter Verwendung eines Implantationsschritts gebildet werden. Das vierte dotierte Gebiet 140 und das dritte dotierte Gebiet 150 können in einer weiteren Ausführungsform durch epitaxiales Wachsen eines eigenleitenden oder leicht dotierten (n- / p-) Halbleiters gebildet werden. Das sechste dotierte Gebiet 180 wird innerhalb des vierten dotierten Gebiets 140 gebildet, so dass es eine n-Typ-Dotierung aufweist. Das fünfte dotierte Gebiet 160 und das siebte dotierte Gebiet 175 weisen eine p-Typ-Dotierung auf und können zur gleichen Zeit implantiert werden.
  • Bezug nehmend auf 10B wird eine Maskierungsschicht 191 über dem Substrat 100 gebildet und strukturiert. Die Maskierungsschicht 191 kann in einer oder mehreren Ausführungsformen unter Verwendung herkömmlicher Lithographietechniken strukturiert werden.
  • Unter Verwendung der strukturierten Maskierungsschicht 191 als eine Ätzmaske kann das Substrat 100 geätzt werden, um Öffnungen 192 zu bilden. Beispielsweise kann in einer Ausführungsform ein reaktiver Ionentiefenätzprozess verwendet werden, um die Öffnungen 192 zu bilden. In einigen Ausführungsformen kann ein Bosch-Ätzen verwendet werden, wobei der Prozess zwischen Ätzen und Aufbringen umschaltet. Der Aufbringschritt schützt die Seitenwände und verhindert seitliches Ätzen der Seitenwände während nachfolgenden Ätzschritten.
  • Als Nächstes, dargestellt in 10C, werden die Öffnungen 192 mit einem leitfähigen Material gefüllt. In einer Ausführungsform umfasst das leitfähige Material ein metallisches Material wie z. B. eine Metalllegierung, ein reines Metall, eine Metallverbindung und/oder eine intermetallische Verbindung. Beispiele enthalten Aluminium, Kupfer, Titan, Wolfram, Tantal, Hafnium und andere.
  • In einem oder mehreren Beispielen kann eine metallische Auskleidung 195 aufgebracht werden, gefolgt durch das Aufbringen eines Füllmaterials. In einigen Ausführungsformen kann die metallische Auskleidung 195 ein Metallnitrid wie z. B. Titannitrid, Wolframnitrid, Hafniumnitrid und/oder Tantalnitrid sein. In anderen Ausführungsformen können auch Carbide verwendet werden.
  • In verschiedenen Ausführungsformen kann die metallische Auskleidung 195 unter Verwendung eines Atomschichtabscheidungsprozesses, chemischen Gasphasenabscheidungsprozesses, eines physikalischen Gasphasenabscheidungsprozesses, Sputtern, Bedampfen oder anderer Prozesse aufgebracht werden.
  • Ein Füllmaterial 196 (10D) kann optional innerhalb der Öffnungen 192 aufgebracht werden. Das Füllmaterial kann in verschiedenen Ausführungsformen ein leitfähiges Material sein oder kann ein isolierendes Material sein. Beispielsweise kann in einer Ausführungsform ein Spin-Glas innerhalb der Öffnungen 192 aufgebracht werden. Alternativ kann in anderen Ausführungsformen das Füllmaterial ein leitfähiges Material wie z. B. Wolfram, Kupfer, Aluminium und andere sein.
  • Das Füllmaterial 196 wird von der Oberfläche des Substrats 100 entfernt, beispielsweise unter Verwendung eines chemisch-mechanischen Schleifprozesses (10E). Eine isolierende Schicht 112 wird über dem Substrat 100 aufgebracht. In einer oder mehreren Ausführungsformen kann die isolierende Schicht 112 eine oder mehrere isolierende Schichten wie z. B. Siliziumdioxid, Siliziumnitrid und andere enthalten. Mehrere Verbindungen 114 werden innerhalb der isolierenden Schicht 112 gebildet, um die dotierten Gebiete des Substrats 100, die Anschlüsse der Vorrichtungen bilden, zu kontaktieren. Beispielsweise wird das fünfte dotierte Gebiet 160 mit den Verbindungen 114 gekoppelt. Eine Metallverbindungsschicht 116 wird über der isolierenden Schicht 112 gebildet.
  • In verschiedenen Ausführungsformen können eine oder mehrere Metallisierungsschichten über der isolierenden Schicht 112 gebildet werden. In einem Beispiel umfasst die Metallverbindungsschicht 116 eine Aluminium-Kontaktstelle. In weiteren Beispielen können eine Passivierungsschicht und eine oder mehrere Kontaktstellen in einer oder mehreren Ausführungsformen bei Bedarf über der Metallverbindungsschicht 116 gebildet werden.
  • Nachfolgende Verarbeitung kann herkömmlichen Prozessen folgen, wie sie einem normalen Fachmann bekannt sind. Beispielsweise kann das Substrat 100 von der Rückseite dünner gemacht werden, und eine rückseitige Metallisierungsschicht kann auf der Rückseite des restlichen Substrats aufgebracht werden.
  • 11 stellt eine Querschnittsansicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung dar, die eine vertikale Schutzvorrichtung und ein seitliches Trigger-Element umfasst, wobei das seitliche Trigger-Element mit der rückseitigen Metallisierung durch Verbindungen gekoppelt ist, und ferner Isolationsstrukturen enthält.
  • Bezug nehmend auf 11 können eine innere Isolierung 212 und eine äußere Isolierung 213 in dem Substrat 100 angeordnet sein, das die Sperrdiode 135 umgibt. In einer Ausführungsform können die innere Isolierung 212 und die äußere Isolierung 213 als ein Ring gebildet sein, der das sechste dotierte Gebiet 180 umgibt, und in dem vierten dotierten Gebiet 140 angeordnet sein.
  • 12A stellt eine Querschnittsansicht einer alternativen Ausführungsform einer bidirektionalen Spannungsstoßunterdrückervorrichtung dar, die zwei Vorrichtungen umfasst. 12B stellt den entsprechenden Schaltplan dar.
  • Eine erste Vorrichtung 301 umfasst eine vertikale Vorrichtung 125 und ein seitliches Trigger-Element 115, und eine zweite Vorrichtung 302 umfasst eine vertikale Vorrichtung 125' und ein seitliches Trigger-Element 115'. Die vertikale Vorrichtung 125 der ersten Vorrichtung 301 und die vertikale Vorrichtung 125' der zweiten Vorrichtung 302 verwenden das Substratgebiet 310 gemeinsam, das ähnlich dotiert ist wie das restliche Substrat 110 in früheren Ausführungsformen. Da der endgültige Chip jedoch alle Kontakte auf der Vorderseite aufweist, ist das Substratgebiet 310 mit der Vorderseite über Verbindungen 190 gekoppelt. Als eine Veranschaulichung kann das optionale isolierende Gebiet 265 ein Oxidisolationsgebiet sein. Das isolierende Gebiet 265 ist jedoch nicht notwendig und kann entfernt werden, falls genug Prozesstoleranz zwischen den benachbarten Vorrichtungen erreichbar ist.
  • Dementsprechend ist die Ausführungsform von 12A-12B eine bidirektionale Vorrichtung.
  • 13 stellt eine Querschnittsansicht einer alternativen Ausführungsform einer unidirektionalen Spannungsstoßunterdrückervorrichtung dar, die eine vertikale Vorrichtung 125 und ein seitliches Trigger-Element 115 umfasst, und das Substratgebiet 310 ist mit der Vorderseite über Verbindungen 190 gekoppelt.
  • Anders als die Ausführungsform von 12A ist diese Ausführungsform unidirektional und ähnlich im Betrieb zu 4 (oder 11), die früher beschrieben ist. In dieser Ausführungsform verbinden sich jedoch die Verbindungen 190 mit Kontaktstellen auf der Vorderseite des Substrats 100, so dass beide Kontakte der ESD-Vorrichtung auf derselben Seite des Substrats 100 sind. Die Verbindungen 190 stellen einen niederohmigen Kontakt mit dem Substratgebiet 310 dar.
  • Ausführungsformen der vorliegenden Erfindung, die in 1-13 beschrieben sind, können unter Verwendung einer Wannenkonstruktion oder in einer Konstruktion von unten nach oben gebildet werden. Die folgenden Figuren werden verwendet, um Ausführungsformen unter Verwendung einer Konstruktion von unten nach oben weiter zu beschreiben. Dementsprechend werden weitere Einzelheiten des Prozesses von unten nach oben beschrieben, gefolgt von entsprechenden strukturellen Ausführungsformen.
  • 14A - 14L stellen eine Halbleiter-Schutzvorrichtung, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, in verschiedenen Herstellungsstufen in Übereinstimmung mit Ausführungsformen der Erfindung dar.
  • Im Gegensatz zu 10, die eine generische Ausführungsform dargestellt hat, die sowohl eine Wannenkonstruktion als auch eine expitaxiale Konstruktion umfasst, stellt die Ausführungsform von 14 insbesondere einen epitaxialen Prozess unter Verwendung eines Prozesses von unten nach oben dar.
  • In dieser Ausführungsform, wie in 14A dargestellt ist, ist der Halbleiterwafer 1410 ein Halbleitersubstrat, das einen ersten Dotierungstyp aufweist, (z. B. ein n-Typ-Substrat) und kann verschiedene Halbleitermaterialien umfassen, wie vorstehend in früheren Ausführungsformen beschrieben.
  • Bezug nehmend auf 14B wird ein erster Epitaxieprozess verwendet, um eine erste Epitaxieschicht 1420, die eine Schicht eines zweiten Dotierungstyps (z. B. eine p-Typ-Schicht) umfasst, epitaxial aufzubringen. In verschiedenen Ausführungsformen kann die erste Epitaxieschicht 1420 eine Dicke von etwa 1 µm bis 5 µm und als eine Veranschaulichung etwa 2 µm umfassen. Die erste Epitaxieschicht 1420 kann ähnlich der Schicht (erstes dotiertes Gebiet 120, vorstehend in früheren Ausführungsformen beschrieben) sein, und wie in 14B dargestellt, wenigstens ein Abschnitt der ersten Epitaxieschicht 1420 enthält das erste dotierte Gebiet 120. In verschiedenen Ausführungsformen wird der erste Epitaxieprozess verwendet, um eine Homoepitaxieschicht zu wachsen, jedoch kann in einigen Ausführungsformen auch eine Heteroepitaxieschicht gewachsen werden.
  • 14C stellt eine Vorrichtung nach dem Bilden einer zweiten Epitaxieschicht 1430 unter Verwendung eines zweiten Epitaxieprozesses dar. Der erste Epitaxieprozess und der zweit Epitaxieprozess können kontinuierlich durch Ändern des Flusses des Dotandengases während der Wachstumsprozesses ausgeführt werden. Die zweite Epitaxieschicht 1430 enthält ein Gebiet zum Bilden des zweiten dotierten Gebiets 130, das in verschiedenen vorstehenden Ausführungsformen beschrieben ist. Die zweite Epitaxieschicht 1430 kann in verschiedenen Ausführungsformen denselben Dotierungstyp aufweisen wie der Halbleiterwafer 1410.
  • Bezug nehmend auf 14D können Abschnitte der zweiten Epitaxieschicht 1430, die nicht den vertikalen Thyristor bilden, entgegengesetzt dotiert sein. Beispielsweise können nach dem Bilden einer Implantierungsmaske die Dotanden vom zweiten Dotierungstyp in die zweite Epitaxieschicht 1430 implantiert werden. Nach einem Temperprozess wird ein erstes entgegengesetzt dotiertes Gebiet 121 um das zweite dotierte Gebiet 130 gebildet.
  • Als Nächstes, dargestellt in 14E, kann eine dritte Epitaxieschicht 1450 über der zweiten Epitaxieschicht 1430 unter Verwendung eines dritten Epitaxieprozesses gewachsen werden. Ähnlich zu dem ersten und dem zweiten Epitaxieprozess kann der dritte Epitaxieprozess in einer oder mehreren Ausführungsformen ein umfassender Prozess sein, d. h. die Epitaxieschicht wird global über die gesamte Oberfläche des Wafers gewachsen. Die dritte Epitaxieschicht 1450 kann ein niedrig dotiertes Gebiet sein und kann sogar ein eigenleitendes Gebiet sein, beispielsweise wie vorstehend mit Bezug auf ein drittes dotiertes Gebiet 150, das in der dritten Epitaxieschicht 1450 enthalten ist, beschrieben.
  • Bezug nehmend auf 14F kann die dritte Epitaxieschicht 1450 sowohl dotiert als auch entgegengesetzt dotiert werden unter Verwendung von Ionenimplantation und Tempern, wonach ein implantiertes Gebiet 131, das den ersten Dotierungstyp aufweist, und ein zweites entgegengesetzt dotiertes Gebiet 132, das den zweiten Dotierungstyp aufweist, gebildet wird.
  • Wie vorstehend unter Verwendung von 10A beschrieben, wird als Nächstes, wie in 14G dargestellt, ein sechstes dotiertes Gebiet 180 gebildet, das den ersten Dotierungstyp (z. B. n-Typ-Dotierung) aufweist. Ein fünftes dotiertes Gebiet 160 und ein siebtes dotiertes Gebiet 175, die den zweiten Dotierungstyp (z. B. p-Typ-Dotierung) aufweisen, werden gebildet.
  • Die nachfolgende 14H entspricht 10B des vorstehend beschriebenen Herstellungsprozesses. Dementsprechend, wie vorstehend in 10B beschrieben, werden Öffnungen 192 unter Verwendung der strukturierten Maskierungsschicht 191 gebildet.
  • 141 entspricht 10C und stellt Füllen der Öffnungen 192 mit Metallauskleidung 195 dar, und 14J entspricht 10D und zeigt nachfolgendes Füllen mit dem Füllmaterial 196.
  • 14K, die 10E entspricht, stellt die Vorrichtung nach einem Planarisierungsprozess dar, um das überschüssige Füllmaterial 196 von der Oberfläche des Wafers 1410 zu entfernen.
  • 14L, die 10F entspricht, stellt die Vorrichtung nach dem Bilden einer oder mehrerer Metallisierungsschichten dar. Beispielsweise werden mehrere Verbindungen 114 innerhalb der isolierenden Schicht 112 gebildet, um die dotierten Gebiete des Substrats 100, die Anschlüsse der Vorrichtungen bilden, zu kontaktieren. Eine Metallverbindungsschicht 116 wird über der isolierenden Schicht 112 gebildet. Nach der Bearbeitung der Vorderseite wird die Rückseite des Wafers 1410 von der Rückseite her dünner gemacht, um ein dünneres restliches Substrat 110 zu bilden.
  • Die 15-19 stellen strukturelle Ausführungsformen unter Verwendung des in 14 beschriebenen Prozessablaufs dar. Die 15-20 sind Beispiele spezifischer Ausführungsformen, die vorher beschrieben sind.
  • 15 stellt eine Querschnittsansicht einer alternativen Ausführungsform einer ESD-Schutzvorrichtung dar, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst. 15 ist eine spezifische Ausführungsform der generischen Ausführungsform, die in 4A dargestellt ist, und deshalb kann die entsprechende schematische Draufsicht der ESD-Schutzvorrichtung dieselbe sein wie in 4B und 4D dargestellt. Das entsprechende Schaltungsschema ist unter Verwendung von 4C dargestellt und beschrieben.
  • Bezug nehmend auf 15 umfasst das Substrat 100 mehrere Epitaxiegebiete, die in einem Prozess von unten nach oben übereinander gewachsen sind, wie aus dem nachfolgend beschriebenen Prozessablauf deutlich wird. Dementsprechend werden in dieser Ausführungsform das erste dotierte Gebiet 120, das zweite dotierte Gebiet 130, das dritte dotierte Gebiet 150 jeweils als Epitaxieschichten gebildet. Dementsprechend enthalten Ausführungsformen der vorliegenden Erfindung ein erstes entgegengesetzt dotiertes Gebiet 121, das durch entgegengesetztes Dotieren eines Abschnitts der Epitaxieschicht gebildet wird, die das zweite dotierte Gebiet 130 umfasst. In dieser Ausführungsform wird durch ein entgegengesetzt dotiertes Gebiet verhindert, dass die mehreren leitfähigen Verbindungen 190 mit dem dritten dotierten Gebiet 150 in Kontakt sind. Dementsprechend werden die mehreren leitfähigen Verbindungen 190 über ein zweites entgegengesetzt dotiertes Gebiet 132 gebildet, das jede aus den mehreren leitfähigen Verbindungen 190 von dem implantierten Gebiet 131 und dem dritten dotierten Gebiet 150, die denselben Dotierungstyp entgegengesetzt dem zweiten dotierten Gebiet 130 aufweisen, trennt und dadurch isoliert.
  • 16 stellt eine alternative Ausführungsform dar, die einen Isolationsgraben umfasst, um die Sperrdiode 135 von den anderen Komponenten zu isolieren. Wie in 11 beschrieben ist, können eine innere Isolierung 212 und eine äußere Isolierung 213 in dem Substrat 100 (über dem restlichen Substrat 110) gebildet sein, das die Sperrdiode 135 umgibt, beispielsweise in einer konzentrischen Konstruktion. Zusätzlich reduzieren die Isolationsgräben die größere Kapazität der seitlichen Dioden.
  • 17, die 8A entspricht, stellt ein entgegengesetzt dotiertes Gebiet, das jede aus den mehreren leitfähigen Verbindungen 190 umgibt, in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung dar. Ähnlich zu 8A, die ein isolierendes Gebiet verwendet, verhindert das entgegengesetzt dotierte umgebende Gebiet 901 das Kurzschließen des metallischen Materials 891 mit dem implantierten Gebiet 131 und dem dritten dotierten Gebiet 150. Vorteilhafterweise führt diese Vorrichtung auch zu einer signifikanten Flächeneinsparung aufgrund dessen, dass ein kleinerer seitlicher Platz benötigt wird, d. h. das zweite entgegengesetzt dotierte Gebiet 132 kann seitlich verkleinert sein und kann in einigen Ausführungsformen sogar in eliminiert sein. 18, die 12A entspricht, ist eine Querschnittsansicht einer alternativen Ausführungsform einer bidirektionalen Spannungsstoßunterdrückervorrichtung, die zwei Vorrichtungen umfasst. 12B stellt den entsprechenden Schaltplan dar.
    Ähnlich zu 12A umfasst eine Vorrichtung 1801 auf der linken Seite eine vertikale Vorrichtung und ein seitliches Trigger-Element, und eine Vorrichtung 1802 auf der rechten Seite umfasst eine vertikale Vorrichtung und ein seitliches Trigger-Element, wobei die Vorrichtung 1801 auf der linken Seite und die Vorrichtung 1802 auf der rechten Seite entgegengesetzt orientiert sind, und das Substrat mit der Vorderseite über Durchkontaktierungen gekoppelt ist.
  • Jede der einzelnen Vorrichtungen (der Vorrichtung 1801 auf der linken Seite und der Vorrichtung 1802 auf der rechten Seite) kann ähnlich dem Querschnitt sein, der in 17 gezeigt ist (jedoch ohne den rückseitigen Kontakt ähnlich 12A). Der Abstand t151 zwischen der benachbarten Vorrichtung 1801 auf der linken Seite und Vorrichtung 1802 auf der rechten Seite kann gesteuert werden, um eine geeignete Isolierung aufrechtzuerhalten. Ferner ist ein Abschnitt des zweiten dotierten Gebiets 130 verwendet, um das erste entgegengesetzt dotierte Gebiet 121 der Vorrichtung 1801 auf der linken Seite von dem entgegengesetzt dotierten Gebiet 121 der Vorrichtung 1802 auf der rechten Seite besser zu isolieren.
  • 19, die 13 entspricht, stellt eine Querschnittsansicht einer alternativen Ausführungsform einer unidirektionalen Spannungsstoßunterdrückervorrichtung dar, die eine vertikale Vorrichtung und ein seitliches Trigger-Element umfasst, und wobei das Substrat mit der Vorderseite über Verbindungen gekoppelt ist.
  • Wenn der in 14 beschriebene Prozess von unten nach oben verwendet wird, enthalten alle Gebiete des Substrats 100 überdeckende Epitaxieschichten. Als eine Konsequenz bilden die mehreren leitfähigen Verbindungen 190 von dem Substratgebiet 310 zu der Vorderseite einen Kurzschluss über die p/n-Übergänge (sowohl Substratgebiet 310 und erstes dotiertes Gebiet 120 als auch erstes dotiertes Gebiet 120 und das zweite dotierte Gebiet 130).
  • Dementsprechend enthält in dieser Ausführungsform jede aus den mehreren leitfähigen Verbindungen 190 p/n-Kurzschlüsse, anders als 13, wo die Substrat-zu-Erde-Verbindungen keinen p/n-Kurzschluss bildeten. In diesem Fall bildet sowohl jede der I/Ozu-Substrat-Verbindungen als auch jede der Substrat-zu-Erde-Verbindungen wenigstens einen p/n-Kurzschluss.
  • 20A stellt eine schematische Querschnittsansicht einer Vorrichtung, die keine Metallgrabenverbindungen aufweist, in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung dar.
  • Die Schutzvorrichtung enthält ein seitliches Trigger-Element 115, eine vertikale Vorrichtung 125 und eine Sperrdiode 135, wie in früheren Ausführungsformen beschrieben. Das seitliche Trigger-Element 115 ist als ein Bipolartransistor gebildet, z. B. ein PNP-Transistor, und ist zwischen dem fünften dotierten Gebiet 160 und dem siebten dotierten Gebiet 175. Ein zusätzliches Wannengebiet 131 kann unter dem siebten dotierten Gebiet 175 angeordnet sein. Dementsprechend ist ein Anschluss des seitlichen Trigger-Elements 115 mit Erde gekoppelt, und der andere Anschluss ist mit dem I/O-Knoten gekoppelt. Die Sperrdiode 135 in dieser Ausführungsform ist als eine seitliche Diode gebildet.
  • Anders als bei anderen Ausführungsformen, die eine Grabenverbindung beschreiben, ist in dieser Ausführungsformen ein Sinkergebiet verwendet, um Kontakt mit darunterliegenden restlichen Substrat 110 herzustellen. Die Sinkergebiete umfassen ein vergrabenes Sinkergebiet 622, das durch Implantieren der Epitaxieschicht, die das erste dotierte Gebiet 120 bildet, vor dem Wachsen der Epitaxieschicht, die das zweite dotierte Gebiet 130 bildet, gebildet sein kann. Die Sinkergebiete umfassen ferner das implantierte Sinkergebiet 650, das ein Abschnitt des dritten dotierten Gebiets 150 ist, der durch Isolationsgräben 612 getrennt ist.
  • 20B stellt eine schematische Querschnittsansicht einer alternativen Vorrichtung, die keine Metallgrabenverbindungen aufweist, in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung dar.
  • Zusätzlich zu den in 20A beschriebenen Merkmalen ist in dieser Ausführungsform das restliche Substrat 110 mit der Vorderseite des Substrats 100 über die Sinkergebiete in Kontakt. Dementsprechend sind in dieser Ausführungsform alle Kontakte über derselben Oberfläche des Substrats 100 gebildet.
  • Die in den 20A und 20B beschriebenen Ausführungsformen weisen dasselbe Schaltungsschema auf wie vorstehend dargestellt, siehe beispielsweise 4C.
  • Im folgenden werden Ausführungsformen beschrieben, die, wenn sie sich auf Merkmalskombinationen beziehen, die sich von denen, die in den Ansprüchen definiert sind, unterscheiden, auf Beispiele beziehen, die ursprünglich eingereicht wurden, jedoch keine Ausführungsbeispiele der nunmehr beanspruchten Erfindung darstellen.
  • In einer ersten Ausführungsform enthält eine Halbleitervorrichtung eine vertikale Vorrichtung, die in einem Substrat angeordnet ist, und ein seitliches Trigger-Element, das in dem Substrat angeordnet ist. Das seitliche Trigger-Element kann zum Triggern der vertikalen Schutzvorrichtung verwendet werden.
  • In einigen Ausführungsformen enthält das Substrat mehrere Epitaxieschichten, die über einem größten Teil des Halbleitergebiets angeordnet sind.
  • In einigen Ausführungsformen enthält die vertikale Schutzvorrichtung einen Thyristor, und das seitliche Trigger-Element enthält einen Bipolartransistor.
  • In einigen Ausführungsformen enthält die vertikale Schutzvorrichtung einen Bipolartransistor mit isoliertem Gate. Das seitliche Trigger-Element enthält einen Bipolartransistor.
  • In einigen Ausführungsformen enthält das seitliche Trigger-Element eine Pin-Diode.
  • In einigen Ausführungsformen enthält das seitliche Trigger-Element einen Bipolartransistor und einen MOS-Transistor oder Bipolartransistor und einen Bipolartransistor mit isoliertem Gate.
  • In einigen Ausführungsformen enthält das seitliche Trigger-Element einen Bipolartransistor und eine Diodenkette.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner eine Öffnung, die in dem Substrat angeordnet ist, und eine metallische Leitungsschicht, die das seitliche Trigger-Element mit der vertikalen Schutzvorrichtung elektrisch koppelt.
  • In einigen Ausführungsformen enthält die Öffnung einen Graben.
  • In einigen Ausführungsformen enthält die metallische Leitungsschicht eine Metallnitridschicht.
  • In einigen Ausführungsformen ist die metallische Leitungsschicht entlang Seitenwänden der Öffnung angeordnet.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner ein Füllmaterial, das über der metallischen leitfähigen Schicht in der Öffnung angeordnet ist.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner einen isolierenden Seitenwandabstandshalter, der in der Öffnung angeordnet ist. Die metallische leitfähige Schicht ist durch den Seitenwandabstandshalter von den Seitenwänden der Öffnung isoliert.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner ein entgegengesetzt dotiertes Gebiet, das wenigstens einen Abschnitt der Seitenwände der Öffnung auskleidet.
  • In einigen Ausführungsformen ist die Öffnung in einem implantierten entgegengesetzt dotierten Gebiet angeordnet, das zwischen einer Sperrdiode und der seitlichen Trigger-Vorrichtung angeordnet ist.
  • In einigen Ausführungsformen ist die Öffnung eine durchgehende Öffnung und erstreckt sich vollständig durch das Substrat.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner eine zweite vertikale Schutzvorrichtung, die in dem Substrat angeordnet ist. Ein zweites seitliches Trigger-Element ist in dem Substrat angeordnet. Das zweite seitliche Trigger-Element wird zum Triggern der zweiten vertikalen Schutzvorrichtung verwendet. Eine zweite Öffnung ist in dem Substrat angeordnet und enthält die metallische Leitungsschicht, die das zweite seitliche Trigger-Element mit der zweiten vertikalen Schutzvorrichtung elektrisch koppelt.
  • In einigen Ausführungsformen ist die vertikale Schutzvorrichtung mit der zweiten vertikalen Schutzvorrichtung gekoppelt, um eine Vorrichtung mit zwei Anschlüssen zu bilden, die eine erste Kontaktstelle und eine zweite Kontaktstelle enthält. Die erste Kontaktstelle und die zweite Kontaktstelle sind über derselben Seite des Substrats angeordnet.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner eine vertikale Diode, die benachbart der vertikalen Schutzvorrichtung angeordnet ist.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner ein Isolationsgebiet, das zwischen der vertikalen Diode und der vertikalen Schutzvorrichtung angeordnet ist.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner eine erste Kontaktstelle an einer Vorderseite des Substrats. Die erste Kontaktstelle ist mit einem ersten Anschluss der vertikalen Schutzvorrichtung gekoppelt. Das Substrat ist mit einer zweiten Kontaktstelle an der Vorderseite gekoppelt.
  • In einigen Ausführungsformen ist ein Anschlussgebiet der vertikalen Schutzvorrichtung, die in dem Substrat angeordnet ist, mit der zweiten Kontaktstelle an der Vorderseite über ein dotiertes Sinkergebiet und eine Metallleitung gekoppelt.
  • In einigen Ausführungsformen ist ein Anschlussgebiet der vertikalen Schutzvorrichtung, die in dem Substrat angeordnet ist, mit der zweiten Kontaktstelle an der Vorderseite über eine metallische Verbindung, die in dem Substrat angeordnet ist, gekoppelt.
  • In einigen Ausführungsformen ist ein Anoden/Kathodenanschluss mit einem Knoten, der geschützt werden soll, gekoppelt, und der Kathoden/Anodenanschluss ist mit einem Referenzpotentialknoten gekoppelt.
  • In einigen Ausführungsformen ist ein Kathoden/Anodenanschluss an einer zweiten Hauptoberfläche des Substrats, und der Kathoden/Anodenanschluss ist an der ersten Hauptoberfläche des Substrats.
  • In einer weiteren Ausführungsform enthält eine Halbleitervorrichtung eine Schutzvorrichtung, die in einem Substrat angeordnet ist. Die Schutzvorrichtung enthält einen Anoden/Kathodenanschluss an einer ersten Hauptoberfläche des Substrats. Ein Trigger-Eingangsanschluss ist in dem Substrat angeordnet. Die Schutzvorrichtung enthält außerdem einen Kathoden/Anodenanschluss. Ein Trigger-Element ist in dem Substrat angeordnet. Das Trigger-Element enthält ein erstes Anschlussgebiet, das mit dem Anoden/Kathoden-Anschluss der Schutzvorrichtung gekoppelt ist, und ein zweites Anschlussgebiet, das seitlich von dem ersten Anschlussgebiet beabstandet ist und mit dem Trigger-Eingangsanschluss gekoppelt ist.
  • In einigen Ausführungsformen ist der Anoden/Kathodenanschluss mit einem Knoten, der geschützt werden soll, gekoppelt, und der Kathoden/Anodenanschluss ist mit einem Referenzpotentialknoten gekoppelt.
  • In einigen Ausführungsformen ist der Kathoden/Anodenanschluss an einer zweiten Hauptoberfläche des Substrats.
  • In einigen Ausführungsformen ist der Kathoden/Anodenanschluss an einer ersten Hauptoberfläche des Substrats.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner ein dotiertes Sinkergebiet, das in dem Substrat angeordnet ist. Das zweite Anschlussgebiet ist mit dem Trigger-Eingangsanschluss über das dotierte Sinkergebiet gekoppelt.
  • In einigen Ausführungsformen enthält die Halbleitervorrichtung ferner ein leitfähiges Element, das in dem Substrat angeordnet ist. Das zweite Anschlussgebiet ist mit dem Trigger-Eingangsanschluss über das leitfähige Element gekoppelt.
  • In einigen Ausführungsformen enthält das leitfähige Element einen Graben oder ein Loch, der/das mit einem metallischen Material gefüllt ist.
  • In einigen Ausführungsformen koppelt das leitfähige Element ferner das Trigger-Element mit dem Kathoden/Anodenanschluss der Schutzvorrichtung.
  • In einigen Ausführungsformen enthält die Schutzvorrichtung einen vertikalen Thyristor.
  • Eine weitere Ausführungsform stellt ein Verfahren zum Bilden einer Halbleitervorrichtung bereit. Die vertikale Schutzvorrichtung wird in einem Substrat gebildet. Ein seitliches Trigger-Element zum Triggern der vertikalen Schutzvorrichtung wird in dem Substrat gebildet. Ein elektrischer Pfad wird in dem Substrat gebildet, um das seitliche Trigger-Element mit der vertikalen Schutzvorrichtung zu koppeln.
  • In einigen Ausführungsformen enthält das Substrat mehrere Epitaxieschichten.
  • In einigen Ausführungsformen enthält das Bilden des elektrischen Pfads in dem Substrat das Bilden eines dotierten Sinkergebiets, das zwei Gebiete des Substrats verbindet.
  • In einigen Ausführungsformen enthält das Verfahren ferner Bilden eines entgegengesetzt dotierten Gebiets, das Seitenwände der Öffnung auskleidet.
  • In einigen Ausführungsformen enthält das Bilden eines elektrischen Pfads in dem Substrat Bilden einer ersten Öffnung, die sich in das Substrat erstreckt, und Füllen der ersten Öffnung mit einer metallischen Leitungsschicht. Die metallische Leitungsschicht koppelt das seitliche Trigger-Element elektrisch mit der vertikalen Schutzvorrichtung.
  • In einigen Ausführungsformen füllt die metallische Leitungsschicht die erste Öffnung vollständig.
  • In einigen Ausführungsformen ist die metallische leitfähige Schicht entlang von Seitenwänden der ersten Öffnung angeordnet.
  • In einigen Ausführungsformen enthält das Verfahren ferner Füllen eines Füllmaterials über der metallischen leitfähigen Schicht in der ersten Öffnung.
  • In einigen Ausführungsformen enthält das Verfahren ferner Bilden eines isolierenden Seitenwandabstandshalters auf Seitenwänden der ersten Öffnung. Die metallische leitende Schicht ist durch den Seitenwandabstandshalter von den Seitenwänden der ersten Öffnung isoliert.
  • In einigen Ausführungsformen enthält das Verfahren ferner Bilden einer zweiten Öffnung, die sich in das Substrat erstreckt, und Füllen der zweiten Öffnung mit einer metallischen Leitungsschicht. Die vertikale Schutzvorrichtung ist mit einer ersten Kontaktstelle gekoppelt, die über einer Hauptoberfläche des Substrats angeordnet ist. Die metallische Leitungsschicht koppelt die vertikale Schutzvorrichtung elektrisch mit einer zweiten Kontaktstelle, die über der Hauptoberfläche des Substrats angeordnet ist.
  • In einer weiteren Ausführungsform enthält eine Halbleitervorrichtung eine vertikale Schutzvorrichtung, die einen Thyristor umfasst, der in einem Substrat angeordnet ist, und ein seitliches Trigger-Element, das ebenfalls in dem Substrat angeordnet ist. Das seitliche Trigger-Element kann zum Triggern der vertikalen Schutzvorrichtung verwendet werden.
  • In einer weiteren Ausführungsform enthält die Halbleitervorrichtung eine vertikale Schutzvorrichtung, die in einem Substrat angeordnet ist, und ein seitliches Trigger-Element, das ebenfalls in dem Substrat angeordnet ist. Das seitliche Trigger-Element kann zum Triggern der vertikalen Schutzvorrichtung verwendet werden. Eine Metallverbindung kann das seitliche Trigger-Element mit der vertikalen Schutzvorrichtung koppeln.
  • In einigen Ausführungsformen umfasst die Metallverbindung eine Öffnung, die in dem Substrat angeordnet ist. Die Öffnung umfasst eine metallische Leitungsschicht, die das seitliche Trigger-Element mit der vertikalen Schutzvorrichtung elektrisch koppelt.
  • In einer weiteren Ausführungsform enthält die Halbleitervorrichtung eine erste vertikale Schutzvorrichtung, die in einem Substrat angeordnet ist, und ein seitliches Trigger-Element, das in dem Substrat angeordnet ist. Das seitliche Trigger-Element kann zum Triggern der ersten vertikalen Schutzvorrichtung verwendet werden. Eine zweite vertikale Schutzvorrichtung ist in dem Substrat angeordnet. Die erste vertikale Schutzvorrichtung ist konfiguriert, Schutz gegen einen Impuls einer elektrostatischen Entladung (ESD-Impuls), der eine erste Polarität aufweist, bereitzustellen, und die zweite vertikale Schutzvorrichtung ist konfiguriert, Schutz gegen einen ESD-Impuls, der eine zweite Polarität, die zu der ersten Polarität entgegengesetzt ist, aufweist, bereitzustellen.
  • In einigen Ausführungsformen umfasst die erste vertikale Schutzvorrichtung einen Thyristor. Die zweite vertikale Schutzvorrichtung umfasst eine Diode, und das seitliche Trigger-Element umfasst einen Bipolartransistor.
  • Ausführungsformen, die vorstehend in den 1-20 beschrieben sind, können miteinander in eine oder mehrere Ausführungsformen kombiniert sein.

Claims (25)

  1. Halbleitervorrichtung, die Folgendes umfasst: eine erste vertikale Schutzvorrichtung (41, 61, 71, 125), die einen Thyristor umfasst, der in einem Substrat (100, 110) angeordnet ist; ein erstes seitliches Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B), das in dem Substrat angeordnet ist, wobei das erste seitliche Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) zum Triggern der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) dient; und eine Metallverbindung (65, 75, 190, 290, 890, 990), die eine Öffnung (192) umfasst, die in dem Substrat (100, 110) angeordnet ist, wobei die Öffnung (192) eine metallische Leitungsschicht (195, 891) umfasst, die das erste seitliche Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) mit der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) elektrisch koppelt.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner Folgendes umfasst: eine zweite vertikale Schutzvorrichtung (125`), die eine Diodenstruktur umfasst, die in dem Substrat (100, 110) angeordnet ist, wobei die erste vertikale Schutzvorrichtung (125) konfiguriert ist, Schutz gegen einen Impuls einer elektrostatischen Entladung (ESD-Impuls), der eine erste Polarität aufweist, bereitzustellen, und die zweite vertikale Schutzvorrichtung (125') konfiguriert ist, Schutz gegen einen ESD-Impuls, der eine zweite Polarität, die zu der ersten Polarität entgegengesetzt ist, aufweist, bereitzustellen.
  3. Halbleitervorrichtung nach Anspruch 2, wobei das erste seitliche Trigger-Element (31, 69, 69A, 69B, 115, 615A, 615B) einen Bipolartransistor umfasst.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Substrat (100, 110) mehrere Epitaxieschichten umfasst, die über einem Halbleitergrundmaterialgebiet angeordnet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das erste seitliche Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) eines aus dem Folgenden umfasst: einen Bipolartransistor; eine PIN-Diode; einen Bipolartransistor und einen MOS-Transistor; einen Bipolartransistor und einen Bipolartransistor mit isoliertem Gate; und einen Bipolartransistor und eine Diodenkette.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Öffnung (192) einen Graben umfasst.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die metallische Leitungsschicht (195, 891) eine Metallnitridschicht umfasst.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die metallische Leitungsschicht (195, 891) entlang Seitenwänden der Öffnung (192) angeordnet ist.
  9. Halbleitervorrichtung nach Anspruch 8, die ferner ein Füllmaterial (196) umfasst, das über der metallischen Leitungsschicht (195) in der Öffnung (192) angeordnet ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, die ferner einen isolierenden Seitenwandabstandshalter (892) umfasst, der in der Öffnung (192) angeordnet ist, wobei die metallische Leitungsschicht (891) durch den isolierenden Seitenwandabstandshalter (892) von Seitenwänden der Öffnung (192) isoliert ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, die ferner ein entgegengesetzt dotiertes Gebiet umfasst, das wenigstens einen Abschnitt der Seitenwände der Öffnung (192) auskleidet.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei die Öffnung (192) in einem implantierten entgegengesetzt dotierten Gebiet angeordnet ist, das zwischen einer Sperrdiode (135) und dem ersten seitlichen Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) angeordnet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei die Öffnung eine durchgehende Öffnung ist und sich vollständig durch das Substrat erstreckt.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, die ferner Folgendes umfasst: eine zweite vertikale Schutzvorrichtung (125`), die in dem Substrat (100. 110) angeordnet ist; ein zweites seitliches Trigger-Element (115'), das in dem Substrat (100, 110) angeordnet ist, wobei das zweite seitliche Trigger-Element (115') zum Triggern der zweiten vertikalen Schutzvorrichtung (125') dient; und eine zweite metallische Verbindung (190), die in dem Substrat (100, 110) angeordnet ist und die metallische Leitungsschicht umfasst, die das zweite seitliche Trigger-Element (115') mit der zweiten vertikalen Schutzvorrichtung (125') elektrisch koppelt.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die erste vertikale Schutzvorrichtung (125) mit der zweiten vertikalen Schutzvorrichtung (125') gekoppelt ist, um eine Vorrichtung mit zwei Anschlüssen zu bilden, die eine erste Kontaktstelle und eine zweite Kontaktstelle umfasst, und wobei die erste Kontaktstelle und die zweite Kontaktstelle über derselben Seite des Substrats (100, 110) angeordnet sind.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, die ferner eine vertikale Diode (135) umfasst, die benachbart der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) angeordnet ist.
  17. Halbleitervorrichtung nach Anspruch 16, die ferner ein Isolationsgebiet (212, 213) umfasst, das zwischen der vertikalen Diode (135) und der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) angeordnet ist.
  18. Halbleitervorrichtung, die Folgendes umfasst: eine erste vertikale Schutzvorrichtung (41, 61, 71, 125), die einen Thyristor umfasst, der in einem Substrat (100, 110) angeordnet ist; ein erstes seitliches Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B), das in dem Substrat (100, 110) angeordnet ist, wobei das erste seitliche Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) zum Triggern der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) dient; eine erste Kontaktstelle an der Vorderseite des Substrats (100, 110), wobei die erste Kontaktstelle mit einem ersten Anschluss der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) gekoppelt ist, wobei das Substrat(100, 110) mit einer zweiten Kontaktstelle an der Vorderseite gekoppelt ist, wobei ein Anschlussgebiet der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125), die in dem Substrat angeordnet ist (100, 110), mit der zweiten Kontaktstelle an der Vorderseite über ein dotiertes Sinkergebiet (650) und eine Metallleitung oder über eine metallische Verbindung (65, 75, 190, 290, 890, 990), die in dem Substrat (100, 110) angeordnet ist, gekoppelt ist.
  19. Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden einer ersten vertikalen Schutzvorrichtung (41, 61, 71, 125), die einen Thyristor umfasst, in einem Substrat (100, 110); Bilden eines ersten seitlichen Trigger-Elements (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) zum Triggern der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) in dem Substrat (100, 110); und Bilden eines elektrischen Pfads in dem Substrat (1100, 110), um das erste seitliche Trigger-Element(31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) mit der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) elektrisch zu koppeln, wobei das Bilden eines elektrischen Pfads in dem Substrat ein Bilden eines dotierten Sinkergebiets (650), das zwei Gebiete des Substrats (100, 110) verbindet, umfasst.
  20. Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden einer ersten vertikalen Schutzvorrichtung (41, 61, 71, 125), die einen Thyristor umfasst, in einem Substrat (100, 110); Bilden eines ersten seitlichen Trigger-Elements (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) zum Triggern der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) in dem Substrat (100, 110); und Bilden eines elektrischen Pfads in dem Substrat (100, 110), um das erste seitliche Trigger-Element (31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) mit der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) elektrisch zu koppeln, wobei das Bilden eines elektrischen Pfads in dem Substrat (100, 110) Folgendes umfasst: Bilden einer ersten Öffnung (192), die sich in das Substrat (100, 110)erstreckt; und Füllen der ersten Öffnung (192) mit einer metallischen Leitungsschicht (195, 891), wobei die metallische Leitungsschicht (195, 891) das erste seitliche Trigger-Element(31, 69, 69A, 69B, 79, 89, 115, 615A, 615B) mit der ersten vertikalen Schutzvorrichtung (41, 61, 71, 125) elektrisch koppelt.
  21. Verfahren nach Anspruch 20, wobei die metallische Leitungsschicht (195) entlang Seitenwänden der ersten Öffnung (192) angeordnet ist.
  22. Verfahren nach Anspruch 21, das ferner Füllen eines Füllmaterials (196), das über der metallischen Leitungsschicht (195) angeordnet ist, in die erste Öffnung (192) umfasst.
  23. Verfahren nach einem der Ansprüche 20 bis 22, das ferner Bilden eines isolierenden Seitenwandabstandshalters (892) auf Seitenwänden der ersten Öffnung (192) umfasst, wobei die metallische Leitungsschicht (891) durch den isolierenden Seitenwandabstandshalter (892) von Seitenwänden der ersten Öffnung (192) isoliert ist.
  24. Verfahren nach einem der Ansprüche 20 bis 23, das ferner Bilden eines entgegengesetzt dotierten Gebiets umfasst, das Seitenwände der ersten Öffnung (192) auskleidet.
  25. Verfahren nach einem der Ansprüche 20 bis 24, das ferner Folgendes umfasst: Bilden einer zweiten Öffnung, die sich in das Substrat (100, 110) erstreckt; und Füllen der zweiten Öffnung mit einer metallischen Leitungsschicht, wobei die erste vertikale Schutzvorrichtung (41, 61, 71, 125) mit einer ersten Kontaktstelle, die über einer Hauptoberfläche des Substrats (100, 110) angeordnet ist, gekoppelt ist und wobei die metallische Leitungsschicht die erste vertikale Schutzvorrichtung (41, 61, 71, 125) mit einer zweiten Kontaktstelle koppelt, die über der Hauptoberfläche des Substrats (100, 110) angeordnet ist.
DE102016204699.3A 2015-04-13 2016-03-22 Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung Active DE102016204699B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562146777P 2015-04-13 2015-04-13
US62/146,777 2015-04-13
US14/817,928 2015-08-04
US14/817,928 US10741548B2 (en) 2015-04-13 2015-08-04 Protection devices with trigger devices and methods of formation thereof

Publications (2)

Publication Number Publication Date
DE102016204699A1 DE102016204699A1 (de) 2016-10-27
DE102016204699B4 true DE102016204699B4 (de) 2020-07-30

Family

ID=57110925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016204699.3A Active DE102016204699B4 (de) 2015-04-13 2016-03-22 Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung

Country Status (3)

Country Link
US (1) US12009361B2 (de)
KR (2) KR102369409B1 (de)
DE (1) DE102016204699B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321157A (zh) * 2018-03-30 2018-07-24 湖南静芯微电子技术有限公司 低电容低钳位电压的scr瞬态电压抑制器及制造方法
CN116344534B (zh) * 2023-05-30 2023-08-18 江苏丽隽功率半导体有限公司 可抗esd的沟槽型功率半导体器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281847A (en) 1990-06-12 1994-01-25 Mitsubishi Denki Kabushik Kaisha Groove structure for isolating elements comprising a GTO structure
DE69715109T2 (de) 1996-06-28 2003-04-30 St Microelectronics Sa TRIAC-Anordnung, deren Gatterreferenzspannung an gemeinsame Elektrode auf Rückseite gelegt wird
US6570193B1 (en) 1998-11-11 2003-05-27 Mitsubishi Denki Kabushiki Kaisha Reverse conducting thyristor device, pressure-connection type semiconductor device and semiconductor substrate
DE69825096T2 (de) 1997-04-17 2005-08-04 Stmicroelectronics S.A. Interface-Schutzschaltung für Telefonleitungen
US20100244090A1 (en) 2009-03-31 2010-09-30 Alpha & Omega Semiconductor, Ltd. TVS with low capacitance & Forward voltage drop with depleted SCR as steering diode

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182861A (ja) 1987-01-26 1988-07-28 Toshiba Corp ゼロクロス型サイリスタ
FR2819102B1 (fr) 2000-12-29 2003-04-04 St Microelectronics Sa Commutateur electronique bidirectionnel bistable a commande par impulsions
US7037799B2 (en) 2002-10-24 2006-05-02 Texas Instruments Incorporated Breakdown voltage adjustment for bipolar transistors
FR2849537B1 (fr) 2002-12-27 2005-03-25 St Microelectronics Sa Commutateur bidirectionnel haute tension
US6888248B2 (en) * 2003-03-26 2005-05-03 Taiwan Semiconductor Manufacturing Co., Ltd Extended length metal line for improved ESD performance
US6989572B2 (en) 2003-07-09 2006-01-24 Semiconductor Components Industries, L.L.C. Symmetrical high frequency SCR structure
JP2005064462A (ja) 2003-07-28 2005-03-10 Nec Electronics Corp マルチフィンガー型静電気放電保護素子
FR2861229A1 (fr) 2003-10-17 2005-04-22 St Microelectronics Sa Commutateur scr a commande hf isole
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
FR2879350A1 (fr) * 2004-12-15 2006-06-16 St Microelectronics Sa Commutateur bidirectionnel a commande en tension
JP5243773B2 (ja) * 2006-12-12 2013-07-24 株式会社豊田中央研究所 静電気保護用半導体装置
US8815654B2 (en) 2007-06-14 2014-08-26 International Business Machines Corporation Vertical current controlled silicon on insulator (SOI) device such as a silicon controlled rectifier and method of forming vertical SOI current controlled devices
US20090273868A1 (en) * 2008-05-01 2009-11-05 Semiconductor Components Industries, Llc Transient voltage suppressor and method
US8456785B2 (en) * 2010-10-25 2013-06-04 Infineon Technologies Ag Semiconductor ESD device and method
US20120261804A1 (en) 2011-04-15 2012-10-18 International Business Machines Corporation Vertical substrate diode, method of manufacture and design structure
US8816503B2 (en) * 2011-08-29 2014-08-26 Infineon Technologies Austria Ag Semiconductor device with buried electrode
US8441104B1 (en) * 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
US20130320512A1 (en) 2012-06-05 2013-12-05 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing a Semiconductor Device
US8928050B2 (en) 2013-03-11 2015-01-06 Semiconductor Components Industries, Llc Electronic device including a schottky contact
US8999782B2 (en) 2013-03-11 2015-04-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a vertical conductive structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281847A (en) 1990-06-12 1994-01-25 Mitsubishi Denki Kabushik Kaisha Groove structure for isolating elements comprising a GTO structure
DE69715109T2 (de) 1996-06-28 2003-04-30 St Microelectronics Sa TRIAC-Anordnung, deren Gatterreferenzspannung an gemeinsame Elektrode auf Rückseite gelegt wird
DE69825096T2 (de) 1997-04-17 2005-08-04 Stmicroelectronics S.A. Interface-Schutzschaltung für Telefonleitungen
US6570193B1 (en) 1998-11-11 2003-05-27 Mitsubishi Denki Kabushiki Kaisha Reverse conducting thyristor device, pressure-connection type semiconductor device and semiconductor substrate
US20100244090A1 (en) 2009-03-31 2010-09-30 Alpha & Omega Semiconductor, Ltd. TVS with low capacitance & Forward voltage drop with depleted SCR as steering diode

Also Published As

Publication number Publication date
KR102369409B1 (ko) 2022-03-02
KR20220027923A (ko) 2022-03-08
US12009361B2 (en) 2024-06-11
KR102574583B1 (ko) 2023-09-06
KR20180036670A (ko) 2018-04-09
DE102016204699A1 (de) 2016-10-27
US20230163123A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US11600615B2 (en) Protection devices with trigger devices and methods of formation thereof
DE102017107906B4 (de) Schutzvorrichtungen für Kommunikationssystem-Sendeempfängerschnittstellen zum Bereitstellen von Schutz vor transienten elektrischen Ereignissen
DE102016015952B3 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE102005041358B4 (de) Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US7868387B2 (en) Low leakage protection device
DE60130028T2 (de) Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern
DE102009013331B4 (de) Halbleiter-Bauelement
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE102011000328A1 (de) Bauelemente für elektrostatische Entladung
US10103223B2 (en) High voltage resistor with pin diode isolation
EP1703560A2 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE112020000376T5 (de) Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen
DE102015120417B4 (de) Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung
DE102015118322B4 (de) Bipolartransistor mit Superjunction-Struktur
US12009361B2 (en) Protection devices with trigger devices and methods of formation thereof
DE102020132568A1 (de) Esd-schutzschaltung zum und zugehöriges betriebsverfahren
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102005056908B4 (de) Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen
DE102013106668A1 (de) Diodenkette
CN111312710B (zh) 一种低残压低容值的esd器件及制备方法
DE102021117007A1 (de) Integrierte Schaltungsstruktur mit Lawinenübergang zu einem dotierten Halbleiter über einer Halbleiterwanne
DE102016115821B4 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
US20220238508A1 (en) Vertical device having a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate
DE102013113777B4 (de) Auf eine einzige energieversorgung bezogene signal-e/a-schutzvorrichtungen und verfahren zu deren ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative