DE112020000376T5 - Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen - Google Patents

Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen Download PDF

Info

Publication number
DE112020000376T5
DE112020000376T5 DE112020000376.0T DE112020000376T DE112020000376T5 DE 112020000376 T5 DE112020000376 T5 DE 112020000376T5 DE 112020000376 T DE112020000376 T DE 112020000376T DE 112020000376 T5 DE112020000376 T5 DE 112020000376T5
Authority
DE
Germany
Prior art keywords
semiconductor die
diode
region
scr
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020000376.0T
Other languages
English (en)
Inventor
Javier Salcedo
Srivatsan Parthasarathy
Enrique Bosch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of DE112020000376T5 publication Critical patent/DE112020000376T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

Ein hochspannungstoleranter elektrischer Überlastungsschutz mit niedrigem Leckstrom und niedriger Kapazität wird bereitgestellt. In einer Ausführungsform umfasst ein Halbleiter-Die eine Signalkontaktfläche, eine interne Schaltung, die elektrisch mit der Signalkontaktfläche verbunden ist, eine Leistungsklemme, die elektrisch mit einem getrennten Knoten verbunden ist, und eine oder mehrere Trennsperrspannungsvorrichtungen, die elektrisch zwischen die Signalkontaktfläche und den getrennten Knoten geschaltet sind. Die eine oder mehreren Trennsperrspannungsvorrichtungen sind betriebswirksam, die Signalkontaktfläche von einer Kapazität der Leistungsklemme zu trennen. In einer weiteren Ausführungsform umfasst ein Halbleiter-Die eine Signalkontaktfläche, eine Massekontaktfläche, eine interne Hochspannungs-/Hochgeschwindigkeitsschaltung, die elektrisch mit der Signalkontaktfläche verbunden ist, und einen ersten Thyristor und einen zweiten Thyristor zwischen der Signalkontaktfläche und der Massekontaktfläche.

Description

  • Gebiet der Offenbarung
  • Ausführungsformen der Erfindung betreffen elektronische Systeme und insbesondere einen elektrischen Überlastungsschutz mit niedriger Leckage, niedriger Kapazität und/oder Hochspannungstoleranz.
  • HINTERGRUND
  • Bestimmte elektronische Systeme können Ereignissen elektrischer Überlastung oder elektrischen Signalen von kurzer Dauer mit schnell wechselnder Spannung und hoher Leistung ausgesetzt sein. Ereignisse elektrischer Überlastung umfassen beispielsweise elektrische Überlastung (EOS) und elektrostatische Entladung (ESD), die sich durch die plötzliche Freisetzung von Ladung von einem Objekt oder einer Person an ein elektronisches System ergeben.
  • Ereignisse elektrischer Überlastung können integrierte Schaltungen (IC) durch Erzeugen von Überspannungsbedingungen und hohen Graden an Verlustleistung in relativ kleinen Bereichen der IC beschädigen oder zerstören. Eine hohe Verlustleistung kann die IC-Temperatur erhöhen und zu zahlreichen Problemen führen, wie etwa Durchschlag des Gate-Oxids, Beschädigung des Übergangs, Metallschäden und Oberflächenladungsansammlung.
  • KURZDARSTELLUNG DER OFFENBARUNG
  • Es wird ein elektrischer Überlastungsschutz mit niedrigem Leckstrom und niedriger Kapazität bereitgestellt. In bestimmten Ausführungsformen umfasst ein Halbleiterchip eine Leistungsklemme zum Schutz gegen elektrische Überlastung an einer Kontaktfläche der elektrischen Schnittstelle des Chips. Die Leistungsklemme ist von der Kontaktfläche durch mindestens eine Trennsperrspannungsvorrichtung getrennt. Durch Einfügen der Trennsperrspannungsvorrichtung zwischen der Kontaktfläche und der Leistungsklemme wird die Kontaktfläche von einer Kapazität der Leistungsklemme abgeschirmt und/oder wird eine Leckstrommenge an der Kontaktfläche reduziert. Auf diese Weise kann die elektrische Schnittstelle mit hoher Geschwindigkeit, schneller Signalisierung und/oder niedriger statischer Verlustleistung arbeiten und gleichzeitig die Robustheit bei einem Auftreten von elektrischer Überlastung beibehalten, die den Halbleiterchip ansonsten beschädigen könnte.
  • In einem Aspekt wird ein Halbleiter-Die mit elektrischem Überlastungsschutz mit niedrigem Leckstrom und Hochspannungstoleranz bereitgestellt. Der Halbleiter-Die umfasst eine Signalkontaktfläche, eine interne Schaltung, die elektrisch mit der Signalkontaktfläche verbunden ist, eine Leistungsklemme, die elektrisch mit einem getrennten Knoten verbunden ist, und eine oder mehrere Trennsperrspannungsvorrichtungen, die elektrisch zwischen die Signalkontaktfläche und den getrennten Knoten geschaltet sind. Die eine oder mehreren Trennsperrspannungsvorrichtungen sind betriebswirksam, die Signalkontaktfläche von einer Kapazität der Leistungsklemme zu trennen.
  • In einem weiteren Aspekt wird eine elektrische Schnittstelle für einen Halbleiterchip bereitgestellt. Die elektrische Schnittstelle umfasst eine Signalkontaktfläche, eine interne Schaltung, die elektrisch mit der Signalkontaktfläche verbunden ist, eine Leistungsklemme, die elektrisch mit einem getrennten Knoten verbunden ist, und eine Einrichtung zum Trennen der Signalkontaktfläche von einer Kapazität der Leistungsklemme. Die Einrichtung zum Trennen ist elektrisch zwischen die Signalkontaktfläche und den getrennten Knoten geschaltet.
  • In einem weiteren Aspekt wird ein Verfahren zum Bereitstellen eines elektrischen Überlastungsschutzes mit niedriger Kapazität und niedrigem Leckstrom bereitgestellt. Das Verfahren umfasst das Empfangen eines Ereignisses elektrischer Überlastung an einer Signalkontaktfläche eines Halbleiter-Dies, das Entladen des Ereignisses elektrischer Überlastung unter Verwendung einer Leistungsklemme, die elektrisch mit einem getrennten Knoten verbunden ist, und das Trennen der Signalkontaktfläche von einer Kapazität der Leistungsklemme unter Verwendung mindestens einer Trennsperrspannungsvorrichtung, die zwischen der Signalkontaktfläche und dem getrennten Knoten angeordnet ist.
  • In einem weiteren Aspekt wird ein Halbleiter-Die mit bidirektionalem Schutz gegen elektrische Überlastung bereitgestellt. Der Halbleiter-Die umfasst eine erste Kontaktfläche, eine zweite Kontaktfläche, einen Vorwärtsschutz-SCR, der elektrisch zwischen die erste Kontaktfläche und die zweite Kontaktfläche geschaltet ist und dazu ausgelegt ist, als Reaktion auf elektrische Überlastung aktiv zu werden, die eine Spannung der ersten Kontaktfläche relativ zu einer Spannung der zweiten Kontaktfläche erhöht, und einen Rückwärtsschutz-SCR, der elektrisch parallel zu dem Vorwärtsschutz-SCR zwischen die erste Kontaktfläche und die zweite Kontaktfläche geschaltet ist und dazu ausgelegt ist, als Reaktion auf eine elektrische Überlastung aktiv zu werden, die die Spannung der ersten Kontaktfläche relativ zu der Spannung der zweiten Kontaktfläche verringert. In bestimmten Ausführungsformen umfasst der Vorwärtsschutz-SCR und/oder der Rückwärtsschutz-SCR eine oder mehrere Gate-gesteuerte Dioden.
  • Figurenliste
    • 1A ist eine schematische Darstellung einer Chipschnittstelle gemäß einer Ausführungsform.
    • 1B ist eine schematische Darstellung einer Chipschnittstelle gemäß einer weiteren Ausführungsform.
    • 1C ist eine schematische Darstellung einer Chipschnittstelle gemäß einer weiteren Ausführungsform.
    • 1D ist eine schematische Darstellung einer Chipschnittstelle gemäß einer weiteren Ausführungsform.
    • 1E ist eine schematische Darstellung einer Chipschnittstelle gemäß einer weiteren Ausführungsform.
    • 2A ist eine schematische Darstellung einer Chipschnittstelle gemäß einer weiteren Ausführungsform.
    • 2B ist eine Draufsicht auf eine Ausführungsform eines Layouts für eine Schutzschaltung.
    • 3A ist eine Draufsicht auf eine Ausführungsform eines Layouts für eine Gate-gesteuerte Diode.
    • 3B ist eine Draufsicht auf eine weiteren Ausführungsform eines Layouts für eine Gate-gesteuerte Diode.
    • 3C ist ein Querschnitt einer Gate-gesteuerten Diode gemäß einer weiteren Ausführungsform.
    • 3D ist ein Querschnitt einer Gate-gesteuerten Diode gemäß einer weiteren Ausführungsform.
    • 3E ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate- und erster Metallschicht für eine Gate-gesteuerte Diode.
    • 3F ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, erster Metall- und zweiter Metallschicht für eine Gate-gesteuerte Diode.
    • 3G ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, zweiter Metall- und dritter Metallschicht für eine Gate-gesteuerte Diode.
    • 3H ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, dritter Metall- und vierter Metallschicht für eine Gate-gesteuerte Diode.
    • 31 ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, vierter Metall- und fünfter Metallschicht für eine Gate-gesteuerte Diode.
    • 3J ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, fünfter Metall- und sechster Metallschicht für eine Gate-gesteuerte Diode.
    • 3K ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, sechster Metall- und siebter Metallschicht für eine Gate-gesteuerte Diode.
    • 4 ist eine Draufsicht auf eine Ausführungsform eines Layouts für Rückwärtsschutzdioden.
    • 5 ist eine schematische Darstellung einer Leistungsklemme gemäß einer Ausführungsform.
    • 6 ist eine schematische Darstellung einer Leistungsklemme gemäß einer weiteren Ausführungsform.
    • 7 ist ein Diagramm eines Beispiels für eine 1-kV-Human Body Model(HBM)-Simulation im Zeitverlauf für die Leistungsklemme gemäß 6.
    • 8 ist ein Diagramm eines Beispiels für Leckstrom in Abhängigkeit von Temperatur für eine Implementierung der Chipschnittstelle gemäß 2A.
    • 9 ist ein Diagramm eines Beispiels für parasitäre Kapazität in Abhängigkeit von Temperatur für eine Implementierung der Chipschnittstelle gemäß 2A.
    • 10A ist eine Draufsicht auf eine Ausführungsform eines Layouts für eine Schutzschaltung.
    • 10B ist eine Draufsicht auf eine weitere Ausführungsform eines Layouts für eine Schutzschaltung.
    • 11 ist eine schematische Darstellung einer bidirektionalen Schutzschaltung gemäß einer Ausführungsform.
    • 12 ist ein Querschnitt eines Vorwärtsschutz-SCR gemäß einer Ausführungsform.
    • 13A ist ein Querschnitt eines Rückwärtsschutz-SCR gemäß einer Ausführungsform.
    • 13B ist ein Schaltplan eines Teils des Rückwärtsschutz-SCR gemäß 13A.
    • 13C ist eine schematische Darstellung einer Chipschnittstelle gemäß einer weiteren Ausführungsform.
    • 14A ist eine Draufsicht auf eine Ausführungsform eines Layouts einer bidirektionalen Schutzschaltung.
    • 14B ist eine Draufsicht auf eine Ausführungsform eines Layouts eines V orwärtsschutz-SCR.
    • 14C ist eine Draufsicht auf eine weitere Ausführungsform eines Layouts eines Rückwärtsschutz-SCR.
    • 15A ist ein Diagramm von Strom in Abhängigkeit von Spannung für verschiedene Temperaturen für eine Implementierung der bidirektionalen Schutzschaltung gemäß 11.
    • 15B ist ein Diagramm von TLP-Kennlinien von Strom in Abhängigkeit von Spannung für eine Implementierung der bidirektionalen Schutzschaltung gemäß 11.
    • 15C ist ein Diagramm von Kennlinien von Kapazität in Abhängigkeit von Frequenz für eine Implementierung der bidirektionalen Schutzschaltung gemäß 11.
    • 15D ist ein Diagramm von TLP-Kennlinien von Strom in Abhängigkeit von Spannung für eine Implementierung der bidirektionalen Schutzschaltung gemäß 11.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende ausführliche Beschreibung von Ausführungsformen stellt verschiedene Beschreibungen von speziellen Ausführungsformen der Erfindung dar. Die Erfindung kann jedoch in einer Vielzahl verschiedener Arten ausgeführt werden. In dieser Beschreibung wird auf die Zeichnungen Bezug genommen, in denen gleiche Bezugszahlen identische oder funktionell ähnliche Elemente bezeichnen können. Es wird zu verstehen sein, dass die in den Figuren dargestellten Elemente nicht notwendigerweise maßstabsgetreu gezeichnet sind. Außerdem wird zu verstehen sein, dass bestimmte Ausführungsformen mehr Elemente als in einer Zeichnung dargestellt und/oder eine Teilmenge der in einer Zeichnung dargestellten Elemente umfassen können. Ferner können einige Ausführungsformen jegliche geeignete Kombination von Merkmalen aus zwei oder mehr Zeichnungen umfassen.
  • Bestimmte elektronische Systeme umfassen Überlastungsschutzschaltungen, um Schaltungen oder Komponenten vor Ereignissen elektrischer Überlastung zu schützen. Um dazu beizutragen zu gewährleisten, dass ein elektronisches System zuverlässig ist, können Hersteller das elektronische System unter definierten Belastungsbedingungen prüfen, die durch Normen beschrieben werden können, die von verschiedenen Organisationen festgelegt werden, wie etwa dem Joint Electronic Device Engineering Council (JEDEC), der International Electrotechnical Commission (IEC) und dem Automotive Engineering Council (AEC). Die Normen können eine Vielzahl von Ereignissen elektrischer Überlastung abdecken, einschließlich elektrischer Überlastung (EOS) und/oder elektrostatischer Entladung (ESD).
  • Leistungsklemme, die von der Kontaktfläche durch eine oder mehrere Trennsperrspannungsvorrichtungen getrennt ist
  • Es wird ein elektrischer Überlastungsschutz mit niedrigem Leckstrom und niedriger Kapazität bereitgestellt. In bestimmten Ausführungsformen umfasst ein Halbleiterchip eine Leistungsklemme zum Schutz gegen elektrische Überlastung an einer Kontaktfläche der elektrischen Schnittstelle des Chips. Die Leistungsklemme ist von der Kontaktfläche durch mindestens eine Trennsperrspannungsvorrichtung getrennt. Durch Einfügen der Trennsperrspannungsvorrichtung zwischen der Kontaktfläche und der Leistungsklemme wird die Kontaktfläche von einer Kapazität der Leistungsklemme abgeschirmt und/oder wird eine Leckstrommenge an der Kontaktfläche reduziert. Auf diese Weise kann die elektrische Schnittstelle mit hoher Geschwindigkeit, schneller Signalisierung und/oder niedriger statischer Verlustleistung arbeiten und gleichzeitig die Robustheit bei einem Auftreten von elektrischer Überlastung beibehalten, die den Halbleiterchip ansonsten beschädigen könnte.
  • Derartige Schemata zum Schutz vor elektrischer Überlastung eignen sich für eine Vielzahl von Kontaktflächen, einschließlich, aber nicht beschränkt auf Kontaktflächen, die mit engen Beschränkungen für Leckstrom und/oder Kapazität arbeiten. Beispielsweise können die Lehren hierin dafür verwendet werden, einer Consumer Electronics Control(CEC)-Kontaktfläche einer High-Definition Multimedia Interface(HDMI)-Schnittstelle Schutz bereitzustellen.
  • Beispiele für Trennsperrspannungsvorrichtungen umfassen, sind aber nicht beschränkt auf, Trenndioden, Trennthyristoren und/oder andere Vorrichtungen, die unterhalb einer Sperrspannung wenig bis gar nicht leiten, während sie bei Spannungen oberhalb der Sperrspannung leiten.
  • 1A ist eine schematische Darstellung einer Chipschnittstelle 10 gemäß einer Ausführungsform. Die Chipschnittstelle 10 umfasst einen Chipstift oder eine Kontaktfläche 1, eine interne Schaltung 2, eine Trenndiode 3 und eine Leistungsklemme 9. Die Chipschnittstelle 10 entspricht einem Teil einer elektrischen Schnittstelle für einen Halbleiter-Die oder -Chip.
  • In der dargestellten Ausführungsform wurde die Trenndiode 3 aufgenommen, um die Auswirkungen der parasitären Kapazität der Leistungsklemme 9 auf den Betrieb der internen Schaltung 2 zu verringern. Wie in 1A gezeigt, ist die Trenndiode 3 elektrisch in Reihe mit der Leistungsklemme 9 zwischen die Kontaktfläche 1 und eine Referenzspannung, wie z. B. Masse, geschaltet. Bei bestimmten Implementierungen ist die Referenzspannung mit einer anderen Kontaktfläche des Chips verbunden, z. B. einer Massekontaktfläche.
  • Auch wenn eine Ausführungsform mit einer Trenndiode gezeigt ist, sind die Lehren hierin auf andere Typen von Trennsperrspannungsvorrichtungen anwendbar. Beispielsweise können Trenndioden, Trennthyristoren und/oder andere Trennsperrspannungsvorrichtungen verwendet werden. Außerdem sind die Lehren hierin auf Implementierungen anwendbar, die eine Kombination aus zwei oder mehr Trennsperrspannungsvorrichtungen unterschiedlichen Typs verwenden. Beispielsweise können eine oder mehrere Trenndioden mit einem oder mehreren Trennthyristoren zwischen einer Signalkontaktfläche und einem getrennten Knoten elektrisch in Reihe geschaltet sein.
  • Die Leistungsklemme 9 stellt einen elektrischen Überlastungsschutz für die interne Schaltung 2 bereit. Beispielsweise wird die Leistungsklemme 9 zum Bereitstellen von Vorwärtsschutz aktiv, wenn eine elektrische Überlastung bewirkt, dass die Spannung der Kontaktfläche 1 (relativ zu der Referenzspannung) ansteigt und eine Auslösespannung erreicht. Auch wenn in 1A nicht dargestellt, umfasst die Chipschnittstelle 10 bei bestimmten Implementierungen ferner eine Rückwärtsschutzschaltungsanordnung zum Schutz vor elektrischer Überlastung, die bewirkt, dass sich die Spannung der Kontaktfläche 1 relativ zu der Referenzspannung verringert.
  • Der Knoten zwischen der Leistungsklemme 9 und der Trenndiode 3 entspricht einem getrennten Knoten 11, der nicht direkt mit einer Kontaktfläche oder einem Stift des Halbleiter-Dies verbunden ist. Vielmehr ist der getrennte Knoten 11 durch die Trenndiode 3 von der Kontaktfläche 1 elektrisch getrennt und durch die Leistungsklemme 9 elektrisch von der Referenzspannung getrennt (z. B. bei Implementierungen, bei denen die Referenzspannung durch eine Massekontaktfläche bereitgestellt wird). Der getrennte Knoten 11 wird hier auch als eine virtuelle Versorgung bezeichnet.
  • Bestimmte Schaltungen für elektrischen Überlastungsschutz weisen ein relativ hohes Maß an Zurückschnappen auf, das einer Differenz zwischen einer Auslösespannung der Schutzschaltung und einer Haltespannung der Schutzschaltung entspricht. Schutzschaltungen mit hohem Maß an Zurückschnappen können bestimmte wünschenswerte Eigenschaften haben, sind aber für bestimmte Anwendungen möglicherweise ungeeignet. Beispielsweise kann das hohe Maß an Zurückschnappen und/oder die niedrige Haltespannung derartiger Schutzschaltungen für den Schutz bestimmter Typen von internen Schaltungen und/oder Kontaktflächen inakzeptabel sein.
  • Die Aufnahme der Trenndiode 3 schirmt nicht nur die interne Schaltung 2 von einer parasitären Kapazität der Leistungsklemme 9 ab oder trennt diese, sondern die Trenndiode 3 erhöht auch eine Haltespannung für Überlastungsschutz, wodurch ein größerer Bereich von Schutzschaltungen für den Schutz der internen Schaltung 2 geeignet ist. Die Trenndiode 3 kann auch dazu beitragen, den Leckstrom der Leistungsklemme 9 zu reduzieren und dadurch die Leistungsfähigkeit zu erhöhen.
  • Bei bestimmten Implementierungen ist die Trenndiode 3 als eine Gate-gesteuerte Diode implementiert. Eine Gate-gesteuerte Diode kann beispielsweise einen p-Typ-Bereich (z. B. einen P+-Bereich), der in einem Halbleiterbereich (z. B. einer p-Typ- oder n-Typ-Halbleiterwanne) gebildet ist, und einen n-Typ-Bereich (z. B. einen N+-Bereich), der in dem Halbleiterbereich gebildet ist, umfassen. Zusätzlich ist eine Feldplatte oder ein Gate (z. B. ein Metall-Gate eines Feldeffekttransistors) zwischen dem p-Typ-Bereich und dem n-Typ-Bereich über einer Oberfläche des Halbleiterbereichs enthalten. Eine Diode mit einem Gate wird hier als eine Gate-gesteuerte Diode bezeichnet.
  • Das Implementieren der Trenndiode 3 unter Verwendung einer Gate-gesteuerten Diode stellt eine Reihe von Vorteilen bereit, wie etwa eine erhöhte Kontrolle über die Charakteristika niedriger Kapazität bei Prozess-, Temperatur- und/oder Spannungs(PVT)-Schwankung.
  • 1B ist eine schematische Darstellung einer Chipschnittstelle 15 gemäß einer weiteren Ausführungsform. Die Chipschnittstelle 15 gemäß 1B ist ähnlich der Chipschnittstelle 10 gemäß 1A, außer dass die Chipschnittstelle 15 ferner eine zweite Trenndiode 4 in Reihe mit der ersten Trenndiode 3 umfasst.
  • Bei bestimmten Implementierungen sind zwei oder mehr Trenndioden in Reihe mit einer Leistungsklemme enthalten. Die Aufnahme von zwei oder mehr Trenndioden kann zu weiteren Verringerungen der parasitären Kapazität und/oder des Leckstroms führen. Darüber hinaus kann die Aufnahme von zwei oder mehr Trenndioden die Haltespannung für Überlastungsschutz erhöhen und/oder die nachteiligen Auswirkungen des Zurückschnappens der Leistungsklemme 9 verringern. Auch wenn ein Beispiel mit zwei Trenndioden gezeigt ist, können drei oder mehr Trenndioden in Reihe enthalten sein.
  • 1C ist eine schematische Darstellung einer Chipschnittstelle 20 gemäß einer weiteren Ausführungsform. Die Chipschnittstelle 20 gemäß 1C ähnelt der Chipschnittstelle 10 gemäß 1A, außer dass die Chipschnittstelle 20 außerdem eine Rückwärtsschutzschaltung 12 umfasst. Wie in 1C gezeigt, ist die Rückwärtsschutzschaltung 12 elektrisch zwischen die Kontaktfläche 1 und eine Referenzspannung, wie z. B. Masse, geschaltet.
  • Die Referenzspannung der Rückwärtsschutzschaltung 12 kann gleich der Referenzspannung der Leistungsklemme 9 oder davon verschieden sein. So werden in einem Beispiel die Referenzspannung der Rückwärtsschutzschaltung 12 und die Referenzspannung der Leistungsklemme 9 durch eine gemeinsame Kontaktfläche bereitgestellt, wie z. B. eine gemeinsam genutzte Massekontaktfläche. In einem anderen Beispiel werden die Referenzspannung der Rückwärtsschutzschaltung 12 und die Referenzspannung der Leistungsklemme 9 durch separate Kontaktflächen bereitgestellt. In Implementierungen mit separaten Kontaktflächen können die Referenzspannungen den gleichen Spannungspegel oder unterschiedliche Spannungspegel aufweisen.
  • Bei bestimmten Implementierungen ist eine Rückwärtsschutzschaltung zum Bereitstellen von Schutz vor elektrischer Überlastung enthalten, die eine Spannung der Kontaktfläche verringert. Beispiele für Rückwärtsschutzschaltungen umfassen, sind jedoch nicht beschränkt auf, Dioden und/oder gesteuerte Silizium-Gleichrichter (SCR). Ein SCR wird hier auch als ein Thyristor bezeichnet.
  • 1D ist eine schematische Darstellung einer Chipschnittstelle 25 gemäß einer weiteren Ausführungsform. Die Chipschnittstelle 25 gemäß 1D ist ähnlich der Chipschnittstelle 10 gemäß 1A, außer dass die Chipschnittstelle 25 ferner eine erste Rückwärtsschutzdiode 6 und eine zweite Rückwärtsschutzdiode 7 umfasst.
  • Wie in 1D gezeigt, ist die erste Rückwärtsschutzdiode 6 elektrisch parallel zu der Leistungsklemme 9 geschaltet, wobei eine Anode der ersten Rückwärtsschutzdiode 6 elektrisch mit der Referenzspannung verbunden ist und eine Kathode der ersten Rückwärtsschutzdiode 6 elektrisch mit dem getrennten Knoten 11 verbunden ist. Zusätzlich ist die zweite Rückwärtsschutzdiode 7 elektrisch in Reihe mit der ersten Rückwärtsschutzdiode 6 geschaltet, wobei eine Anode der zweiten Rückwärtsschutzdiode 7 elektrisch mit dem getrennten Knoten 11 verbunden ist und eine Kathode der zweiten Rückwärtsschutzdiode 7 elektrisch mit der Kontaktfläche 1 verbunden ist.
  • Die Chipschnittstelle 25 gemäß 1D zeigt eine weitere Ausführungsform einer elektrischen Überlastungsschutzschaltungsanordnung, die bidirektional ist. Wenn beispielsweise ein Ereignis elektrischer Überlastung mit negativer Polarität bewirkt, dass sich die Spannung der Kontaktfläche 1 relativ zu der Referenzspannung verringert, fließt Strom durch die erste Rückwärtsschutzdiode 6 und die zweite Rückwärtsschutzdiode 7, um die elektrische Überlastung zu mildern.
  • 1E ist eine schematische Darstellung einer Chipschnittstelle 30 gemäß einer weiteren Ausführungsform. Die Chipschnittstelle 30 gemäß 1E ist ähnlich der Chipschnittstelle 15 gemäß 1B, außer dass die Chipschnittstelle 30 ferner eine erste Rückwärtsschutzdiode 6, eine zweite Rückwärtsschutzdiode 7 und eine dritte Rückwärtsschutzdiode 8 umfasst.
  • Wie in 1E gezeigt, sind die erste Rückwärtsschutzdiode 6, die zweite Rückwärtsschutzdiode 7 und die dritte Rückwärtsschutzdiode 8 elektrisch in Reihe zwischen die Referenzspannung und die Kontaktfläche 1 geschaltet. Auch wenn ein Beispiel mit drei Dioden in Reihe gezeigt ist, können auch mehr oder weniger Rückwärtsschutzdioden enthalten sein.
  • Die Chipschnittstelle 30 gemäß 1E stellt eine weitere Ausführungsform einer elektrischen Überlastungsschutzschaltungsanordnung dar, die bidirektional ist.
  • 2A ist eine schematische Darstellung einer Chipschnittstelle 50 gemäß einer weiteren Ausführungsform. Die Chipschnittstelle 50 umfasst eine Signalkontaktfläche 21 (in diesem Beispiel einen CEC-Stift einer HDMI-Schnittstelle), eine Massekontaktfläche 23, eine Trenndiode 3, eine erste Rückwärtsschutzdiode 13, eine zweite Rückwärtsschutzdiode 14, eine Leistungsklemme 29 (mit einer Auslösespannung von etwa 3,3 V in diesem Beispiel) und eine interne Schaltung 22.
  • Die Chipschnittstelle 50 umfasst eine Rückwärtsschutzschaltung, die als die erste Rückwärtsschutzdiode 13 und die zweite Rückwärtsschutzdiode 14 in Reihe zwischen der Signalkontaktfläche 21 und der Massekontaktfläche 23 realisiert ist. Auch wenn ein Beispiel für eine Rückwärtsschutzschaltung gezeigt ist, sind andere Implementierungen von Rückwärtsschutz möglich. Darüber hinaus können, auch wenn ein Beispiel mit zwei Rückwärtsschutzdioden dargestellt ist, mehr oder weniger Rückwärtsschutzdioden enthalten sein.
  • In der dargestellten Ausführungsform umfasst die interne Schaltung 22 einen CEC-Empfangsteil (CEC RX) mit einem ersten Empfangs-Feldeffekttransistor vom n-Typ (NFET) 31, einem zweiten Empfangs-NFET 32, einem Empfänger 33, eine Empfangsschutz- und -steuerschaltung 34, einem ersten Empfangswiderstand 35 und einem zweiten Empfangswiderstand 36. Wie in 2A gezeigt, steuert die Empfangsschutz- und - steuerschaltung 34 die Gate-Spannungen des ersten Empfangs-NFET 31 und des zweiten Empfangs-NFET 32.
  • Die interne Schaltung 22 umfasst ferner einen CEC-Sendeteil (CEC TX) mit einem ersten Sende-NFET 41, einem zweiten Sende-NFET 42 und einer Sendeschutz- und steuerschaltung 43. Wie in 2A gezeigt, empfängt die Sendeschutz- und steuerschaltung 43 ein Freigabesignal (en) und steuert die Gate-Spannungen des ersten Sende-NFET 41 und des zweiten Sende-NFET 42. Die interne Schaltung 22 umfasst ferner einen CEC-Schutzteil (CEC PROT) mit einem ersten Sensorwiderstand 45 und einem zweiten Sensorwiderstand 46, die als ein Spannungsteiler arbeiten, der der Empfangsschutz- und -steuerschaltung 34 und der Sendeschutz- und steuerschaltung 43 eine geteilte Spannung bereitstellt. Die geteilte Spannung ändert sich in Abhängigkeit von der Spannung der Signalkontaktfläche 21.
  • 2B ist eine Draufsicht auf eine Ausführungsform eines Layouts 70 für eine Schutzschaltung. Das Layout 70 entspricht einer Implementierung des Schutzschaltungslayouts für die elektrische Schnittstelle 50 gemäß 2A. Das Layout umfasst einen leckarmen Leistungsklemmabschnitt 61 (entsprechend einem Layout der Leistungsklemme 29), einen Abschnitt mit oberer Diode 62 (entsprechend einem Layout der Trenndiode 3) und einen Abschnitt mit unteren Dioden 63 (entsprechend einem Layout der ersten Rückwärtsschutzdiode 13 und der zweiten Rückwärtsschutzdiode 14). In diesem Beispiel hat das Layout 70 eine Grundfläche von etwa 100 µm auf 140 µm.
  • 3A ist eine Draufsicht auf eine Ausführungsform eines Layouts für eine Gate-gesteuerte Diode 110.
  • Die Gate-gesteuerte Diode 110 umfasst einen Halbleiterbereich 100, der einer dotierten Wanne oder einem dotierten Substrat entsprechen kann. Wenn der Halbleiterbereich 100 eine p-Typ-Dotierung aufweist, wird die Gate-gesteuerte Diode 110 als eine Gate-gesteuerte Diode vom p-Typ bezeichnet. Außerdem wird die Gate-gesteuerte Diode 110, wenn der Halbleiterbereich 100 eine n-Typ-Dotierung aufweist, als eine Gate-gesteuerte Diode vom n-Typ bezeichnet.
  • Weiter mit Bezugnahme auf 3A umfasst die Gate-gesteuerte Diode 110 ferner einen P+-Anodenbereich 101, einen N+-Kathodenbereich 102 und ein Metall-Gate 103, das sich über den Halbleiterbereich 100 zwischen dem P+-Anodenbereich 101 und dem N+-Kathodenbereich 102 erstreckt.
  • Die Implementierung einer Trenndiode (z. B. die erste Trenndiode 3 und/oder die zweite Trenndiode 4 gemäß 1A-2A) unter Verwendung einer Gate-gesteuerten Diode stellt eine Reihe von Vorteilen bereit, wie etwa reduzierten Leckstrom, niedrigere parasitäre Kapazität und/oder höhere Haltespannung. Darüber hinaus kann eine Gate-gesteuerte Diode bei Vorhandensein von PVT-Schwankung überlegene Eigenschaften niedriger Kapazität aufweisen. In hier angeführten bestimmten Implementierungen ist das Gate einer Gate-gesteuerten Diode während des Betriebs elektrisch schwebend.
  • 3B ist eine Draufsicht auf eine weitere Ausführungsform eines Layouts für eine Gate-gesteuerte Diode 120. Die Gate-gesteuerte Diode 120 umfasst P+-Anodenbereiche 101, N+-Kathodenbereiche 102, Metall-Gates 103, n-Typ-Wanne (NW) 112 und P+-Ring 115. Die Gate-gesteuerte Diode 120 ist in diesem Beispiel in einem p-Typ-Substrat (PSUB) 111 hergestellt.
  • Wie in 3B gezeigt, sind die P+-Anodenbereiche 101 und die N+-Kathodenbereiche 102 in der NW 112 gebildet. Somit ist die Gate-gesteuerte Diode 120 gemäß 3B eine Gate-gesteuerte Diode vom n-Typ. Die P+-Anodenbereiche 101 können unter Verwendung einer Metallisierung (z. B. einer Metallisierung, die der Backend-Verarbeitung eines Halbleiter-Dies zugeordnet ist) elektrisch miteinander verbunden sein, um einen Anodenanschluss der Gate-gesteuerten Diode 120 zu bilden. Zusätzlich können N+-Kathodenbereiche 102 durch Metallisierung elektrisch miteinander verbunden sein, um einen Kathodenanschluss der Gate-gesteuerten Diode 120 zu bilden.
  • In der dargestellten Ausführungsform umfasst die Gate-gesteuerte Diode 120 mehrere Abschnitte oder Beine, die durch Metallisierung elektrisch miteinander verbunden sind. Die Implementierung der Gate-gesteuerten Diode 120 unter Verwendung mehrerer Abschnitte hilft beim Erreichen einer kompakten Fläche und/oder erwünschter Betriebseigenschaften, wie z. B. der Stromhandhabungsfähigkeit.
  • 3C ist ein Querschnitt einer Gate-gesteuerten Diode 130 gemäß einer weiteren Ausführungsform. Die Gate-gesteuerte Diode 130 ist in dem PSUB 111 gebildet und umfasst einen P+-Anodenbereich 101, N+-Kathodenbereiche 102, Metall-Gates 103, eine NW 112 und einen P+-Schutzring 115.
  • In 3C ist ein Querschnitt der Gate-gesteuerten Diode 130 dargestellt. In der Draufsicht von oben kann die Gate-gesteuerte Diode 130 ein Layout aufweisen, das auf unterschiedlichste Weise implementiert sein kann, wie z. B. als eine plane Layout-Konfiguration oder eine ringförmige Konfiguration. Beispielsweise kann die Gate-gesteuerte Diode 130 unter Verwendung einer planen Layout-Konfiguration gemäß 3B implementiert sein.
  • In der dargestellten Ausführungsform ist die Gate-gesteuerte Diode 130 direkt in dem PSUB 111 gebildet. Die Lehren hierin sind jedoch auch auf andere Konfigurationen anwendbar, wie z. B. Implementierungen, bei denen ein Substrat eine p-Typ-Epitaxieschicht über einem dotierten oder undotierten Trägersubstrat umfasst und die Gate-gesteuerte Diode 130 in der p-Typ-Epitaxieschicht hergestellt ist. Auch wenn in 3B nicht dargestellt, umfasst das PSUB 111 typischerweise andere darin gebildete Vorrichtungen oder Strukturen. Zum Beispiel kann jegliche der Schaltungsanordnungen der Chipschnittstellen hier auf einem gemeinsamen Substrat eines Halbleiter-Dies hergestellt sein.
  • Eine Gate-gesteuerte Diode kann verschiedene Wannen (z. B. n-Typ-Wannen (NW)- und/oder p-Typ-Wannen (PW)-Bereiche), verschiedene aktive Bereiche (z. B. n-Typ-aktive (N+) und/oder p-Typ-aktive (P+)-Bereiche), Gate-Strukturen (z. B. Metall-Gates) und/oder andere Strukturen umfassen. Der Durchschnittsfachmann wird verstehen, dass P+-Bereiche eine höhere Dotierungskonzentration als die PW aufweisen, die wiederum eine höhere Dotierungskonzentration als das p-Typ-Substrat aufweisen. Außerdem weisen N+-Bereiche eine höhere Dotierungskonzentration als NW auf. Der Durchschnittsfachmann wird unterschiedliche Dotierstoffkonzentrationen in den Bereichen verstehen.
  • Es sollte zu verstehen sein, dass, da Bereiche innerhalb einer Halbleitervorrichtung durch die Dotierung verschiedener Teile eines Halbleitermaterials mit unterschiedlichen Störstellen oder unterschiedlichen Konzentrationen von Störstellen definiert werden, diskrete physische Grenzen zwischen verschiedenen Bereichen in der fertigen Vorrichtung möglicherweise nicht tatsächlich existieren, sondern die Bereiche stattdessen ineinander übergehen können. Einige Grenzen, wie sie in den Figuren von diesem Typ dargestellt sind, sind lediglich zur Unterstützung des Lesers als abrupte Strukturen dargestellt. Der Durchschnittsfachmann wird verstehen, dass p-Typ-Bereiche ein p-Typ-Halbleitermaterial, wie z. B. Bor, als einen Dotierstoff umfassen können. Außerdem können n-Typ-Bereiche ein n-Typ-Halbleitermaterial, wie z. B. Phosphor, als einen Dotierstoff umfassen.
  • Auch wenn elektrische Verbindungen schematisch durch Linien dargestellt sind, wird der Durchschnittsfachmann verstehen, dass die erläuterten elektrischen Verbindungen teilweise durch Metallisierung über Back-End-Verarbeitung hergestellt werden können. Darüber hinaus können bei bestimmten Implementierungen Bondkontaktflächen oder andere Strukturen enthalten sein, die bestimmten Knoten entsprechen können. Solche Details werden aus Gründen der Übersichtlichkeit der Figuren weggelassen.
  • Wie in 3C gezeigt, umfasst die Gate-gesteuerte Diode 130 einen Anodenanschluss (ANODE) und einen Kathodenanschluss (KATHODE). Zusätzlich ist ein Substratanschluss (SUB) zur Verbindung mit dem PSUB 111 dargestellt.
  • 3D ist ein Querschnitt einer Gate-gesteuerten Diode 135 gemäß einer weiteren Ausführungsform. Die Gate-gesteuerte Diode 135 ist in dem PSUB 111 gebildet und umfasst P+-Anodenbereiche 101, einen N+-Kathodenbereich 102, Metall-Gates 103, PW 114, P+-Schutzring 115, PW-Schutzring 116, N+-Trennring 117, NW-Trennring 118 und DNW 119. Der N+-Trennring 117, der NW-Trennring 118 und die DNW 119 fungieren als ein n-Typ-Trenntrog, der die PW 114 elektrisch von dem PSUB 111 getrennt. Zusätzlich arbeiten der P+ Schutzring 115 und der PW-Schutzring 116 als ein p-Typ Schutzring.
  • In der dargestellten Ausführungsform ist die Gate-gesteuerte Diode 135 unter Verwendung einer Bipolartransistorstruktur implementiert, bei der der Basis-Emitter-Übergang der Bipolartransistorstruktur als die Gate-gesteuerte Diode dient. Die Gate-gesteuerte Diode 135 kann eine niedrigere Kapazität, eine höhere Trennung und/oder einen niedrigeren Rückwärtsleckstrom relativ zu der Gate-gesteuerten Diode 130 gemäß 3C bereitstellen.
  • Elektrische Verbindungen sind über dem Querschnitt schematisch mit Linien dargestellt. Wie in 3D gezeigt, umfasst die Gate-gesteuerte Diode 135 einen Anoden/Basis-Anschluss (ANODE/BASIS) und einen Kathoden/Emitter-Anschluss (KATHODE/EMITTER). Zusätzlich sind ein Trenn-/Kollektoranschluss (TRENNUNG/KOLLEKTOR) zum Verbinden mit dem n-Typ-Trenntrog und ein Substratanschluss (SUB) zum Verbinden mit dem PSUB 111/ p-Typ-Schutzring dargestellt.
  • 3E-3K zeigen eine Draufsicht auf Gate- und Metallisierungsschichten für eine Ausführungsform einer Gate-gesteuerten Diode. Die Draufsichten zeigen eine beispielhafte Chip-Metallisierung für eine Gate-gesteuerte Diode vom p-Typ gemäß der Konfiguration in 3D für eine Multifinger-Implementierung mit zweiundvierzig Metall-Gates.
  • 3E ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate- und erster Metallschicht für eine Gate-gesteuerte Diode. Wie in 3E gezeigt, wird die erste Metallschicht für das Weiterleiten zwischen Fingern der Gate-gesteuerten Diode und für die Bereitstellung einer Verbindung mit dem n-Typ-Trenntrog und dem p-Typ-Schutzring verwendet.
  • 3F ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, erster Metall- und zweiter Metallschicht für eine Gate-gesteuerte Diode. Wie in 3F gezeigt, überlagern die erste Metallschicht und die zweite Metallschicht die Finger der Gate-gesteuerten Diode, um eine verbesserte Fähigkeit zur Handhabung der Dichte von transientem Strom bereitzustellen.
  • 3G ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, zweiter Metall- und dritter Metallschicht für eine Gate-gesteuerte Diode. Wie in 3G gezeigt, stellt die dritte Metallschicht einen niedrigen Widerstand für den Anodenanschluss und den Kathodenanschluss bereit, während sie eine relativ große Trennung aufweist, um die parasitären Kapazitäten zwischen den Metallen zu reduzieren.
  • 3H ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, dritter Metall- und vierter Metallschicht für eine Gate-gesteuerte Diode. Wie in 3H gezeigt, überlappt die vierte Metallschicht die dritte Metallschicht, um einen niedrigen Anschlusswiderstand und reduzierte parasitäre Kapazitäten zwischen den Metallen bereitzustellen.
  • 31 ist eine Draufsicht auf eine Ausführungsform eines Layouts von Gate-, vierter Metall- und fünfter Metallschicht für eine Gate-gesteuerte Diode. Wie in 31 gezeigt, überlappt die fünfte Metallschicht die vierte Metallschicht, um einen niedrigen Anschlusswiderstand und reduzierte parasitäre Kapazitäten zwischen den Metallen bereitzustellen.
  • 3J ist eine Draufsicht auf eine Ausführungsform einer Anordnung von Gate-, fünfter Metall- und sechster Metallschicht für eine Gate-gesteuerte Diode. Wie in 3J gezeigt, überlappt die sechste Metallschicht die fünfte Metallschicht, um einen niedrigen Anschlusswiderstand und reduzierte parasitäre Kapazitäten zwischen den Metallen bereitzustellen.
  • 3K ist eine Draufsicht auf eine Ausführungsform eines Layouts aus Gate-, sechster Metall- und siebter Metallschicht für eine Gate-gesteuerte Diode. Wie in 3K gezeigt, dient die siebte Metallschicht der Stromverteilung und Abschwächung von Vorspannungsreduzierungseffekten durch Verbinden mit dem Anoden- und Kathodenanschluss in der Nähe von gegenüberliegenden Ecken des Layouts. Durch die Implementierung dieser Art der Metallisierung wird eine niedrige Kapazität, eine gleichmäßige Stromdichte und/oder ein niedriger Durchlasswiderstand erreicht. Wie in 3K dargestellt, wurde ein Strompfad durch die Gate-gesteuerte Diode dargestellt.
  • 4 ist eine Draufsicht auf eine Ausführungsform eines Layouts für Rückwärtsschutzdioden 190. Die Rückwärtsschutzdioden 190 sind in dem PSUB 111 hergestellt und umfassen P+-Bereiche, N+-Bereiche, Metall-Gates 103, PW 114, NW 118, DNW 119 und einen p-Typ-Schutzring 133.
  • Die Rückwärtsschutzdioden 190 stellen eine Ausführungsform der Rückwärtsschutzschaltungsanordnung für eine elektrische Schnittstelle gemäß den Lehren hierin dar. Beispielsweise können die Rückwärtsschutzdioden 190 verwendet werden, um die erste Rückwärtsschutzdiode 13 und die zweite Rückwärtsschutzdiode 14 gemäß 2A zu realisieren. Auch wenn die Rückwärtsschutzdioden 190 ein Beispiel für eine geeignete Rückwärtsschutzschaltungsanordnung für eine elektrische Schnittstelle darstellen, können auch andere Implementierungen von Rückwärtsschutzschaltungsanordnungen gemäß den Lehren hierin verwendet werden.
  • Die Rückwärtsschutzdioden 190 umfassen ein Paar von in Reihe geschalteten Gate-gesteuerten Dioden, die zwischen P+-Anodenbereichen 121 und N+-Kathodenbereichen 122 vorhanden sind. Die P+-Anodenbereiche 121 können durch Metallisierung elektrisch miteinander verbunden werden, um einen Anodenanschluss einer ersten Gate-gesteuerten Diode zu bilden. Außerdem können die N+-Kathodenbereiche 122 durch Metallisierung elektrisch miteinander verbunden werden, um einen Kathodenanschluss einer zweiten Gate-gesteuerten Diode zu bilden. Darüber hinaus kann Metallisierung verwendet werden, um eine Kathode der ersten Gate-gesteuerten Diode mit einer Anode der zweiten Gate-gesteuerten Diode zu verbinden, wodurch das Paar von Gate-gesteuerte Dioden in Reihe geschaltet wird.
  • So umfasst das Layout gemäß 4 zwei in Reihe geschaltete Gate-gesteuerte Rückwärtsschutzdioden. Zusätzlich umfasst das Layout mehrere Abschnitte, die parallel zueinander betrieben werden und die unter Verwendung von Metallisierung miteinander verbunden sind. Wie der Durchschnittsfachmann verstehen wird, umfasst das Layout gemäß 4 ferner eine SCR-Schutzkomponente.
  • Der Schutzring 133 kann in vielfältiger Weise realisiert werden. Zum Beispiel kann der Schutzring 133 eine PW 134 und einen darin gebildeten P+-Bereich 135 umfassen. In bestimmten Ausführungsformen ist der P+-Bereich 135 elektrisch mit Masse verbunden.
  • 5 ist eine schematische Darstellung einer Leistungsklemme 210 gemäß einer Ausführungsform. Die Leistungsklemme 210 umfasst eine Detektionsschaltung 201, eine Vorspannungsschaltung 202 und eine Klemme 203, die elektrisch parallel zwischen einen ersten Anschluss 205 und einen zweiten Anschluss 206 geschaltet sind.
  • Die Leistungsklemme 210 stellt eine Ausführungsform einer Leistungsklemme für eine Chipschnittstelle dar, die gemäß den Lehren hierin implementiert ist. Die Leistungsklemme 210 stellt beispielsweise eine Ausführungsform der Leistungsklemme 9 gemäß 1A-1E und 13C und/oder der Leistungsklemme 29 gemäß 2A dar.
  • Eine aktiv gesteuerte Leistungsklemme ist ein Typ von Leistungsklemme, der das Vorhandensein eines Ereignisses elektrischer Überlastung durch Überwachen von mit einer Überlastung verbundenen elektrischen Bedingungen detektiert. Durch die Implementierung einer Leistungsklemme mit aktiver Steuerung können relativ schnelle Aktivierungszeiten, eine relativ niedrige statische Verlustleistung und/oder eine relativ kompakte Fläche im Vergleich zu einer Implementierung erreicht werden, die sich auf den nativen Übergangsdurchbruch stützt, um Klemmung bereitzustellen.
  • Die dargestellte Leistungsklemme 210 wird aktiv gesteuert. Beispielsweise aktiviert die Detektionsschaltung 201 ein Detektionssignal als Reaktion auf die Detektion des Vorhandenseins eines Ereignisses elektrischer Überlastung zwischen dem ersten Anschluss 205 und dem zweiten Anschluss 206. Die Detektionsschaltung 201 kann beispielsweise ein Widerstands-Kondensator(RC)-Netzwerk umfassen, das das Vorhandensein einer elektrischen Überlastung basierend auf der Überwachung einer Änderung einer Spannungsdifferenz zwischen dem ersten Anschluss 205 und dem zweiten Anschluss 206 im Verlauf von Zeit detektiert.
  • Weiter mit Bezugnahme auf 5 spannt die Vorspannungsschaltung 202 die Klemme 203 vor, um die Klemme 203 zwischen einem hochohmigen oder ausgeschalteten Zustand und einem niederohmigen oder eingeschalteten Zustand zu steuern. Zusätzlich schaltet die Vorspannungsschaltung 202 die Klemme 203 als Reaktion auf die Aktivierung des Detektionssignals ein, wodurch die Klemme 203 eingeschaltet wird, wenn elektrische Überlastung detektiert wird.
  • 6 ist eine schematische Darstellung einer Leistungsklemme 300 gemäß einer weiteren Ausführungsform. Die Leistungsklemme 300 umfasst eine Detektionsschaltung 251, eine Vorspannungsschaltung und eine Klemme 253. Die Vorspannungsschaltung umfasst einen ersten Vorspannungsschaltungsteil 252a und einen zweiten Vorspannungsschaltungsteil 252b, die gemeinsam als die Vorspannungsschaltung 252a/252b bezeichnet werden. Wie in 6 gezeigt, sind die Detektionsschaltung 251, die Vorspannungsschaltung 252a/252b und die Klemme 253 elektrisch parallel zueinander zwischen einen ersten Anschluss 241 und einen zweiten Anschluss 242 geschaltet.
  • Auch wenn eine Ausführungsform einer aktiv gesteuerten Leistungsklemme dargestellt ist, sind die Lehren hierin auf Leistungsklemmen anwendbar, die auf eine Vielzahl von Arten implementiert sein können. So kann eine aktiv gesteuerte Leistungsklemme beispielsweise eine Detektionsschaltung, eine Vorspannungsschaltung und/oder eine auf andere Weise implementierte Klemme umfassen.
  • In der dargestellten Ausführungsform umfasst die Detektionsschaltung 251 einen ersten Kondensator 261, einen zweiten Kondensator 262, einen ersten als Diode geschalteten PFET 263 und einen zweiten als Diode geschalteten PFET 264. Der erste Kondensator 261 kann mit einer Metallisierung 265 überbrückt werden und/oder die Metallisierung 265 kann weggelassen werden, um den ersten Kondensator 261 und den zweiten Kondensator 262 elektrisch in Reihe zu schalten. Wie in 6 gezeigt, werden die Körper des ersten als Diode geschalteten PFET 263 und des zweiten als Diode geschalteten PFET 264 durch eine Mittelspannung (VMID) von dem zweiten Vorspannungsschaltungsteil 252b vorgespannt, um den Betriebsspannungsbereich zu erweitern und/oder um zu verhindern, dass parasitäre Körperdioden unter bestimmten Vorspannungsbedingungen versehentlich aktiv werden.
  • Der erste Vorspannungsschaltungsteil 252a umfasst einen ersten Bipolartransistor 271, einen zweiten Bipolartransistor 272, einen dritten Bipolartransistor 273, einen Kondensator 274, einen ersten Widerstand 275 und einen zweiten Widerstand 276. Der zweite Vorspannungsschaltungsteil 252b umfasst einen ersten als Diode geschalteten PFET 281, einen zweiten als Diode geschalteten PFET 282, einen dritten als Diode geschalteten PFET 283, einen vierten als Diode geschalteten PFET 284, einen fünften als Diode geschalteten PFET 285 und einen sechsten als Diode geschalteten PFET 286.
  • Die Klemme 253 umfasst in dieser Ausführungsform einen ersten Klemm-NFET 291 und einen zweiten Klemm-NFET 292. Der Klemm-NFET 291 und die zweite Klemme 292 sind in Reihe geschaltet, um die Spannungshandhabungsfähigkeit zu erhöhen, und haben in bestimmten Ausführungsformen Kanallängen, die größer sind als eine minimale Kanallänge (Lmin) für die Prozesstechnologie, um dadurch den Leckstrom zu verringern. In einer Ausführungsform ist eine Kanallänge L1 des ersten Klemm-NFET 291 größer als Lmin, und ist eine Kanallänge L2 des zweiten Klemm-NFET 292 größer als sowohl Lmin als auch L1. Somit ist in dieser Ausführungsform L2> L1 > Lmin. In einer weiteren Ausführungsform ist mindestens eines von L2 oder L1 größer als Lmin.
  • In Ausführungsformen, in denen die Leistungsklemme 300 zur Implementierung der Leistungsklemme 9 gemäß 1A-2A und/oder 13C verwendet wird, kann der Leckstrom der Leistungsklemme 300 den Gesamtleckstrom der Kontaktfläche 1 dominieren. Zum Beispiel zeigt sich während des normalen Betriebs der Kontaktfläche 1 ein relativ kleiner Anteil der Spannung der Kontaktfläche über der(den) Trennsperrspannungsvorrichtung(en) (z. B. der Trenndiode 3), während sich ein relativ großer Anteil der Spannung der Kontaktfläche über der Leistungsklemme zeigt.
  • Zur Unterstützung der Reduzierung des Leckstroms einer Leistungsklemme, wie z. B. der Leistungsklemme 300 gemäß 6, kann die Leistungsklemme mit einer oder mehreren Merkmalen zur Reduzierung von Leckstrom implementiert sein.
  • In einem ersten Beispiel ist die Leistungsklemme mit gestapelten Klemmvorrichtungen implementiert (z. B. Stapeln des ersten Klemm-NFET 291 und des zweiten Klemm-NFET 292).
  • In einem zweiten Beispiel ist die Leistungsklemme mit einem oder mehreren Klemm-FETs implementiert, die Transistorlängen haben, die größer sind als eine kleinste durch den Herstellungsprozess zugelassene Kanallänge. In Bezug auf die Leistungsklemme 300 gemäß 6 können beispielsweise der erste Klemm-NFET 291 und/oder der zweite Klemm-NFET 292 mit Kanallängen implementiert sein, die größer sind als die minimale Kanallänge. Bei einer Implementierung hat der erste NFET 291 eine Kanallänge im Bereich von 160 nm bis 200 nm, z. B. 170 nm, und eine Breite im Bereich von 600 um bis 800 um, z. B. 750 um (implementiert mit mehreren parallelen Zellen, z. B. 4). Außerdem hat bei einer Implementierung der zweite NFET 292 eine Kanallänge im Bereich von 200 nm bis 500 nm, z. B. 350 nm, und eine Breite im Bereich von 600 um bis 800 um, z. B. 750 um (implementiert unter Verwendung mehrerer paralleler Zellen, z. B. 4).
  • In einem dritten Beispiel kann eine Vorspannungsschaltungsanordnung, die zur Vorspannung einer Klemmvorrichtung verwendet wird, implementiert sein, um Leckstrom zu reduzieren. In Bezug auf die Leistungsklemme 300 gemäß 6 kann der zweite Vorspannungsschaltungsteil 252b beispielsweise mit Kanallängen implementiert sein, die größer sind als die minimale Kanallänge. Bei einer Implementierung können die als Diode geschalteten PFET 281-283 Kanallängen im Bereich von 1,5 um bis 2,5 um, beispielsweise 2 um, und Vorrichtungsbreiten im Bereich von 250 nm bis 500 nm, beispielsweise 300 nm, aufweisen, während die als Diode geschalteten PFET 284-286 Kanallängen im Bereich von 0,85 um bis 1,5 um, beispielsweise 1 um, und Vorrichtungsbreiten im Bereich von 250 nm bis 500 nm, beispielsweise 300 nm, aufweisen können.
  • In einem vierten Beispiel können verschiedene Kondensatoren einer Leistungsklemme implementiert sein, um eine Kopplung bereitzustellen, die die Größe (und damit den Leckstrom) aktiver Vorrichtungen reduzieren kann. In Bezug auf die Leistungsklemme 300 gemäß 6 hat beispielsweise bei einer Implementierung der Kondensator 274 eine Kapazität im Bereich von 400 fF bis 500 fF, z. B. 450 fF, während der Kondensator 261 und der Kondensator 262 Kapazitäten im Bereich von 500 fF bis 700 fF, z. B. 550 fF haben.
  • In einem fünften Beispiel wird ein Detektionswiderstand als ein aktiver Transistor mit langer Kanallänge implementiert, um Leckstrom zu reduzieren. In Bezug auf die Leistungsklemme 300 gemäß 6 haben die als Diode geschalteten PFET 263-264 bei einer Implementierung beispielsweise Kanallängen im Bereich von 1,5 um bis 2,5 um, z. B. 2 um, und Breiten im Bereich von 250 nm bis 500 nm, z. B. 300 nm.
  • In einem sechsten Beispiel sind Transistorflächen von Vorspannungsvorrichtungen, die zur Verstärkung eines Detektionssignals verwendet werden, mit Vorrichtungsflächen implementiert, die so ausgewählt sind, dass Leckstrom reduziert wird. In Bezug auf die Leistungsklemme 300 gemäß 6 sind beispielsweise bei einer Implementierung die Bipolartransistoren 271-273 mit Emitterflächen im Bereich von 50 um2 bis 300 um2 implementiert, beispielsweise 100 um2.
  • In einem siebten Beispiel sind Widerstände einer Vorspannungsschaltung mit relativ hohem Widerstand implementiert, um Leckstrom zu reduzieren. In Bezug auf die Leistungsklemme 300 gemäß 6 haben die Widerstände 275-276 bei einer Implementierung beispielsweise einen Widerstand von etwa 50 Kilo-Ohm oder mehr.
  • 7 ist ein Diagramm eines Beispiels einer 1-kV-Human Body Model(HBM)-Simulation im Zeitverlauf für die Leistungsklemme 300 gemäß 6. Das Diagramm umfasst einen oberen Teil von Strom in Abhängigkeit von Zeit und einen unteren Teil von Spannung in Abhängigkeit von Zeit. Die Simulation der Spannung in Abhängigkeit von Zeit umfasst einen Graph 1302 der Spannung des ersten Anschlusses 241.
  • Wie in 7 gezeigt, begrenzt die Leistungsklemme 300 in diesem Beispiel den Spitzenstrom auf weniger als 650 mA und die Spitzenspannung auf weniger als 5,5 V.
  • 8 ist ein Diagramm eines Beispiels für Leckstrom in Abhängigkeit von Temperatur für eine Implementierung der Chipschnittstelle 50 gemäß 2A, die mit einer Signalkontaktflächeneingangsspannung von 3,6 V arbeitet.
  • Das Diagramm umfasst Graphen für verschiedene Simulationsprozessecken, einschließlich schnelles N/schnelles P (FF) 1311, schnelles N/langsames P (FS) 1312, nominales N/ nominales P (TT) 1313, langsames N/schnelles P 1314 (SF) 1314 und langsames N/langsames P (SS) 1315.
  • 9 ist ein Diagramm eines Beispiels für parasitäre Kapazität in Abhängigkeit von Temperatur für eine Implementierung der Chipschnittstelle gemäß 2A.
  • Das Diagramm umfasst Graphen für verschiedene Simulationsprozessecken, einschließlich FF 1321, FS 1322, TT 1323, SF 1324 und SS 1325.
  • Auch wenn 7-9 verschiedene Beispiele von Simulationsergebnissen für eine Schutzschaltung zeigen, sind auch andere Simulationsergebnisse möglich, einschließlich Ergebnissen, die von der Implementierung, der Anwendung und/oder der Verarbeitungstechnologie abhängen.
  • 10A ist eine Draufsicht auf eine Ausführungsform eines Layouts für eine Schutzschaltung. Das Layout gemäß 10A ist mit einer allgemeinen Positionierung des Leistungsklemmabschnitts, des Abschnitts mit oberer Diode und des Abschnitts mit unteren Dioden implementiert, wie vorstehend unter Bezugnahme auf das Layout 70 gemäß 2B erörtert.
  • Das Layout umfasst beispielsweise einen leckarmen Leistungsklemmabschnitt 1401 (entsprechend einem Layout der Leistungsklemme 29), einen Abschnitt mit oberer Diode 1402 (entsprechend einem Layout der Trenndiode 3) und einen Abschnitt mit unteren Dioden 1403 (entsprechend einem Layout der ersten Rückwärtsschutzdiode 13 und der zweiten Rückwärtsschutzdiode 14). In diesem Beispiel hat das Layout eine Grundfläche von etwa 96 µm mal 131 µm.
  • 10B ist eine Draufsicht auf eine weitere Ausführungsform eines Layouts für eine Schutzschaltung. Das Layout gemäß 10B ähnelt dem Layout gemäß 10A, außer dass die oberen Metallschichten des Layouts in 10B dargestellt sind und die unteren Metallschichten und dotierten Halbleiterbereiche weggelassen sind.
  • Bidirektionale Schutzschaltung mit Vorwärtsschutz- und Rückwärtsschutz-SCR
  • 11 ist eine schematische Darstellung einer bidirektionalen Schutzschaltung 305 gemäß einer Ausführungsform. Die bidirektionale Schutzschaltung 305 umfasst einen Vorwärtsschutz-SCR 301 und einen Rückwärtsschutz-SCR 302. Ein SCR wird auch als ein Thyristor bezeichnet. In der dargestellten Ausführungsform ist die bidirektionale Schutzschaltung 305 elektrisch zwischen eine erste Kontaktfläche 303 (in diesem Beispiel aio) und eine zweite Kontaktfläche 304 (in diesem Beispiel Leistung - niedrig oder VSS) geschaltet.
  • Wie in 11 gezeigt, umfasst der Vorwärtsschutz-SCR 301 eine Anode, die elektrisch mit der ersten Kontaktfläche 303 verbunden ist, und eine Kathode, die elektrisch mit der zweiten Kontaktfläche 304 verbunden ist. Zusätzlich umfasst der Rückwärtsschutz-SCR 302 eine Anode, die elektrisch mit der zweiten Kontaktfläche 304 verbunden ist, und eine Kathode, die elektrisch mit der ersten Kontaktfläche 303 verbunden ist. Somit sind der Vorwärtsschutz-SCR 301 und der Rückwärtsschutz-SCR 302 elektrisch antiparallel zueinander geschaltet.
  • Der Vorwärtsschutz-SCR 301 wird aktiv, um einen Schutz gegen eine elektrische Überlastung positiver Polarität bereitzustellen, die bewirkt, dass die Spannung der ersten Kontaktfläche 303 relativ zu der Spannung der zweiten Kontaktfläche 304 ansteigt. Der Vorwärtsschutz-SCR 301 hat eine Vorwärtsauslösespannung und eine Vorwärtshaltespannung, die eine Vorwärtsschutzeigenschaft der bidirektionalen Schutzschaltung 305 steuert.
  • Weiter mit Bezugnahme auf 11 wird der Rückwärtsschutz-SCR 302 aktiv, um einen Schutz vor elektrischer Überlastung negativer Polarität bereitzustellen, die bewirkt, dass die Spannung der ersten Kontaktfläche 303 relativ zu der Spannung der zweiten Kontaktfläche 304 abnimmt. Der Rückwärtsschutz-SCR 302 hat eine Rückwärtsauslösespannung und eine Rückwärtshaltespannung, die eine Rückwärtsschutzeigenschaft der bidirektionalen Schutzschaltung 305 steuert.
  • Bei bestimmten Implementierungen hierin sind der Vorwärtsschutz-SCR 301 und der Rückwärtsschutz-SCR 302 in einem gemeinsamen Layout mit einem gemeinsamen Schutzring implementiert, um die Integration zu verbessern.
  • 12 ist ein Querschnitt eines Vorwärtsschutz-SCR 350 gemäß einer Ausführungsform. Der Vorwärtsschutz-SCR 350 stellt eine Ausführungsform des Vorwärtsschutz-SCR 301 gemäß 11 dar.
  • In 12 ist ein Querschnitt des Vorwärtsschutz-SCR 350 dargestellt. In der Draufsicht von oben kann der Vorwärtsschutz SCR 350 ein Layout haben, das auf unterschiedlichste Weise realisiert ist, z. B. eine plane Layout-Konfiguration oder eine ringförmige Konfiguration.
  • In der dargestellten Ausführungsform ist der Vorwärtsschutz-SCR 350 direkt in dem PSUB 306 gebildet. Die Lehren hierin sind jedoch auch auf andere Konfigurationen anwendbar, wie z. B. Implementierungen, bei denen ein Substrat eine p-Typ-Epitaxieschicht über einem dotierten oder undotierten Trägersubstrat umfasst und der Vorwärtsschutz-SCR 350 in der p-Typ-Epitaxieschicht hergestellt ist. Auch wenn in 12 nicht dargestellt, umfasst das PSUB 306 typischerweise andere darin gebildete Vorrichtungen oder Strukturen. Zum Beispiel können ein Vorwärtsschutz-SCR, ein Rückwärtsschutz-SCR und eine durch die SCR geschützte interne Schaltung in einem gemeinsamen Substrat hergestellt sein.
  • Der Vorwärtsschutz-SCR 350 umfasst verschiedene NW- und PW-Bereiche, wie NW 313, PW 314 und PW-Schutzring 318. Zusätzlich sind verschiedene N+-Bereiche und P+-Bereiche dargestellt, wie P+-Anodenbereiche 312/322, N+-Kathodenbereich 315, N+-Hilfseingabe-/-ausgabe(IO aux)bereiche 316/326, erster P+-Ringbereich 317 und zweiter P+-Ringbereich 319. Die P+-Bereiche haben eine höhere Dotierungskonzentration als die PW, die wiederum eine höhere Dotierungskonzentration als das p-Typ-Substrat haben. Zusätzlich haben die N+-Bereiche eine höhere Dotierungskonzentration als die NW. Der Durchschnittsfachmann wird verschiedene Dotierstoffkonzentrationen in den Bereichen verstehen.
  • Der Vorwärtsschutz-SCR 350 umfasst außerdem zusätzliche Strukturen, einschließlich Feldplatten oder Gates, wie Metall-Gates 311/321. Zusätzlich sind Trennbereiche 310 (z. B. Bereiche mit flacher Grabenisolation) dargestellt. Die Trennbereiche 310 können auf verschiedene Weise gebildet werden, z. B. durch Ätzen von Gräben in das p-Typ-Substrat, Füllen der Gräben mit einem Dielektrikum, z. B. Siliziumdioxid (SiO2), und Entfernen des überschüssigen Dielektrikums mit jeglichem geeigneten Verfahren, z. B. chemisch-mechanischer Planarisierung.
  • Es sollte zu verstehen sein, dass, da Bereiche innerhalb einer Halbleitervorrichtung durch die Dotierung verschiedener Teile eines Halbleitermaterials mit unterschiedlichen Störstellen oder unterschiedlichen Konzentrationen von Störstellen definiert werden, diskrete physische Grenzen zwischen verschiedenen Bereichen in der fertigen Vorrichtung möglicherweise nicht tatsächlich existieren, sondern die Bereiche stattdessen ineinander übergehen können. Einige Grenzen, wie sie in den Figuren von diesem Typ dargestellt sind, sind lediglich zur Unterstützung des Lesers als abrupte Strukturen dargestellt. Wie der Durchschnittsfachmann verstehen wird, können p-Typ-Bereiche ein p-Typ-Halbleitermaterial, wie z. B. Bor, als einen Dotierstoff umfassen. Außerdem können n-Typ-Bereiche ein n-Typ-Halbleitermaterial, wie z. B. Phosphor, als einen Dotierstoff umfassen.
  • Auch wenn elektrische Verbindungen schematisch durch Linien dargestellt sind, wird der Durchschnittsfachmann verstehen, dass die erläuterten elektrischen Verbindungen teilweise durch Metallisierung über Back-End-Verarbeitung hergestellt werden können. Darüber hinaus können bei bestimmten Implementierungen Bondkontaktflächen oder andere Strukturen enthalten sein, die bestimmten Knoten entsprechen können, einschließlich, aber nicht beschränkt auf die Signaleingabe/-ausgabe (IO), Leistung - niedrig oder VSS, Substrat VSS und/oder IO_aux. Derartige Details werden aus Gründen der Übersichtlichkeit der Figuren weggelassen.
  • Der Vorwärtsschutz-SCR 350 wurde schematisch erläutert, um bestimmte elektrische Verbindungen und Vorrichtungen zu zeigen, einschließlich eines PNP-Bipolartransistors 341, eines NPN-Bipolartransistors 342 und einer Gate-gesteuerten Diode 343. Auch wenn bestimmte Vorrichtungen in der linken Hälfte des Vorwärtsschutz-SCR 350 erläutert wurden, wird der Durchschnittfachmann verstehen, dass die rechte Hälfte ähnliche Vorrichtungen umfassen kann, die in Kombination mit denen auf der linken Hälfte arbeiten, um die Gesamtbetriebseigenschaften des Vorwärtsschutz-SCR 350 zu erreichen.
  • Der PNP-Bipolartransistor 341 umfasst einen Emitter, der dem P+-Bereich 312 zugeordnet ist, eine Basis, die der NW 313 zugeordnet ist, und einen Kollektor, der der PW 314 zugeordnet ist. Außerdem umfasst der NPN-Bipolartransistor 342 einen Emitter, der dem N+-Bereich 315 zugeordnet ist, eine Basis, die der PW 314 zugeordnet ist, und einen Kollektor, der der NW 313 und dem N+-Bereich 316 zugeordnet ist. Außerdem umfasst die Gate-gesteuerte Diode 343 eine Anode, die dem P+-Bereich 312 zugeordnet ist, und eine Kathode, die der NW 313 und dem N+-Bereich 316 zugeordnet ist. Wie in 12 dargestellt, ist über der NW 313 zwischen dem P+-Bereich 312 und dem N+-Bereich 316 ein Metall-Gate 311 gebildet.
  • Bei bestimmten Implementierungen ist der P+-Bereich 317 als ein Ring ausgeführt, der über eine Metallisierung mit einer Spannung für Leistung - niedrig verbunden ist. Zusätzlich kann ein zweiter Ring (PW 318/P+-Bereich 319) zur Kelvin-Verbindung verwendet werden. In der dargestellten Ausführungsform ist der P+ Bereich 317 in einem nativen (NTN) Bereich gebildet.
  • Bei bestimmten Implementierungen kann ein Substrat mit einer separaten Kontaktfläche verbunden sein, um die Trennung zu verbessern und/oder das Einrastrisiko zu mindern. Bei bestimmten Implementierungen werden eine VSS-Kontaktfläche und eine SUB-Kontaktfläche durch eine Off-Chip-Metallisierung mit dem gleichen elektrischen Potenzial verbunden.
  • In einer Ausführungsform ist ein Abstand oder eine Distanz D1 zwischen dem N+-Bereich 315 und dem P+-Bereich 322 so gewählt, dass er bzw. sie im Bereich von etwa 0,2 µm und etwa 2 µm liegt.
  • 13A ist ein Querschnitt eines Rückwärtsschutz-SCR 450 gemäß einer Ausführungsform. Der Rückwärtsschutz-SCR 450 stellt eine Ausführungsform des Rückwärtsschutz-SCR 302 gemäß 11 dar.
  • Der Rückwärtsschutz-SCR 450 ist in dem PSUB 306 gebildet. Der Rückwärtsschutz-SCR 450 umfasst verschiedene NW- und PW-Bereiche, wie die erste PW 412, die zweite PW 414, die dritte PW 474, die erste NW 413, die zweite NW 422, die tiefe NW (DNW) 423 und den PW-Schutzring 466. Zusätzlich sind verschiedene N+-Bereiche und P+-Bereiche dargestellt, z. B. P+-Anodenbereiche 411/471, N+-Kathodenbereich 416/476, N+-Diodenkathodenbereich 417, P+-Diodenanodenbereiche 415/475, erster P+-Ringbereich 421 und zweiter P+-Ringbereich 467. Der Rückwärtsschutz-SCR 450 umfasst außerdem Gate-Bereiche 418/419/420/478/479/480.
  • Der Rückwärtsschutz-SCR 450 wurde schematisch dargestellt, um bestimmte elektrische Verbindungen und Vorrichtungen zu zeigen, einschließlich eines PNP-Bipolartransistors 441, eines NPN-Bipolartransistors 442, einer ersten Gate-gesteuerten Diode 443, einer zweiten Gate-gesteuerten Diode 444, eines ersten Widerstands 445, eines zweiten Widerstands 446 und einer Diode 447. Der Durchschnittfachmann wird verstehen, dass die linke und die rechte Hälfte des Rückwärtsschutz-SCR 450 ähnliche Vorrichtungen umfassen können.
  • Der PNP-Bipolartransistor 441 umfasst einen Emitter, der dem P+-Bereich 411 und der PW 412 zugeordnet ist, eine Basis, die der NW 413 zugeordnet ist, und einen Kollektor, der der PW 414 und dem P+-Bereich 415 zugeordnet ist. Außerdem umfasst der NPN-Bipolartransistor 442 einen Emitter, der dem N+-Bereich 416 zugeordnet ist, eine Basis, die der PW 414 und dem P+-Bereich 415 zugeordnet ist, und einen Kollektor, der der NW 413 zugeordnet ist. Außerdem umfasst die erste Gate-gesteuerte Diode 443 eine Anode, die dem P+-Bereich 411 und der PW 412 zugeordnet ist, eine Kathode, die dem N+-Bereich 417 zugeordnet ist, und ein Metall-Gate 418. Zusätzlich umfasst die zweite Gate-gesteuerte Diode 444 eine Anode, die dem P+-Bereich 415 und der PW 414 zugeordnet ist, eine Kathode, die dem N+-Bereich 416 zugeordnet ist, und ein Metall-Gate 419. Außerdem umfasst die Diode 447 eine Anode, die dem P+-Bereich 421 zugeordnet ist, und eine Kathode, die der NW 422 und der tiefen NW 423 zugeordnet ist. Der erste Widerstand 445 entspricht einem Widerstand der PW 414 und der zweite Widerstand 446 entspricht einem Widerstand der NW 422 und tiefen NW 423.
  • In der dargestellten Ausführungsform umfasst der Rückwärtsschutz-SCR 450 das Metall-Gate 420, das sich über eine Grenze zwischen der PW 414 und der NW 413 und über eine Grenze zwischen der NW 413 und der PW 412 erstreckt.
  • Der Rückwärtsschutz-SCR 450 umfasst eine durch eine Gate-gesteuerte Diode induzierte SCR-Leitung und arbeitet daher mit verbesserten Leistungsfähigkeitsmerkmalen, wie z. B. einer schnelleren Einschaltgeschwindigkeit.
  • In einer Ausführungsform ist der P+-Bereich 421 elektrisch mit einer Versorgungsspannung für Leistung - hoch verbunden, z. B. mit einer VDD-Kontaktfläche. Es sind jedoch auch andere Implementierungen möglich, z. B. Implementierungen, bei denen der P+-Bereich 421 elektrisch mit einer IO-Kontaktfläche verbunden ist oder elektrisch schwebend ist.
  • Bei bestimmten Implementierungen sind die N+-Bereiche 416/476 elektrisch mit einer IO-Kontaktfläche verbunden (z. B. der aio-Kontaktfläche 303 in 11), und sind die P+-Bereiche 411/471 elektrisch mit einer oder mehrerer Kontaktflächen für Leistung - niedrig verbunden (z. B. der VSS-Kontaktfläche 304 in 11).
  • 13B ist ein Schaltplan eines Teils des Rückwärtsschutz-SCR 450 gemäß 13A. Wie in 13B gezeigt, umfasst der Schaltplan den PNP-Bipolartransistor 441, den NPN-Bipolartransistor 442, die erste Gate-gesteuerte Diode 443, die zweite Gate-gesteuerte Diode 444, den ersten Widerstand 445, den zweiten Widerstand 446 und die Diode 447.
  • Die erste Gate-gesteuerte Diode 443 hilft bei der Bereitstellung einer diodeninduzierten SCR-Leitung durch Injektion von Strom in eine Basis des NPN-Bipolartransistors 442 als Reaktion auf eine elektrische Überlastung, die die Spannung der IO-Kontaktfläche relativ zu der Spannung der Kontaktfläche für Leistung - niedrig verringert.
  • In bestimmten Ausführungsformen umfasst eine bidirektionale Schutzschaltung einen Vorwärtsschutz-SCR, der gemäß einem oder mehreren Merkmalen gemäß 12 implementiert ist, und/oder einen Rückwärtsschutz-SCR, der gemäß einem oder mehreren Merkmalen gemäß 13A-13B implementiert ist. Die Implementierung der bidirektionalen Schutzschaltung auf diese Weise kann eine Reihe von Vorteilen bereitstellen.
  • In einem Beispiel kann eine solche Ausführungsform als eine niedrigauslösende ESD-Schutzklemme für Massereferenz für einen Betrieb mit niedriger Kapazität, niedrigem Leckstrom und/oder Hochspannungstoleranz für Signalkontaktflächen (IO) dienen, die beispielsweise mit einer Nennsignalisierung von bis zu etwa 3,5 V arbeiten. Eine solche Klemme kann z. B. als hochspannungstolerante Zelle mit mehr als 1,8 V und weniger als 6 V dienen. Außerdem umfasst die Klemme ein Paar SCR, die parallel arbeiten und als eine einzige Komponente modelliert sein können. Solche Ausführungsformen können z. B. Gate-gesteuerte Dioden mit Feldplatten umfassen, die mit Metalltransistor-Gates implementiert sind. Solche Klemmen können in einer Vielzahl von Fertigungstechnologien hergestellt werden, einschließlich Prozessen mit kleinen Transistorgeometrien, wie z. B. 28-nm -Prozessen.
  • 13C ist eine schematische Darstellung einer Chipschnittstelle 455 gemäß einer weiteren Ausführungsform. Die Chipschnittstelle 455 gemäß 13C ähnelt der Chipschnittstelle 10 gemäß 1A, außer, dass die Chipschnittstelle 455 die Trenndiode 3 zugunsten eines ersten Trennthyristors 450a und eines zweiten Trennthyristors 450b weglässt.
  • Wie in 13C gezeigt, umfasst der erste Trennthyristor 450a eine Anode, die elektrisch mit der Kontaktfläche 1 verbunden ist, und eine Kathode, die elektrisch mit dem getrennten Knoten 11 verbunden ist. Zusätzlich ist der zweite Trennthyristor 450b elektrisch antiparallel zu dem ersten Trennthyristor 450a geschaltet und umfasst eine Anode, die elektrisch mit dem getrennten Knoten 11 verbunden ist, und eine Kathode, die elektrisch mit der Kontaktfläche 1 verbunden ist.
  • In einigen Implementierungen kann die Leistungsklemme 9 dazu ausgelegt sein, die Fähigkeit zum Rückwärtsleiten als Teil der Leistungsklemmenkonfiguration eingebaut bereitzustellen, z. B. durch Bildung eines dedizierten p-n-Übergangs als einen Ring, der die Leistungsklemme umgibt und entsprechend verbunden ist (z. B. um als p-n-Übergangsdiode mit Rückwärtsschutz zu dienen). Dies kann jedoch zu einer Vorrichtung mit großem Umfang führen und die Kapazität und Leckage auf ein Niveau erhöhen, das für einige Hochgeschwindigkeitsschnittstellenanwendungen möglicherweise nicht geeignet ist. Zusätzlich oder alternativ kann gemäß der Lehre gemäß 1D und 1E die Leistungsversorgungsklemme dazu ausgelegt sein, eine separate Diode mit niedriger Kapazität (z. B. eine p-n-Übergangsdiode, die für eine gegebene Stromhandhabungsfähigkeit für niedrige Kapazität optimiert ist) zu haben, die parallel zu der Versorgungsklemme für die Stromleitung in Rückwärtsrichtung gebildet ist, die in dieser Figur nicht dargestellt ist. Diese Rückwärtsleitungsvorrichtung kann parallel zu der Versorgungsklemme geschaltet werden. In einer Ausführungsform ist die Rückwärtsleitungsdiode gemäß den Ausführungsformen gemäß 3C und/oder gemäß 3D implementiert.
  • Die Lehren hierin sind auf eine Vielzahl von Typen von Trennsperrspannungsvorrichtungen anwendbar, einschließlich Trenndioden und/oder Trennthyristoren. Zum Beispiel kann jegliche der hierin beschriebenen Ausführungsformen (z. B. jegliche der Chipschnittstellen gemäß 1A bis 2A) unter Verwendung einer oder mehrerer Trenndioden, eines oder mehrerer Trennthyristoren oder jeglicher geeigneten Kombination davon implementiert sein.
  • In einer Ausführungsform sind der erste Trennthyristor 450a und/oder der zweite Trennthyristor 450b unter Verwendung der Ausführungsform gemäß 13A und 13B implementiert. In einer solchen Ausführungsform können die Verbindungen gemäß 13A und 13B, die zu der IO-Kontaktfläche dargestellt sind, mit der Kontaktfläche 1 gemäß 13C verbunden werden, während die Verbindungen gemäß 13A und 13B, die zu Leistung - niedrig dargestellt sind, stattdessen mit dem getrennten Knoten 11 gemäß 13C verbunden werden können. In dieser Konfiguration sind die beiden Anschlüsse der Ausführungsform in den 13A und 13B antiparallel angeordnet. Die inhärente Verbindung der Anode der DNW-Diode 447 in jeder antiparallelen Thyristor-Ausführungsform (in der Figur nicht dargestellt) kann schwebend konfiguriert sein.
  • 14A ist eine Draufsicht auf eine Ausführungsform eines Layouts 510 einer bidirektionalen Schutzschaltung. Das Layout 510 stellt eine Ausführungsform eines Layouts für die bidirektionale Schutzschaltung 305 gemäß 11 dar.
  • Das Layout 510 umfasst einen ersten Abschnitt 501, der einem Layout des Vorwärtsschutz-SCR entspricht, einen zweiten Abschnitt 502, der einem Layout des Rückwärtsschutz-SCR entspricht, und einen Schutzring 503. Bei bestimmten Implementierungen sind die Layouts des Vorwärtsschutz-SCR und des Rückwärtsschutz-SCR so implementiert, dass Ströme, die durch den Vorwärtsschutz-SCR fließen, im Wesentlichen orthogonal zu Strömen sind, die durch den Rückwärtsschutz-SCR fließen.
  • Somit kann der Rückwärtsschutzstrom im Wesentlichen in eine Richtung fließen (z. B. entlang einer x-Achse), während der Vorwärtsschutzstrom im Wesentlichen in eine andere Richtung fließen kann (z. B. entlang einer y-Achse). In einem Beispiel sind die Metalle, die Strom durch den ersten Abschnitt 501 führen, orthogonal zu Metallen, die Strom durch den zweiten Abschnitt 502 führen. In einem anderen Beispiel sind die Layouts der Metall-Gates in dem ersten Abschnitt 501 und der Metall-Gates in dem zweiten Abschnitt 502 orthogonal zueinander.
  • 14B ist eine Draufsicht auf eine Ausführungsform eines Layouts 511 einer Vorwärtsschutz-SCR. Das Layout 511 gemäß 14B stellt eine Ausführungsform der Draufsicht auf die Vorwärtsschutzschaltung 350 gemäß 12 dar. In einer Ausführungsform ist das Layout 511 in dem ersten Abschnitt 501 der bidirektionalen Schutzschaltung gemäß 14A enthalten.
  • 14C ist eine Draufsicht auf eine weitere Ausführungsform eines Layouts 512 eines Rückwärtsschutz-SCR. Das Layout 512 gemäß 14C stellt eine Ausführungsform der Draufsicht auf die Rückwärtsschutzschaltung 450 gemäß 13A dar. In einer Ausführungsform ist das Layout 512 in dem zweiten Abschnitt 502 der bidirektionalen Schutzschaltung gemäß 14A enthalten.
  • 15A ist ein Diagramm von Strom in Abhängigkeit von Spannung für verschiedene Temperaturen für eine Implementierung der bidirektionalen Schutzschaltung 305 gemäß 11. Das Diagramm entspricht einem Beispiel für eine DC-Kennlinie einer 2,5-V-SCR-Zelle über Temperatur.
  • 15B ist ein Diagramm von TLP-Kennlinien von Strom in Abhängigkeit von Spannung für eine Implementierung der bidirektionalen Schutzschaltung gemäß 11. Das Diagramm entspricht einem Beispiel für TLP-Kennlinien einer 2,5-V-SCR-Zelle.
  • 15C ist ein Diagramm von Kennlinien von Kapazität in Abhängigkeit von Frequenz für eine Implementierung der bidirektionalen Schutzschaltung gemäß 11. Das Diagramm entspricht einem Beispiel für C-V-Kennlinien in Abhängigkeit von Frequenz einer 2,5-V-SCR-Zelle. Das Diagramm umfasst Graphen für unterschiedliche DC-Vorspannungen über der bidirektionalen Schutzschaltung.
  • 15D ist ein Diagramm von TLP-Kennlinien von Spannung in Abhängigkeit von Zeit für eine Implementierung der bidirektionalen Schutzschaltung 305 gemäß 11. Das Diagramm entspricht einem Beispiel für VFTLP-Kennlinien einer 2,5-V-SCR-Zelle bei 1 A.
  • Auch wenn 15A-15D ein Beispiel für Simulationsergebnisse für eine bidirektionale Schutzschaltung zeigen, sind auch andere Simulationsergebnisse möglich, einschließlich Ergebnissen, die von der Implementierung, Anwendung und/oder Verarbeitungstechnologie abhängen.
  • Anwendungen
  • Vorrichtungen, die die vorstehend beschriebenen Schemata verwenden, können in verschiedene elektronische Systeme implementiert sein. Beispiele für die elektronischen Systeme können umfassen, sind aber nicht beschränkt auf, Unterhaltungselektronikprodukte, Teile der Unterhaltungselektronikprodukte, elektronische Testgeräte, Kommunikationsinfrastrukturanwendungen, usw. Weiterhin können die elektronischen Systeme unfertige Produkte umfassen, einschließlich solcher für Kommunikations-, Industrie-, Medizin- und Automobilanwendungen.
  • Fazit
  • Die vorstehende Beschreibung kann sich auf Elemente oder Merkmale beziehen, die miteinander „verbunden“ oder „gekoppelt“ sind. Sofern nicht ausdrücklich anders angegeben, bedeutet „verbunden“, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal verbunden ist, und zwar nicht unbedingt mechanisch. Auf ähnliche Weise bedeutet „gekoppelt“, sofern nicht ausdrücklich anders angegeben, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal gekoppelt ist, und zwar nicht notwendigerweise mechanisch. Auch wenn die verschiedenen in den Figuren gezeigten Schemata Beispielanordnungen von Elementen und Komponenten darstellen, können daher in einer tatsächlichen Ausführungsform zusätzliche dazwischenliegende Elemente, Vorrichtungen, Merkmale oder Komponenten vorhanden sein (unter der Voraussetzung, dass die Funktionalität der dargestellten Schaltungen nicht nachteilig beeinflusst wird).
  • Während bestimmte Ausführungsformen beschrieben wurden, sind diese Ausführungsformen nur beispielhaft dargestellt worden und sollen den Umfang der Offenbarung nicht einschränken. In der Tat können die hierin beschriebenen neuen Vorrichtungen, Verfahren und Systeme in einer Vielzahl anderer Formen ausgeführt werden; darüber hinaus können verschiedene Auslassungen, Ersetzungen und Änderungen in der Form der hierin beschriebenen Verfahren und Systeme vorgenommen werden, ohne vom Geist der Offenbarung abzuweichen. Während beispielsweise die offengelegten Ausführungsformen in einer bestimmten Anordnung dargestellt sind, können alternative Ausführungsformen ähnliche Funktionalitäten mit anderen Komponenten und/oder Schaltungstopologien ausführen und können einige Elemente gelöscht, verschoben, hinzugefügt, unterteilt, kombiniert und/oder modifiziert werden. Jedes dieser Elemente kann auf unterschiedliche Weise implementiert sein. Jegliche geeignete Kombination der Elemente und Aktionen der verschiedenen vorstehend beschriebenen Ausführungsformen kann kombiniert werden, um weitere Ausführungsformen bereitzustellen. Dementsprechend ist der Umfang der vorliegenden Erfindung nur durch Bezugnahme auf die beigefügten Ansprüche definiert.
  • Auch wenn die hier dargelegten Ansprüche in einem einzigen Abhängigkeitsformat für die Einreichung beim USPTO dargestellt sind, ist zu verstehen, dass jeglicher Anspruch von jeglichem vorhergehenden Anspruch desselben Typs abhängen kann, es sei denn, dies ist eindeutig technisch nicht machbar.

Claims (34)

  1. Halbleiter-Die mit elektrischem Überlastungsschutz mit niedrigem Leckstrom und Hochspannungstoleranz, wobei der Halbleiter-Die umfasst: eine Signalkontaktfläche; eine interne Schaltung, die elektrisch mit der Signalkontaktfläche verbunden ist; eine Leistungsklemme, die elektrisch mit einem getrennten Knoten verbunden ist; und eine oder mehrere Trennsperrspannungsvorrichtungen, die elektrisch zwischen die Signalkontaktfläche und den getrennten Knoten geschaltet sind, wobei die eine oder mehreren Trennsperrspannungsvorrichtungen betriebswirksam sind, die Signalkontaktfläche von einer Kapazität der Leistungsklemme zu trennen.
  2. Halbleiter-Die nach Anspruch 1, wobei die eine oder mehreren Trennsperrspannungsvorrichtungen mindestens eine Gate-gesteuerte Diode umfassen.
  3. Halbleiter-Die nach Anspruch 2, wobei die mindestens eine Gate-gesteuerte Diode einen Halbleiterbereich, einen in dem Halbleiterbereich gebildeten aktiven (P+)-Anodenbereich vom p-Typ, einen in dem Halbleiterbereich gebildeten aktiven (N+)-Kathodenbereich vom n-Typ und ein Metall-Gate über dem Halbleiterbereich zwischen dem P+-Anodenbereich und dem N+-Kathodenbereich umfasst.
  4. Halbleiter-Die nach Anspruch 2 oder Anspruch 3, wobei die mindestens eine Gate-gesteuerte Diode eine n-Typ-Wanne, einen in der n-Typ-Wanne gebildeten P+-Anodenbereich, einen in der n-Typ-Wanne gebildeten N+-Kathodenbereich, ein Metall-Gate über der n-Typ-Wanne zwischen dem P+-Anodenbereich und dem N+-Kathodenbereich und einen P+-Ring, der einen Umfang der n-Typ-Wanne umgibt, umfasst.
  5. Halbleiter-Die nach einem der Ansprüche 2 bis 4, wobei die mindestens eine Gate-gesteuerte Diode eine p-Typ-Wanne, einen n-Typ-Trog, der in einem p-Typ-Substrat gebildet ist und betriebswirksam ist, die p-Typ-Wanne elektrisch von dem p-Typ-Substrat zu trennen, einen P+-Anodenbereich, der in der p-Typ-Wanne gebildet ist, einen N+-Kathodenbereich, der in der p-Typ-Wanne gebildet ist, und ein Metall-Gate über der p-Typ-Wanne zwischen dem P+-Anodenbereich und dem N+-Kathodenbereich umfasst.
  6. Halbleiter-Die nach einem der vorhergehenden Ansprüche, wobei die eine oder mehreren Trennsperrspannungsvorrichtungen mindestens zwei Trenndioden in Reihe umfassen.
  7. Halbleiter-Die nach einem der vorhergehenden Ansprüche, der ferner eine Referenzspannungskontaktfläche umfasst, wobei die Leistungsklemme elektrisch zwischen den getrennten Knoten und die Referenzspannungskontaktfläche geschaltet ist.
  8. Halbleiter-Die nach Anspruch 7, wobei die Leistungsklemme aktiv gesteuert wird.
  9. Halbleiter-Die nach Anspruch 8, wobei die Leistungsklemme eine Detektionsschaltung, eine Vorspannungsschaltung und eine Klemme umfasst, wobei die Detektionsschaltung ein Detektionssignal als Reaktion auf die Detektion eines Ereignisses elektrischer Überlastung an dem getrennten Knoten aktiviert und wobei die Vorspannungsschaltung die Klemme als Reaktion auf das Aktivieren des Detektionssignals einschaltet.
  10. Halbleiter-Die nach einem der vorhergehenden Ansprüche, wobei die Signalkontaktfläche eine Consumer Electronics Control (CEC)-Kontaktfläche einer High Definition Multimedia Interface (HDMI)-Schnittstelle ist.
  11. Halbleiter-Die nach einem der vorhergehenden Ansprüche, wobei die Leistungsklemme dazu ausgelegt ist, als Reaktion auf eine elektrische Überlastung, die eine Spannung der Signalkontaktfläche erhöht, aktiv zu werden, wobei der Halbleiter-Die ferner eine Rückwärtsschutzschaltung umfasst, die elektrisch mit der Signalkontaktfläche verbunden ist und dazu ausgelegt ist, als Reaktion auf eine elektrische Überlastung aktiv zu werden, die die Spannung der Signalkontaktfläche verringert.
  12. Halbleiter-Die nach Anspruch 11, wobei die Rückwärtsschutzschaltung mindestens eine Diode oder einen SCR umfasst.
  13. Halbleiter-Die nach Anspruch 11 oder Anspruch 12, wobei die Rückwärtsschutzschaltung zwei oder mehr Gate-gesteuerte Dioden in Reihe umfasst.
  14. Elektrische Schnittstelle für einen Halbleiterchip, wobei die elektrische Schnittstelle umfasst: eine Signalkontaktfläche; eine interne Schaltung, die elektrisch mit der Signalkontaktfläche verbunden ist; eine Leistungsklemme, die elektrisch mit einem getrennten Knoten verbunden ist; und eine Einrichtung zum Trennen der Signalkontaktfläche von einer Kapazität der Leistungsklemme, wobei die Einrichtung zum Trennen elektrisch zwischen die Signalkontaktfläche und den getrennten Knoten geschaltet ist.
  15. Elektrische Schnittstelle nach Anspruch 14, die ferner eine Rückwärtsschutzschaltung umfasst, die elektrisch mit der Signalkontaktfläche verbunden ist und zwei oder mehr Gate-gesteuerte Dioden in Reihe umfasst.
  16. Elektrische Schnittstelle nach Anspruch 14 oder Anspruch 15, wobei die Signalkontaktfläche eine Consumer Electronics Control (CEC)-Kontaktfläche einer High Definition Multimedia Interface (HDMI)-Schnittstelle ist.
  17. Verfahren zum Bereitstellen eines elektrischen Überlastungsschutzes mit niedriger Kapazität und niedrigem Leckstrom, wobei das Verfahren umfasst: Empfangen eines Ereignisses elektrischer Überlastung an einer Signalkontaktfläche eines Halbleiter-Dies; Entladen des Ereignisses elektrischer Überlastung unter Verwendung einer Leistungsklemme, die elektrisch mit einem getrennten Knoten verbunden ist; und Trennen der Signalkontaktfläche von einer Kapazität der Leistungsklemme unter Verwendung mindestens einer Sperrspannungsvorrichtung, die zwischen der Signalkontaktfläche und dem getrennten Knoten angeordnet ist.
  18. Verfahren nach Anspruch 17, wobei das Trennen der Signalkontaktfläche von der Kapazität der Leistungsklemme das Bereitstellen einer Trennung unter Verwendung mindestens einer Gate-gesteuerten Diode umfasst.
  19. Verfahren nach Anspruch 17 oder Anspruch 18, wobei das Entladen des Ereignisses elektrischer Überlastung unter Verwendung der Leistungsklemme das Aktivieren eines Detektionssignals als Reaktion auf das Detektieren des Ereignisses elektrischer Überlastung an dem getrennten Knoten und das Einschalten einer Klemme als Reaktion auf die Aktivierung des Detektionssignals umfasst.
  20. Verfahren nach einem der Ansprüche 17 bis 19, ferner umfassend das Schützen des Signals unter Verwendung einer Rückwärtsschutzschaltung, die zwei oder mehr Gate-gesteuerte Dioden in Reihe umfasst.
  21. Halbleiter-Die mit bidirektionalem Schutz gegen elektrische Überlastung, wobei der Halbleiter-Die umfasst: eine erste Kontaktfläche; eine zweite Kontaktfläche; einen Vorwärtsschutz-SCR, der elektrisch zwischen die erste Kontaktfläche und die zweite Kontaktfläche geschaltet und dazu ausgelegt ist, als Reaktion auf elektrische Überlastung aktiv zu werden, die eine Spannung der ersten Kontaktfläche relativ zu einer Spannung der zweiten Kontaktfläche erhöht; und einen Rückwärtsschutz-SCR, der elektrisch parallel zu dem Vorwärtsschutz-SCR zwischen die erste Kontaktfläche und die zweite Kontaktfläche geschaltet ist und dazu ausgelegt ist, als Reaktion auf eine elektrische Überlastung aktiv zu werden, die die Spannung der ersten Kontaktfläche relativ zu der Spannung der zweiten Kontaktfläche verringert.
  22. Halbleiter-Die nach Anspruch 21, wobei eine Richtung des Stromflusses durch den Vorwärtsschutz-SCR und eine Richtung des Stromflusses durch den Rückwärtsschutz-SCR unterschiedlich sind.
  23. Halbleiter-Die nach Anspruch 22, wobei die Richtung des Stromflusses durch den Vorwärtsschutz-SCR im Wesentlichen rechtwinklig zu der Richtung des Stromflusses durch den Rückwärtsschutz-SCR ist.
  24. Halbleiter-Die nach einem der Ansprüche 21 bis 23, wobei der Vorwärtsschutz-SCR mindestens eine Gate-gesteuerte Diode umfasst.
  25. Halbleiter-Die nach Anspruch 24, wobei die mindestens eine Gate-gesteuerte Diode einen Halbleiterbereich, einen in dem Halbleiterbereich gebildeten aktiven (P+)-Anodenbereich vom p-Typ, einen in dem Halbleiterbereich gebildeten aktiven (N+)-Kathodenbereich vom n-Typ und ein Metall-Gate über dem Halbleiterbereich zwischen dem P+-Anodenbereich und dem N+-Kathodenbereich umfasst.
  26. Halbleiter-Die nach einem der Ansprüche 21 bis 25, wobei der Rückwärtsschutz-SCR mindestens eine Gate-gesteuerte Diode umfasst.
  27. Halbleiter-Die nach Anspruch 26, wobei die mindestens eine Gate-gesteuerte Diode einen Halbleiterbereich, einen in dem Halbleiterbereich gebildeten aktiven (P+)-Anodenbereich vom p-Typ, einen in dem Halbleiterbereich gebildeten aktiven (N+)-Kathodenbereich vom n-Typ und ein Metall-Gate über dem Halbleiterbereich zwischen dem P+-Anodenbereich und dem N+-Kathodenbereich umfasst.
  28. Halbleiter-Die nach einem der Ansprüche 21 bis 27, wobei der Rückwärtsschutz-SCR einen ersten Anschluss, einen zweiten Anschluss, einen PNP-Bipolartransistor und einen NPN-Bipolartransistor umfasst, die zwischen dem ersten und zweiten Anschluss kreuzgekoppelt sind.
  29. Halbleiter-Die nach Anspruch 28, wobei der Rückwärtsschutz-SCR ferner eine Gate-gesteuerte Diode und einen Widerstand in Reihe zwischen einem Emitter des PNP-Bipolartransistors und einer Basis des NPN-Bipolartransistors umfasst.
  30. Halbleiter-Die nach Anspruch 28 oder Anspruch 29, wobei der Rückwärtsschutz-SCR ferner eine erste Gate-gesteuerte Diode und eine zweite Gate-gesteuerte Diode in Reihe zwischen einem Emitter des PNP-Bipolartransistors und einem Emitter des NPN-Bipolartransistors umfasst.
  31. Halbleiter-Die nach einem der Ansprüche 28 bis 30, wobei der Rückwärtsschutz-SCR ferner einen ersten p-Typ-Wannen(PW)bereich, einen zweiten PW-Bereich und einen n-Typ-Wannen(NW)bereich zwischen dem ersten PW-Bereich und dem zweiten PW-Bereich umfasst, wobei der erste PW-Bereich, wobei ein Emitter, eine Basis und ein Kollektor des PNP-Bipolartransistors dem ersten PW-Bereich, dem NW-Bereich bzw. dem zweiten PW-Bereich entsprechen.
  32. Halbleiter-Die nach einem der Ansprüche 28 bis 31, wobei der Rückwärtsschutz-SCR ferner einen in einem Substrat gebildeten Tiefwannentrennbereich und eine Mehrzahl von mit dem ersten Anschluss und dem zweiten Anschluss verbundenen Bereichen umfasst, wobei jeder der Mehrzahl von Bereichen des Rückwärtsschutz-SCR, die mit dem ersten und dem zweiten Anschluss des SCR verbunden sind, von dem Substrat entkoppelt und getrennt ist.
  33. Halbleiter-Die nach Anspruch 32, wobei der Rückwärtsschutz-SCR ferner einen dritten Anschluss umfasst, der mit einem aktiven P+-Bereich verbunden ist, der in dem Tiefwannentrennbereich gebildet ist, wobei der dritte Anschluss betriebswirksam ist, eine DNW-Vorwärtsvorspannungsdefinition bereitzustellen, während er eine Rückwärtsstromleitung durch die DNW-Trennung verhindert, wenn eine Spannung des dritten Anschlusses während des Betriebs unter diejenige des ersten Anschlusses und des zweiten Anschlusses heruntergezogen wird.
  34. Halbleiter-Die nach einem der Ansprüche 31 bis 34, wobei der Rückwärtsschutz-SCR ferner ein Metall-Gate aufweist, das sich über eine Grenze zwischen dem ersten PW-Bereich und dem NW-Bereich und über eine Grenze zwischen dem NW-Bereich und dem zweiten PW-Bereich erstreckt.
DE112020000376.0T 2019-01-10 2020-01-07 Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen Pending DE112020000376T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962790822P 2019-01-10 2019-01-10
US62/790,822 2019-01-10
US16/291,352 US11387648B2 (en) 2019-01-10 2019-03-04 Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US16/291,352 2019-03-04
PCT/EP2020/050205 WO2020144180A2 (en) 2019-01-10 2020-01-07 Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces

Publications (1)

Publication Number Publication Date
DE112020000376T5 true DE112020000376T5 (de) 2021-09-23

Family

ID=71516847

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020000376.0T Pending DE112020000376T5 (de) 2019-01-10 2020-01-07 Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen

Country Status (5)

Country Link
US (2) US11387648B2 (de)
JP (1) JP7462653B2 (de)
CN (1) CN113272956B (de)
DE (1) DE112020000376T5 (de)
WO (1) WO2020144180A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
TWI711240B (zh) * 2019-07-30 2020-11-21 長庚大學 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置
US11282831B2 (en) 2019-09-18 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having multiple electrostatic discharge (ESD) paths
CN114068518A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体静电保护器件
TWI768451B (zh) * 2020-08-31 2022-06-21 創意電子股份有限公司 半導體結構以及靜電放電保護電路
US11509133B2 (en) * 2020-12-23 2022-11-22 Amazing Microelectronic Corp. Transient voltage suppression device
CN113723041B (zh) * 2021-09-01 2024-03-29 联芸科技(杭州)股份有限公司 电源钳位电路的插入方法及设备和存储介质
EP4207282A1 (de) * 2021-12-31 2023-07-05 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
CN117498288B (zh) * 2023-11-16 2024-06-07 安徽曦合微电子有限公司 电压稳定电路和芯片

Family Cites Families (263)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436667A (en) 1964-12-08 1969-04-01 Electric Associates Inc Protection circuit for an amplifier system
SE430450B (sv) 1979-04-03 1983-11-14 Asea Ab Tvapoligt overstromsskydd for inkoppling i en stromforande ledning
US4633283A (en) 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages
US5061652A (en) 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
IT1253682B (it) 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
US5400202A (en) 1992-06-15 1995-03-21 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
US5276582A (en) 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
US5436786A (en) 1992-12-21 1995-07-25 Dairyland Electrical Industries, Inc. Isolator surge protector for DC isolation and AC grounding of cathodically protected systems
US5343053A (en) 1993-05-21 1994-08-30 David Sarnoff Research Center Inc. SCR electrostatic discharge protection for integrated circuits
US5369041A (en) 1993-07-14 1994-11-29 Texas Instruments Incorporated Method for forming a silicon controlled rectifier
US5475335A (en) 1994-04-01 1995-12-12 National Semiconductor Corporation High voltage cascaded charge pump
US5600525A (en) 1994-08-17 1997-02-04 David Sarnoff Research Center Inc ESD protection circuit for integrated circuit
US5652689A (en) 1994-08-29 1997-07-29 United Microelectronics Corporation ESD protection circuit located under protected bonding pad
JPH08139528A (ja) 1994-09-14 1996-05-31 Oki Electric Ind Co Ltd トランジスタ保護回路
US5576557A (en) 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5541801A (en) 1995-05-26 1996-07-30 United Microelectronics Corporation Low-voltage gate trigger SCR (LVGTSCR) ESD protection circuit for input and output pads
US5682047A (en) 1995-06-07 1997-10-28 Lsi Logic Corporation Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection
US5745323A (en) 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
DE19539079A1 (de) 1995-10-20 1997-04-24 Telefunken Microelectron Schaltungsanordnung
US5719733A (en) 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
US5835328A (en) 1995-12-21 1998-11-10 Intel Corporation Breakdown-tiggered transient discharge circuit
FR2743938B1 (fr) 1996-01-19 1998-04-10 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
TW299495B (en) 1996-05-03 1997-03-01 Winbond Electronics Corp Electrostatic discharge protection circuit
US5663860A (en) 1996-06-28 1997-09-02 Harris Corporation High voltage protection circuits
JP3601252B2 (ja) 1996-09-13 2004-12-15 株式会社デンソー ノックセンサ
KR100240872B1 (ko) 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
US5889644A (en) 1997-02-19 1999-03-30 Micron Technology, Inc. Device and method for electrostatic discharge protection of a circuit device
US6057184A (en) 1997-03-21 2000-05-02 International Business Machines Corporation Semiconductor device fabrication method using connecting implants
US6784489B1 (en) 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
DE19721655C1 (de) 1997-05-23 1998-12-03 Daimler Benz Ag Thyristor mit Selbstschutz
US5852540A (en) 1997-09-24 1998-12-22 Intel Corporation Circuit for protecting the input/output stage of a low voltage integrated circuit device from a failure of the internal voltage supply or a difference in the power-up sequencing of supply voltage levels
US5870268A (en) 1997-10-22 1999-02-09 Winbond Electronics Corp. Early trigger of ESD protection device by a current spike generator
US5978192A (en) 1997-11-05 1999-11-02 Harris Corporation Schmitt trigger-configured ESD protection circuit
US6137140A (en) 1997-11-26 2000-10-24 Texas Instruments Incorporated Integrated SCR-LDMOS power device
US6172383B1 (en) 1997-12-31 2001-01-09 Siliconix Incorporated Power MOSFET having voltage-clamped gate
US6365924B1 (en) 1998-06-19 2002-04-02 National Semiconductor Corporation Dual direction over-voltage and over-current IC protection device and its cell structure
KR100307554B1 (ko) 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
JP3244057B2 (ja) 1998-07-16 2002-01-07 日本電気株式会社 基準電圧源回路
US6369994B1 (en) 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
US6236087B1 (en) 1998-11-02 2001-05-22 Analog Devices, Inc. SCR cell for electrical overstress protection of electronic circuits
US6369427B1 (en) 1998-11-03 2002-04-09 Vlsi, Technology, Inc. Integrated circuitry, interface circuit of an integrated circuit device, and cascode circuitry
US5973341A (en) 1998-12-14 1999-10-26 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) JFET device
US6144542A (en) 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
US6172403B1 (en) 1998-12-15 2001-01-09 Winbond Electronics Corp. Electrostatic discharge protection circuit triggered by floating-base transistor
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
GB9907021D0 (en) 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Switch circuit and semiconductor switch for battery-powered equipment
US6310379B1 (en) 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US6873505B2 (en) 1999-09-14 2005-03-29 United Microelectronics Corp. Electrostatic discharge protective circuitry equipped with a common discharge line
US6442008B1 (en) 1999-11-29 2002-08-27 Compaq Information Technologies Group, L.P. Low leakage clamp for E.S.D. protection
US6512662B1 (en) 1999-11-30 2003-01-28 Illinois Institute Of Technology Single structure all-direction ESD protection for integrated circuits
US6358781B1 (en) 2000-06-30 2002-03-19 Taiwan Semiconductor Manufacturing Company Uniform current distribution SCR device for high voltage ESD protection
US6538266B2 (en) 2000-08-11 2003-03-25 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US6492208B1 (en) 2000-09-28 2002-12-10 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
US6621126B2 (en) 2000-10-10 2003-09-16 Sarnoff Corporation Multifinger silicon controlled rectifier structure for electrostatic discharge protection
GB0030992D0 (en) * 2000-12-20 2001-01-31 Power Innovations Ltd Overvoltage protection circuit
JP4065104B2 (ja) 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
TW479342B (en) 2001-01-05 2002-03-11 Macronix Int Co Ltd Electrostatic discharge protection circuit of input/output pad
TW483143B (en) 2001-02-05 2002-04-11 Vanguard Int Semiconduct Corp Voltage control device for electrostatic discharge protection and its related circuit
US6498357B2 (en) 2001-02-09 2002-12-24 United Microelectronics Corp. Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process
US6894324B2 (en) 2001-02-15 2005-05-17 United Microelectronics Corp. Silicon-on-insulator diodes and ESD protection circuits
US6448123B1 (en) 2001-02-20 2002-09-10 Taiwan Semiconductor Manufacturing Company Low capacitance ESD protection device
TW511269B (en) 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
EP1368874B2 (de) 2001-03-16 2015-02-18 Sofics BVBA Strukturen zum schutz vor elektrostatischen entladungen für schnelle technologien mit gemischten und ultraniedrigen spannungsversorgungen
US6803633B2 (en) 2001-03-16 2004-10-12 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
US7548401B2 (en) 2001-03-16 2009-06-16 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US6429489B1 (en) 2001-05-18 2002-08-06 International Business Machines Corporation Electrostatic discharge power clamp circuit
US6403992B1 (en) 2001-06-05 2002-06-11 Integrated Technology Express Inc. Complementary metal-oxide semiconductor device
US7005708B2 (en) 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
US6798629B1 (en) 2001-06-15 2004-09-28 Integrated Device Technology, Inc. Overvoltage protection circuits that utilize capacitively bootstrapped variable voltages
TW504828B (en) 2001-08-17 2002-10-01 Winbond Electronics Corp Bi-directional electrical overstress and electrostatic discharge protection apparatus
TW518736B (en) 2001-09-06 2003-01-21 Faraday Tech Corp Gate-driven or gate-coupled electrostatic discharge protection circuit
US20030076636A1 (en) 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
JP4369230B2 (ja) 2001-11-07 2009-11-18 新電元工業株式会社 サージ防護半導体装置
US6667870B1 (en) 2001-12-12 2003-12-23 Natiional Semiconductor Corporation Fully distributed slave ESD clamps formed under the bond pads
US7280332B2 (en) * 2002-01-18 2007-10-09 The Regents Of The University Of California On-chip ESD protection circuit for compound semiconductor heterojunction bipolar transistor RF circuits
CN1206731C (zh) 2002-02-10 2005-06-15 台湾积体电路制造股份有限公司 适用在高频和模拟中承受高电压的静电放电电路
JP3899984B2 (ja) 2002-04-09 2007-03-28 富士電機デバイステクノロジー株式会社 過電圧保護回路
US6704180B2 (en) 2002-04-25 2004-03-09 Medtronic, Inc. Low input capacitance electrostatic discharge protection circuit utilizing feedback
TWI264106B (en) 2002-04-30 2006-10-11 Winbond Electronics Corp Static charge protection circuit of adopting gate-coupled MOSFET (metal-oxide-semiconductor field effect transistor)
US6717214B2 (en) 2002-05-21 2004-04-06 Koninklijke Philips Electronics N.V. SOI-LDMOS device with integral voltage sense electrodes
JP4043855B2 (ja) 2002-06-10 2008-02-06 株式会社日立製作所 半導体集積回路装置
US7179691B1 (en) 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6724603B2 (en) 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
TW575989B (en) 2002-09-25 2004-02-11 Mediatek Inc NPN Darlington ESD protection circuit
JP4240983B2 (ja) 2002-10-07 2009-03-18 沖電気工業株式会社 入力ピン容量の設定方法
US7102862B1 (en) 2002-10-29 2006-09-05 Integrated Device Technology, Inc. Electrostatic discharge protection circuit
US6960811B2 (en) 2002-11-07 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Low capacitance ESD protection device, and integrated circuit including the same
TW577166B (en) 2003-03-14 2004-02-21 United Microelectronics Corp BiCMOS electrostatic discharge power clamp
US20040190208A1 (en) 2003-03-26 2004-09-30 Maxim Levit Electrostatic discharge protection and methods thereof
EP1617477A4 (de) 2003-03-31 2008-12-10 Juridical Foundation Osaka Ind Laterale integrierte bipolar-cmos-schaltung
US6909149B2 (en) 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6756834B1 (en) 2003-04-29 2004-06-29 Pericom Semiconductor Corp. Direct power-to-ground ESD protection with an electrostatic common-discharge line
US7196887B2 (en) 2003-05-28 2007-03-27 Texas Instruments Incorporated PMOS electrostatic discharge (ESD) protection device
US7244992B2 (en) 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
US6960792B1 (en) 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
US6979869B2 (en) 2003-10-01 2005-12-27 Lsi Logic Corporation Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process
US7582938B2 (en) 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
US6906387B1 (en) 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
US20050088794A1 (en) 2003-10-23 2005-04-28 International Business Machines Corporation Removeable ESD for improving I/O pin bandwidth
US7038280B2 (en) 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
US7067883B2 (en) 2003-10-31 2006-06-27 Lattice Semiconductor Corporation Lateral high-voltage junction device
TWI223432B (en) 2003-12-18 2004-11-01 Univ Nat Chiao Tung Double-triggered silicon controller rectifier and relevant circuitry
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
US7285458B2 (en) 2004-02-11 2007-10-23 Chartered Semiconductor Manufacturing Ltd. Method for forming an ESD protection circuit
JP4651044B2 (ja) 2004-02-13 2011-03-16 オーストリアマイクロシステムズ アクチエンゲゼルシャフト 集積半導体回路を保護するための回路装置および方法
DE102004009981B4 (de) 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
TWI231033B (en) 2004-06-04 2005-04-11 Macronix Int Co Ltd ESD protection circuit
WO2005122357A2 (en) 2004-06-08 2005-12-22 Sarnoff Corporation Method and apparatus for providing current controlled electrostatic discharge protection
CN100377321C (zh) 2004-06-28 2008-03-26 中芯国际集成电路制造(上海)有限公司 用于高电压操作的金属氧化物半导体器件及其制造方法
US8890248B2 (en) 2004-08-26 2014-11-18 Texas Instruments Incorporation Bi-directional ESD protection circuit
US7280330B2 (en) 2004-09-08 2007-10-09 Texas Instruments Incorporated ESD protection for RF power amplifier circuits
JP4282581B2 (ja) 2004-09-29 2009-06-24 株式会社東芝 静電保護回路
US7196890B2 (en) 2004-11-12 2007-03-27 Texas Instruments Incorporated Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
TWI237893B (en) 2004-12-10 2005-08-11 Richtek Technology Corp Booster-type power management chip containing electrostatic discharge protection mechanism of output electrode
KR100638456B1 (ko) 2004-12-30 2006-10-24 매그나칩 반도체 유한회사 이에스디 보호회로 및 그 제조방법
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7414287B2 (en) 2005-02-21 2008-08-19 Texas Instruments Incorporated System and method for making a LDMOS device with electrostatic discharge protection
US7232711B2 (en) 2005-05-24 2007-06-19 International Business Machines Corporation Method and structure to prevent circuit network charging during fabrication of integrated circuits
JP2006351633A (ja) 2005-06-13 2006-12-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置、電子部品実装基板および半導体集積回路装置のレイアウト設計方法
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US7359173B2 (en) 2005-07-26 2008-04-15 Texas Instruments Incorporated System and method for protecting IC components
US7551413B2 (en) 2005-08-26 2009-06-23 Texas Instruments Incorporated Transient triggered protection of IC components
US8064175B2 (en) 2005-09-15 2011-11-22 Rambus Inc. Power supply shunt
US7545614B2 (en) 2005-09-30 2009-06-09 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
JP4995455B2 (ja) 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
KR100639231B1 (ko) 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로
US7465995B2 (en) 2006-01-10 2008-12-16 Taiwan Semiconductor Manufacturing Co. Resistor structure for ESD protection circuits
US7385793B1 (en) 2006-01-24 2008-06-10 Cypress Semiconductor Corporation Cascode active shunt gate oxide project during electrostatic discharge event
US7345341B2 (en) 2006-02-09 2008-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
KR100725103B1 (ko) 2006-05-22 2007-06-04 삼성전자주식회사 정전기 방전회로 및 이를 갖는 반도체 칩의 입력커패시턴스 감소 방법
US8218276B2 (en) 2006-05-31 2012-07-10 Alpha and Omega Semiconductor Inc. Transient voltage suppressor (TVS) with improved clamping voltage
US7626243B2 (en) 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
US20080029782A1 (en) 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US7605431B2 (en) 2006-09-20 2009-10-20 Himax Technologies Limited Electrostatic discharge protection apparatus for semiconductor devices
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
KR100814437B1 (ko) 2006-11-03 2008-03-17 삼성전자주식회사 하이브리드 정전기 방전 보호회로
US8431958B2 (en) 2006-11-16 2013-04-30 Alpha And Omega Semiconductor Ltd Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US7706113B1 (en) 2007-01-29 2010-04-27 Integrated Device Technology, Inc. Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
US7701012B2 (en) 2007-02-26 2010-04-20 Freescale Semiconductor, Inc. Complementary zener triggered bipolar ESD protection
US8064176B2 (en) 2007-04-06 2011-11-22 Intersil Americas Inc. EOS robust bipolar transient clamp
US7760476B2 (en) 2007-06-07 2010-07-20 Atmel Corporation Threshold voltage method and apparatus for ESD protection
US20080316659A1 (en) 2007-06-19 2008-12-25 Ismail Hakki Oguzman High voltage esd protection featuring pnp bipolar junction transistor
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
US7834378B2 (en) 2007-08-28 2010-11-16 Fairchild Korea Semiconductor Ltd SCR controlled by the power bias
DE102007040875B4 (de) 2007-08-29 2017-11-16 Austriamicrosystems Ag Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
US7663190B2 (en) 2007-10-08 2010-02-16 Intersil Americas Inc. Tunable voltage isolation ground to ground ESD clamp
US8804289B2 (en) 2007-10-17 2014-08-12 Nxp, B.V. Voltage surge protection circuit
JP5232444B2 (ja) 2007-11-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4970224B2 (ja) 2007-11-30 2012-07-04 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2009194301A (ja) 2008-02-18 2009-08-27 Sanyo Electric Co Ltd 半導体装置
US7786504B2 (en) 2008-03-20 2010-08-31 Amazing Microelectronic Corp. Bidirectional PNPN silicon-controlled rectifier
US7868387B2 (en) 2008-06-13 2011-01-11 Analog Devices, Inc. Low leakage protection device
US8198651B2 (en) 2008-10-13 2012-06-12 Infineon Technologies Ag Electro static discharge protection device
JP2010129893A (ja) 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
US8238067B2 (en) 2008-12-11 2012-08-07 Ati Technologies Ulc Electrostatic discharge circuit and method
US7884617B2 (en) 2008-12-14 2011-02-08 Faraday Technology Corp. ESD detection circuit and related method thereof
US8102002B2 (en) * 2008-12-16 2012-01-24 Analog Devices, Inc. System and method for isolated NMOS-based ESD clamp cell
JP5172654B2 (ja) 2008-12-27 2013-03-27 株式会社東芝 半導体装置
CN201536104U (zh) 2009-01-16 2010-07-28 比亚迪股份有限公司 一种静电保护电路
US8537512B2 (en) 2009-02-26 2013-09-17 Freescale Semiconductor, Inc. ESD protection using isolated diodes
US8665570B2 (en) 2009-03-13 2014-03-04 Qualcomm Incorporated Diode having a pocket implant blocked and circuits and methods employing same
EP2246885A1 (de) 2009-04-27 2010-11-03 STmicroelectronics SA Schutzvorrichtung für einen integrierten Schaltkreis gegen elektrostatische Entladungen
CN101707368A (zh) 2009-05-15 2010-05-12 彩优微电子(昆山)有限公司 一种具有噪声免疫功能的静电破坏防护装置及控制方法
US8514532B2 (en) 2009-06-18 2013-08-20 Conexant Systems, Inc. Electrostatic discharge protection circuit
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US8400742B2 (en) 2009-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge (ESD) protection circuits, integrated circuits, systems, and operating methods thereof
CN101626154B (zh) 2009-07-13 2011-12-07 浙江大学 集成电路esd全芯片防护电路
US8248741B2 (en) 2009-09-16 2012-08-21 Integrated Device Technology, Inc. Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
US8345394B2 (en) 2009-10-05 2013-01-01 Analog Devices, Inc. ESD protection circuit for a switching power converter
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
CN102118024B (zh) 2009-12-30 2014-07-02 上海天马微电子有限公司 静电防护电路、液晶显示面板的静电防护电路及其阵列
US8648419B2 (en) 2010-01-20 2014-02-11 Freescale Semiconductor, Inc. ESD protection device and method
US8525265B2 (en) 2010-02-12 2013-09-03 United Microelectronics Corp. Electrostatic discharge protection circuit
US8952456B2 (en) 2010-02-24 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge circuit using inductor-triggered silicon-controlled rectifier
US8649134B2 (en) 2010-03-11 2014-02-11 Silicon Laboratories Inc. Electrostatic discharge protection rail clamp with discharge interruption circuitry
US8320091B2 (en) 2010-03-25 2012-11-27 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8335064B2 (en) 2010-06-30 2012-12-18 Infineon Technologies Ag ESD clamp adjustment
US8422187B2 (en) 2010-07-02 2013-04-16 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8217461B1 (en) 2010-07-09 2012-07-10 Altera Corporation ESD protection circuit
US8462477B2 (en) 2010-09-13 2013-06-11 Analog Devices, Inc. Junction field effect transistor for voltage protection
US20120176708A1 (en) 2011-01-06 2012-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Esd protection devices and methods for forming esd protection devices
US8686470B2 (en) 2011-01-07 2014-04-01 Nxp, B.V. ESD protection circuit
US8390360B2 (en) 2011-01-12 2013-03-05 Advanced Micro Devices, Inc. Electronic component protection power supply clamp circuit
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8476736B2 (en) 2011-02-18 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage diodes
US8891212B2 (en) 2011-04-05 2014-11-18 International Business Machines Corporation RC-triggered semiconductor controlled rectifier for ESD protection of signal pads
US8564065B2 (en) 2011-06-03 2013-10-22 Analog Devices, Inc. Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US8759871B2 (en) 2011-07-06 2014-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Bidirectional dual-SCR circuit for ESD protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US9391062B2 (en) * 2011-11-22 2016-07-12 Micron Technology, Inc. Apparatuses, circuits, and methods for protection circuits for dual-direction nodes
FR2984604B1 (fr) 2011-12-16 2014-01-17 St Microelectronics Sa Dispositif electronique compact de protection contre les decharges electrostatiques.
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8963200B2 (en) 2012-06-20 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US9088256B2 (en) 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection
US8773826B2 (en) 2012-08-29 2014-07-08 Amazing Microelectronic Corp. Power-rail electro-static discharge (ESD) clamp circuit
JP5752659B2 (ja) 2012-09-20 2015-07-22 株式会社東芝 半導体回路
US9184098B2 (en) 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
US8723227B2 (en) 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US8958187B2 (en) 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
JP2014120711A (ja) 2012-12-19 2014-06-30 Toshiba Corp Ｅｓｄ保護回路
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9172243B2 (en) 2012-12-28 2015-10-27 Texas Instruments Corporated Shut-off circuits for latched active ESD FET
JP2014135320A (ja) 2013-01-08 2014-07-24 Renesas Electronics Corp 半導体装置
US8922963B2 (en) 2013-01-30 2014-12-30 Monolithic Power Systems, Inc. Electrostatic discharge protection circuit and method thereof
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9013845B1 (en) 2013-03-04 2015-04-21 Xilinx, Inc. High voltage RC-clamp for electrostatic discharge (ESD) protection
JP2014187288A (ja) 2013-03-25 2014-10-02 Toshiba Corp 静電保護回路
CN103248033B (zh) 2013-05-09 2015-07-22 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
TWI573248B (zh) 2013-05-28 2017-03-01 普誠科技股份有限公司 可承受過度電性應力及避免栓鎖的靜電放電防護電路
US9450402B1 (en) 2013-05-28 2016-09-20 Altera Corporation Electrostatic discharge protection circuitry with reduced capacitance
CN103401229A (zh) 2013-07-04 2013-11-20 西安电子科技大学 带有反馈加强的电压触发的静电放电箝位电路
US9293912B2 (en) 2013-09-11 2016-03-22 Analog Devices, Inc. High voltage tolerant supply clamp
US9368485B1 (en) 2014-01-10 2016-06-14 Altera Corporation Electrostatic discharge circuitry with separate power rails
JP2015153762A (ja) 2014-02-10 2015-08-24 株式会社東芝 静電気保護回路
CN103795026B (zh) 2014-02-28 2016-08-17 北京大学 输入级esd保护电路
JP6143690B2 (ja) * 2014-03-12 2017-06-07 株式会社東芝 出力回路
US9679891B2 (en) 2014-03-20 2017-06-13 Apple Inc. Optimized ESD clamp circuitry
US9377504B2 (en) 2014-03-27 2016-06-28 Freescale Semiconductor, Inc. Integrated circuit interconnect crack monitor circuit
CN103915828A (zh) 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路
US9337651B2 (en) * 2014-04-23 2016-05-10 Via Alliance Semiconductor Co., Ltd. Electrostatic discharge protection circuit
US9634482B2 (en) 2014-07-18 2017-04-25 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback
CN104283201B (zh) 2014-09-11 2017-02-15 北京大学 输入级esd保护电路
US10565153B2 (en) * 2014-11-18 2020-02-18 Caavo Inc Auto detection and adaptive configuration of HDMI ports
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9929142B2 (en) 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation
KR101923763B1 (ko) * 2015-03-13 2018-11-30 매그나칩 반도체 유한회사 레벨 쉬프트 회로 보호용 정전기 방전 보호 회로 및 소자
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US9673187B2 (en) * 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
CN104753055B (zh) 2015-04-17 2018-01-26 上海华虹宏力半导体制造有限公司 静电释放保护电路
US9954356B2 (en) 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
WO2017078676A1 (en) 2015-11-02 2017-05-11 Intel IP Corporation Transient triggered finfet silicon controlled rectifier for electrostatic discharge protection
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10367350B2 (en) 2016-06-30 2019-07-30 Infineon Technologies Ag Central combined active ESD clamp
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10523002B2 (en) 2016-12-05 2019-12-31 Vanguard International Semiconductor Corporation Electrostatic discharge protection circuit
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
CN116314177A (zh) 2017-03-29 2023-06-23 意法半导体国际有限公司 使用遂穿场效应晶体管和碰撞电离mosfet器件的静电放电保护电路
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces

Also Published As

Publication number Publication date
JP7462653B2 (ja) 2024-04-05
US11387648B2 (en) 2022-07-12
WO2020144180A2 (en) 2020-07-16
WO2020144180A3 (en) 2020-08-20
US20200227914A1 (en) 2020-07-16
CN113272956B (zh) 2024-06-11
US20220337055A1 (en) 2022-10-20
US11784488B2 (en) 2023-10-10
CN113272956A (zh) 2021-08-17
JP2022517016A (ja) 2022-03-03

Similar Documents

Publication Publication Date Title
DE112020000376T5 (de) Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen
DE102017111285B4 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE102013112283B4 (de) Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung
DE102017107906B4 (de) Schutzvorrichtungen für Kommunikationssystem-Sendeempfängerschnittstellen zum Bereitstellen von Schutz vor transienten elektrischen Ereignissen
DE102016015952B3 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE112013001543B4 (de) Vorrichtung und Verfahren zum Schutz von elektronischen Präzisions-Mischsignalschaltungen
DE102018118033A1 (de) Einrichtungen für Sendeempfängerschnittstellen eines Kommunikationssystems
DE112012000746B4 (de) Gerät und Verfahren zum Schutz von unter hohen Belastungsbedingungen funktionierenden elektronischen Schaltungen
DE102015119837B4 (de) Vorrichtungen und Verfahren für die Transceiver-Schnittstellen-Überspannungsbegrenzung
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102018103011A1 (de) Verteilte schalter zum unterdrücken von durch transiente-elektrische-überlast induziertes blockieren
EP0905780B1 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE10343681B4 (de) Halbleiterstruktur und deren Verwendung, insbesondere zum Begrenzen von Überspannungen
DE102020109110B4 (de) Hochspannungstolerante schaltkreisarchitektur für anwendungen, die elektrischen überlastfehlerbedingungen ausgesetzt werden
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
DE102019123521A1 (de) Vorrichtung für sender-empfänger-schnittstellen von automobil- und kommunikationssystemen
DE102013101326A1 (de) Schutzsysteme für integrierte Schaltungen und Verfahren zum Ausbilden derselben
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
CN107799517A (zh) 用于半导体结构的esd装置
US8941959B2 (en) ESD protection apparatus
DE102019102695B4 (de) Unterdrückung von parasitären Entladungspfaden in einer elektrischen Schaltung
DE102013113777B4 (de) Auf eine einzige energieversorgung bezogene signal-e/a-schutzvorrichtungen und verfahren zu deren ausbildung
DE102013113423B4 (de) Schnittstellenschutzvorrichtung mit integrierter Versorgungsklemme und Verfahren zu deren Bildung
DE102016109864A1 (de) Schutzstruktur gegen elektrostatische Entladungen und Schutzschaltkreis gegen elektrostatische Entladungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed