DE102013101326A1 - Schutzsysteme für integrierte Schaltungen und Verfahren zum Ausbilden derselben - Google Patents

Schutzsysteme für integrierte Schaltungen und Verfahren zum Ausbilden derselben Download PDF

Info

Publication number
DE102013101326A1
DE102013101326A1 DE102013101326A DE102013101326A DE102013101326A1 DE 102013101326 A1 DE102013101326 A1 DE 102013101326A1 DE 102013101326 A DE102013101326 A DE 102013101326A DE 102013101326 A DE102013101326 A DE 102013101326A DE 102013101326 A1 DE102013101326 A1 DE 102013101326A1
Authority
DE
Germany
Prior art keywords
protection device
voltage
well
protection
primary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013101326A
Other languages
English (en)
Inventor
Javier A. Salcedo
David J. Clarke
Gavin P. Cosgrave
Yuhong Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of DE102013101326A1 publication Critical patent/DE102013101326A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es werden Schutz für integrierte Schaltungen unter harten elektrischen Bedingungen im Hinblick auf Robustheit auf Systemebene und Verfahren, um diese auszubilden, bereitgestellt. Bei einer Ausführungsform umfasst ein Schutzsystem primäre und sekundäre Schutzvorrichtungen mit doppelter Polarität und hoher Sperrspannung, die jeweils an eine Kontaktfläche elektrisch angeschlossen sind. Die primäre Schutzvorrichtung weist eine Stromhandhabungskapazität auf, die größer als eine Stromhandhabungskapazität der sekundären Schutzvorrichtungen ist, und die sekundäre Schutzvorrichtung weist eine Anschaltgeschwindigkeit auf, die schneller als eine Anschaltgeschwindigkeit der primären Schutzvorrichtung ist, um eine Kontaktflächen-Spannungsüberschwingung zu verringern, wenn ein schnelles transientes elektrisches Ereignis an der Kontaktfläche auftritt. Zudem ist die Haltespannung der primären Schutzvorrichtung geringer als eine Haltespannung der sekundären Schutzvorrichtung, so dass sobald die primäre Schutzvorrichtung aktiviert wurde, die primäre Schutzvorrichtung die Kontaktflächenspannung blockiert, um einen hohen Stromfluss durch die sekundäre Schutzvorrichtung zu minimieren.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Gebiet
  • Die Ausführungsformen der Erfindung betreffen elektronische Systeme und genauer gesagt Schutzsysteme für integrierte Schaltungen (IC).
  • Beschreibung verwandter Technologie
  • Bestimmte elektronische Systeme können einem transienten elektrischen Ereignis oder einem elektrischen Signal relativ kurzer Dauer, das eine sich schnell ändernde Spannung und hohe Energie aufweist, ausgesetzt sein. Transiente elektrische Ereignisse können beispielsweise elektrostatische Entladungs-(ESD)Ereignisse und/oder elektromagnetische Interferenz-(EMI)Ereignisse umfassen.
  • Transiente elektrische Ereignisse können integrierte Schaltungen (IC) innerhalb eines elektronischen Systems auf Grund von Überspannungsverhältnissen und/oder hohen Verlustleistungspegeln über relativ kleine Flächen der IC beschädigen. Eine hohe Verlustleistung kann die IC-Temperatur erhöhen und kann zu zahlreichen Problemen führen, wie etwa Gatteroxid-Durchbruch, Übergangsbeschädigung, Metallschaden und Oberflächenladungsansammlung. Zudem können transiente elektrische Ereignisse einen Latch-up (mit anderen Worten die ungewollte Erstellung eines niederohmigen Pfades) herbeiführen, wodurch sie den Betrieb der IC stören und eventuell dauerhaften Schaden an der IC verursachen. Somit besteht ein Bedarf daran, eine IC mit Schutz vor solchen transienten elektrischen Ereignissen bereitzustellen, wie etwa unter IC-Einschalt- und Ausschaltbedingungen.
  • KURZDARSTELLUNG
  • Bei einer Ausführungsform umfasst ein Gerät eine erste Kontaktfläche, eine interne Schaltung, die an die erste Kontaktfläche elektrisch angeschlossen ist, und ein Schutzsystem, das konfiguriert ist, um die interne Schaltung vor transienten elektrischen Ereignissen zu schützen. Das Schutzsystem umfasst eine erste primäre Schutzvorrichtung, die an die erste Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine erste Haltespannung aufzuweisen und einen bidirektionalen Sperrspannungsschutz bereitzustellen. Das Schutzsystem umfasst ferner eine erste sekundäre Schutzvorrichtung, die an die erste Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine zweite Haltespannung aufzuweisen und einen bidirektionalen Sperrspannungsschutz bereitzustellen. Die erste primäre Schutzvorrichtung weist eine Stromhandhabungskapazität auf, die größer ist als eine Stromhandhabungskapazität der ersten sekundären Schutzvorrichtung, und die erste sekundäre Schutzvorrichtung ist kleiner als die erste primäre Schutzvorrichtung und weist eine Anschaltgeschwindigkeit auf, die schneller als eine Anschaltgeschwindigkeit der ersten primären Schutzvorrichtung ist. Eine Größe der ersten Haltespannung ist kleiner als eine Größe der zweiten Haltespannung, so dass, wenn die erste primäre Schutzvorrichtung aktiviert wurde, die aktivierte erste primäre Schutzvorrichtung eine Spannung der ersten Kontaktfläche blockiert und einen Stromfluss durch die erste sekundäre Schutzvorrichtung verringert.
  • Bei einer anderen Ausführungsform umfasst ein Gerät eine Kontaktfläche, eine interne Schaltung, die an die Kontaktfläche elektrisch angeschlossen ist, und ein Schutzsystem, das konfiguriert ist, um die interne Schaltung vor transienten elektrischen Ereignissen zu schützen. Das Schutzsystem umfasst ein Mittel zum Bereitstellen eines primären bidirektionalen Sperrspannungsschutzes, das an die Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine erste Haltespannung aufzuweisen. Das Schutzsystem umfasst ferner ein Mittel zum Bereitstellen eines sekundären bidirektionalen Sperrspannungsschutzes, das an die Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine zweite Haltespannung aufzuweisen. Das primäre Schutzmittel weist eine Stromhandhabungskapazität auf, die größer als eine Stromhandhabungskapazität des sekundären Schutzmittels ist, und das sekundäre Schutzmittel weist eine Anschaltgeschwindigkeit auf, die schneller als eine Anschaltgeschwindigkeit des primären Schutzmittels ist. Eine Größe der ersten Haltespannung ist geringer als eine Größe der zweiten Haltespannung, so dass, wenn das primäre bidirektionale Sperrspannungsschutzmittel aktiviert wurde, das aktivierte primäre Schutzmittel eine Spannung der Kontaktfläche blockiert, um einen Stromfluss durch das sekundäre Schutzmittel zu verringern.
  • Bei einer anderen Ausführungsform umfasst ein Gerät ein Substrat, eine Kontaktfläche, eine primäre Schutzvorrichtung, die an die Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine erste Haltespannung aufzuweisen, und eine sekundäre Schutzvorrichtung, die an die Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine zweite Haltespannung aufzuweisen. Die primäre Schutzvorrichtung umfasst einen ersten bidirektionalen bipolaren Transistor, der in dem Substrat angeordnet ist, und die sekundäre Schutzvorrichtung umfasst einen zweiten bidirektionalen bipolaren Transistor, der in dem Substrat angeordnet ist. Die primäre Schutzvorrichtung weist eine Stromhandhabungskapazität auf, die größer ist als eine Stromhandhabungskapazität der sekundären Schutzvorrichtung, und die sekundäre Schutzvorrichtung weist eine Anschaltgeschwindigkeit auf, die schneller als eine Anschaltgeschwindigkeit der primären Schutzvorrichtung ist. Eine Größe der ersten Haltespannung ist geringer als eine Größe der zweiten Haltespannung, so dass, wenn die primäre Schutzvorrichtung aktiviert wurde, die aktivierte primäre Schutzvorrichtung eine Spannung der Kontaktfläche blockiert, um einen Stromfluss durch die sekundäre Schutzvorrichtung zu verringern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1A ein schematisches Blockdiagramm einer integrierten Schaltung (IC).
  • 1B ein schematisches Blockdiagramm eines elektronischen Systems, das eine Motorsteuereinheit (ECU) umfasst, und eine Leiterplatte, einen Schutzblock auf Systemebene und die IC aus 1A umfasst.
  • 2 ein schematisches Blockdiagramm einer Ausführungsform einer IC.
  • 3A eine graphische Darstellung, die eine Beziehung zwischen Strom und Spannung für ein Beispiel der primären, sekundären und tertiären Schutzvorrichtungen aus 2 zeigt.
  • 3B eine graphische Darstellung eines Beispiels von Spannung zu Zeit für die primären, sekundären und tertiären Schutzvorrichtungen aus 3A.
  • 4A bis 4C Schaltdiagramme von diversen Architekturen einer internen Schaltung einer IC-Schnittstelle.
  • 5 ein Schaltdiagramm, das zwei Umsetzungen eines Teils einer internen Schaltung einer IC abbildet.
  • 6 ein Schaltdiagramm, das eine Schutzschaltung gemäß einer Ausführungsform abbildet.
  • 7A eine schematische perspektivische Ansicht einer Schutzvorrichtung, welche die Schutzschaltung aus 6 gemäß einer Ausführungsform abbildet.
  • 7B eine mit Anmerkungen versehene Querschnittsansicht der Schutzvorrichtung aus 7A, entlang der Linien 7B-7B.
  • 8A eine schematische perspektivische Ansicht einer Schutzvorrichtung, welche die Schutzschaltung aus 6 gemäß einer anderen Ausführungsform umsetzt.
  • 8B eine schematische perspektivische Ansicht einer Schutzvorrichtung, welche die Schutzschaltung aus 6 gemäß noch einer anderen Ausführungsform umsetzt.
  • 9A eine schematische obere Anordnungsdraufsicht einer Schutzvorrichtung gemäß einer Ausführungsform.
  • 9B eine vergrößerte teilweise obere Anordnungsdraufsicht einer Umsetzung der Schutzvorrichtung aus 9A.
  • 10A eine schematische obere Anordnungsdraufsicht einer Schutzvorrichtung gemäß einer anderen Ausführungsform.
  • 10B eine vergrößerte teilweise obere Anordnungsdraufsicht einer Umsetzung der Schutzvorrichtung aus 10A.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Die nachstehende ausführliche Beschreibung bestimmter Ausführungsformen stellt diverse Beschreibungen von spezifischen Ausführungsformen der Erfindung vor. Die Erfindung kann jedoch vielfältig ausgebildet sein, wie es von den Ansprüchen definiert und abgedeckt wird. In der vorliegenden Beschreibung wird auf die Zeichnungen Bezug genommen, in denen die gleichen Bezugszeichen identische oder ähnlich funktionierende Elemente angeben.
  • Begriffe wie etwa oberhalb, unterhalb, über und so weiter, wie sie hier verwendet werden, beziehen sich auf eine Vorrichtung, die wie in den Figuren gezeigt orientiert ist, und sind entsprechend auszulegen. Es versteht sich ebenfalls, dass es, da Bereiche innerhalb einer Halbleitervorrichtung (wie etwa eines Transistors) definiert werden, indem verschiedene Teile eines Halbleitermaterials mit verschiedenen Störstellen oder unterschiedlichen Konzentrationen von Störstellen dotiert werden, in der fertigen Vorrichtung eventuell keine getrennten räumlichen Grenzen zwischen verschiedenen Bereichen gibt, sondern die Bereiche ineinander übergehen können. Einige Grenzen, wie sie in den beiliegenden Figuren gezeigt werden, sind von dieser Art und sind nur zur Unterstützung des Lesers als getrennte Strukturen abgebildet. Bei den nachstehend beschriebenen Ausführungsformen können p-dotierte Bereiche ein p-dotiertes Halbleitermaterial, wie etwa Bor, als Dotierungsstoff umfassen. Ferner können n-dotierte Bereiche ein n-dotiertes Halbleitermaterial, wie etwa Phosphor, als Dotierungsstoff umfassen. Der Fachmann wird diverse Konzentrationen von Dotierungsstoffen in den nachstehend beschriebenen Bereichen verstehen.
  • Bestimmte elektronische Systeme sind konfiguriert, um Schaltungen oder Bauteile darin vor transienten elektrischen Ereignissen zu schützen. Um ferner sicherzustellen, dass ein elektronisches System zuverlässig ist, können Hersteller das elektronische System unter definierten Beanspruchungsverhältnissen testen, die von Normen beschrieben werden können, die von diversen Organisationen festgelegt werden, wie etwa von Joint Electronic Device Engineering Council (JEDEC), International Electrotechnical Commission (IEC), Automotive Engineering Council (AEC) und International Organization for Standardization (ISO). Die Normen können viele verschiedene transiente elektrische Ereignisse abdecken, wie zuvor besprochen, einschließlich elektrostatischer Entladungs-(ESD)Ereignisse und/oder elektromagnetischer Interferenz-(EMI)Ereignisse.
  • Die Zuverlässigkeit von elektronischen Schaltungen wird dadurch verbessert, dass Schutzvorrichtungen für die Kontaktflächen einer IC bereitgestellt werden. Die Schutzvorrichtungen können in einem Chip oder auf Systemebene eingebaut sein und können den Spannungspegel an den Kontaktflächen innerhalb eines vordefinierten sicheren Bereichs halten, indem sie von einem hochohmigen Zustand in einen niederohmigen Zustand übergehen, wenn die Spannung des transienten Signals eine Auslösespannung erreicht. Anschließend kann die Schutzvorrichtung mindestens einen Teil des Stroms, der mit dem transienten Signal verknüpft ist, parallel schalten, bevor die Spannung eines transienten Signals eine positive oder negative Ausfallspannung erreicht, die zu einer der häufigsten Ursachen für eine IC-Beschädigung führen kann. Wie es nachstehend mit Bezug auf 3A ausführlich beschrieben wird, kann eine Schutzvorrichtung nach der Aktivierung im niederohmigen Zustand bleiben, solange der Spannungspegel des transienten Signals oberhalb einer positiven Haltespannung oder unterhalb einer negativen Haltespannung liegt.
  • Eine integrierte Schaltung (IC) kann eine oder mehrere Kontaktflächen umfassen, die einer Betriebsspannung ausgesetzt ist bzw. sind, die von einer negativen Spannung zu einer positiven Spannung reichen kann. Bei bestimmten Anwendungen ist es wünschenswert, über eine Schutzvorrichtung zu verfügen, die eine interne Schaltung sowohl vor negativen als auch vor positiven transienten Signalen schützen kann, die eine Spannungsgrößenordnung aufweisen, die außerhalb der normalen Betriebsverhältnisse der Schaltung liegt. Beispielsweise kann es wünschenswert sein, dass die Schutzvorrichtung eine interne Schaltung vor transienten Signalen schützt, welche die IC-Hochleistungs- und Niederleistungs-Spannungspegel (beispielsweise Masse) um ein gewisses Maß überschreiten. Die Verwendung einer Schutzvorrichtung, um Schutz sowohl vor positiven als auch vor negativen transienten elektrischen Ereignissen bereitzustellen, kann eine Reduzierung der Anordnungsfläche im Verhältnis zu einer Konstruktion, die separate Strukturen zum Schutz vor positiven und negativen transienten Signalen verwendet, erlauben, wodurch eine besser skalierbare Konstruktionslösung ermöglicht wird.
  • Überblick über elektronische Systeme mit Schutzvorrichtungen
  • 1A ist ein schematisches Blockdiagramm einer integrierten Schaltung (IC) 1. Die IC 1 ist abgebildet, wie sie an einen ersten Kondensator 2a und einen zweiten Kondensator 2b elektrisch angeschlossen ist, und umfasst eine interne Schaltung 3, einen Spannungsregler 4, eine erste bzw. Energie-tief-Kontaktfläche 5, ein zweite bzw. Signalkontaktfläche 6, eine dritte bzw. Energie-hoch-Kontaktfläche 7, einen Schutzblock oder ein Schutzsystem 8, eine erste Niederbeanspruchungs-Kontaktfläche 18 und eine zweite Niederbeanspruchungs-Kontaktfläche 19.
  • Die interne Schaltung 3 kann Energie empfangen und/oder Signale über die Kontaktflächen 5 bis 7 kommunizieren. Bei einer Umsetzung ist die Energie-tief-Kontaktfläche 5 konfiguriert, um eine erste Energieversorgungsspannung V1 zu empfangen, die Signalkontaktfläche 6 ist konfiguriert, um eine Signalspannung VOUT zu empfangen und/oder zu generieren, und die Energie-hoch-Kontaktfläche 7 ist konfiguriert, um eine zweite Energieversorgungsspannung V2 zu empfangen. Obwohl eine Konfiguration der Kontaktflächen 5 bis 7 beschrieben wurde, kann die IC 1 geeignet sein, um mehr oder weniger Kontaktflächen und/oder eine andere Anordnung der Kontaktflächen zu umfassen.
  • Die interne Schaltung 3 kann auch an die ersten und zweiten Niederbeanspruchungs-Kontaktflächen 18, 19 direkt oder über ein oder mehrere Bauteile elektrisch angeschlossen sein. Die ersten und zweiten Niederbeanspruchungs-Kontaktflächen 18, 19 können Universalkontaktflächen sein, die einer elektrischen Umgebung ausgesetzt sein können, die weniger rau ist als die elektrische Umgebung, der die Kontaktflächen 5 bis 7 ausgesetzt sind. Beispielsweise können die ersten und zweiten Niederbeanspruchungs-Kontaktflächen 18, 19 transiente elektrische Ereignisse empfangen, die eine geringere Spannungs- und/oder Stromgrößenordnung im Verhältnis zu transienten elektrischen Ereignissen, die an den Kontaktflächen 5 bis 7 empfangen werden, aufweisen. Obwohl 1A eine Konfiguration abbildet, welche die ersten und zweiten Niederbeanspruchungs-Kontaktflächen 18, 19 umfasst, können bei einigen Umsetzungen die ersten und zweiten Niederbeanspruchungskontaktflächen 18, 19 ausgelassen werden.
  • Eine oder mehrere der Kontaktflächen 5 bis 7 der IC 1 kann bzw. können einem transienten elektrischen Ereignis 14 ausgesetzt werden, das Signalgebungsverhältnisse verursachen kann, die über diejenigen hinausgehen, die mit dem normalen IC-Betrieb verknüpft sind, und können eine IC-Beschädigung verursachen und/oder einen Latch-up herbeiführen. Beispielsweise kann das transiente elektrische Ereignis 14 zum Beispiel ein ESD-Ereignis auf IC-Ebene sein, das mit der Handhabung der IC durch einen Benutzer oder eine Maschine verknüpft ist, wie etwa ein ESD-Ereignis, das durch die Spezifikationen AEC-Q100 definiert wird. Das transiente elektrische Ereignis 14 kann Überspannungs- oder Unterspannungsverhältnisse erzeugen und kann hohe Energiepegel ableiten, die den Betrieb der internen Schaltung 3 stören können und gegebenenfalls dauerhaften Schaden verursachen. Wie er hier verwendet wird, ist der Begriff „Unterspannungsverhältnis” ein Überspannungsverhältnis negativer Größe.
  • Um zum Schutz der IC 1 vor transienten elektrischen Ereignissen beizutragen, wurde das Schutzsystem 8 hinzugefügt. Das Schutzsystem 8 kann verwendet werden, um die Zuverlässigkeit der IC 1 sicherzustellen, indem der Spannungspegel an den Kontaktflächen 5 bis 7 der IC 1 in einem bestimmten Spannungsbereich gehalten wird, der von Kontaktfläche zu Kontaktfläche unterschiedlich sein kann. Das Schutzsystem 8 kann konfiguriert sein, um einen Strom, der mit einem transienten elektrischen Ereignis verknüpft ist, das an einer Kontaktfläche der IC empfangen wird, an andere Knotenpunkte oder Kontaktflächen der IC abzulenken, wodurch Schutz vor transienten elektrischen Ereignissen bereitgestellt wird. Bei bestimmten Umsetzungen ist das Schutzsystem 8 nicht nur an die Kontaktflächen 5 bis 7 der IC 1, sondern auch an einen oder mehrere interne Knotenpunkte der IC 1 und/oder an die ersten und zweiten Niederbeanspruchungs-Stiften 18, 19 elektrisch angeschlossen. Beispielsweise kann das Schutzsystem 8 mit einer internen Spannungsversorgung elektrisch angeschlossen sein, die durch den Spannungsregler 4 generiert wird, um Schaltungen zu schützen, die unter Verwendung des Spannungsreglers 4 elektrisch betrieben werden.
  • Bei bestimmten Umsetzungen können die ersten und zweiten Kondensatoren 2a, 2b zwischen bestimmten Kontaktflächen enthalten sein, um zum Schutz der Kontaktflächen vor transienten elektrischen Ereignissen beizutragen. Beispielsweise wurde bei der abgebildeten Umsetzung der erste Kondensator 2a zwischen der Signalkontaktfläche 6 und der Energie-tief-Kontaktfläche 5 elektrisch angeschlossen, und der zweite Kondensator 2b wurde zwischen der Energie-hoch-Kontaktfläche 7 und der Energie-tief-Kontaktfläche 5 elektrisch angeschlossen. Obwohl die ersten und zweiten Kondensatoren 2a, 2b außerhalb der IC 1 enthalten sein können, um dazu beizutragen, Schutz vor transienten elektrischen Ereignissen bereitzustellen, können die ersten und zweiten Kondensatoren 2a, 2b bei bestimmten Umsetzungen ausgelassen werden, und/oder es kann eine andere Anordnung externer Bauteile bereitgestellt werden.
  • Die IC 1 kann beispielsweise bei Protokollsystemen von lokalen Zusammenschaltungsnetzwerken (LIN) und lokalen Controller-Netzwerken (CAN), Übertragungsleitungssystemen, industriellen Steuersystemen, Energieverwaltungssystemen, Sensorsystemen von mikroelektromechanischen Systemen (MEMS), Transducer-Systemen oder verschiedenen anderen Systemen verwendet werden. Die IC 1 kann bei elektronischen Systemen verwendet werden, bei denen die Kontaktflächen der IC 1 einem Benutzerkontakt durch eine niederohmige Verbindung ausgesetzt sind. Bei einer Ausführungsform ist die IC 1 eine IC zur Aufbereitung eines Drucksensorsignals für ein Kraftfahrzeug.
  • 1B ist ein schematisches Blockdiagramm eines elektronischen Systems 20, das die IC 1 aus 1A umfasst. Das elektronische System 20 umfasst eine Leiterplatte oder Karte 11 und eine Motorsteuereinheit (ECU) 12. Die Leiterplatte 11 umfasst die IC 1, einen ersten Stift 15, einen zweiten Stift 16 und einen dritten Stift 17. Bei bestimmten Umsetzungen umfasst die Leiterplatte 11 ferner einen Schutzblock 13 auf Systemebene.
  • Die IC 1 kann an die ECU 12 elektrisch angeschlossen sein, so dass Energie für die IC 1 bereitgestellt werden kann und/oder Signale zwischen der IC 1 und der ECU 12 kommuniziert werden können. Beispielsweise können die ersten bis dritten Kontaktflächen 5 bis 7 der IC 1 jeweils an die ersten bis dritten Stiften 15 bis 17 der Leiterplatte 11 elektrisch angeschlossen sein, die an die ECU 12 elektrisch angeschlossen sein können, beispielsweise unter Verwendung von Drähten oder Kabeln. Bei bestimmten Umsetzungen ist der erste Stift 15 der Leiterplatte 11 ein Energie-tief-Stift, der zweite Stift 16 der Leiterplatte 11 ist ein Signalstift und der dritte Stift 17 der Leiterplatte 11 ist ein Energie-hoch-Stift. Es sind jedoch andere Konfigurationen möglich, einschließlich beispielsweise Konfigurationen, die mehr oder weniger Stifte verwenden.
  • In dem elektronischen System 10 können transiente elektrische Ereignisse vorkommen, welche die IC 1 erreichen können. Beispielsweise können ESD-Ereignisse und/oder EMI-Ereignisse auf Systemebene, die mit der induktiven Kopplung eines Kabelbaums verknüpft sind, der verwendet wird, um die Leiterplatte 11 und die ECU 12 elektrisch zu verbinden, zur Generierung eines transienten elektrischen Ereignisses 14 führen.
  • Herkömmliche elektronische Systeme können einen Schutzblock auf Systemebene auf einer Leiterplatte umfassen, um eine IC vor transienten elektrischen Ereignissen auf Systemebene zu schützen. Im Gegensatz dazu ist bei bestimmten hier beschriebenen Umsetzungen das Schutzsystem 8 konfiguriert, um Schutz vor transienten elektrischen Ereignissen sowohl auf IC-Ebene als auch auf Systemebene bereitzustellen, was dazu beiträgt, die Größe des Schutzblocks 13 auf Systemebene zu reduzieren oder diesen zu eliminieren. Beispielsweise kann das Schutzsystem 8 konfiguriert sein, um die IC 1 nicht nur vor transienten elektrischen Ereignissen auf Vorrichtungsebene zu schützen, wie etwa vor denjenigen, die durch die Normen AEC-Q100 N definiert werden, sondern auch vor transienten elektrischen Ereignissen auf Systemebene, wie etwa denjenigen, die durch die Normen IEC-61000-4-2 definiert werden. Somit ist im Gegensatz zu einem herkömmlichen elektronischen System, das ein separates Schutzsystem zum Schutz auf IC-Ebene und Systemebene verwendet, bei bestimmten Ausführungsformen das Schutzsystem 8 der IC 1 konfiguriert, um vollständigen Schutz auf Systemebene oder mindestens einen Teil des Schutzes auf Systemebene bereitzustellen, um die Größe des Schutzblocks 13 auf Systemebene zu reduzieren oder diesen von der Leiterplatte 11 zu eliminieren.
  • Durch die Reduzierung der Größe des Schutzblocks auf Systemebene 13 oder durch seine Eliminierung reduzieren sich die Kosten des elektronischen Systems 20. Zudem kann das Konfigurieren des Schutzsystems 8 der IC 1, um Schutz sowohl auf IC-Ebene als auch auf Systemebene bereitzustellen, die Robustheit der IC 1 erhöhen, wodurch der Bereich der Anwendungen, bei denen die IC 1 verwendet werden kann, und/oder die Rauheit der elektrischen Umgebung, in der die IC 1 funktionieren kann, erhöht werden kann.
  • 2 ist ein schematisches Blockdiagramm einer Ausführungsform einer IC 30. Die IC 30 ist abgebildet, wie sie mit dem ersten Kondensator 2a und dem zweiten Kondensator 2b verbunden ist, und umfasst den Spannungsregler 4, die erste bzw. Energietief-Kontaktfläche 5, die zweite bzw. Signalkontaktfläche 6, die dritte bzw. Energie-hoch-Kontaktfläche 7, eine erste primäre Schutzvorrichtung 41a, eine zweite primäre Schutzvorrichtung 41b, eine erste sekundäre Schutzvorrichtung 42a, eine zweite sekundäre Schutzvorrichtung 42b, eine erste tertiäre Schutzvorrichtung 43a, eine zweite tertiäre Schutzvorrichtung 43b, eine erste interne Schaltung 45, eine zweite interne Schaltung 46, einen ersten Widerstand 47 und einen zweiten Widerstand 48. Bei der abgebildeten Konfiguration funktionieren die primären Schutzvorrichtungen 41a bis 41b, die sekundären Schutzvorrichtungen 42a bis 42b und die tertiären Schutzvorrichtungen 43a bis 43b als Schutzsystem der IC 30.
  • Die IC 30 umfasst die ersten und zweiten internen Schaltungen 45, 46, die verwendet werden können, um Daten über eine Schnittstelle zu kommunizieren. Beispielsweise können die ersten und zweiten internen Schaltungen 45, 46 konfiguriert sein, um eine Signalspannung VOUT an der Signalkontaktfläche 6 zu generieren und/oder abzutasten. Bei der abgebildeten Konfiguration ist die erste interne Schaltung 45 an den Signalstift 6 über den ersten Widerstand 47 elektrisch angeschlossen, und die zweite interne Schaltung 46 ist an den Signalstift 6 über den zweiten Widerstand 48 elektrisch angeschlossen. Obwohl die IC 30 eine Konfiguration abbildet, bei der die beiden internen Schaltungen an den Signalstift 6 angeschlossen sind, werden bei bestimmten Umsetzungen mehr oder weniger interne Schaltungen bereitgestellt.
  • Die IC 30 kann unter Verwendung der Energie-tief-Kontaktfläche 5 und der Energie-hoch-Kontaktfläche 7 elektrisch betrieben werden. Beispielsweise kann die Energie-tief-Kontaktfläche 5 konfiguriert sein, um eine erste Versorgungsspannung V1 zu empfangen, und die Energie-hoch-Kontaktfläche 7 kann konfiguriert sein, um eine zweite Versorgungsspannung V2 zu empfangen. Bei der abgebildeten Konfiguration umfasst die IC 30 den Spannungsregler 4, der verwendet werden kann, um eine regulierte Spannung VREG aus der zweiten Versorgungsspannung V2 zu generieren, die an der Energie-hoch-Kontaktfläche 7 empfangen wird. Die regulierte Spannung VREG kann den ersten und zweiten internen Schaltungen 45, 46 bereitgestellt werden, um eine Versorgungsspannung bereitzustellen, die zum elektrischen Betreiben von Transistoren und anderen Schaltungen der ersten und zweiten internen Schaltungen 45, 46 geeignet ist. Bei bestimmten Umsetzungen kann der Regler 4 jedoch ausgelassen werden und/oder konfiguriert sein, um zusätzliche regulierte Spannungszuführungen zu generieren. Bei einer Ausführungsform ist der Regler 4 ein Low-Dropout-(LDO)Regler.
  • Die abgebildete IC 30 umfasst ein mehrstufiges Schutzsystem, das die primären Schutzvorrichtungen 41a bis 41b, die sekundären Schutzvorrichtungen 42a bis 42b und die tertiären Schutzvorrichtungen 43a bis 43b umfasst. Wie es nachstehend ausführlich beschrieben wird, können die primären Schutzvorrichtungen 41a bis 41b, die sekundären Schutzvorrichtungen 42a bis 42b und die tertiären Schutzvorrichtungen 43a bis 43b jeweils konfiguriert sein, um verschiedene Stromhandhabungskapazitäten aufzuweisen, um dazu beizutragen, die IC 30 vor transienten elektrischen Ereignissen sowohl auf IC-Ebene als auch auf Systemebene zu schützen. Beispielsweise können die primären Schutzvorrichtungen 41a bis 41b relativ große Vorrichtungen sein, die konfiguriert sind, um eine Stromhandhabungskapazität aufzuweisen, die geeignet ist, um Schutz vor transienten elektrischen Ereignissen auf Systemebene bereitzustellen, wie etwa vor ESD-Ereignissen, die von den Normen IEC-61000-4-2 definiert werden, und/oder vor EMI-Ereignissen, die von den Normen ISO-7633-3 definiert werden. Zudem können die sekundären Schutzvorrichtungen 42a bis 42b Vorrichtungen sein, die kleiner als die primären Schutzvorrichtungen 41a bis 41b sind, und können konfiguriert sein, um relativ kleinere Stromhandhabungskapazitäten aufzuweisen, die geeignet sind, um transienten elektrischen Ereignissen auf IC-Ebene standzuhalten, wie etwa denjenigen, die von den Normen AEC-Q100 definiert werden. Bei bestimmten Umsetzungen können die tertiären Schutzvorrichtungen 43a bis 43b auch enthalten sein, um zusätzlichen Schutz vor transienten elektrischen Ereignissen auf IC-Ebene für empfindliche Schaltungen der IC 30 bereitzustellen. Die tertiären Schutzvorrichtungen 43a bis 43b können eine kleinere Stromhandhabungskapazität aber eine schnellere Anschaltgeschwindigkeit im Verhältnis zu den primären Schutzvorrichtungen 41a bis 41b und den sekundären Schutzvorrichtungen 42a bis 42b aufweisen. Bei anderen Konfigurationen können die tertiären Schutzvorrichtungen 43a bis 43b jedoch zu Gunsten der Verwendung eines zweistufigen Schutzsystems ausgelassen werden, das eine oder mehrere primäre Schutzvorrichtungen und eine oder mehrere sekundäre Schutzvorrichtungen umfasst.
  • Bei einer Ausführungsform weisen die primären Schutzvorrichtungen 41a bis 41b eine Stromhandhabungskapazität auf, die mindestens 3mal größer als eine Stromhandhabungskapazität der sekundären Schutzvorrichtungen 42a bis 42b ist. Es sind jedoch andere Umsetzungen möglich.
  • Wie es nachstehend mit Bezug auf 3A bis 3B ausführlich beschrieben wird, können die sekundären Schutzvorrichtungen 42a bis 42b konfiguriert sein, um Haltespannungen aufzuweisen, die größer als die der primären Schutzvorrichtungen 41a bis 41b sind, und die tertiären Schutzvorrichtungen 43a bis 43b können konfiguriert sein, um Haltespannungen aufzuweisen, die größer als die der primären Schutzvorrichtungen 41a bis 41b und der sekundären Schutzvorrichtungen 42a bis 42b sind. Ein derartiges Konfigurieren des Schutzsystems kann es der IC 30 ermöglichen, schnell auf transiente elektrische Ereignisse zu reagieren und dabei die sekundären und/oder tertiären Schutzvorrichtungen daran zu hindern, Ströme zu leiten, die über ihre Stromhandhabungskapazitäten hinausgehen.
  • Beispielsweise können die tertiären Schutzvorrichtungen 43a bis 43b eine kleinere Stromhandhabungskapazität aufweisen als die primären Schutzvorrichtungen 41a bis 41b und die sekundären Schutzvorrichtungen 42a bis 42b, können jedoch auch eine schnellere Anschaltgeschwindigkeit aufweisen. Wenn somit ein transientes Signal an einer Kontaktfläche empfangen wird, kann eine oder können mehrere der tertiären Schutzvorrichtungen 43a bis 43b relativ schnell in einen niederohmigen Zustand eintreten, was dazu beiträgt, dass die anfängliche Spannungsüberschwingung an der Kontaktfläche reduziert wird. Um zu verhindern, dass die tertiären Schutzvorrichtungen 43a bis 43b durch anhaltende hohe Stromverhältnisse beschädigt werden, können die sekundären Schutzvorrichtungen 42a bis 42b konfiguriert sein, um Haltespannungen aufzuweisen, die geringer als die der tertiären Schutzvorrichtungen 43a bis 43b sind. Sobald somit die sekundären Schutzvorrichtungen 42a bis 42b genug Zeit zum Aktivieren gehabt haben, kann die Kontaktflächenspannung auf einen Spannungspegel unterhalb der Haltespannungen der tertiären Schutzvorrichtungen 43a bis 43b gesetzt oder blockiert werden, wodurch der Stromfluss durch die tertiären Schutzvorrichtungen 43a bis 43b reduziert oder angehalten wird, um zu verhindern, dass die tertiären Schutzvorrichtungen 43a bis 43b beschädigt werden. Ähnlich kann man, um zu verhindern, dass die sekundären Schutzvorrichtungen 42a bis 42b auf Grund von anhaltenden Hochstromverhältnissen beschädigt werden, die primären Schutzvorrichtungen 41a bis 41b konfigurieren, damit sie Haltespannungen aufweisen, die niedriger als die der sekundären Schutzvorrichtungen 42a bis 42b sind, so dass die primären Schutzvorrichtungen 41a bis 41b, sobald sie aktiviert wurden, die Kontaktflächenspannung auf einen Pegel blockieren, der ausreicht, um den Stromfluss durch die sekundären Schutzvorrichtungen 42a bis 42b zu reduzieren oder zu unterbrechen.
  • Bei der abgebildeten Konfiguration ist die erste primäre Schutzvorrichtung 41a zwischen der Signalkontaktfläche 6 und der Energie-tief-Kontaktfläche 5 elektrisch angeschlossen, und die zweite primäre Schutzvorrichtung 41b ist zwischen der Energie-hoch-Kontaktfläche 7 und der Energie-tief-Kontaktfläche 5 elektrisch angeschlossen. Zudem ist die erste sekundäre Schutzvorrichtung 42a zwischen der Energie-hoch-Kontaktfläche 7 und der Signalkontaktfläche 6 elektrisch angeschlossen, und die zweite sekundäre Schutzvorrichtung 42b ist zwischen der Energie-hoch-Kontaktfläche 7 und der geregelten Spannung VREG elektrisch angeschlossen. Ferner ist die erste tertiäre Schutzvorrichtung 43a zwischen einem Ausgang der zweiten internen Schaltung 46 und der Energie-tief-Kontaktfläche 5 elektrisch angeschlossen, und die zweite tertiäre Schutzvorrichtung 43b ist zwischen der geregelten Spannung VREG und dem Ausgang der zweiten internen Schaltung 46 elektrisch angeschlossen. Die Anordnung der primären Schutzvorrichtungen 41a bis 41b, der sekundären Schutzvorrichtungen 42a bis 42b und der tertiären Schutzvorrichtungen 43a bis 43b bildet eine mögliche Anordnung der Schutzvorrichtungen ab. Bei bestimmten Umsetzungen können jedoch mehr oder weniger primäre Schutzvorrichtungen 41a bis 41b, sekundäre Schutzvorrichtungen 42a bis 42b und/oder tertiäre Schutzvorrichtungen 43a bis 43b bereitgestellt werden. Zudem sind bei einigen Umsetzungen eine oder mehrere der primären Schutzvorrichtungen 41a bis 41b, der sekundären Schutzvorrichtungen 42a bis 42b und der tertiären Schutzvorrichtungen 43a bis 43b in einer anderen Anordnung zwischen den Kontaktflächen und/oder Knotenpunkten der IC 30 verbunden.
  • Beispielsweise kann die IC 30 eine andere Anordnung von Schutzvorrichtungen umfassen, um bestimmte Leistungsvorgaben zu erfüllen. Beispielsweise definieren die Normen IEC-61000-4-2 ESD-Ereignisse auf Systemebene mit positiver und negativer Polarität, die mit Bezug auf eine Energie-tief-Kontaktfläche eines Systems erfolgen. Um somit die IC 30 zu konfigurieren, damit sie zu IEC-61000-4-2 konform ist, kann die erste primäre Schutzvorrichtung 41a zwischen der Signalkontaktfläche 6 und der Energie-tief-Kontaktfläche 5 bereitgestellt werden, und die zweite primäre Schutzvorrichtung 41b kann zwischen der Energie-hoch-Kontaktfläche 7 und der Energie-tief-Kontaktfläche 5 bereitgestellt werden. Eine primäre Schutzvorrichtung muss jedoch nicht zwischen der Energie-hoch-Kontaktfläche 7 und der Signalkontaktfläche 6 enthalten sein, um die ESD-Tests auf Systemebene zu erfüllen, die von IEC-61000-4-2 definiert werden. Somit kann bei bestimmten Umsetzungen eine Anordnung der Schutzvorrichtungen mindestens teilweise auf einem gewünschten Satz von Leistungsvorgaben basieren, mit denen die IC 30 konform sein soll.
  • Bei der abgebildeten Konfiguration wurden die tertiären Schutzvorrichtungen 43a, 43b am Ausgang der zweiten internen Schaltung 46 bereitgestellt, wurden jedoch am Ausgang der ersten internen Schaltung 45 ausgelassen. Bei bestimmten Umsetzungen können tertiäre Schutzvorrichtungen enthalten sein, um Schaltungen zu schützen, die für Spannungsüberschwingung oder andere transiente Beanspruchungsverhältnisse besonders empfindlich sind. Die vorliegenden Lehren sind jedoch auf zweistufige Schutzsysteme anwendbar, die eine interne Schaltung nur unter Verwendung von primären und sekundären Schutzvorrichtungen schützen. Zudem kann die Anzahl der Schutzstufen für bestimmte Konfigurationen interner Schaltungen auf vier oder mehr erweitert werden.
  • Die ersten und zweiten Widerstände 47, 48 können ebenfalls dazu beitragen, Schutz für jeweils die ersten und zweiten internen Schaltungen 45, 46 bereitzustellen. Beispielsweise können die ersten und zweiten Widerstände 47, 48 dazu beitragen zu verhindern, dass Ströme, die mit einem transienten elektrischen Ereignis verknüpft sind, jeweils in oder aus den ersten und zweiten internen Schaltungen 45, 46 fließen. Die ersten und zweiten Widerstände 47, 48 können jedoch auch Signale dämpfen, die von den ersten und zweiten internen Schaltungen 45, 46 generiert und/oder empfangen werden, und es kann somit wünschenswert sein, bei bestimmten Konfigurationen einen Wert der ersten und zweiten Widerstände 47, 48 einzuschränken oder diese zu eliminieren.
  • Bei einigen Umsetzungen weist der erste Widerstand 47 einen Widerstand auf, der ausgewählt wird, um im Bereich von ungefähr 0,5 Ω und ungefähr 1 kΩ, beispielsweise bei ungefähr 500 Ω, zu liegen, und der zweite Widerstand 48 weist einen Widerstand auf, der ausgewählt wird, um im Bereich von ungefähr 0,5 Ω und ungefähr 20 Ω, beispielsweise bei ungefähr 10 Ω, zu liegen. Der Fachmann wird jedoch ohne Weiteres andere geeignete Widerstandswerte feststellen, wie etwa Widerstandswerte, die mit Auflagen für Signalverarbeitungsintegrität und/oder minimalem Rauschen verknüpft sind.
  • Bei bestimmten Umsetzungen können die ersten und zweiten Kondensatoren 2a, 2b zwischen bestimmten Kontaktflächen enthalten sein, um dazu beizutragen, die Kontaktflächen vor transienten elektrischen Ereignissen zu schützen. Beispielsweise wurde bei der abgebildeten Umsetzung der erste Kondensator 2a zwischen der Signalkontaktfläche 6 und der Energie-tief-Kontaktfläche 5 elektrisch angeschlossen, und der zweite Kondensator 2b wurde zwischen der Energie-hoch-Kontaktfläche 7 und der Energie-tief-Kontaktfläche 5 elektrisch angeschlossen. Obwohl die ersten und zweiten Kondensatoren 2a, 2b außerhalb der IC 1 enthalten sein können, um dazu beizutragen, transienten elektrischen Schutz bereitzustellen, können die ersten und zweiten Kondensatoren 2a, 2b bei bestimmten Umsetzungen ausgelassen werden. Bei einigen Umsetzungen weist der erste Kondensator 2a eine Kapazität auf, die ausgewählt wird, um in dem Bereich von ungefähr 0 pF und ungefähr 200 nF, beispielsweise ungefähr 20 nF, zu liegen, und der zweite Kondensator 2b weist eine Kapazität auf, die ausgewählt wird, um in dem Bereich von ungefähr 100 pF und ungefähr 200 nF, beispielsweise ungefähr 100 nF, zu liegen. Der Fachmann wird jedoch ohne Weiteres andere geeignete Kapazitätswerte feststellen.
  • Obwohl ein Schutzsystem in Zusammenhang mit einer Schnittstellen-IC abgebildet wurde, können die Schutzsysteme in einer großen Auswahl von IC und anderer Elektronik verwendet werden.
  • 3A ist eine graphische Darstellung 50, die eine Beziehung zwischen Strom und Spannung für ein Beispiel der primären, sekundären und tertiären Schutzvorrichtungen aus 2 zeigt. Die graphische Darstellung 50 umfasst eine erste nahezu statische Kurve 51 von Strom zu Spannung für eine primäre Schutzvorrichtung, eine zweite nahezu statische Kurve 52 von Strom zu Spannung für eine sekundäre Schutzvorrichtung und eine dritte nahezu statische Kurve 53 von Strom zu Spannung für eine tertiäre Schutzvorrichtung, wie man sie über Übertragungsleitungsimpuls-(TLP)Messungen erzielen kann.
  • Die primären, sekundären und tertiären Schutzvorrichtungen können konfiguriert sein, um den Spannungspegel an einer Kontaktfläche in einem vordefinierten sicheren Bereich zu halten, indem ein großer Teil des Stroms, der mit einem transienten Signal verknüpft ist, parallel geschaltet wird, bevor die Spannung des transienten Signals entweder eine positive Ausfallspannung +VF oder eine negative Ausfallspannung –VF erreicht, die ansonsten die IC beschädigen würde. Zudem können die primären, sekundären und tertiären Schutzvorrichtungen eine relativ geringe Strommenge auf der normalen Betriebsspannung +Vop leiten, wodurch die statische Verlustleistung, die sich aus dem Verluststrom ergibt, reduziert oder minimiert wird, was die Energieeffizienz der IC verbessert.
  • Wie in der graphischen Darstellung 50 gezeigt, wurden die primären, sekundären und tertiären Schutzvorrichtungen konfiguriert, um jeweils unterschiedliche, nahezu statische Halte- und Auslösespannungen aufzuweisen.
  • Beispielsweise wurde die primäre Schutzvorrichtung konfiguriert, um von einem hochohmigen Zustand in einen niederohmigen Zustand überzugehen, wenn die Spannung des transienten Signals eine erste positive Auslösespannung +VTR1 erreicht. Anschließend kann die primäre Schutzvorrichtung im niederohmigen Zustand bleiben, solange der transiente Signalspannungspegel über einer ersten positiven Haltespannung +VH1 liegt. Um Schutz sowohl vor negativen als auch vor positiven transienten Signalen bereitzustellen, um einen bidirektionalen Sperrspannungsschutz bereitzustellen, wurde die primäre Schutzvorrichtung auch konfiguriert, um von dem hochohmigen Zustand in den niederohmigen Zustand überzugehen, wenn die Spannung des transienten Signals eine erste negative Auslösespannung –VTR1 erreicht, und um in dem niederohmigen Zustand zu bleiben, solange die Spannungsgröße des negativen transienten Signals größer als die Spannungsgröße einer ersten negativen Haltespannung –VH1 ist.
  • Zudem wurde die sekundäre Schutzvorrichtung konfiguriert, um eine zweite positive Auslösespannung +VTR2, eine zweite positive Haltespannung +VH2, eine zweite negative Auslösespannung –VTR2 und eine zweite negative Haltespannung –VH2 aufzuweisen. Ferner wurde die tertiäre Schutzvorrichtung konfiguriert, um eine dritte positive Auslösespannung +VTR3, ein dritte positive Haltespannung +VH3, ein dritte negative Auslösespannung –VTR3 und ein dritte negative Haltespannung –VH3 aufzuweisen.
  • Durch das Konfigurieren der Schutzvorrichtungen, damit sie jeweils eine Auslösespannung und eine Haltespannung aufweisen, kann die Schutzvorrichtung eine bessere Leistung aufweisen und dabei eine bessere Stabilität gegen unbeabsichtigte Aktivierung aufweisen.
  • Bei der abgebildeten Konfiguration wurde die sekundäre Schutzvorrichtung konfiguriert, um positive Halte- und Auslösespannungen aufzuweisen, die größer als die positiven Halte- und Auslösespannungen der primäre Schutzvorrichtung sind. Beispielsweise wurden die zweite positive Auslösespannung +VTR2 und die zweite positive Haltespannung +VH2 jeweils konfiguriert, um größer als die erste positive Auslösespannung +VTR1 und die erste positive Haltespannung +VH1 zu sein. Ferner wurde die tertiäre Schutzvorrichtung konfiguriert, um positive Halte- und Auslösespannungen aufzuweisen, die größer als die positiven Halte- und Auslösespannungen sowohl der primären als auch der sekundären Schutzvorrichtungen sind.
  • Das Bereitstellen von primären, sekundären und tertiären Schutzvorrichtungen kann dazu beitragen, den Schutz zu verbessern, den eine IC gegenüber einer Methode bietet, bei der nur eine primäre Schutzvorrichtung in einem Schutzsystem verwendet wird, auch wenn die primäre Schutzvorrichtung eine Stromhandhabungskapazität aufweist, die groß genug ist, um den maximalen transienten Signalstrom sicher aufrechtzuerhalten. Insbesondere kann die Verwendung eines mehrstufigen Schutzsystems dazu beitragen, die Spannungsüberschwingung zu reduzieren, die mit der Anschaltzeit der primären Schutzvorrichtung verknüpft ist. Beispielsweise kann die primäre Schutzvorrichtung konfiguriert sein, um eine größere Stromhandhabungskapazität als die sekundären und tertiären Schutzvorrichtungen aufzuweisen. Da jedoch die primäre Schutzvorrichtung dimensioniert sein kann, um relativ groß zu sein, um den großen Schutzstrom zuverlässig zu handhaben, kann die primäre Schutzvorrichtung eine Anschaltgeschwindigkeit aufweisen, die geringer als die der sekundären und tertiären Schutzvorrichtungen ist. Ebenso kann die sekundäre Schutzvorrichtung dimensioniert sein, um eine Stromhandhabungskapazität aufzuweisen, die größer als die der tertiären Schutzvorrichtung ist, kann jedoch ebenfalls eine langsamere Anschaltgeschwindigkeit als die der tertiären Schutzvorrichtung aufweisen.
  • Da eine langsame Anschaltgeschwindigkeit zu einer anfänglichen Spannungsüberschwingung führen kann, die eine IC beschädigen kann, können die hier beschriebenen mehrstufigen Schutzmethoden eine reduzierte Spannungsüberschwingung aufweisen, indem Schutzvorrichtungen bereitgestellt werden, die relativ schnell anschalten, um Spitzenspannungsverhältnisse zu reduzieren. Zudem können die kleineren und schnelleren Vorrichtungen mit geringerer Stromhandhabungskapazität konfiguriert sein, um eine höhere Haltespannung als eine Haltespannung der langsameren Vorrichtungen mit größerer Stromhandhabungskapazität aufzuweisen. Das derartige Konfigurieren des Schutzsystems ermöglicht es den größeren Vorrichtungen, sobald sie aktiviert sind, die Kontaktflächenspannung auf einen Pegel zu blockieren, der ausreicht, um den Strom durch die kleineren Vorrichtungen zu reduzieren oder zu unterbrechen, wodurch verhindert wird, dass die kleineren Schutzvorrichtungen durch anhaltende hohe Stromführung beschädigt werden.
  • Bei bestimmten Umsetzungen, wie etwa bei der in 3A abgebildeten Konfiguration, wird die Auslösespannung einer langsameren Vorrichtung mit einer größeren Stromhandhabungskapazität ausgewählt, um geringer als die Auslöse- und Haltespannungen von schnelleren Vorrichtungen mit hoher Stromhandhabungskapazität zu sein. Beispielsweise kann die Größe einer Auslösespannung einer primären Schutzvorrichtung ausgewählt werden, um geringer als die Größe einer Haltespannung einer sekundären Schutzvorrichtung und geringer als die Größe einer Auslösespannung einer sekundären Schutzvorrichtung zu sein. Ähnlich kann die Größe einer Auslösespannung einer sekundären Schutzvorrichtung ausgewählt werden, um geringer als die Größe einer Haltespannung einer tertiären Schutzvorrichtung und geringer als die Größe einer Auslösespannung einer tertiären Schutzvorrichtung zu sein. Das derartige Konfigurieren der Vorrichtungen kann dazu beitragen sicherzustellen, dass die primären und sekundären Schutzvorrichtungen während eines transienten elektrischen Ereignisses aktiviert werden. Es sind jedoch andere Umsetzungen möglich, wie etwa Konfigurationen, bei denen eine Auslösespannung einer primären Schutzvorrichtung höher als eine Auslösespannung der sekundären und/oder tertiären Schutzvorrichtungen ist.
  • Bei einer Ausführungsform weist die primäre Schutzvorrichtung die größte Größe, die langsamste Anschaltgeschwindigkeit und die niedrigste Haltespannung unter den primären, sekundären und tertiären Schutzvorrichtungen auf. Die Haltespannung der primären Schutzvorrichtung kann konfiguriert sein, um geringer als die Haltespannungen der sekundären und tertiären Schutzvorrichtungen zu sein, um es der primären Schutzvorrichtung zu ermöglichen, auch die sekundären und tertiären Schutzvorrichtungen bei einer Aktivierung unter Beanspruchungsverhältnissen mit sehr hoher Spannung zu schützen. Die primäre Schutzvorrichtung kann optimiert sein, um ESD- und EMI-Beanspruchungsverhältnissen auf Systemebene standzuhalten, die zwischen Stiften auftreten können, die mit einer Hochspannungs-Schnittstelle verknüpft sind. Die sekundäre Schutzvorrichtung kann kleiner und schneller sein als die primäre Schutzvorrichtung und kann zusätzliche Entladungspfade bereitstellen, um Schutz vor herstellungs- und handhabungsbedingten Beanspruchungsverhältnissen auf Vorrichtungsebene zu bieten, wie etwa vor Beanspruchungsverhältnissen eines menschlichen Körpermodells (HBM) und/oder eines Ladungsvorrichtungsmodells (CDM), die an einem beliebigen Stift der IC auftreten können. Die tertiären Schutzvorrichtungen können die schnellste Anschaltgeschwindigkeit und die höchste Haltespannung der Schutzvorrichtungen aufweisen, und können verwendet werden, um eine Überspannung parallel zu schalten, bevor die primären Schutzvorrichtungen aktiviert wurden, wodurch die Hauptvorrichtungen vor einer Überbeanspruchung, die über sichere Betriebsverhältnisse hinausgeht, geschützt werden.
  • In 3A wird Spannung auf einer waagerechten Achse ausgedrückt und Strom wird auf einer senkrechten Achse ausgedrückt. Bei der abgebildeten Ausführungsform weist die Schutzvorrichtung I-V-Charakteristiken auf, die symmetrisch sind. Bei anderen Umsetzungen können die hier beschriebenen Schutzvorrichtungen asymmetrische I-V-Charakteristiken aufweisen. Beispielsweise können Schutzvorrichtungen unterschiedliche Auslösespannungen, Haltespannungen und/oder Ausfallspannungen mit unterschiedlichen I-V-Kurven in den positiven und negativen Bereichen der graphischen Darstellung aufweisen.
  • 3B ist eine graphische Darstellung 60 eines Beispiels von Spannung zu Zeit für die primären, sekundären und tertiären Schutzvorrichtungen aus 3A. Die graphische Darstellung 60 umfasst eine erste Kurve 61 von Spannung zu Zeit für eine primäre Schutzvorrichtung, eine zweite Kurve 62 von Spannung zu Zeit für eine sekundäre Schutzvorrichtung und eine dritte Kurve 63 von Spannung zu Zeit für eine tertiäre Schutzvorrichtung. Die ersten bis dritten Kurven 61 bis 63 können eine transiente Spannung gegenüber der Zeit abbilden, wenn ein transientes elektrisches Ereignis, das an einem Zeitpunkt t0 beginnt und an einem Zeitpunkt t1 endet, an einer Kontaktfläche empfangen wird, die jeweils durch eine primäre Schutzvorrichtung, eine sekundäre Schutzvorrichtung und ein tertiäre Schutzvorrichtung geschützt wird.
  • Wie in den ersten bis dritten Kurven 61 bis 63 aus 3B gezeigt, kann die primäre Schutzvorrichtung eine Spannungsüberschwingung aufweisen, die größer als die der sekundären und tertiären Schutzvorrichtungen ist, und die sekundäre Schutzvorrichtung kann eine Spannungsüberschwingung aufweisen, die größer als die der tertiären Schutzvorrichtung ist. Beispielsweise kann eine erste Spannungsüberschwingung VOS1 der primären Schutzvorrichtung größer sowohl als eine zweite Spannungsüberschwingung VOS5 der sekundären Schutzvorrichtung als auch als eine dritte Spannungsüberschwingung VOS3 der tertiären Schutzvorrichtung sein. Zudem kann die zweite Spannungsüberschwingung VOS2 der sekundären Schutzvorrichtung größer als die dritte Spannungsüberschwingung VOS3 der tertiären Schutzvorrichtung sein. Die Spannungsüberschwingung kann durch viele verschiedene Faktoren verursacht werden, wie etwa eine Anschaltgeschwindigkeit, die mit dem Aktivieren der Schutzvorrichtungen verknüpft ist, die für Schutzvorrichtungen, die dimensioniert sind, um eine relativ große Stromhandhabungskapazität aufzuweisen, länger dauern kann.
  • Obwohl die dritte Spannungsüberschwingung VOS3 der tertiären Schutzvorrichtung die kleinste Größe aufweisen kann, kann die tertiäre Schutzvorrichtung beschädigt werden, wenn sie während des transienten elektrischen Ereignisses einen großen Strom leitet. Um zu verhindern, dass die tertiäre Schutzvorrichtung durch anhaltende Hochstromverhältnisse beschädigt wird, können die sekundären und primären Schutzvorrichtungen konfiguriert sein, um jeweils eine Haltespannung aufzuweisen, die niedriger als die Haltespannung der tertiären Schutzvorrichtung ist. Sobald somit die sekundäre und primäre Schutzvorrichtung genug Zeit hatten, um aktiviert zu werden, kann die transiente Spannung auf einen Spannungspegel unterhalb der Haltespannung der tertiären Schutzvorrichtung blockiert werden, wodurch der Strom durch die tertiäre Schutzvorrichtung reduziert oder unterbrochen wird, um zu verhindern, dass die tertiäre Schutzvorrichtung beschädigt wird. Um ähnlich zu verhindern, dass die sekundäre Schutzvorrichtung auf Grund von anhaltenden Hochstromverhältnissen beschädigt wird, kann die primäre Schutzvorrichtung konfiguriert sein, um eine Haltespannung aufzuweisen, die niedriger als die Haltespannung der sekundären Schutzvorrichtung ist, so dass die primäre Schutzvorrichtung, sobald sie aktiviert ist, die Kontaktflächenspannung auf einen Pegel blockiert, der ausreicht, um den Strom durch die sekundäre Schutzvorrichtung zu reduzieren oder zu unterbrechen.
  • 4A bis 4C sind Schaltdiagramme von diversen Architekturen einer internen Schaltung einer IC-Schnittstelle.
  • 4A ist ein Schaltdiagramm eines Beispiels einer internen Schaltung 70 einer IC. Die interne Schaltung 70 umfasst einen n-dotierten Metalloxidhalbleiter-(NDMOS)Transistor 71 mit Doppeldiffusion oder erweitertem Drain, einen p-dotierten Metalloxidhalbleiter-(PDMOS)Transistor 72 mit Doppeldiffusion oder erweitertem Drain, einen ersten diodenverbundenen PNP-bipolaren Transistor 73, einen zweiten diodenverbundenen PNP-bipolaren Transistor 74, eine erste Steuerschaltung 75, eine zweite Steuerschaltung 76, eine erste MOS-Schutzschaltung 77, eine zweite MOS-Schutzschaltung 78 und erste bis vierte Widerstände 81 bis 84. Die interne Schaltung 70 ist abgebildet, wie sie an einer Energie-tief-Kontaktfläche 5, einer Signalkontaktfläche 6 und einer Energie-hoch-Kontaktfläche 7 einer IC elektrisch angeschlossen ist. Die interne Schaltung 70 kann dazu geeignet sein, um beispielsweise als erste und/oder zweite interne Schaltung 45, 46 aus 2 zu dienen. Die interne Schaltung 70 kann beispielsweise als Treiberschaltung für eine LIN-Schnittstelle verwendet werden.
  • Der NDMOS-Transistor 71 umfasst einen Körper und eine Source, die an die Energie-tief-Kontaktfläche 5 elektrisch angeschlossen sind. Der NDMOS-Transistor 71 umfasst ferner einen Drain, der an eine Basis des ersten diodenverbundenen PNP-bipolaren Transistors 73 elektrisch angeschlossen ist, und ein Gate, das an die erste Steuerschaltung 75 elektrisch angeschlossen ist. Der PDMOS-Transistor 72 umfasst einen Körper und eine Source, die an eine Basis des zweiten diodenverbundenen PNP-bipolaren Transistors 74 elektrisch angeschlossen sind. Der PDMOS-Transistor 72 umfasst ferner einen Drain, der an ein erstes Ende des zweiten Widerstandes 82 elektrisch angeschlossen ist, und ein Gate, das an die zweite Steuerschaltung 76 elektrisch angeschlossen ist. Wie sie hier verwendet werden und wie es der Fachmann auf diesem Gebiet verstehen wird, können die MOS-Transistoren Gates aufweisen, die aus Materialien hergestellt sind, die keine Metalle sind, wie etwa Polysilizium, und können dielektrische Bereiche umfassen, die nicht nur einfach mit Siliziumoxid sondern mit anderen Dielektrika, wie etwa Hoch-k-Dielektrika umgesetzt werden können.
  • Der erste diodenverbundene PNP-bipolare Transistor 73 umfasst ferner einen Kollektor, der an die Energie-tief-Kontaktfläche 5 elektrisch angeschlossen ist, und einen Emitter, der an ein erstes Ende des ersten Widerstandes 81 elektrisch angeschlossen ist. Der zweite diodenverbundene PNP-bipolare Transistor 74 umfasst ferner einen Kollektor, der an die Energie-tief-Kontaktfläche 5 elektrisch angeschlossen ist, und einen Emitter, der an die Energie-hoch-Kontaktfläche 7 elektrisch angeschlossen ist. Der erste Widerstand 81 umfasst ferner ein zweites Ende, das an ein zweites Ende des zweiten Widerstandes 82, ein erstes Ende des dritten Widerstandes 83, ein erstes Ende des vierten Widerstandes 84 und an die Signalkontaktfläche 6 elektrisch angeschlossen ist. Die erste MOS-Schutzschaltung 77 ist zwischen einem zweiten Ende des dritten Widerstandes 83 und der Energie-tief-Kontaktfläche 5 elektrisch angeschlossen. Die zweite MOS-Schutzschaltung 78 ist zwischen einem zweiten Ende des vierten Widerstandes 84 und der Energie-hoch-Kontaktfläche 7 elektrisch angeschlossen.
  • Die interne Schaltung 70 kann verwendet werden, um einen Spannungspegel der Signalkontaktfläche 6 zu steuern. Beispielsweise umfassen die NDMOS und PDMOS-Transistoren 71, 72 Gates, die jeweils an die ersten und zweiten Steuerschaltungen 75, 76 elektrisch angeschlossen sind. Bei bestimmten Umsetzungen wird das Gate des NDMOS-Transistors 71 auf einen Spannungspegel gesteuert, der einem gewünschten Verbraucherstrom der internen Schaltung 70 entspricht, und das Gate des PDMOS-Transistors 72 wird auf einen Spannungspegel gesteuert, der einem gewünschten Source-Strom des PDMOS-Transistors 72 entspricht, um einen Spannungspegel der Signalkontaktfläche 6 zu steuern.
  • Die ersten und zweiten diodenverbundenen PNP-bipolaren Transistoren 73, 74 können dazu beitragen, den Betriebsspannungsbereich der Signalkontaktfläche 6 zu erweitern. Beispielsweise können die Signalgebungsverhältnisse an der Signalkontaktfläche 6 positive und negative Spannungssignalgebungspegel umfassen, und die ersten und zweiten diodenverbundenen PNP-bipolaren Transistoren 73, 74 können verwendet werden, um zu verhindern, dass die Körper der NDMOS- und PDMOS-Transistoren 71, 72 in Durchlassrichtung vorgespannt werden, wenn die Signalkontaktfläche 6 unter den Spannungspegel der Energie-tief-Kontaktfläche 5 fällt oder über den Spannungspegel der Energie-hoch-Kontaktfläche 7 ansteigt. Bei bestimmten Umsetzungen, wie etwa Umsetzungen, die einen Silizium-auf-Isolator-(SOI) oder einen anderen geeigneten Isolationsprozess verwenden, können die ersten und zweiten diodenverbundenen PNP-bipolaren Transistoren 73, 74 zu Gunsten der Verwendung von Hochspannungssperrdioden ausgelassen werden. Obwohl 4A eine bestimmte Reihenfolge der NDMOS- und PDMOS-Transistoren 71, 72 und der ersten und zweiten diodenverbundenen PNP-bipolaren Transistoren 73, 74 abbildet, sind andere Konfigurationen möglich. Wenn beispielsweise gewisse Prozesse verwendet werden, wie etwa SOI-Prozesse, kann die Reihenfolge des PDMOS-Transistors 72 und des zweiten diodenverbundenen PNP-bipolaren Transistors 74 umgekehrt sein.
  • Die ersten und zweiten Widerstände 81, 82 können dazu beitragen zu verhindern, dass während eines transienten elektrischen Ereignisses Strom jeweils durch die NDMOS- und PDMOS-Transistoren 71, 72 fließt. Bei einigen Umsetzungen weist der erste Widerstand 81 einen Widerstand auf, der ausgewählt wird, um in dem Bereich von ungefähr 0 Ω und ungefähr 5 Ω, beispielsweise bei ungefähr 0,5 Ω, zu liegen, und der zweite Widerstand 82 weist einen Widerstand auf, der ausgewählt wird, um in dem Bereich von ungefähr 0 Ω und ungefähr 5 Ω, beispielsweise bei ungefähr 0,5 Ω, zu liegen. Der Fachmann wird jedoch ohne Weiteres andere geeignete Widerstandwerte feststellen, wie etwa Widerstandwerte, die mit Auflagen für Signalverarbeitungsintegrität und/oder minimales Rauschen verknüpft sind. Zudem kann man bei bestimmten Umsetzungen einen oder beide der ersten und zweiten Widerstände 81, 82 auslassen.
  • Wenn ein transientes elektrisches Ereignis an der Signalkontaktfläche 6 empfangen wird, kann die Spannung der Signalkontaktfläche 6 ansteigen, bis die Auslösespannungen der Schutzvorrichtungen, die an die Signalkontaktfläche 6 angeschlossen sind, erreicht sind (siehe 2). Bei bestimmten Umsetzungen kann es jedoch eine Überschwingung der Spannung an der Signalkontaktfläche 6 geben, bevor die Schutzvorrichtungen aktiviert werden. Bei bestimmten Umsetzungen können die ersten und zweiten MOS-Schutzschaltungen 77, 78 bereitgestellt werden, um jeweils für die NDMOS- und PDMOS-Transistoren 71, 72 einen zusätzlichen Schutz bereitzustellen. Bei anderen Umsetzungen kann man jedoch eine oder beide der ersten und zweiten MOS-Schutzschaltungen 77, 78 auslassen.
  • Bei bestimmten Umsetzungen kann der dritte Widerstand 83 mit der ersten MOS-Schutzschaltung 77 in Reihe geschaltet sein, und der vierte Widerstand 84 kann mit der zweiten MOS-Schutzschaltung 78 in Reihe geschaltet sein, um die Impedanz von elektrischen Störpfaden zwischen der Energie-hoch-Kontaktfläche 7 und der Energie-tief-Kontaktfläche 5 durch die ersten und zweiten MOS-Schutzschaltungen 77, 78 zu erhöhen. Bei einer Ausführungsform weist der dritte Widerstand 83 einen Widerstand in dem Bereich von ungefähr 0 Ω bis ungefähr 5 Ω, beispielsweise ungefähr 1 Ω, auf, und der vierte Widerstand 84 weist einen Widerstand in dem Bereich von ungefähr 0 Ω bis ungefähr 5 Ω, beispielsweise ungefähr 1 Ω, auf. Der Fachmann auf diesem Gebiet wird jedoch ohne Weiteres andere geeignete Widerstandwerte feststellen. Zudem kann man bei bestimmten Umsetzungen einen oder beide der dritten und vierten Widerstände 83, 84 auslassen.
  • 4B ist ein Schaltdiagramm eines anderen Beispiels einer internen Schaltung 85 einer IC. Die interne Schaltung 85 umfasst die NDMOS- und PDMOS-Transistoren 71, 72, die ersten und zweiten diodenverbundenen PNP-bipolaren Transistoren 73, 74, die ersten und zweiten Steuerschaltungen 75, 76, die ersten und zweiten MOS-Schutzschaltungen 77, 78 und die ersten bis vierten Widerstände 81 bis 84. Die interne Schaltung 85 ist abgebildet, wie sie an eine Energie-tief-Kontaktfläche 5, eine erste Signalkontaktfläche 6a, eine zweite Signalkontaktfläche 6b und eine Energie-hoch-Kontaktfläche 7 einer IC elektrisch angeschlossen ist. Die interne Schaltung 85 kann dazu geeignet sein, um beispielsweise als die erste und/oder zweite interne Schaltung 45, 46 aus 2 zu dienen, indem sie eine zusätzliche Signalkontaktfläche in der IC 30 aus 2 umfasst. Die interne Schaltung 85 kann beispielsweise als Treiberschaltung für eine CAN-Schnittstelle verwendet werden.
  • Die interne Schaltung 85 aus 4B kann ähnlich wie die interne Schaltung 70 aus 4A sein. Im Gegensatz zu der internen Schaltung 70 aus 4A, bei der die NDMOS- und PDMOS-Transistoren 71, 72 konfiguriert waren, um den Signalstift 6 anzusteuern, bildet die interne Schaltung 85 aus 4B eine Differenzialkonfiguration ab, bei der die NDMOS- und PDMOS-Transistoren 71, 72 konfiguriert wurden, um jeweils die ersten und zweiten Signalstifte 6a, 6b anzusteuern. Beispielsweise wurde der NDMOS-Transistor 71 konfiguriert, um den ersten Signalstift 6a durch den ersten Widerstand 81 und den ersten diodenverbundenen PNP-bipolaren Transistor 73 anzusteuern, und der PDMOS-Transistor 72 wurde konfiguriert, um den zweiten Signalstift 6b durch den zweiten Widerstand 82 anzusteuern. Zusätzliche Einzelheiten der internen Schaltung 85 können ähnlich wie diejenigen sein, die zuvor mit Bezug auf 4A beschrieben wurden.
  • 4C ist ein Schaltdiagramm eines anderen Beispiels einer internen Schaltung 90 einer IC. Die interne Schaltung 90 umfasst einen ersten PDMOS-Transistor 91, einen zweiten PDMOS-Transistor 92, eine Zener-Diode 93, ein Umschaltsteuerschaltung 94 und einen Niederspannungstreiber 95. Die interne Schaltung 90 ist abgebildet, wie sie an eine Signalkontaktfläche 6 einer IC elektrisch angeschlossen ist. Die interne Schaltung 90 kann dazu geeignet sein, um beispielsweise als die erste und/oder zweite interne Schaltung 45, 46 aus 2 zu dienen. Die interne Schaltung 90 kann beispielsweise als Treiberschaltung für eine Schnittstelle verwendet werden.
  • Der erste PDMOS-Transistor 91 umfasst einen Drain, der an die Signalkontaktfläche 6 elektrisch angeschlossen ist. Der erste PDMOS-Transistor 91 umfasst ferner einen Körper und eine Source, die an einen Körper und eine Source des zweiten PDMOS-Transistors 92 und eine Kathode der Zener-Diode 93 elektrisch angeschlossen sind. Der erste PDMOS-Transistor 91 umfasst ferner ein Gate, das an ein Gate des zweiten PDMOS-Transistors 92, an eine Anode der Zener-Diode 93 und an die Umschaltsteuerschaltung 94 elektrisch angeschlossen ist. Der zweite PDMOS-Transistor 92 umfasst ferner einen Drain, der an den Nieder-Spannungstreiber 95 elektrisch angeschlossen ist, der unter Verwendung der geregelten Spannungsversorgung VREG elektrisch angetrieben wird.
  • Die interne Schaltung 90 kann verwendet werden, um einen Spannungspegel der Signalkontaktfläche 6 zu steuern. Beispielsweise umfassen die ersten und zweiten PDMOS-Transistoren 91, 92 Gates, die an die Umschaltsteuerschaltung 94, die man verwenden kann, um den Widerstand zwischen dem Nieder-Spannungstreiber 95 und dem Signalstift 6 zu ändern, indem man die Kanalimpedanz der ersten und zweiten PDMOS-Transistoren 91, 92 steuert, elektrisch angeschlossen sind.
  • Die Zener-Diode 93 kann dazu beitragen, Schaden an den ersten und zweiten PDMOS-Transistoren 91, 92 zu verhindern. Wenn beispielsweise ein transientes elektrisches Ereignis an der Signalkontaktfläche 6 empfangen wird, kann die Größe der Spannung der Signalkontaktfläche 6 zunehmen, bis Auslösespannungen der Schutzvorrichtungen, die verwendet werden, um die Kontaktfläche zu schützen, erreicht sind (siehe 2). Die Zener-Diode 93 kann während eines transienten elektrischen Ereignisses bidirektionalen Durchschlagschutz bereitstellen, um dazu beizutragen, die Größe der Gate-Drain- und/oder Gate-Source-Spannungen der ersten und zweiten PDMOS-Transistoren 91, 92 daran zu hindern, Pegel zu erreichen, die mit Transistorschaden verknüpft sind.
  • 5 ist ein Schaltdiagramm, das zwei Umsetzungen eines Teils einer internen Schaltung abbildet. Wie es nachstehend beschrieben wird, bildet das Schaltdiagramm ab, dass serielle Bauteile einer internen Schaltung als äquivalente parallele Kombination von konzentrierten Bauteilen mit Zwischenfingervorschaltung in Reihe umgesetzt werden können. Das derartige Konfigurieren der Bauteile kann eine bessere Robustheit bereitstellen, wenn sie zusammen mit der Schutzarchitektur ausgelegt werden.
  • Wie es die erste Schaltungsumsetzung 98 aus 5 zeigt, kann eine interne Schaltung einen PDMOS-Transistor 72 umfassen, der mit einem diodenverbundenen PNP-bipolaren Transistor 74 und einem Widerstand 82 elektrisch in Reihe geschaltet ist. Beispielsweise kann ein Drain des PDMOS-Transistors 72 an den ersten Widerstand 82 und eine Source elektrisch angeschlossen sein, und der Hauptteil des PDMOS-Transistors 72 kann an eine Basis des diodenverbundenen PNP-bipolaren Transistors 74 elektrisch angeschlossen sein. Der diodenverbundene PNP-bipolare Transistor 74 kann ferner einen Kollektor, der an eine erste Spannungsversorgung V1 elektrisch angeschlossen ist, und einen Emitter, der beispielsweise an eine Energie-hoch-Kontaktfläche angeschlossen sein kann, umfassen. Der diodenverbundene PNP-bipolare Transistor 74 kann als Sperrübergang funktionieren.
  • Bei bestimmten Umsetzungen kann eine interne Schaltung, die eine serielle Kombination aus einem oder mehreren Transistoren und einem Widerstand umfasst, unter Verwendung mehrerer Teilschaltungen oder Leistungszweige in einer Schaltungsanordnung umgesetzt werden. Das derartige Konfigurieren der internen Schaltungsanordnung kann als zusätzliche Schutzmaßnahme dienen, um die Transistoren vor Schaden zu schützen, indem ein größerer Widerstand bereitgestellt wird, wenn man jeden Leistungszweig mit Bezug auf eine Konfiguration betrachtet, die einen einzelnen Leistungszweig verwendet und dabei die Konstruktionsvorgabe für einen niedrigen Nettowiderstand einhält oder übertrifft. Beispielsweise bei einer Umsetzung, die vier Leistungszweige verwendet, um die serielle Kombination eines Transistors und eines 5 Ω-Widerstandes umzusetzen, kann jeder der vier Transistorleistungszweige vor transienten elektrischen Ereignissen unter Verwendung eines 20 Ω-Widerstandes geschützt sein und dabei einen äquivalenten Widerstand für Signale bereitstellen, die von den Transistoren im normalen Betrieb der internen Schaltung generiert werden.
  • Eine zweite Schaltungsumsetzung 99 aus 5 bildet ein Beispiel einer Konfiguration einer internen Schaltung ab, die mehrere Leistungszweige verwendet. Beispielsweise umfasst die zweite Schaltungsumsetzung 99 die ersten bis dritten PDMOS-Transistorleistungszweige 72 bis 72c, die ersten bis dritten diodenverbundenen PNP-bipolaren Transistorleistungszweige 74a bis 74c und die ersten bis dritten Widerstandssegmente 82a bis 82c. Die Emitter der ersten bis dritten diodenverbundenen PNP-bipolaren Transistorleistungszweige 74a bis 74c wurden elektrisch miteinander verbunden. Zudem wurden die Gates der ersten bis dritten PDMOS-Transistorleistungszweige 72a bis 72c elektrisch miteinander verbunden. Zudem wurden die Sources und Körper der ersten bis dritten PDMOS-Transistorleistungszweige 72a bis 72c elektrisch an die Basen jeweils der ersten bis dritten diodenverbundenen PNP-bipolaren Transistorleistungszweige 74a bis 74c angeschlossen. Die ersten bis dritten diodenverbundenen PNP-bipolaren Transistorleistungszweige 74a bis 74c umfassen ferner Kollektoren, die an die erste Spannungsversorgung V1 elektrisch angeschlossen sind. Die ersten bis dritten PDMOS-Transistorleistungszweige 72a bis 72c umfassen ferner Drains, die jeweils an die ersten Enden der ersten bis dritten Widerstandssegmente 82a bis 82c elektrisch angeschlossen sind. Die zweiten Enden der ersten bis dritten Widerstandssegmente 82a bis 82c wurden elektrisch miteinander verbunden.
  • Obwohl die zweite Schaltungsumsetzung 99 aus 5 eine Umsetzung abbildet, die drei Leistungszweige verwendet, kann die zweite Schaltungsumsetzung 99 angepasst werden, um mehr oder weniger Leistungszweige zu umfassen. Ferner können andere Schaltungen unter Verwendung mehrerer Leistungszweige zusätzlich zu der in 5 gezeigten Schaltung gebildet werden. Beispielsweise kann bei bestimmten Umsetzungen die serielle Kombination des NDMOS-Transistors 71, des ersten diodenverbundenen PNP-bipolaren Transistors 73 und des ersten Widerstandes 89 aus 4A bis 4B unter Verwendung mehrerer Leistungszweige als Teil einer Optimierung durch gemeinsame Gestaltung einer Schutzarchitektur-Kernschaltung umgesetzt werden.
  • Überblick über bestimmte Ausführungsformen von Schutzvorrichtungen
  • 6 ist ein Schaltdiagramm, das eine Schutzschaltung 100 gemäß einer Ausführungsform abbildet. Die abgebildete Schutzschaltung 100 ist zwischen einer ersten Kontaktfläche 101 und einer zweiten Kontaktfläche 102 elektrisch angeschlossen und kann verwendet werden, um beispielsweise einen bidirektionalen Sperrspannungsschutz bereitzustellen. Die Schutzschaltung 100 umfasst einen bidirektionalen bipolaren Transistor 103, erste und zweite NPN-bipolare Transistoren 104, 105, erste und zweite PNP-bipolare Transistoren 106, 107 und erste bis sechste Widerstände 111 bis 116. Wie es nachstehend ausführlich beschrieben wird, kann die Schutzschaltung 100 in diversen Konfigurationen umgesetzt werden, um als eine oder mehrere der primären, sekundären und tertiären Schutzvorrichtungen 41a bis 41b, 42a bis 42b, 43a bis 43c aus 2 zu funktionieren.
  • Die Schutzschaltung 100 kann zwischen den ersten und zweiten Kontaktflächen 101, 102 elektrisch gekoppelt sein, so dass ein Stromnebenschlusspfad zwischen den Kontaktflächen hergestellt werden kann, wenn ein Überspannungs- oder Unterspannungszustand gegeben ist. Beispielsweise kann die erste Kontaktfläche eine Energie-hoch-Kontaktfläche oder Signalkontaktfläche einer IC sein, wie etwa die Energie-hoch-Kontaktfläche 7 oder die Signalkontaktfläche 6 aus 2, und die zweite Kontaktfläche kann eine Energie-tief-Kontaktfläche sein, wie etwa die Energie-tief-Kontaktfläche 5 aus 2. Bei bestimmten Umsetzungen ist die zweite Kontaktfläche 102 eine Erdungskontaktfläche. Die Schutzschaltung 100 kann während eines transienten elektrischen Ereignisses einen niederohmigen Pfad zwischen der ersten Kontaktfläche 101 und der zweiten Kontaktfläche 102 bereitstellen.
  • Der erste NPN-bipolare Transistor 104 umfasst einen Emitter, der an ein erstes Ende des ersten Widerstandes 111, an ein erstes Ende des dritten Widerstandes 113 und an die erste Kontaktfläche 101 elektrisch angeschlossen ist. Der erste NPN-bipolare Transistor 104 umfasst ferner eine Basis, die an einen Emitter/Kollektor E/C des bidirektionalen bipolaren Transistors 103 und an ein zweites Ende des ersten Widerstandes 111 elektrisch angeschlossen ist. Der zweite NPN-bipolare Transistor 105 umfasst einen Emitter, der an ein erstes Ende des zweiten Widerstandes 112, an ein erstes Ende des vierten Widerstandes 114 und an die zweite Kontaktfläche 102 elektrisch angeschlossen ist. Der zweite NPN-bipolare Transistor 105 umfasst ferner eine Basis, die an einen Kollektor/Emitter C/E des bidirektionalen bipolaren Transistors 103 und an ein zweites Ende des zweiten Widerstandes 112 elektrisch angeschlossen ist.
  • Der bidirektionale bipolare Transistor 103 umfasst ferner eine Basis, die an einen Kollektor des ersten NPN-bipolaren Transistors 104, an einen Kollektor des zweiten NPN-bipolaren Transistors 105, an eine Basis des ersten PNP-bipolaren Transistors 106 und an eine Basis des zweiten PNP-bipolaren Transistors 107 elektrisch angeschlossen ist. Bei bestimmten Umsetzungen wird die Basis des bidirektionalen bipolaren Transistors 103 aus einer n-Wanne gebildet, die an eine nicht geerdete n-dotierte Isolierschicht elektrisch angeschlossen ist. Der erste PNP-bipolare Transistor 106 umfasst ferner einen Emitter, der an ein zweites Ende des dritten Widerstandes 113 elektrisch angeschlossen ist, und einen Kollektor, der an ein erstes Ende des fünften Widerstandes 115 elektrisch angeschlossen ist. Der zweite PNP-bipolare Transistor 107 umfasst ferner einen Emitter, der an ein zweites Ende des vierten Widerstandes 114 elektrisch angeschlossen ist, und einen Kollektor, der an ein erstes Ende des sechsten Widerstandes 116 elektrisch angeschlossen ist. Der sechste Widerstand 116 umfasst ferner ein zweites Ende, das an ein zweitens Ende des fünften Widerstandes 115 und an die erste Versorgungsspannung V1, die beispielsweise ein Erdungsknoten sein kann, elektrisch angeschlossen ist. Bei bestimmten Umsetzungen sind die zweiten Enden der fünften und sechsten Widerstände 115, 116 an einen p-dotierten Schutzring elektrisch angeschlossen.
  • Der bidirektionale bipolare Transistor 103 kann bidirektional funktionieren, und der Betrieb des Emitters/Kollektors E/C und des Kollektors/Emitters C/E als Emitter und Kollektor kann von den Spannungsverhältnissen der ersten und zweiten Kontaktflächen 101, 102 abhängen. Wenn beispielsweise eine Spannungsdifferenz zwischen der ersten Kontaktfläche 101 und der zweiten Kontaktfläche 102 größer als ungefähr eine positive Auslösespannung (siehe beispielsweise die Spannungen +VT1, +VT2, und +VT3 aus 3A) der Schutzschaltung 100 ist, dient der Emitter/Kollektor E/C des bidirektionalen bipolaren Transistors 103 als Emitter, und der Kollektor/Emitter C/E des bidirektionalen bipolaren Transistors dient als Kollektor. Wenn dagegen eine Spannungsdifferenz zwischen der ersten Kontaktfläche 101 und der zweiten Kontaktfläche 102 geringer als ungefähr eine negative Auslösespannung (siehe beispielsweise die Spannungen –VT1, –VT2, und –VT3 aus 3A) der Schutzschaltung 100 ist, dient der Emitter/Kollektor E/C des bidirektionalen bipolaren Transistors 103 als Kollektor, und der Kollektor/Emitter C/E des bidirektionalen bipolaren Transistors 103 dient als Emitter.
  • Bei bestimmten Umsetzungen kann der bidirektionale bipolare Transistor 103 ein PNP-bipolarer Transistor sein, der konfiguriert ist, um die Antwort und Stromentladung der Schutzschaltung 100 während eines Überspannungs- oder Unterspannungszustandes zu steuern. Beispielsweise können die ersten und zweiten NPN-bipolaren Transistoren 104, 105 konfiguriert sein, um eine eingeschränkte Injektionseffizienz an ihren Emitter-Basis-Übergängen aufzuweisen, wodurch sie es dem bidirektionalen bipolaren Transistor 103 ermöglichen, das Ansprechverhalten im Wesentlichen zu steuern.
  • Die ersten bis sechsten Widerstände 111 bis 116 können beispielsweise unter Verwendung des spezifischen Widerstandes von dotierten Bereichen gebildet werden, um die angestrebten Widerstände zu erreichen. Bei einer Ausführungsform werden die ersten bis sechsten Widerständen 111 bis 116 beispielsweise unter Verwendung des spezifischen Widerstandes von n-dotierten oder p-dotierten Wannen umgesetzt, um eine Anschaltgeschwindigkeit und Stabilität zu erreichen, die für eine bestimmte Anwendung erwünscht sind. Beispielsweise kann der Widerstand der ersten und zweiten Widerstände 111, 112 ausgewählt werden, um einen gewünschten Anstieg zu erzielen, um die Emitter-Basis-Übergänge jeweils der ersten und zweiten NPN-bipolaren Transistoren 104, 105 in Durchlassrichtung vorzuspannen.
  • Bei einer Umsetzung ist die Schutzvorrichtung 100 dazu geeignet, um als eine oder beide der primären Schutzvorrichtungen 41a bis 41b, eine oder beide der sekundären Schutzvorrichtungen 42a bis 42b und/oder eine oder beide der tertiären Schutzvorrichtungen 43a bis 43b aus 2 zu dienen.
  • 7A ist eine schematische perspektivische Ansicht einer Schutzvorrichtung 120, welche die Schutzschaltung 100 aus 6 gemäß einer Ausführungsform umsetzt. Die Schutzvorrichtung 120 umfasst ein Substrat 121, erste bis vierte p-Wannen 122a bis 122d, erste bis vierte p-dotierte aktive Flächen 123a bis 123d, erste bis dritte n-Wannen 124a bis 124c, erste bis vierte n-dotierte aktive Flächen 125a bis 125d, erste und zweite tiefe p-Wannen 126a, 126b, erste bis dritte flache n-Wannen 127a bis 127c, Oxidbereiche 128 und eine n-dotierte Isolierschicht 129. Die Schutzvorrichtung 120 bildet ein Beispiel einer Schutzvorrichtung ab, die zur Verwendung als die tertiären Schutzvorrichtungen 43a, 43b aus 2 geeignet ist.
  • Obwohl die Schutzvorrichtung 120 eine Ausführungsform der tertiären Schutzvorrichtung abbildet, können andere Konfigurationen verwendet werden. Beispielsweise kann die tertiäre Schutzvorrichtung bei bestimmten Umsetzungen unter Verwendung von fortlaufenden Strukturen aus Hochspannungs-Lawinen-Sperrdioden umgesetzt werden, die dazu geeignet sein können, um Niederstromführungskapazität blockierende Bauteile umzusetzen, ohne eine relativ große Fläche einzunehmen.
  • Wie in 7A abgebildet, umfasst das Substrat 121 die ersten bis dritten n-Wannen 124a bis 124c und die ersten bis vierten p-Wannen 122a bis 122d, die darin gebildet sind. Die zweiten und dritten p-Wannen 122b, 122c sind auf gegenüberliegenden Seiten der zweiten n-Wanne 124b angeordnet. Die erste n-Wanne 124a ist auf einer Seite der zweiten p-Wanne 122b gegenüber der zweiten n-Wanne 124b angeordnet. Die dritte n-Wanne 124c ist auf einer Seite der dritten p-Wanne 122c gegenüber der zweiten n-Wanne 124b angeordnet. Die n-dotierte Isolierschicht 129 ist unterhalb der zweiten n-Wanne 124b, der zweiten und dritten p-Wannen 122b, 122c und unterhalb eines Teils der ersten und dritten n-Wannen 124a, 124c angeordnet. Die erste p-Wanne 122a ist neben der ersten n-Wanne auf einer Seite der ersten n-Wanne 124a gegenüber der zweiten p-Wanne 122b gebildet. Die vierte p-Wanne 122d ist neben der dritten n-Wanne 124c auf einer Seite der dritten n-Wanne gegenüber der dritten p-Wanne 122c gebildet. Bei der abgebildeten Konfiguration sind die ersten und vierten p-Wannen 122a, 122d jeweils von den ersten und dritten n-Wannen 124a , 124c derart beabstandet, dass die erste p-Wanne 122a nicht an die erste n-Wanne 124a stößt, und die vierte p-Wanne 122d nicht an die dritte n-Wanne 124c stößt. Es sind jedoch andere Umsetzungen möglich.
  • Die ersten, zweiten und dritten flachen n-Wannen 127a bis 127c sind jeweils in den ersten, zweiten und dritten n-Wannen 124a bis 124c gebildet. Die erste tiefe p-Wanne 126a ist entlang einer Grenze zwischen der zweiten p-Wanne 122b und der n-dotierten Isolierschicht 129 gebildet, und die zweite tiefe p-Wanne 126b ist entlang einer Grenze zwischen der dritten p-Wanne 122c und der n-dotierten Isolierschicht 129 gebildet.
  • Bei der abgebildeten Konfiguration ist die Schutzvorrichtung 120 in dem Substrat 121 gebildet, das ein p-dotiertes Substrat sein kann. Bei einer anderen Ausführungsform kann das Substrat eine p-dotierte epitaktische Schicht umfassen, die auf einem Silizium-(Si)Substrat gebildet ist. Obwohl dies in 7A nicht abgebildet ist, kann das Substrat 121 auch andere darin gebildete Vorrichtungen oder Strukturen umfassen.
  • Die ersten bis vierten p-dotierten aktiven Flächen 123a bis 123d sind jeweils in den ersten bis vierten p-Wannen 122a bis 122d angeordnet. Die ersten und vierten n-dotierten aktiven Flächen 125a, 125d sind jeweils in den ersten und dritten flachen n-Wannen 127a, 127c der ersten und dritten n-Wannen 124a, 124c angeordnet. Die zweite n-dotierte aktive Fläche 125b ist in der zweiten p-Wanne 122b angeordnet und derart positioniert, dass sie sich zwischen einem Teil der zweiten p-dotierten aktiven Fläche 123b und der zweiten n-Wanne 124b befindet. Die dritte n-dotierte aktive Fläche 125c ist in der dritten p-Wanne 122c angeordnet und derart positioniert, dass sie sich zwischen einem Teil der dritten p-dotierten aktiven Fläche 123c und der zweiten n-Wanne 124b befindet.
  • Bei der abgebildeten Konfiguration umfasst die zweite n-dotierte aktive Fläche 125b eine Vielzahl von Inselbereichen 125b1, die entlang der X-Richtung angeordnet sind, und die dritte n-dotierte aktive Fläche 125c umfasst eine Vielzahl von Inselbereichen 125c1, die entlang der X-Richtung angeordnet sind. Zudem umfasst die zweite p-dotierte aktive Fläche 123b einen länglichen Bereich 123b1, der sich in der X-Richtung erstreckt, und eine Vielzahl von vorstehenden Bereichen 123b2, die sich in der Y-Richtung zu der zweiten n-Wanne 124b erstrecken. Wie in 7A gezeigt, erstreckt sich jeder der vorstehenden Bereiche 123b2 zwischen zweien der Inselbereiche 125b1. Ähnlich umfasst die dritte p-dotierte aktive Fläche 123c einen länglichen Bereich 123c1, der sich in der X-Richtung erstreckt, und eine Vielzahl von vorstehenden Bereichen 123c2, die sich in der Y-Richtung zur zweiten n-Wanne 124b erstrecken. Jeder der vorstehenden Bereiche 123c2 erstreckt sich zwischen zweien der Inselbereiche 125c1. Wie es nachstehend ausführlicher beschrieben wird, kann das derartige Konfigurieren der zweiten und dritten p-dotierten aktiven Flächen 123b, 123c und der zweiten und dritten n-dotierten aktiven Flächen 125b, 125c dazu beitragen, die Halte- und/oder Auslösespannungen der Schutzvorrichtung 120 zu erhöhen, wodurch sie dazu beitragen, die Schutzvorrichtung 120 zum Betrieb als die tertiären Schutzvorrichtungen 43a, 43b aus 2 geeignet zu machen. Obwohl sie mit Bezug auf X-Richtungen, Y-Richtungen und Z-Richtungen abgebildet und beschrieben sind, versteht es sich, dass man die Richtungen vertauschen kann und dass sie basierend auf der Ansicht variieren können.
  • Bei einer Ausführungsform liegt die Breite W1 der Inselbereiche 125b1 in der X-Richtung in dem Bereich von ungefähr 0,4 μm bis ungefähr 1,5 μm, beispielsweise bei ungefähr 1 μm. Es sind jedoch andere Umsetzungen möglich. Beispielsweise kann die Breite W1 erhöht werden, um die Wirkung der NPN-bipolaren Transistoren zu verstärken und die Haltespannung zu senken, was dazu beiträgt, die Haltespannung für diverse Konfigurationen der primären, sekundären und tertiären Schutzvorrichtungen zu steuern.
  • Die ersten und dritten n-Wannen 124a, 124c und die n-dotierte Isolierschicht 129 können dazu beitragen, die zweiten und dritten p-Wannen 122b, 122c vom Substrat 121 elektrisch zu isolieren, wodurch das p-dotierte Substrat 121 und die zweiten und dritten p-Wannen 122b, 122c auf verschiedenen elektrischen Potenzialen funktionieren können. Wie er hier verwendet wird und wie er vom Fachmann verstanden wird, bezieht sich der Begriff „n-dotierte Isolierschicht” auf eine beliebige geeignete n-dotierte Isolierschicht, einschließlich beispielsweise solcher, die bei Silizium-auf-Isolator-(SOI)Technologien, vergrabenen n-Schicht-Technologien oder bei tiefen n-Wannen-Technologien verwendet werden. Bei bestimmten hier beschriebenen Umsetzungen sind die ersten bis dritten n-Wannen bis 124c und die n-dotierte Isolierschicht 129 konfiguriert, um elektrisch nicht geerdet zu sein. Obwohl die Schutzvorrichtung 120 abgebildet ist, wie sie die ersten und dritten n-Wannen 124a, 124c und die n-dotierte Isolierschicht 129 umfasst, kann die Schutzvorrichtung 120 bei bestimmten Umsetzungen auf andere Art und Weise von einem Substrat isoliert sein. Beispielsweise kann man die Isolierung erreichen, wenn man Silizium-auf-Isolator-(SOI)Prozesse verwendet, indem man dielektrische Strukturen verwendet. SOI-Prozesse können bei verschiedenen Anwendungen verwendet werden, wozu beispielsweise Anwendungen gehören, die hohe Anforderungen an die elektrische Robustheit aufweisen.
  • Die ersten und vierten p-Wannen 122a, 122d und die ersten und vierten p-dotierten aktiven Flächen 123a, 123d können eine Schutzstruktur der Schutzvorrichtung 120 bilden. Beispielsweise können die ersten und vierten p-Wannen 122a, 122d bei einer ringförmigen Konfiguration einen Teil eines Schutzrings bilden, der die Schutzvorrichtung 120 umgibt, wenn sie von oberhalb des Substrats 121 gesehen wird. Der Schutzring kann verwendet werden, um die Bildung unbeabsichtigter Störpfade zwischen der Schutzvorrichtung 120 und umgebenden Halbleiterbauteilen, wenn sie auf dem Chip integriert sind, zu beheben.
  • Die abgebildete Schutzvorrichtung 120 umfasst die Oxidbereiche 128. Die Bildung der Isolierbereiche kann das Ätzen von Gräben in dem Substrat 121, das Füllen der Gräben mit einem Dielektrikum, wie etwa Siliziumdioxid (SiO2), und das Entfernen des überschüssigen Dielektrikums unter Verwendung eines beliebigen geeigneten Verfahrens, wie etwa einer chemisch-mechanischen Planarisierung, einbeziehen. Bei bestimmten Umsetzungen können die Oxidbereiche 128 Bereiche mit flachen Gräben (STI) oder Bereiche mit lokaler Oxidation von Silizium (LOCOS) sein, die zwischen aktiven Flächen angeordnet sind.
  • Bei einer Ausführungsform können die ersten bis vierten p-Wannen 122a bis 122d und die ersten bis dritten n-Wannen 124a bis 124c eine untereinander ähnliche Tiefe aufweisen, wie etwa eine Tiefe zwischen ungefähr 3 μm und ungefähr 5,5 μm im Verhältnis zu einer Oberfläche 130 des Substrats 121. Bei einigen Umsetzungen können die ersten bis vierten p-dotierten aktiven Flächen 123a bis 123d und die ersten bis vierten n-dotierten aktiven Flächen 125a bis 125d eine Tiefe aufweisen, die ungefähr 15mal bis ungefähr 25mal geringer ist als eine Tiefe der Wanne, in der die aktive Fläche gebildet wird. Bei bestimmten Umsetzungen weisen die ersten bis dritten flachen n-Wannen 127a bis 127c eine Tiefe auf, die ungefähr 1,2mal bis ungefähr 2,5mal geringer als eine Tiefe der ersten bis dritten n-Wannen bis 124c ist. Die Oxidbereiche 128 können eine beliebige geeignete Tiefe aufweisen, wie etwa eine Tiefe, die ungefähr 5mal bis ungefähr 15mal geringer als die Tiefe der ersten bis vierten p-Wannen 122a bis 122d ist. Bei bestimmten Umsetzungen können die Oxidbereiche 128 relativ tiefer als die ersten bis vierten p-dotierten aktiven Flächen 123a bis 123d und die ersten bis vierten n-dotierten aktiven Flächen 125a bis 125d sein.
  • Die Schutzvorrichtung 120 kann eine Backend-Verarbeitung erfahren, um Kontakte und Metallisierung zu bilden. Der Fachmann wird verstehen, dass diese Einzelheiten der Übersichtlichkeit halber aus dieser Figur ausgelassen wurden.
  • 7B ist eine Querschnittsansicht der Schutzvorrichtung 120 aus 7A, entlang den Linien 7B-7B gesehen. Die Schutzvorrichtung 120 umfasst das Substrat 121, die ersten bis vierten p-Wannen 122a bis 122d, die ersten bis vierten p-dotierten aktiven Flächen 123a bis 123d, die ersten bis dritten n-Wannen 124a bis 124c, die ersten bis vierten n-dotierten aktiven Flächen 125a bis 125d, die ersten und zweiten tiefen p-Wannen 126a, 126b, die ersten bis dritten flachen n-Wannen 127a bis 127c, die Oxidbereiche 128 und die n-dotierte Isolierschicht 129, die wie oben mit Bezug auf 7A beschrieben ausgestaltet sein können.
  • Der Querschnitt der Schutzvorrichtung 120 wurde mit Anmerkungen versehen, um Beispiele von Schaltungsvorrichtungen zu zeigen, die aus der abgebildeten Struktur gebildet werden, wie etwa der bidirektionale bipolare Transistor 103, die ersten und zweiten NPN-bipolaren Transistoren 104, 105, die ersten und zweiten PNP-bipolaren Transistoren 106, 107 und die ersten bis sechsten Widerstände 111 bis 116. Ferner wurde der Querschnitt mit Anmerkungen versehen, um die ersten und zweiten Kontaktflächen 101, 102 sowie die elektrischen Verbindungen in der Schutzvorrichtung 120 und mit den ersten und zweiten Kontaktflächen 101, 102 zu zeigen. Beispielsweise ist die erste Kontaktfläche 101 an die zweite p-dotierte aktive Fläche 123b und an die zweite n-dotierte aktive Fläche 125b elektrisch angeschlossen, und die zweite Kontaktfläche 102 ist an die dritte p-dotierte aktive Fläche 123c und an die dritte n-dotierte aktive Fläche 125c elektrisch angeschlossen. Zudem ist die erste n-dotierte aktive Fläche 125a an die vierte n-dotierte aktive Fläche 125d elektrisch angeschlossen, und die ersten und vierten p-dotierten aktiven Flächen 123a, 123d sind an die erste Versorgungsspannung V1 elektrisch angeschlossen. Die abgebildeten elektrischen Verbindungen können beispielsweise unter Verwendung von Kontakten und Metallisierung bei der Backend-Verarbeitung hergestellt werden.
  • Der bidirektionale bipolare Transistor 103 kann aus der zweiten n-Wanne 124b und den zweiten und dritten p-Wannen 122b, 122c gebildet werden. Beispielsweise kann der bidirektionale bipolare Transistor 103 einen Emitter/Kollektor E/C, der aus der zweiten p-Wanne 122b gebildet wird, eine Basis, die aus der zweiten n-Wanne 124b gebildet wird, und einen Kollektor/Emitter C/E, der aus der dritten p-Wanne 122c gebildet wird, aufweisen. Die ersten und zweiten NPN-bipolaren Transistoren 104, 105 können aus den zweiten und dritten n-dotierten aktiven Flächen 125b, 125c, aus den zweiten und dritten p-Wannen 122b, 122c und aus der n-dotierten Isolierschicht 129 gebildet werden, und können senkrechte NPN-bipolare Störvorrichtungen sein. Beispielsweise kann der erste NPN-bipolare Transistor 104 einen Emitter, der aus der zweiten n-dotierten aktiven Fläche 125b gebildet wird, eine Basis, die aus der zweiten p-Wanne 122b gebildet wird, und einen Kollektor, der aus der n-dotierten Isolierschicht 129 gebildet wird, aufweisen. Zudem kann der zweite NPN-bipolare Transistor 105 einen Emitter, der aus der dritten n-dotierten aktiven Fläche 125c gebildet wird, eine Basis, die aus der dritten p-Wanne 122c gebildet wird, und einen Kollektor, der aus der n-dotierten Isolierschicht 129 gebildet wird, aufweisen. Die ersten und zweiten PNP-bipolaren Transistoren 106, 107 können aus den ersten bis vierten p-Wannen 122a bis 122d und den ersten und dritten n-Wannen 124a , 124c gebildet werden, und können seitliche PNP-bipolare Störvorrichtungen sein. Beispielsweise kann der erste PNP-bipolare Transistor 106 einen Emitter, der aus der zweiten p-Wanne 122b gebildet wird, eine Basis, die aus der ersten n-Wanne 124a gebildet wird, und einen Kollektor, der aus der ersten p-Wanne 122a gebildet wird, aufweisen. Zudem kann der zweite PNP-bipolare Transistor 107 einen Emitter, der aus der dritten p-Wanne 122c gebildet wird, eine Basis, die aus der dritten n-Wanne 124c gebildet wird, und einen Kollektor, der aus der vierten p-Wanne 122d gebildet wird, aufweisen.
  • Die ersten und dritten Widerstände 111, 113 können aus dem Widerstand der zweiten p-Wanne 122b gebildet werden, und die zweiten und vierten Widerstände 112, 114 können aus dem Widerstand der dritten p-Wanne 122c gebildet werden. Zudem kann der fünfte Widerstand 115 aus dem Widerstand zwischen dem Kollektor des ersten PNP-bipolaren Transistors 106 und der ersten p-dotierten aktiven Fläche 123a gebildet werden, und der sechste Widerstand 116 kann aus dem Widerstand zwischen dem Kollektor des zweiten PNP-bipolaren Transistors 107 und der vierten p-dotierten aktiven Fläche 123d gebildet werden.
  • Der Fachmann auf diesem Gebiet wird verstehen, dass der in 7B gezeigte Querschnitt der in 6 gezeigten Schutzschaltung 100 entsprechen kann. Obwohl die Schutzvorrichtung 120 aus 7A und 7B eine Umsetzung der Schutzschaltung 100 aus 6 abbildet, sind andere Umsetzungen möglich.
  • Wie in 7B gezeigt, können die ersten und vierten n-dotierten aktiven Flächen 125a, 125d, die ersten bis dritten n-Wannen 124a bis 124c und die n-dotierte Isolierschicht 129 konfiguriert sein, um elektrisch nicht geerdet zu sein, was dazu beitragen kann, einen Bereich von Spannungen zu erweitern, über den die ersten und zweiten Kontaktflächen 101, 102 funktionieren können.
  • Die zweiten und dritten p-dotierten aktiven Flächen 123b, 123c können zum Steuern der Auslösespannung der Schutzvorrichtung 120 beitragen. Beispielsweise können die zweiten und dritten p-dotierten aktiven Flächen 123b, 123c eine höhere Dotierungskonzentration als jeweils die zweiten und dritten p-Wannen 122b, 122c aufweisen, und können somit verwendet werden, um die Emitter-Einkopplung des bidirektionalen bipolaren Transistors 103 und/oder des Basiswiderstandes der ersten und zweiten NPN-bipolaren Transistoren 104, 105 zu steuern. Zudem können die zweiten und dritten p-dotierten aktiven Flächen 123b, 123c bei bestimmten Umsetzungen auch auf die Haltespannung der Schutzvorrichtung 120 einwirken, wie etwa indem sie die Verstärkung des bipolaren Transistors ändern.
  • Mit Bezug auf 7A und 7B können die zweiten und dritten p-dotierten aktiven Flächen 123b, 123c als Lochinjektionszentren und Rekombinationszentren für Elektronen dienen, die jeweils innerhalb der zweiten und dritten p-Wannen 122b, 122c injiziert werden. Indem man die zweite p-dotierte aktive Fläche 123b konfiguriert, damit sie die vorstehenden Teile 123b2 umfasst, die sich zwischen den Inselbereichen 125b1 der zweiten n-dotierten aktiven Fläche 125b erstrecken, und indem man die dritte p-dotierte aktive Fläche 123c konfiguriert, damit sie die vorstehenden Teile 123c2 umfasst, die sich zwischen den Inselbereichen 125c1 der dritten n-dotierten aktiven Fläche 125c erstrecken, kann man den Betrieb der zweiten und dritten p-dotierten aktiven Flächen 123b, 123c als Lochinjektionszentren und Elektronen-Rekombinationszentren verbessern.
  • Durch Erhöhen der Injektion von Löchern und der Rekombination von Elektronen kann der Betrieb des bidirektionalen bipolaren Transistors 103 verbessert werden, und der Betrieb der ersten und zweiten NPN-bipolaren Transistoren 104a, 104b kann reduziert werden, was dazu beitragen kann, die Halte- und Auslösespannungen der Schutzvorrichtung 120 auf einen Pegel anzuheben, der zur Verwendung als die tertiäre Schutzvorrichtung 43a, 43b aus 2 geeignet ist. Zudem kann das Bilden der zweiten und dritten n-dotierten aktiven Flächen 125b, 125c jeweils aus den Inselbereichen 125b1, 125c1, den Widerstand in die Emitter reduzieren und die Größe des Emitter-Bereichs der ersten und zweiten NPN-bipolaren Transistoren 104a, 104b reduzieren, was weiter dazu beitragen kann, die Halte- und/oder Auslösespannungen der Schutzvorrichtung 120 zu steuern. Ferner kann das Einschließen der tiefen p-Wannenbereiche 126a, 126b weiter den Betrieb der ersten und zweiten NPN-bipolaren Transistoren 104a, 104b unterbinden, wodurch die Halte- und/oder Auslösespannungen der Schutzvorrichtung 120 weiter erhöht werden.
  • Noch einmal mit Bezug auf 7B wurde die Schutzvorrichtung 120 mit Anmerkungen versehen, um diverse Dimensionen der zuvor beschriebenen Wannen, Bereiche und Schichten zu zeigen. In 7B ist die Schutzvorrichtung 120 unsymmetrisch. Entsprechend kann, obwohl die Dimensionen nachstehend mit Bezug auf die linke Hälfte der Vorrichtung beschrieben werden, die rechte Hälfte der Vorrichtung die gleichen Dimensionen aufweisen. Der Fachmann wird verstehen, dass die vorliegenden Lehren auch auf asymmetrische Vorrichtungen anwendbar sind. Beispielsweise können asymmetrische Strukturen bereitgestellt werden, indem die Wannen, aktiven Bereiche und/oder andere Strukturen der Vorrichtung in einer asymmetrischen Konfiguration angeordnet werden.
  • Eine erste Beabstandung d1 zwischen der zweiten p-dotierten aktiven Fläche 123b und der zweiten n-dotierten aktiven Fläche 125b kann ausgewählt werden, um ein relativ kurzer Abstand zu sein, wie etwa die Mindestbeabstandung, welche die Prozesstechnologie zulässt. Das Auswählen der Beabstandung d1, so dass sie relativ kurz ist, kann den Betrieb der zweiten p-dotierten aktiven Fläche 123b als Rekombinationszentrum für Elektronen verbessern, die in der zweiten p-Wanne 122b injiziert werden. Bei bestimmten Umsetzungen kann die erste Beabstandung d1 ausgewählt werden, um in dem Bereich von ungefähr 0 μm (anliegend) bis ungefähr 1,5 μm, beispielsweise bei ungefähr 1 μm, zu liegen. Es können jedoch ohne Weiteres andere Dimensionen vom Fachmann bestimmt werden.
  • Eine zweite Beabstandung d2 zwischen einem Rand der ersten n-dotierten aktiven Fläche 125a und einem Rand der zweiten p-Wanne 122b kann ausgewählt werden, um groß genug zu sein, um zu vermeiden, dass der erste PNP-bipolare Transistor 106 zwischen der ersten n-Wanne 124a und der zweiten p-Wanne 122b während eines transienten elektrischen Ereignisses durchschlägt. Ebenso kann eine dritte Beabstandung d3 zwischen einem Rand der zweiten p-dotierten aktiven Fläche 123b und einem Rand der ersten n-Wanne ausgewählt werden, um groß genug zu sein, um zu vermeiden, dass der erste PNP-bipolare Transistor 106 zwischen der ersten n-Wanne 124a und der zweiten p-Wanne 122b während eines transienten elektrischen Ereignisses durchschlägt. Bei bestimmten Umsetzungen kann die zweite Beabstandung d2 ausgewählt werden, um in dem Bereich von ungefähr 1,5 μm bis ungefähr 3 μm, beispielsweise bei ungefähr 2,75 μm, zu liegen, und die dritte Beabstandung d3 kann ausgewählt werden, um in dem Bereich von ungefähr 1,5 μm bis ungefähr 3 μm, beispielsweise bei ungefähr 2,5 μm, zu liegen. Es können jedoch ohne Weiteres andere Dimensionen vom Fachmann bestimmt werden.
  • Eine vierte Beabstandung d4 wurde verwendet, um einen Abstand zwischen einem Rand der ersten n-dotierten aktiven Fläche 125a und einem Rand der ersten n-Wanne 124a gegenüber der ersten p-Wanne 122a zu bezeichnen. Die vierte Beabstandung d4 kann dimensioniert sein, um dazu beizutragen, den Widerstand des fünften Widerstandes 115 zu steuern, und um dazu beizutragen, einen Durchschlag auf das Substrat 121 während eines transienten elektrischen Ereignisses zu verhindern. Bei bestimmten Umsetzungen kann die vierte Beabstandung d4 ausgewählt werden, um in dem Bereich von ungefähr 1,5 μm bis ungefähr 3 μm, beispielsweise bei ungefähr 2,5 μm, zu liegen. Es können jedoch ohne Weiteres andere Dimensionen vom Fachmann bestimmt werden.
  • Eine fünfte Beabstandung d5 wurde verwendet, um einen Abstand zwischen einem Rand der ersten p-dotierten aktiven Fläche 123a und einem Rand der ersten p-Wanne 122a gegenüber der ersten n-Wanne 124a zu bezeichnen. Die fünfte Beabstandung d5 kann dimensioniert sein, um dazu beizutragen, den Widerstand des fünften Widerstandes 115 zu steuern, und um dazu beizutragen, einen Durchschlag auf das Substrat 121 während eines transienten elektrischen Ereignisses zu verhindern. Bei bestimmten Umsetzungen kann die fünfte Beabstandung d5 ausgewählt werden, um in dem Bereich von ungefähr 1,5 μm bis ungefähr 3 μm, beispielsweise bei ungefähr 2,5 μm, zu liegen. Es können jedoch ohne Weiteres andere Dimensionen vom Fachmann bestimmt werden.
  • Eine sechste Beabstandung d6 wurde verwendet, um einen Abstand zwischen der ersten p-Wanne 122a und der ersten n-Wanne 124a zu bezeichnen. Die sechste Beabstandung d6 kann erhöht werden, um die Durchschlagspannung der Schutzvorrichtung 120 auf das Substrat 121 zu erhöhen, was dazu beitragen kann zu verhindern, dass die Vorrichtung 120 beschädigt wird oder Strom in das Substrat 121 injiziert, wenn die Vorrichtung unter relativ hohen Signalgebungsverhältnissen beansprucht wird. Bei bestimmten Umsetzungen kann die sechste Beabstandung d6 ausgewählt werden, um in dem Bereich von ungefähr 0 μm bis ungefähr 2 μm, beispielsweise bei ungefähr 1 μm, zu liegen. Es können jedoch ohne Weiteres andere Dimensionen vom Fachmann bestimmt werden.
  • Eine siebte Beabstandung d7 wurde verwendet, um einen Abstand zwischen einem Rand der ersten n-Wanne 124a und einem Rand der n-dotierten Isolierschicht 129 zu bezeichnen. Bei bestimmten Umsetzungen kann die siebte Beabstandung d7 ausgewählt werden, um in dem Bereich von ungefähr 0 μm (ausgerichtet) bis ungefähr 2,5 μm, beispielsweise bei ungefähr 2,25 μm, zu liegen. Es können jedoch ohne Weiteres andere Dimensionen vom Fachmann bestimmt werden.
  • Eine achte Beabstandung d8, welche die Breite der zweiten n-Wanne 104b darstellt, kann basierend auf einer gewünschten Haltespannungscharakteristik des bidirektionalen bipolaren Transistors 103 ausgewählt werden. Bei bestimmten Umsetzungen kann die achte Beabstandung d8 ausgewählt werden, um in dem Bereich von ungefähr 8 μm bis ungefähr 40 μm, beispielsweise bei ungefähr 25 μm, zu liegen. Es können jedoch ohne Weiteres andere Dimensionen vom Fachmann bestimmt werden.
  • Eine neunte Beabstandung d9 wurde verwendet, um einen Abstand zwischen einem Rand der zweiten p-Wanne 122b und einem Rand der zweiten flachen n-Wanne 127b zu bezeichnen, der basierend auf einer gewünschten Haltespannungscharakteristik des bidirektionalen bipolaren Transistors 103 ausgewählt wird. Bei bestimmten Umsetzungen kann die neunte Beabstandung d9 ausgewählt werden, um in dem Bereich von ungefähr 0 μm (anliegend) bis ungefähr 2 μm, beispielsweise bei ungefähr 0,8 μm, zu liegen. Es können jedoch ohne Weiteres andere Dimensionen vom Fachmann bestimmt werden.
  • Bei einer Ausführungsform kann die Schutzvorrichtung 120 eine Auslösespannung von ungefähr +/–(30–60) V und eine Haltespannung im Bereich von +/–(20–55) V aufweisen. Die Schutzvorrichtung 120 kann geeignet sein, um bei bestimmten Umsetzungen der tertiären Schutzvorrichtungen 43a, 43b aus 2 zu funktionieren.
  • Die n-dotierten und p-dotierten Wannen, die verwendet werden, um die Schutzvorrichtungen zu bilden, können als Blockierungsübergänge funktionieren und effektive Widerstände bereitstellen, die dazu beitragen können, eine angestrebte Haltespannung zu erreichen. Bei bestimmten Umsetzungen können die n-Wannen Spitzendotierungskonzentrationen im Bereich von ungefähr 1016 Donatoren/cm3 bis ungefähr 1018 Donatoren/cm3, beispielsweise ungefähr 7 × 1017 Donatoren/cm3 und eine Übergangstiefe im Bereich von ungefähr 3 μm bis ungefähr 5,5 μm, beispielsweise 3,4 μm, aufweisen. Zudem können die p-Wannen bei bestimmten Umsetzungen eine Spitzendotierungskonzentration im Bereich von ungefähr 1016 Donatoren/cm3 bis ungefähr 1018 Donatoren/cm3, beispielsweise ungefähr 9 × 1017 Donatoren/cm3 und eine Übergangstiefe im Bereich von ungefähr 3 μm bis ungefähr 5,5 μm, beispielsweise ungefähr 3,5 μm, aufweisen. Der Fachmann auf diesem Gebiet wird jedoch ohne Weiteres verschiedene Dotierungspegel und Übergangstiefen feststellen.
  • 8A ist eine schematische perspektivische Ansicht einer Schutzvorrichtung 140, welche die Schutzschaltung 100 aus 6 gemäß einer anderen Ausführungsform umsetzt. Die Schutzvorrichtung 140 umfasst das Substrat 121, erste bis vierte p-Wannen 122a bis 122d, erste bis vierte p-dotierte aktive Flächen 123a bis 123d, erste bis dritte n-Wannen 124a bis 124c, erste bis vierte n-dotierte aktive Flächen 125a bis 125d, die zweite flache n-Wanne 127b, erste bis vierte flache p-Wannen 145a bis 145d, die Oxidbereiche 128 und die n-dotierte Isolierschicht 129. Die Schutzvorrichtung 140 kann verwendet werden, um als die sekundären Schutzvorrichtungen 42a, 42b aus 2 zu funktionieren. Wie es nachstehend noch mit Bezug auf 8B besprochen wird, kann die Schutzvorrichtung 140 ferner bei bestimmten Umsetzungen konfiguriert sein, um als die primären Schutzvorrichtungen 41a, 41b aus 2 zu funktionieren.
  • Die Schutzvorrichtung 140 aus 8A kann ähnlich wie die Schutzvorrichtung 120 aus 7A bis 7B sein. Im Gegensatz zur Schutzvorrichtung 120 aus 7A bis 7B, welche die ersten und dritten flachen n-Wannen 127a, 127c und die ersten und zweiten tiefen p-Wannen 126a, 126b umfasst, umfasst die Schutzvorrichtung 140 aus 8A jedoch diese Strukturen nicht. Stattdessen wurden diese Strukturen ausgelassen, um die erste flache p-Wanne 145a unterhalb der zweiten p-dotierten aktiven Fläche 123b, die zweite flache p-Wanne 145b unterhalb der zweiten n-dotierten aktiven Fläche 123c, die dritte flache p-Wanne 145c unterhalb der dritten n-dotierten aktiven Fläche 125c und die vierte flache p-Wanne 145d unterhalb der dritten p-dotierten aktiven Fläche 123c zu umfassen. Durch das derartige Konfigurieren der Schutzvorrichtung 140 aus 8A kann man die Verstärkung der senkrechten NPN-bipolaren Transistorstrukturen (siehe beispielsweise die ersten und zweiten NPN-bipolaren Transistoren 104, 105 aus 7B) verringern und die Haltespannung der Schutzvorrichtung 140 im Verhältnis zu der Schutzvorrichtung 120 aus 7A und 7B weiter erhöhen. Beispielsweise können die ersten bis vierten flachen p-Wannen 145a bis 145d dazu beitragen, die Haltespannung der Schutzvorrichtung 140 zu erhöhen, indem die Stromverstärkung der ersten und zweiten NPN-bipolaren Transistoren 104, 105 in der Schutzvorrichtung 140 verringert wird.
  • Obwohl 8A eine Konfiguration abbildet, bei der die ersten und dritten flachen n-Wannen 127a, 127c ausgelassen wurden, kann die Schutzvorrichtung 120 bei bestimmten Umsetzungen angepasst werden, um die ersten und dritten flachen n-Wannen 127a, 127c aus 7A und 7B zu umfassen. Beispielsweise können die ersten und dritten flachen n-Wannen 127a, 127c in Umsetzungen enthalten sein, bei denen eine höhere Dotierungskonzentration in der Isolierstruktur erwünscht ist, die aus den ersten und dritten n-Wannen 124a, 124c gebildet wird. Das Erhöhen der Dotierungskonzentration in der Isolierstruktur kann dazu beitragen, die Substratinjektion zu reduzieren, wenn die Schutzvorrichtung 120 aktiviert wird.
  • Bei einer Ausführungsform liegt die Breite W2 der Inselbereiche 125b1 im Bereich von ungefähr 1 μm bis ungefähr 2,5 μm, beispielsweise bei ungefähr 1,5 μm. Es sind jedoch andere Umsetzungen möglich. Beispielsweise kann die Breite W2 bei bestimmten Umsetzungen erhöht werden, um die Wirkung der NPN-bipolaren Transistoren zu verstärken und die Haltespannung zu verringern.
  • 8B ist eine schematische perspektivische Ansicht einer Schutzvorrichtung 150, welche die Schutzschaltung 100 aus 6 gemäß einer anderen Ausführungsform umsetzt. Die Schutzvorrichtung 150 umfasst das Substrat 121, erste bis sechste p-Wannen 122a bis 122f, erste bis sechste p-dotierte aktive Flächen 123a bis 123f, erste bis fünfte n-Wannen 124a bis 124e, erste bis sechste n-dotierte aktive Flächen 125a bis 125f, die zweite flache n-Wanne 127b, erste bis vierte flache p-Wannen 145a bis 145d, die Oxidbereiche 128 und die n-dotierte Isolierschicht 129. Die Schutzvorrichtung 150 bildet ein Beispiel einer Schutzvorrichtung ab, die zur Verwendung als die primären Schutzvorrichtungen 41a bis 41b aus 2 geeignet ist.
  • Die Schutzvorrichtung 150 aus 8B kann ähnlich wie die Schutzvorrichtung 140 sein, die zuvor mit Bezug auf 8A beschrieben wurde, außer dass die zweiten und dritten p-dotierten aktiven Flächen 123b, 123c und die zweiten und dritten n-dotierten aktiven Flächen 125b, 125c in einer anderen Anordnungskonfiguration angeordnet wurden. Statt beispielsweise die zweiten und dritten p-dotierten aktiven Flächen 123b, 123c aus länglichen Teilen 123b1, 123c1 und vorstehenden Teilen 123b2, 123c2 zu bilden und die zweiten und dritten n-dotierten aktiven Flächen 125b, 125c aus Inselteilen 125b1, 125c1 zu bilden, wurden bei der Schutzvorrichtung 150 aus 8B die zweiten und dritten p-dotierten aktiven Flächen 123b, 123c und die zweiten und dritten n-dotierten aktiven Flächen 125b, 125c jeweils aus Kanälen gebildet, die sich in der X-Richtung parallel zueinander erstrecken. Das derartige Konfigurieren der zweiten und dritten p-dotierten aktiven Flächen 123b, 123c und der zweiten und dritten n-dotierten aktiven Flächen 125b, 125c kann verwendet werden, um die Auslöse- und Haltespannungen der Schutzvorrichtung 150 aus 8B im Verhältnis zu der Schutzvorrichtung 140 aus 8A zu verringern, was dazu beiträgt, dass die Schutzvorrichtung 150 Schutzcharakteristiken aufweist, die dazu geeignet sind, um als primäre Schutzvorrichtung zu funktionieren. Bei bestimmten Umsetzungen ist die Schutzvorrichtung 150 konfiguriert, um eine Haltespannung aufzuweisen, die für den Betrieb als primäre Schutzvorrichtung geeignet ist, indem die Breite d8 aus 7B auf einen Wert gesteuert wird, der geeignet ist, um die angestrebte Haltespannung zu erreichen.
  • Ferner umfasst im Gegensatz zu der Schutzvorrichtung 140 aus 8A die Schutzvorrichtung 150 aus 8B auch die fünften und sechsten p-Wannen 122e, 122f, die fünften und sechsten p-dotierten aktiven Flächen 123e, 123f, die vierten und fünften n-Wannen 124d, 124e und die fünften und sechsten n-dotierten aktiven Flächen 125e, 125f. Wie in 8B abgebildet, ist die vierte n-Wanne 124d auf einer Seite der ersten p-Wanne 122a gegenüber der ersten n-Wanne 124a angeordnet, und die fünfte n-Wanne 124e ist auf einer Seite der vierten p-Wanne 122d gegenüber der dritten n-Wanne 124c angeordnet. Zudem ist die fünfte p-Wanne 122e auf einer Seite der vierten n-Wanne 124d gegenüber der ersten p-Wanne 122a angeordnet, und die sechste p-Wanne 122f ist auf einer Seite der fünften n-Wanne 124e gegenüber der vierten p-Wanne 122d angeordnet. Ferner sind die fünften und sechsten p-dotierten aktiven Flächen 123e, 123f jeweils in den fünften und sechsten p-Wannen 122e, 122f angeordnet, und die fünften und sechsten n-dotierten aktiven Flächen 125e, 125f sind jeweils in den vierten und fünften n-Wannen 124d, 124e angeordnet. Bei der abgebildeten Konfiguration ist die n-dotierte Isolierschicht 129 unterhalb der ersten bis dritten n-Wannen 124a bis 124c, unterhalb der zweiten und dritten p-Wannen 122b, 122c und unterhalb eines Teils der vierten und fünften n-Wannen 124d, 124e angeordnet. Zudem sind die fünften und sechsten p-Wannen 122e, 122f jeweils von den vierten und fünften n-Wannen 124d, 124e beabstandet, so dass die fünfte p-Wanne 122e nicht an die vierte n-Wanne 124d anstößt, und so dass die sechste p-Wanne 122f nicht an die fünfte n-Wanne 124e anstößt. Es sind jedoch andere Umsetzungen möglich.
  • Die vierten und fünften n-Wannen 124d, 124e und die fünften und sechsten n-dotierten aktiven Flächen 125e, 125f können als erste Isolierstruktur funktionieren, um die Schutzvorrichtung 150 gegenüber dem Substrat 121 zu isolieren, und die fünften und sechsten p-Wannen 122e, 122f und die fünften und sechsten p-dotierten aktiven Flächen 123e, 123f können als zweite Isolierstruktur funktionieren, um die Schutzvorrichtung 150 gegenüber dem Substrat 121 zu isolieren. Beispielsweise können bei einer ringförmigen Konfiguration die vierten und fünften n-Wannen 124d, 124e und die fünften und sechsten n-dotierten aktiven Flächen 125e, 125f als erster Isolierring funktionieren, und die fünften und sechsten p-Wannen 122e, 122f und die fünften und sechsten p-dotierten aktiven Flächen 123e, 123f können als zweiter Isolierring funktionieren. Da die Schutzvorrichtung 150 als primäre Schutzvorrichtung funktionieren kann, die konfiguriert ist, um einen relativ starken Strom zu handhaben, kann das Einbeziehen eines oder mehrerer Isolierringe dazu beitragen, die Ladungsmenge zu reduzieren, die in das Substrat 121 injiziert wird, was dazu beiträgt, einen Latch-up zu verhindern.
  • Obwohl die Schutzvorrichtung 150 aus 8B abgebildet ist, wie sie die vierten und fünften n-Wannen 124d, 124e, die fünften und sechsten n-dotierten aktiven Flächen 125e, 125f, die fünften und sechsten p-Wannen 122e, 122f und die fünften und sechsten p-dotierten aktiven Flächen 123e, 123f umfasst, und die Schutzvorrichtung 140 aus 8A abgebildet ist, ohne diese Strukturen zu umfassen, kann die Schutzvorrichtung 140 aus 8A bei bestimmten Umsetzungen angepasst werden, um diese Strukturen zu umfassen. Beispielsweise kann die Schutzvorrichtung 140 aus 8A diese Strukturen umfassen, um dazu beizutragen, die Ladungsmenge zu reduzieren, die während eines transienten elektrischen Ereignisses in das Substrat 141 injiziert wird.
  • 9A ist eine schematische obere Draufsicht einer Schutzvorrichtung 160 gemäß einer Ausführungsform. Die Schutzvorrichtung 160 bildet ein Beispiel einer Schutzvorrichtung ab, die zur Verwendung als die primären Schutzvorrichtungen 41a, 41b aus 2 geeignet ist. Die Schutzvorrichtung 160 kann jedoch auch konfiguriert sein, um als andere Schutzvorrichtungen zu funktionieren, wie etwa als sekundäre Schutzvorrichtungen. Die Schutzvorrichtung 160 umfasst erste bis vierte Kontaktflächen 161a bis 161d, erste bis sechste p-Wannen 162a bis 162f, erste und zweite n-Wannen 164a, 164b und die n-dotierte Isolierschicht 169. Obwohl nur bestimmte Strukturen der Schutzvorrichtung 160 in 9A abgebildet sind, kann die Schutzvorrichtung 160 andere Strukturen umfassen, wie etwa Kontakte und Metallisierung, Oxidbereiche, aktive Flächen, flache Wannen und/oder tiefe Wannen. Der Fachmann wird verstehen, dass diese Einzelheiten der Übersichtlichkeit halber in 9A ausgelassen sind.
  • Wie in 9A gezeigt, wurden die zweiten bis fünften p-Wannen 162b bis 162e als nicht anliegende Inseln in der ersten n-Wanne 164a angeordnet. Die erste Kontaktfläche 161a wurde über die zweite p-Wanne 162b gebildet, die zweite Kontaktfläche 161b wurde über die dritte p-Wanne 162c gebildet, die dritte Kontaktfläche 161c wurde über die vierte p-Wanne 162d gebildet und die vierte Kontaktfläche 161d wurde über die fünfte p-Wanne 162e gebildet. Zudem wurde die zweite p-Wanne 162a als erster Ring konfiguriert, der die erste n-Wanne 164a umgibt und an diese anstößt. Ferner wurde die zweite n-Wanne 164b als zweiter Ring konfiguriert, der die erste p-Wanne 162a umgibt und an diese anstößt. Zudem wurde die sechste p-Wanne 162f als dritter Ring konfiguriert, der die erste p-Wanne 162a umgibt, aber nicht daran anstößt. Die n-dotierte Isolierschicht 169 wurde unterhalb der ersten n-Wanne 164a, den ersten bis fünften p-Wannen 162a bis 162e und unterhalb eines Teils der zweiten n-Wanne 164b angeordnet. Obwohl 9A eine spezifische Konfiguration einer Schutzvorrichtung abbildet, sind andere Umsetzungen möglich, wie etwa ringförmige und kreisförmige Schaltungsanordnungen, um die Vorrichtungskonfiguration an die Auflagen für eine Anordnung auf Chip-Ebene, Metallisierung und Verpackung anzupassen.
  • Die Schutzvorrichtung 160 kann konfiguriert sein, um Schutz bereitzustellen, indem sie die Schutzvorrichtung an die ersten bis vierten Kontaktflächen 161a bis 161d anschließt. Beispielsweise sind bei einer Umsetzung die ersten und dritten Kontaktflächen 161a, 161c Energie-tief-Kontaktflächen, und die zweiten und vierten Kontaktflächen 161b, 161d sind Energie-hoch-Kontaktflächen, und die Schutzvorrichtung 160 wird verwendet, um Schutz vor Überspannungs- und Unterspannungsverhältnissen bereitzustellen, die zwischen den Energie-hoch- und Energie-tief-Kontaktflächen empfangen werden. Obwohl 9A eine Umsetzung abbildet, bei der die Schutzvorrichtung 160 konfiguriert ist, um vier Kontaktflächen zu schützen, kann die Schutzvorrichtung 160 konfiguriert sein, um mehr oder weniger Kontaktflächen zu schützen. Bei bestimmten Umsetzungen sind die ersten und dritten Kontaktflächen 161a, 161c an eine gemeinsame Energie-tief-Kontaktfläche angeschlossen, und die zweiten und vierten Kontaktflächen 161b, 161d sind an eine gemeinsame Energie-hoch-Kontaktfläche angeschlossen.
  • Die Schutzvorrichtung 160 aus 9A bildet ein Beispiel einer ringförmigen Umsetzung der Schutzvorrichtung 150 aus 8B ab. Beispielsweise kann die erste n-Wanne 164a aus 9A den ersten bis dritten n-Wannen 124a bis 124c aus 8B entsprechen, und die zweite n-Wanne 164b aus 9A kann den vierten und fünften n-Wannen 124d, 124e aus 8B entsprechen. Zudem kann die erste p-Wanne 162a aus 9A den ersten und vierten p-Wannen 122a, 122d aus 8B entsprechen, die zweiten und vierten p-Wannen 162b, 162d aus 9A können der zweiten p-Wanne 122b aus 8B entsprechen, die dritten und fünften p-Wannen 162c, 162e aus 9A können der dritten p-Wanne 122c aus 8B entsprechen, und die sechste p-Wanne 162f aus 9A kann den fünften und sechsten p-Wannen 122e, 122f aus 8B entsprechen. Ferner kann die n-dotierte Isolierschicht 169 aus 9A der n-dotierten Isolierschicht 129 aus 8B entsprechen.
  • Wie zuvor beschrieben, muss die Entsprechung zwischen den Strukturen der Schutzvorrichtung 160 aus 9A und der Schutzvorrichtung 150 aus 8B nicht eins zu eins sein. Beispielsweise kann die zweite n-Wanne 164b aus 9A ein Ring sein, der die erste p-Wanne 162a umgibt, und kann somit sowohl als die vierte als auch als die fünfte n-Wanne 122d, 122e aus 8B funktionieren. Das Konfigurieren einer oder mehrerer Wannen als Ringe kann dazu beitragen, die Stromhandhabungskapazität der Vorrichtung zu verbessern und/oder den Platzbedarf der Vorrichtung zu reduzieren. Zudem können bestimmte Strukturen der Schutzvorrichtung 160 aus 9A als Teilstrukturen umgesetzt werden, die miteinander elektrisch angeschlossen sind, um eine entsprechende Struktur in der Schutzvorrichtung 150 aus 8B zu bilden. Beispielsweise können die zweiten und vierten p-Wannen 162b, 162d aus 9A elektrisch miteinander verbunden werden, um zusammen als zweite p-Wanne 122b aus 8B zu funktionieren. Das Umsetzen bestimmter Wannen unter Verwendung von Teilstrukturen, die elektrisch parallel geschaltet sind, kann dazu beitragen, die Größe und/oder die elektrischen Charakteristiken einer Schutzvorrichtung zu steuern. Der Fachmann wird verstehen, dass zahlreiche Konfigurationen möglich sind, und dass 9A eine von vielen möglichen Umsetzungen abbildet.
  • Bei einer Ausführungsform weist der Platzbedarf der Schutzvorrichtung 160 eine Breite WDx1 auf, die im Bereich von ungefähr 200 μm bis ungefähr 300 μm, beispielsweise bei ungefähr 250 μm, liegt, und die Schutzvorrichtung 160 weist eine Länge WDy1 auf, die im Bereich von ungefähr 180 μm bis ungefähr 300 μm, beispielsweise bei ungefähr 230 μm, liegt. Zudem liegt die Fingerbreite Wfx1 im Bereich von ungefähr 120 μm bis ungefähr 250 μm, beispielsweise bei ungefähr 150 μm, und die Fingerlänge Lfy1 liegt im Bereich von ungefähr 2 μm bis ungefähr 8 μm, beispielsweise bei ungefähr 5 μm. Der Fachmann wird jedoch ohne Weiteres andere Dimensionen bestimmen.
  • 9B ist eine vergrößerte teilweise obere Draufsicht einer Umsetzung der Schutzvorrichtung 160 aus 9A. Die Draufsicht zeigt einen Teil der Schutzvorrichtung 160 in dem Gehäuse 9B aus 9A. Der abgebildete Teil der Schutzvorrichtung umfasst die erste n-Wanne 164a und die zweiten und dritten p-Wannen 162b, 162c aus 9A. Zudem wurde der Teil der Schutzvorrichtung mit Anmerkungen versehen, um die zweite p-dotierte aktive Fläche 123b und die zweite n-dotierte aktive Fläche 125b in der zweiten p-Wanne 162b und die dritten p-dotierten aktiven Flächen 123c und die dritte n-dotierte aktive Fläche 125c in der dritten p-Wanne 162c zu zeigen. Zusätzliche Einzelheiten der zweiten und dritten p-dotierten aktiven Flächen 123b, 123c und der zweiten und dritten n-dotierten aktiven Flächen 125b, 125c können wie zuvor mit Bezug auf 8B beschrieben werden.
  • Obwohl 9B eine Umsetzung eines Teil der Schutzvorrichtung 160 aus 9A zeigt, kann die Schutzvorrichtung 160 andersartig angeordnet sein. Beispielsweise ist bei einer Ausführungsform der Teil der Schutzvorrichtung 160 in dem Gehäuse 9B aus 9A ähnlich wie der Teil der Schutzvorrichtung, die in 10B gezeigt wird, die nachstehend ausführlicher beschrieben wird.
  • 10A ist eine schematische obere Anordnungsdraufsicht einer Schutzvorrichtung 180 gemäß einer anderen Ausführungsform. Die Schutzvorrichtung 180 bildet ein Beispiel einer Schutzvorrichtung ab, die zur Verwendung als die sekundären Schutzvorrichtungen 42a, 42b aus 2 geeignet ist. Die Schutzvorrichtung 180 kann jedoch auch konfiguriert sein, um als andere Schutzvorrichtungen zu funktionieren, wie etwa als tertiäre Schutzvorrichtungen. Die Schutzvorrichtung 180 umfasst die ersten bis vierten Kontaktflächen 161a bis 161d, die ersten bis fünften p-Wannen 162a bis 162e, die erste n-Wanne 164a und die n-dotierte Isolierschicht 169. Obwohl nur bestimmte Strukturen der Schutzvorrichtung 180 in 10A abgebildet sind, kann die Schutzvorrichtung 180 andere Strukturen umfassen, wie etwa Kontakte und Metallisierung, Oxidbereiche, aktive Flächen, flache Wannen und/oder tiefe Wannen.
  • Die Schutzvorrichtung 180 aus 10A ist ähnlich wie die Schutzvorrichtung 160 aus 9A, außer dass die Schutzvorrichtung 180 aus 10A nicht die zweite n-Wanne 164b und die sechste p-Wanne 162f umfasst. Zudem ist bei der abgebildeten Konfiguration die n-dotierte Isolierschicht 129 unterhalb der zweiten bis fünften p-Wannen 162b162e und unterhalb eines Teils der ersten n-Wanne 164a angeordnet.
  • Die Schutzvorrichtung 180 aus 10A bildet ein Beispiel einer Anordnungsumsetzung der Schutzvorrichtung 140 aus 8A ab. Beispielsweise kann die erste n-Wanne 164a aus 10A den ersten bis dritten n-Wannen 124a bis 124c aus 8A entsprechen, die erste p-Wanne 162a aus 10A kann den ersten und vierten p-Wannen 122a, 122d aus 8A entsprechen, die zweiten und vierten p-Wannen 162b, 162d aus 10A können der zweiten p-Wanne 122b aus 8A entsprechen, die dritten und fünften p-Wannen 162c, 162e aus 10A können der dritten p-Wanne 122c aus 8A entsprechen, und die n-dotierte Isolierschicht 169 aus 10A kann der n-dotierten Isolierschicht 129 aus 8A entsprechen.
  • Bei einer Ausführungsform, bei der die Schutzvorrichtung 180 konfiguriert ist, um als sekundäre Schutzvorrichtung zu funktionieren, weist der Platzbedarf der Schutzvorrichtung 180 eine Breite WDx2 auf, die im Bereich von ungefähr 180 μm bis ungefähr 250 μm, beispielsweise bei ungefähr 200 μm, liegt, und die Schutzvorrichtung 160 weist eine Länge WDy2 auf, die im Bereich von ungefähr 130 μm bis ungefähr 200 μm, beispielsweise bei ungefähr 160 μm, liegt. Bei bestimmten Umsetzungen liegt die Fingerbreite Wfx2 im Bereich von ungefähr 120 μm bis ungefähr 250 μm, beispielsweise bei ungefähr 150 μm, und die Fingerlänge Lfy2 liegt im Bereich von ungefähr 1,2 μm bis ungefähr 4 μm, beispielsweise bei ungefähr 1,8 μm. Der Fachmann wird jedoch ohne Weiteres andere Dimensionen bestimmen.
  • Bei einer anderen Ausführungsform, bei der die Schutzvorrichtung 180 konfiguriert ist, um als tertiäre Schutzvorrichtung zu funktionieren, weist der Platzbedarf der Schutzvorrichtung 180 eine Breite WDx2 auf, die im Bereich von ungefähr 60 μm bis ungefähr 140 μm, beispielsweise bei ungefähr 90 μm, liegt, und die Schutzvorrichtung 160 weist eine Länge WDy2 auf, die im Bereich von ungefähr 110 μm bis ungefähr 160 μm, beispielsweise bei ungefähr 120 μm, liegt. Zudem liegt die Fingerbreite Wfx2 im Bereich von ungefähr 50 μm bis ungefähr 100 μm, beispielsweise bei ungefähr 75 μm, und die Fingerlänge Lfy2 liegt im Bereich von ungefähr 1,1 μm bis ungefähr 2 μm, beispielsweise bei ungefähr 1,2 μm. Der Fachmann wird jedoch ohne Weiteres andere Dimensionen bestimmen.
  • 10B ist eine vergrößerte teilweise obere Draufsicht einer Umsetzung der Schutzvorrichtung 180 aus 10A. Die Draufsicht zeigt einen Teil der Schutzvorrichtung 180 in dem Gehäuse 10B aus 10A. Der abgebildete Teil der Schutzvorrichtung umfasst die erste n-Wanne 164a und die zweiten und dritten p-Wannen 162b, 162c aus 10A. Zudem wurde der Teil der Schutzvorrichtung mit Anmerkungen versehen, um die zweite p-dotierte aktive Fläche 123b und die zweite n-dotierte aktive Fläche 125b in der zweiten p-Wanne 162b und die dritte p-dotierte aktive Fläche 123c und die dritte n-dotierte aktive Fläche 125c in der dritten p-Wanne 162c zu zeigen. Zusätzliche Einzelheiten der zweiten und dritten p-dotierten aktiven Flächen 123b, 123c und der zweiten und dritten n-dotierten aktiven Flächen 125b, 125c können wie zuvor mit Bezug auf 8A beschrieben werden.
  • Obwohl 10B eine Umsetzung eines Teils der Schutzvorrichtung 180 aus 10A zeigt, kann die Schutzvorrichtung 180 andersartig angeordnet sein. Beispielsweise ist bei einer Ausführungsform der Teil der Schutzvorrichtung 180 in dem Gehäuse 10B aus 10A ähnlich wie der Teil der in 9B gezeigten Schutzvorrichtung.
  • Bei den zuvor beschriebenen Ausführungsformen können die Schutzvorrichtungen Schichten, Bereiche und/oder Wannen umfassen, die n-dotierte oder p-dotierte Dotierungsstoffe aufweisen. Bei anderen Ausführungsformen können die Dotierungsarten aller Schichten, Bereiche und Wannen der Schutzvorrichtungen zu denen entgegengesetzt sein, die in den obigen Ausführungsformen beschrieben und gezeigt werden, und die gleichen Grundsätze und Vorteile können weiterhin für die anderen Ausführungsformen gelten. Beispielsweise kann eine ergänzende Version zu den Schutzvorrichtungen aus 7A bis 9C unter Verwendung eines n-dotierten Substrats oder unter Verwendung eines p-dotierten Substrats, auf dem eine n-dotierte epitaktische Schicht gebildet ist, gebildet werden. Bei solchen Ausführungsformen wird die n-dotierte Isolierschicht 129 durch eine p-dotierte Isolierschicht ersetzt, und die n-Wannen und p-Wannen der Schutzvorrichtung können jeweils durch p-Wannen und n-Wannen ersetzt werden. Zudem können die n-dotierten aktiven Bereiche und die p-dotierten aktiven Bereiche jeweils durch p-dotierte aktive Bereiche und n-dotierte aktive Bereiche ersetzt werden.
  • Anwendungen
  • Vorrichtungen, welche die zuvor beschriebenen Methoden verwenden, können bei diversen elektronischen Hochleistungsvorrichtungen und Schnittstellenanwendungen, die unter harten elektrischen Bedingungen funktionieren, umgesetzt werden. Beispiele der elektronischen Vorrichtungen können ohne Einschränkung elektronische Verbraucherprodukte, Teile der elektronischen Verbraucherprodukte, elektronische Testgeräte, sehr robuste industrielle und Automobilanwendungen usw. umfassen. Beispiele der elektronischen Vorrichtungen können auch Schaltungen von optischen Netzwerken oder anderen Kommunikationsnetzwerken umfassen. Die elektronischen Verbraucherprodukte können ohne Einschränkung ein Kraftfahrzeug, einen Fahrzeugmotorhandhabungs-Controller, einen Getriebe-Controller, einen Sitzgurt-Controller, einen Antiblockiersystem-Controller, einen Camcorder, eine Kamera, eine Digitalkamera, einen tragbaren Speicher-Chip, eine Waschmaschine, einen Trockner, einen Waschtrockner, ein Kopiergerät, ein Faxgerät, einen Scanner, ein Mehrfunktions-Peripheriegerät usw. umfassen. Ferner kann die elektronische Vorrichtung unfertige Produkte umfassen, einschließlich solcher für industrielle, medizinische und Automobilanwendungen.
  • Die vorstehende Beschreibung und die Ansprüche können sich auf Elemente oder Merkmale als aneinander „angeschlossen” oder „gekoppelt” beziehen. Wie es hier verwendet wird, und soweit nicht ausdrücklich anders angegeben, bedeutet ein „angeschlossenes” Mittel, dass ein Element/Merkmal direkt oder indirekt an ein anderes Element/Merkmal, und nicht unbedingt mechanisch, angeschlossen ist. Ebenso, und soweit nicht ausdrücklich anders angegeben, bedeutet ein „gekoppeltes” Mittel, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal, und nicht unbedingt mechanisch, gekoppelt ist. Obwohl somit die diversen Schemata, die in den Figuren gezeigt werden, beispielhafte Anordnungen von Elementen und Bauteilen abbilden, können bei einer tatsächlichen Ausführungsform zusätzliche dazwischenliegende Elemente, Vorrichtungen, Merkmale oder Bauteile vorhanden sein (vorausgesetzt, die Funktionalität der abgebildeten Schaltungen wird nicht negativ beeinflusst).
  • Obwohl die vorliegende Erfindung im Sinne bestimmter Ausführungsformen beschrieben wurde, liegen andere Ausführungsformen, die dem Fachmann auf diesem Gebiet ersichtlich sind, einschließlich Ausführungsformen, die nicht alle hier dargelegten Merkmale und Vorteile bereitstellen, ebenfalls im Umfang der vorliegenden Erfindung. Zudem können die zuvor beschriebenen diversen Ausführungsformen kombiniert werden, um weitere Ausführungsformen bereitzustellen. Zudem können bestimmte Merkmale, die in Zusammenhang mit einer Ausführungsform gezeigt werden, auch in andere Ausführungsformen integriert werden. Entsprechend wird der Umfang der vorliegenden Erfindung nur mit Bezug auf die beiliegenden Ansprüche definiert.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • AEC-Q100 [0032]
    • AEC-Q100 N [0039]
    • Normen IEC-61000-4-2 [0039]
    • Normen IEC-61000-4-2 [0044]
    • Normen ISO-7633-3 [0044]
    • AEC-Q100 [0044]
    • Normen IEC-61000-4-2 [0049]

Claims (24)

  1. Gerät (1) umfassend: eine erste Kontaktfläche; eine interne Schaltung (3) die an die erste Kontaktfläche elektrisch angeschlossen ist; und ein Schutzsystem, das konfiguriert ist, um die interne Schaltung vor transienten elektrischen Ereignissen zu schützen, wobei das Schutzsystem Folgendes umfasst: eine erste primäre Schutzvorrichtung, die an die erste Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine erste Haltespannung aufzuweisen und bidirektionalen Sperrspannungsschutz bereitzustellen; eine erste sekundäre Schutzvorrichtung, die an die erste Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine zweite Haltespannung aufzuweisen und bidirektionalen Sperrspannungsschutz bereitzustellen, wobei die erste primäre Schutzvorrichtung eine Stromhandhabungskapazität aufweist, die größer ist als eine Stromhandhabungskapazität der ersten sekundären Schutzvorrichtung, und wobei die erste sekundäre Schutzvorrichtung kleiner als die erste primäre Schutzvorrichtung ist und eine Anschaltgeschwindigkeit aufweist, die schneller als eine Anschaltgeschwindigkeit der ersten primären Schutzvorrichtung ist, und wobei eine Größe der ersten Haltespannung geringer als eine Größe der zweiten Haltespannung ist, so dass, wenn die erste primäre Schutzvorrichtung aktiviert wurde, die aktivierte erste primäre Schutzvorrichtung eine Spannung der ersten Kontaktfläche blockiert und einen Stromfluss durch die erste sekundäre Schutzvorrichtung verringert.
  2. Gerät nach Anspruch 1, wobei die interne Schaltung einen Hochspannungs-, Doppeldiffusions-, Metalloxidhalbleiter-(DMOS)Transistor in Reihe mit einem Widerstand und einem Sperrübergang umfasst, wobei der Widerstand und der Sperrübergang eine Vielzahl von Segmenten umfassen, und der DMOS-Transistor eine Vielzahl von Fingern umfasst, wobei jedes der Vielzahl von Segmenten mit einem entsprechenden der Vielzahl von Fingern unabhängig elektrisch in Reihe geschaltet ist, um eine unabhängige Fingervorschaltung bereitzustellen.
  3. Gerät nach Anspruch 1, wobei das Schutzsystem ferner Folgendes umfasst: eine erste tertiäre Schutzvorrichtung, die an die erste Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine dritte Haltespannung aufzuweisen und bidirektionalen Sperrspannungsschutz bereitzustellen, wobei die Stromhandhabungskapazität der ersten sekundären Schutzvorrichtung größer als eine Stromhandhabungskapazität der ersten tertiären Schutzvorrichtung ist, und wobei die erste tertiäre Schutzvorrichtung eine Anschaltgeschwindigkeit aufweist, die schneller als eine Anschaltgeschwindigkeit der ersten primären Schutzvorrichtung ist, und wobei die Größe der ersten Haltespannung geringer als eine Größe der dritten Haltespannung ist, so dass, wenn die erste primäre Schutzvorrichtung aktiviert wurde, die aktivierte erste primäre Schutzvorrichtung die Spannung der ersten Kontaktfläche blockiert, um einen Stromfluss durch die tertiäre Schutzvorrichtung zu verringern.
  4. Gerät nach Anspruch 3, wobei die primäre Schutzvorrichtung optimiert ist, um Robustheit gegen elektrostatische Entladung (ESD) auf Systemebene und elektromagnetische Interferenz (EMI) auf Systemebene bereitzustellen, indem ein Entladungspfad von der ersten Kontaktfläche zu einer Energie-tief-Kontaktfläche bereitgestellt wird.
  5. Gerät nach Anspruch 1, wobei die erste Kontaktfläche eine Signalkontaktfläche ist, und wobei das Gerät ferner eine Energie-tief-Kontaktfläche und eine Energie-hoch-Kontaktfläche umfasst, wobei die erste primäre Schutzvorrichtung zwischen der Signalkontaktfläche der Energie-tief-Kontaktfläche elektrisch angeschlossen ist, und die erste sekundäre Schutzvorrichtung zwischen der Signalkontaktfläche und der Energie-hoch-Kontaktfläche elektrisch angeschlossen ist.
  6. Gerät nach Anspruch 5, ferner umfassend eine zweite primäre Schutzvorrichtung, die zwischen der Energie-hoch-Kontaktfläche und der Energie-tief-Kontaktfläche elektrisch angeschlossen ist.
  7. Gerät nach Anspruch 6, ferner umfassend einen ersten Kondensator, der zwischen der Signalkontaktfläche und der Energie-tief-Kontaktfläche elektrisch angeschlossen ist, und einen zweiten Kondensator, der zwischen der Energie-hoch-Kontaktfläche und der Energietief-Kontaktfläche elektrisch angeschlossen ist.
  8. Gerät nach Anspruch 5, ferner umfassend einen Widerstand, der zwischen einem Ausgang der internen Schaltung und der ersten Kontaktfläche elektrisch angeschlossen ist, wobei der Widerstand einen Widerstand aufweist, der ausgewählt wird, um in dem Bereich von ungefähr 0,5 Ω bis ungefähr 1 kΩ zu liegen.
  9. Gerät nach Anspruch 5, ferner umfassend einen Spannungsregler und eine zweite sekundäre Schutzschaltung, wobei der Spannungsregler konfiguriert ist, um eine geregelte Spannungsversorgung für die interne Schaltung zu erzeugen, und wobei die zweite sekundäre Schutzschaltung zwischen der Energie-hoch-Kontaktfläche und der geregelten Spannungsversorgung elektrisch angeschlossen ist.
  10. Gerät nach Anspruch 1, wobei die erste primäre Schutzvorrichtung einen ersten bidirektionalen bipolaren Transistor umfasst, und die erste sekundäre Schutzvorrichtung einen zweiten bidirektionalen bipolaren Transistor umfasst, wobei der erste bidirektionale bipolare Transistor konfiguriert ist, um die erste Haltespannung zu steuern, und der zweite bidirektionale bipolare Transistor konfiguriert ist, um die zweite Haltespannung zu steuern, und wobei die ersten und zweiten bidirektionalen bipolaren Transistoren jeweils konfiguriert sind, um Sperrspannungsschutz mit doppelter Polarität bereitzustellen.
  11. Gerät nach Anspruch 1, wobei die erste primäre Schutzvorrichtung und die erste sekundäre Schutzvorrichtung konfiguriert sind, um asymmetrischen bidirektionalen Sperrspannungsschutz bereitzustellen.
  12. Gerät (1), umfassend: eine Kontaktfläche; eine interne Schaltung (3), die an die Kontaktfläche elektrisch angeschlossen ist; und ein Schutzsystem, das konfiguriert ist, um die interne Schaltung vor transienten elektrischen Ereignissen zu schützen, wobei das Schutzsystem Folgendes umfasst: ein Mittel zum Bereitstellen von primärem bidirektionalen Sperrspannungsschutz, das an die Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine erste Haltespannung aufzuweisen; ein Mittel zum Bereitstellen von sekundärem bidirektionalen Sperrspannungsschutz, das an die Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine zweite Haltespannung aufzuweisen, wobei das primäre Schutzmittel eine Stromhandhabungskapazität aufweist, die größer als eine Stromhandhabungskapazität des sekundären Schutzmittels ist, und wobei das sekundäre Schutzmittel eine Anschaltgeschwindigkeit aufweist, die schneller als eine Anschaltgeschwindigkeit des primären Schutzmittels ist, und wobei eine Größe der ersten Haltespannung geringer als eine Größe der zweiten Haltespannung ist, so dass, wenn das primäre bidirektionale Sperrspannungsschutzmittel aktiviert wurde, das aktivierte primäre Schutzmittel eine Spannung der Kontaktfläche blockiert, um einen Stromfluss durch das sekundäre Schutzmittel zu verringern.
  13. Gerät (1) umfassend: ein Substrat; eine Kontaktfläche; eine primäre Schutzvorrichtung, die an die Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine erste Haltespannung aufzuweisen, wobei die primäre Schutzvorrichtung einen ersten bidirektionalen bipolaren Transistor umfasst, der in dem Substrat angeordnet ist; und eine sekundäre Schutzvorrichtung, die an die Kontaktfläche elektrisch angeschlossen ist und konfiguriert ist, um eine zweite Haltespannung aufzuweisen, wobei die sekundäre Schutzvorrichtung einen zweiten bidirektionalen bipolaren Transistor umfasst, der in dem Substrat angeordnet ist, wobei die primäre Schutzvorrichtung eine Stromhandhabungskapazität aufweist, die größer als eine Stromhandhabungskapazität der sekundären Schutzvorrichtung ist, und wobei die sekundäre Schutzvorrichtung eine Anschaltgeschwindigkeit aufweist, die schneller als eine Anschaltgeschwindigkeit der primären Schutzvorrichtung ist, und wobei eine Größe der ersten Haltespannung geringer als eine Größe der zweiten Haltespannung ist, so dass, wenn die primäre Schutzvorrichtung aktiviert wurde, die aktivierte primäre Schutzvorrichtung eine Spannung der Kontaktfläche blockiert, um einen Stromfluss durch die sekundäre Schutzvorrichtung zu verringern.
  14. Gerät nach Anspruch 13, ferner umfassend: eine erste zentrale Wanne die in dem Substrat angeordnet ist, wobei die erste zentrale Wanne eine Dotierung einer ersten Art aufweist; eine erste Wanne, die in dem Substrat neben der ersten zentralen Wanne angeordnet ist, wobei die erste Wanne eine Dotierung einer zweiten Art aufweist, die der ersten Art entgegengesetzt ist; und eine zweite Wanne, die in dem Substrat neben der ersten zentralen Wanne und auf der gegenüberliegenden Seite der ersten zentralen Wanne im Verhältnis zu der ersten Wanne angeordnet ist, wobei die zweite Wanne eine Dotierung der zweiten Art aufweist, wobei die erste zentrale Wanne, die erste Wanne und die zweite Wanne konfiguriert sind, um als erster bidirektionaler bipolarer Transistor zu funktionieren.
  15. Gerät nach Anspruch 14, ferner umfassend eine flache Wanne der zweiten Art, die in der ersten zentralen Wanne gebildet ist.
  16. Gerät nach Anspruch 14, ferner umfassend einen ersten ringförmigen Ring der zweiten Art und eine Isolierschicht der zweiten Art, wobei der erste ringförmige Ring die erste zentrale Wanne, die erste Wanne und die zweite Wanne umgibt, und wobei die Isolierschicht unterhalb der ersten zentralen Wanne, der ersten Wanne, der zweiten Wanne und mindestens eines Teils des ersten ringförmigen Rings angeordnet ist, und wobei der erste ringförmige Ring und die Isolierschicht nicht elektrisch geerdet sind.
  17. Gerät nach Anspruch 16, ferner umfassend einen zweiten ringförmigen Ring der ersten Art und einen dritten ringförmigen Ring der zweiten Art, wobei der zweite ringförmige Ring konfiguriert ist, um den ersten ringförmigen Ring zu umgeben, und wobei der dritte ringförmige Ring konfiguriert ist, um den zweiten ringförmigen Ring zu umgeben, und wobei die Isolierschicht konfiguriert ist, um sich unterhalb mindestens eines Teils des zweiten ringförmigen Rings zu erstrecken.
  18. Gerät nach Anspruch 14, ferner umfassend: einen ersten aktiven Bereich und einen zweiten aktiven Bereich, die in der ersten Wanne angeordnet sind, wobei der zweite aktive Bereich einen Teil aufweist, der weiter von der ersten zentralen Wanne entfernt ist als mindestens ein Teil des ersten aktiven Bereichs, wobei der erste aktive Bereich eine Dotierung der ersten Art aufweist, wobei der zweite aktive Bereich eine Dotierung der zweiten Art aufweist; und einen dritten aktiven Bereich und einen vierten aktiven Bereich, die in der zweiten Wanne angeordnet sind, wobei der vierte aktive Bereich einen Teil aufweist, der weiter von der ersten zentralen Wanne entfernt ist als mindestens ein Teil des dritten aktiven Bereichs, wobei der dritte aktive Bereich eine Dotierung der ersten Art aufweist, wobei der vierte aktive Bereich eine Dotierung der zweiten Art aufweist.
  19. Gerät nach Anspruch 18, wobei die ersten, zweiten, dritten und vierten aktiven Bereiche eine Vielzahl von Kanälen umfassen, die im Allgemeinen in einer Richtung ausgerichtet sind.
  20. Gerät nach Anspruch 18, ferner umfassend flache Wannenbereiche der ersten Art unterhalb der ersten, zweiten, dritten und vierten aktiven Bereiche.
  21. Gerät nach Anspruch 14, wobei die erste Art p-dotiert und die zweite Art n-dotiert ist.
  22. Gerät nach Anspruch 14, ferner umfassend: eine zweite zentrale Wanne, die in dem Substrat angeordnet ist, wobei die zweite zentrale Wanne eine Dotierung der ersten Art aufweist; eine dritte Wanne, die in dem Substrat neben der zweiten zentralen Wanne angeordnet ist, wobei die dritte Wanne eine Dotierung der zweiten Art aufweist; und eine zweite Wanne, die in dem Substrat neben der zweiten zentralen Wanne und auf der gegenüberliegenden Seite der zweiten zentralen Wanne im Verhältnis zu der dritten Wanne angeordnet ist, wobei die vierte Wanne eine Dotierung der zweiten Art aufweist, wobei die zweite zentrale Wanne, die dritte Wanne und die vierte Wanne konfiguriert sind, um als der zweite bidirektionale bipolare Transistor zu funktionieren.
  23. Gerät nach Anspruch 22, ferner umfassend: einen ersten aktiven Bereich und einen zweiten aktiven Bereich, die in der dritten Wanne angeordnet sind, wobei der zweite aktive Bereich einen Teil aufweist, der weiter von der zweiten zentralen Wanne entfernt ist als mindestens ein Teil des ersten aktiven Bereichs, wobei der erste aktive Bereich eine Dotierung der ersten Art aufweist, wobei der zweite aktive Bereich eine Dotierung der zweiten Art aufweist; und einen dritten aktiven Bereich und einen vierten aktiven Bereich, die in der vierten Wanne angeordnet sind, wobei der vierte aktive Bereich einen Teil aufweist, der weiter von der zweiten zentralen Wanne entfernt ist als mindestens ein Teil des dritten aktiven Bereichs, wobei der dritte aktive Bereich eine Dotierung der ersten Art aufweist, wobei der vierte aktive Bereich eine Dotierung der zweiten Art aufweist.
  24. Gerät nach Anspruch 23, wobei der erste aktive Bereich eine Vielzahl von ersten getrennten Bereichen umfasst, die im Allgemeinen in einer Richtung ausgerichtet sind, wobei der Teil des zweiten aktiven Bereichs einen ersten länglichen Teil bildet, der sich in der Richtung erstreckt, so dass die Vielzahl von ersten getrennten Bereichen zwischen dem ersten länglichen Teil und der zweiten zentralen Wanne eingeschoben ist, wenn sie von oben gesehen wird, wobei der dritte aktive Bereich eine Vielzahl von zweiten getrennten Bereichen umfasst, die im Allgemeinen in der Richtung ausgerichtet sind, wobei der Teil des vierten aktiven Bereichs einen zweiten länglichen Teil bildet, der sich derart in der Richtung erstreckt, dass die Vielzahl von zweiten getrennten Bereichen zwischen dem zweiten länglichen Teil und der zweiten zentralen Wanne eingeschoben ist, wenn wie von oben gesehen wird.
DE102013101326A 2012-02-13 2013-02-11 Schutzsysteme für integrierte Schaltungen und Verfahren zum Ausbilden derselben Pending DE102013101326A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/372,327 2012-02-13
US13/372,327 US8947841B2 (en) 2012-02-13 2012-02-13 Protection systems for integrated circuits and methods of forming the same

Publications (1)

Publication Number Publication Date
DE102013101326A1 true DE102013101326A1 (de) 2013-08-14

Family

ID=48868427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013101326A Pending DE102013101326A1 (de) 2012-02-13 2013-02-11 Schutzsysteme für integrierte Schaltungen und Verfahren zum Ausbilden derselben

Country Status (2)

Country Link
US (1) US8947841B2 (de)
DE (1) DE102013101326A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10008490B2 (en) 2015-04-07 2018-06-26 Analog Devices, Inc. High speed interface protection apparatus
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
JP5942756B2 (ja) * 2012-09-28 2016-06-29 株式会社ソシオネクスト 保護回路、インタフェース回路、及び通信システム
JP6189964B2 (ja) * 2012-10-22 2017-08-30 シーエスエムシー テクノロジーズ エフエイビー1 カンパニー リミテッド Esd保護用半導体デバイス
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9691750B2 (en) * 2015-01-30 2017-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and layout method thereof
US9866014B2 (en) * 2015-02-11 2018-01-09 Allegro Microsystems, Llc Electronic device with shared EOS protection and power interruption mitigation
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9614369B2 (en) * 2015-03-26 2017-04-04 Nxp Usa, Inc. ESD protection device
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10439024B2 (en) * 2016-06-13 2019-10-08 Texas Instruments Incorporated Integrated circuit with triple guard wall pocket isolation
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
JP6776192B2 (ja) * 2017-06-28 2020-10-28 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US10475783B2 (en) * 2017-10-13 2019-11-12 Nxp B.V. Electrostatic discharge protection apparatuses
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
US10249607B1 (en) 2017-12-15 2019-04-02 Texas Instruments Incorporated Internally stacked NPN with segmented collector
TWI661530B (zh) * 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
US11069675B2 (en) * 2018-05-17 2021-07-20 Jiangnan University ESD protection device with bidirectional diode string-triggering SCR structure
TWI708239B (zh) * 2018-05-22 2020-10-21 聯詠科技股份有限公司 顯示器儀器及其資料驅動積體電路
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
US11431166B2 (en) * 2020-04-02 2022-08-30 Infineon Technologies Austria Ag Electrostatic discharge protection in a monolithic gate driver having multiple voltage domains
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
CN114696305A (zh) 2020-12-29 2022-07-01 恩智浦有限公司 静电放电esd保护装置

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436667A (en) 1964-12-08 1969-04-01 Electric Associates Inc Protection circuit for an amplifier system
US4626882A (en) 1984-07-18 1986-12-02 International Business Machines Corporation Twin diode overvoltage protection structure
US4633283A (en) * 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages
US5061652A (en) 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
IT1253682B (it) 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
US5276582A (en) 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
US5343053A (en) 1993-05-21 1994-08-30 David Sarnoff Research Center Inc. SCR electrostatic discharge protection for integrated circuits
US5475335A (en) 1994-04-01 1995-12-12 National Semiconductor Corporation High voltage cascaded charge pump
US5600525A (en) * 1994-08-17 1997-02-04 David Sarnoff Research Center Inc ESD protection circuit for integrated circuit
US5652689A (en) 1994-08-29 1997-07-29 United Microelectronics Corporation ESD protection circuit located under protected bonding pad
JPH08139528A (ja) 1994-09-14 1996-05-31 Oki Electric Ind Co Ltd トランジスタ保護回路
US5576557A (en) 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5541801A (en) * 1995-05-26 1996-07-30 United Microelectronics Corporation Low-voltage gate trigger SCR (LVGTSCR) ESD protection circuit for input and output pads
US5745323A (en) 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
FR2743938B1 (fr) 1996-01-19 1998-04-10 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
TW299495B (en) 1996-05-03 1997-03-01 Winbond Electronics Corp Electrostatic discharge protection circuit
US5663860A (en) 1996-06-28 1997-09-02 Harris Corporation High voltage protection circuits
JP3601252B2 (ja) 1996-09-13 2004-12-15 株式会社デンソー ノックセンサ
KR100240872B1 (ko) 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
US5889644A (en) 1997-02-19 1999-03-30 Micron Technology, Inc. Device and method for electrostatic discharge protection of a circuit device
DE19721655C1 (de) 1997-05-23 1998-12-03 Daimler Benz Ag Thyristor mit Selbstschutz
US6137140A (en) 1997-11-26 2000-10-24 Texas Instruments Incorporated Integrated SCR-LDMOS power device
US6365924B1 (en) 1998-06-19 2002-04-02 National Semiconductor Corporation Dual direction over-voltage and over-current IC protection device and its cell structure
KR100307554B1 (ko) 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
JP3244057B2 (ja) 1998-07-16 2002-01-07 日本電気株式会社 基準電圧源回路
US6236087B1 (en) 1998-11-02 2001-05-22 Analog Devices, Inc. SCR cell for electrical overstress protection of electronic circuits
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
GB9907021D0 (en) 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Switch circuit and semiconductor switch for battery-powered equipment
US6310379B1 (en) 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US6873505B2 (en) 1999-09-14 2005-03-29 United Microelectronics Corp. Electrostatic discharge protective circuitry equipped with a common discharge line
US6512662B1 (en) * 1999-11-30 2003-01-28 Illinois Institute Of Technology Single structure all-direction ESD protection for integrated circuits
US6358781B1 (en) 2000-06-30 2002-03-19 Taiwan Semiconductor Manufacturing Company Uniform current distribution SCR device for high voltage ESD protection
US6492208B1 (en) 2000-09-28 2002-12-10 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
US6621126B2 (en) * 2000-10-10 2003-09-16 Sarnoff Corporation Multifinger silicon controlled rectifier structure for electrostatic discharge protection
JP4065104B2 (ja) 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
TW483143B (en) 2001-02-05 2002-04-11 Vanguard Int Semiconduct Corp Voltage control device for electrostatic discharge protection and its related circuit
US6498357B2 (en) 2001-02-09 2002-12-24 United Microelectronics Corp. Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process
US6448123B1 (en) 2001-02-20 2002-09-10 Taiwan Semiconductor Manufacturing Company Low capacitance ESD protection device
TW511269B (en) 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
US7548401B2 (en) * 2001-03-16 2009-06-16 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
EP1368874B2 (de) 2001-03-16 2015-02-18 Sofics BVBA Strukturen zum schutz vor elektrostatischen entladungen für schnelle technologien mit gemischten und ultraniedrigen spannungsversorgungen
US6403992B1 (en) 2001-06-05 2002-06-11 Integrated Technology Express Inc. Complementary metal-oxide semiconductor device
US7005708B2 (en) 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
TW504828B (en) * 2001-08-17 2002-10-01 Winbond Electronics Corp Bi-directional electrical overstress and electrostatic discharge protection apparatus
US20030076636A1 (en) 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
JP4369230B2 (ja) 2001-11-07 2009-11-18 新電元工業株式会社 サージ防護半導体装置
US6667870B1 (en) 2001-12-12 2003-12-23 Natiional Semiconductor Corporation Fully distributed slave ESD clamps formed under the bond pads
US6704180B2 (en) 2002-04-25 2004-03-09 Medtronic, Inc. Low input capacitance electrostatic discharge protection circuit utilizing feedback
US7179691B1 (en) 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6724603B2 (en) 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
JP4240983B2 (ja) 2002-10-07 2009-03-18 沖電気工業株式会社 入力ピン容量の設定方法
US6960811B2 (en) 2002-11-07 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Low capacitance ESD protection device, and integrated circuit including the same
US20040190208A1 (en) 2003-03-26 2004-09-30 Maxim Levit Electrostatic discharge protection and methods thereof
US6909149B2 (en) 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6756834B1 (en) 2003-04-29 2004-06-29 Pericom Semiconductor Corp. Direct power-to-ground ESD protection with an electrostatic common-discharge line
US7196887B2 (en) 2003-05-28 2007-03-27 Texas Instruments Incorporated PMOS electrostatic discharge (ESD) protection device
US7244992B2 (en) 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
US6960792B1 (en) 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
US7582938B2 (en) 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
US6979869B2 (en) 2003-10-01 2005-12-27 Lsi Logic Corporation Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process
US6906387B1 (en) * 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
US20050088794A1 (en) 2003-10-23 2005-04-28 International Business Machines Corporation Removeable ESD for improving I/O pin bandwidth
US7038280B2 (en) 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
US7067883B2 (en) 2003-10-31 2006-06-27 Lattice Semiconductor Corporation Lateral high-voltage junction device
TWI223432B (en) 2003-12-18 2004-11-01 Univ Nat Chiao Tung Double-triggered silicon controller rectifier and relevant circuitry
US7202114B2 (en) * 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
DE102004009981B4 (de) 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
CN100377321C (zh) 2004-06-28 2008-03-26 中芯国际集成电路制造(上海)有限公司 用于高电压操作的金属氧化物半导体器件及其制造方法
JP4282581B2 (ja) 2004-09-29 2009-06-24 株式会社東芝 静電保護回路
TWI237893B (en) 2004-12-10 2005-08-11 Richtek Technology Corp Booster-type power management chip containing electrostatic discharge protection mechanism of output electrode
KR100627134B1 (ko) 2004-12-14 2006-09-25 한국전자통신연구원 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
KR100638456B1 (ko) 2004-12-30 2006-10-24 매그나칩 반도체 유한회사 이에스디 보호회로 및 그 제조방법
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7414287B2 (en) 2005-02-21 2008-08-19 Texas Instruments Incorporated System and method for making a LDMOS device with electrostatic discharge protection
DE102005013686A1 (de) 2005-03-18 2006-10-05 Atmel Germany Gmbh ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
US7232711B2 (en) 2005-05-24 2007-06-19 International Business Machines Corporation Method and structure to prevent circuit network charging during fabrication of integrated circuits
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
JP4995455B2 (ja) 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
US7465995B2 (en) 2006-01-10 2008-12-16 Taiwan Semiconductor Manufacturing Co. Resistor structure for ESD protection circuits
US7385793B1 (en) 2006-01-24 2008-06-10 Cypress Semiconductor Corporation Cascode active shunt gate oxide project during electrostatic discharge event
US7345341B2 (en) 2006-02-09 2008-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
US7626243B2 (en) 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
US20080029782A1 (en) 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US7605431B2 (en) 2006-09-20 2009-10-20 Himax Technologies Limited Electrostatic discharge protection apparatus for semiconductor devices
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8431958B2 (en) 2006-11-16 2013-04-30 Alpha And Omega Semiconductor Ltd Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
US7834378B2 (en) * 2007-08-28 2010-11-16 Fairchild Korea Semiconductor Ltd SCR controlled by the power bias
DE102007040875B4 (de) 2007-08-29 2017-11-16 Austriamicrosystems Ag Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
US7663190B2 (en) 2007-10-08 2010-02-16 Intersil Americas Inc. Tunable voltage isolation ground to ground ESD clamp
JP2009194301A (ja) 2008-02-18 2009-08-27 Sanyo Electric Co Ltd 半導体装置
US7786504B2 (en) 2008-03-20 2010-08-31 Amazing Microelectronic Corp. Bidirectional PNPN silicon-controlled rectifier
KR100976410B1 (ko) 2008-05-28 2010-08-17 주식회사 하이닉스반도체 정전기 방전 장치
US7868387B2 (en) 2008-06-13 2011-01-11 Analog Devices, Inc. Low leakage protection device
KR20100003569A (ko) 2008-07-01 2010-01-11 서경대학교 산학협력단 사이리스터를 이용한 esd 보호 회로
US8198651B2 (en) 2008-10-13 2012-06-12 Infineon Technologies Ag Electro static discharge protection device
JP2010129893A (ja) 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
JP5172654B2 (ja) * 2008-12-27 2013-03-27 株式会社東芝 半導体装置
EP2246885A1 (de) * 2009-04-27 2010-11-03 STmicroelectronics SA Schutzvorrichtung für einen integrierten Schaltkreis gegen elektrostatische Entladungen
US8222698B2 (en) * 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8648419B2 (en) 2010-01-20 2014-02-11 Freescale Semiconductor, Inc. ESD protection device and method
US8432651B2 (en) * 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8665571B2 (en) * 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) * 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8466489B2 (en) * 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
AEC-Q100
AEC-Q100 N
Normen IEC-61000-4-2
Normen ISO-7633-3

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008490B2 (en) 2015-04-07 2018-06-26 Analog Devices, Inc. High speed interface protection apparatus
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces

Also Published As

Publication number Publication date
US20130208385A1 (en) 2013-08-15
US8947841B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
DE102013101326A1 (de) Schutzsysteme für integrierte Schaltungen und Verfahren zum Ausbilden derselben
DE102017107906B4 (de) Schutzvorrichtungen für Kommunikationssystem-Sendeempfängerschnittstellen zum Bereitstellen von Schutz vor transienten elektrischen Ereignissen
DE102013112283B4 (de) Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung
DE102017111285B4 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE112013001543B4 (de) Vorrichtung und Verfahren zum Schutz von elektronischen Präzisions-Mischsignalschaltungen
DE112012000746B4 (de) Gerät und Verfahren zum Schutz von unter hohen Belastungsbedingungen funktionierenden elektronischen Schaltungen
DE102015119837B4 (de) Vorrichtungen und Verfahren für die Transceiver-Schnittstellen-Überspannungsbegrenzung
DE102009013331B4 (de) Halbleiter-Bauelement
DE112020000376T5 (de) Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102018118033A1 (de) Einrichtungen für Sendeempfängerschnittstellen eines Kommunikationssystems
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE102017112963B4 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE102013209222B4 (de) ESD-Schutz für Anwendungen mit hoher Spannung
US20090309128A1 (en) Low Leakage Protection Device
DE112011102518B4 (de) Halbleitererzeugnis und verfahren zu seiner herstellung
DE102011000328A1 (de) Bauelemente für elektrostatische Entladung
DE112011100099T5 (de) Halbleiterbauelement
DE102017213788B4 (de) Eine ESD-Vorrichtung für eine Halbleiterstruktur
CN109599398A (zh) 单堆叠双极型esd保护装置
CN110047921A (zh) 双向可控硅结构

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20140818

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES, INC., WILMINGTON, US

Free format text: FORMER OWNER: ANALOG DEVICES INC., NORWOOD, MASS., US

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R016 Response to examination communication