JP4240983B2 - 入力ピン容量の設定方法 - Google Patents
入力ピン容量の設定方法 Download PDFInfo
- Publication number
- JP4240983B2 JP4240983B2 JP2002293148A JP2002293148A JP4240983B2 JP 4240983 B2 JP4240983 B2 JP 4240983B2 JP 2002293148 A JP2002293148 A JP 2002293148A JP 2002293148 A JP2002293148 A JP 2002293148A JP 4240983 B2 JP4240983 B2 JP 4240983B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring
- package
- electrostatic protection
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマルチチップパッケージに適する半導体チップの入力ピン容量設定方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置、例えばＤＲＡＭは１つのパッケージに１チップが搭載されたシングルチップパッケージが多かった。
しかし、近年、ＤＲＡＭの大容量化に伴い、１パッケージに複数チップを搭載するマルチップパッケージにしたＤＲＡＭ製品が開発されている。
特許文献１では、両面搭載型半導体集積回路装置において、静電保護回路をいずれか一方の集積回路チップのみに設け、或いは２つの集積回路チップに分散させて設ける構成を提案している。
【特許文献１】
特開平１０−３２１７４２号公報
【０００３】
ＤＲＡＭには、最大値と最少値を例えば５ＰＦと２．５ＰＦに定めた入力ピン容量というスペック（仕様、規格）がある。入力ピン容量はパッケージの要因で発生するパッケージ分の容量とチップの要因で発生するチップ分の容量で構成されている。
通常、パッケージ分の容量は変更することが困難なため、【特許文献１】においてもチップ分の容量を調節してスペックを満たすようにしていると思われる。
【０００４】
図１４は半導体チップの従来の入力回路を示す図である。
特許文献１の場合は、ＮチャネルＭＯＳトランジスタを使用しているが、図１４の回路例は、本発明との対比から、ＣＭＯＳトランジスタを使用している。
入力回路は主として静電気保護素子１と入力パッド２と配線３で構成されている。静電気保護素子１はＰチャネルＭＯＳトランジスタＰｃｈとＮチャネルＭＯＳトランジスタＮｃｈを接続したＣＭＯＳトランジスタを使用したキャパシタである。
静電気保護素子１は、入力パッド２、配線３を通して静電気が侵入し、内部回路に高電圧が印加されて内部回路が破壊されるのを防止するために設けられている。
【０００５】
この入力回路によるチップ分の入力ピン容量はＰチャネルＭＯＳトランジスタＰｃｈとＮチャネルＭＯＳトランジスタＮｃｈのソース・ドレイン間の接合容量の和である。容量は接合面積に比例するので、入力ピン容量はｐｎ接合の接合面積を設計段階において調整することにより設定される。
【０００６】
【発明が解決しようとする課題】
しかしながら、シングルチップパッケージ用にチップ分の入力ピン容量が設定されたチップを用いてマルチチップパッケージを開発した場合、マルチチップパッケージの入力ピン容量のスペックはシングルチップパッケージのスペックと同様なので、チップ分の入力ピン容量は単純に加算されて２チップ目以降のチップ分の容量が増加し、スペックの上限を逸脱してしまうという問題があった。
そのため、チップ分の入力容量を調整するが、その容量は固定されたもので、マルチチップパッケージのチップ数に応じて変えることはできなかった。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明は入力パッドと内部回路とを接続する配線にヒューズを介して接続された、１パッケージのチップ分の入力ピン容量をマルチチップパッケージに搭載されるチップ数に対応した数で分割した静電気保護素子を設けた半導体チップを準備し、マルチチップパッケージであって、ヒューズを切断することにより、マルチチップパッケージの各チップの入力ピン容量を決めるようにしたものである。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施形態の入力回路を示す図である。
入力回路は静電気保護素子１と入力パッド２と配線３とヒューズ４を備えている。静電気保護素子１は従来と同様のものであるが、パッケージのチップ分の入力ピン容量を２分割したＰチャネルＭＯＳトランジスタＰｃｈ−１とＰｃｈ−２によるキャパシタにより、従来のＰチャネルＭＯＳトランジスタＰｃｈによるキャパシタに相当するように構成されている。
ＮチャネルＭＯＳトランジスタＮｃｈ−１とＮｃｈ−２によるキャパシタも同じである。
なお、ＣＭＯＳトランジスタによるキャパシタを示しているが、ＮチャネルＭＯＳトランジスタ又はＰチャネルＭＯＳトランジスタＰｃｈによるキャパシタだけでも良いことは勿論である。
【０００９】
また、入力パッド２はピンに接続される入力端子であり、配線３は入力パッド２と内部回路とを接続するもので、いずれも従来と同じである。
ヒューズ４はアルミニウム等の金属配線と同じ材料で配線パターンと同様の方法で形成される。
なお、上記の構成要素以外にダイオード等の回路を付加して構成しても構わない。
【００１０】
トランジスタＰｃｈ−１及びＮｃｈ−１による第１の静電気保護素子１は配線３に接続されている。
トランジスタＰｃｈ−２及びＮｃｈ−２による第２の静電気保護素子１は配線３の近傍に配置されている。ヒューズ４は配線３と第２の静電気保護素子１との間に配置されている。
【００１１】
トランジスタＰｃｈ−１によるキャパシタの容量とトランジスタＰｃｈ−２によるキャパシタの容量は同じで、上記したようにパッケージのチップ分の入力ピン容量を等分に２分割したものであるが、その容量の設定はソース・ドレインのｐｎ接合の接合面積を設計段階で１／２に調整することにより行われる。
トランジスタＮｃｈ−１及びＮｃｈ−２によるキャパシタの場合も同じである。
【００１２】
図２はマルチチップパッケージ化する第１の実施形態を示す図である。
上記のように構成された入力回路を備えた半導体チップをシングルチップパッケージで使用する時は、トランジスタＰｃｈ−１，Ｐｃｈ−２及びＮｃｈ−１，Ｎｃｈ−２を使用した１チップを１つのパッケージに搭載する。
このように半導体チップが単数形成されている場合、ヒューズ４を切断しないので、トランジスタＰｃｈ−２及びＮｃｈ−２による第２の静電気保護素子１は配線３と電気的に接続されている。
【００１３】
一方、マルチチップパッケージ（２チップ搭載）の場合は、図２に示すように、ヒューズ４を切断して、トランジスタＰｃｈ−２及びＮｃｈ−２による第２の静電気保護素子１を切り離して電気的に切断し、トランジスタＰｃｈ−１及びＮｃｈ−１による第１の静電気保護素子１のみを使用する。
このように半導体チップが二つ形成されている場合、ヒューズ４を切断した２個のチップの入力パッド２をそれぞれパッケージの共通端子５に接続して１つのパッケージに搭載し、マルチチップパッケージの半導体装置を構成する。
このようにパッケージのチップ分の入力ピン容量を２分割し、ヒューズ４を切断して一方を切離した半導体チップを２個搭載してマルチチップパッケージにしても、パッケージの入力ピン容量がスペックの上限を超えることはない。
【００１４】
ヒューズ４の切断はウエーハ処理終了後にレーザにより実施されるが、ヒューズ４のパターン幅を細くしたり、パターンの膜厚を薄くして、予め切断し易い処置を施しておくと良い。
【００１５】
図３は本発明の第２の実施形態の入力回路を示す図で、図４はマルチチップパッケージ化する第２の実施形態を示す図である。
第１の実施形態とは、トランジスタＰｃｈ−１，Ｎｃｈ−１による第１の静電気保護素子１もヒューズ４を介して配線３に接続されていることが異なるだけで、他は全く同じである。
【００１６】
静電気保護素子１は少なくとも１つは入力パッド２に接続されていないと静電気により内部回路を破壊してしまうので、第１の実施形態の入力回路で十分であるが、第２の実施形態はどのヒューズ４を切断しても良いように、すべての静電気保護素子１にヒューズ４を接続したものである。
従って、マルチチップパッケージで使用する場合は、図４に示すように、パッケージのチップ分の入力ピン容量を２分割した一方の静電気保護素子１のヒューズ４を切断し、他方はヒューズ４を切断せずに配線３と電気的に接続したまま使用すれば良い。
【００１７】
図５は本発明の第３の実施形態の入力回路を示す図で、図６はマルチチップパッケージ化する第３の実施形態を示す図である。
第１、第２の実施形態が２チップ搭載用であるのに対し、第３の実施形態はこれをｎチップ搭載用に汎用化したものである。なお、ｎは２以上の整数である。
【００１８】
パッケージのチップ分の入力ピン容量は等分にｎ個に分割され、静電気保護素子１であるＭＯＳトランジスタを使用したキャパシタにより実現される。
具体的には各トランジスタＰｃｈ−１〜Ｐｃｈ−ｎの容量を形成する接合面積を、シングルチップパッケージ用の従来のトランジスタＰｃｈに相当する接合面積の１／ｎに形成する。
同様に各トランジスタＮｃｈ−１〜Ｎｃｈ−ｎについても接合面積を１／ｎに形成する。
【００１９】
このように構成された入力回路を備えた半導体チップをシングルチップパッケージにする時は、ヒューズ４を切断することなく、配線３と電気的に接続された第１〜第ｎの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｎ及びＮｃｈ−１〜Ｎｃｈ−ｎを使用したチップを１つのパッケージに１個搭載する。
【００２０】
マルチチップパッケージの場合は、図６に示すように、すべてのヒューズ４を切断することにより、第２〜第ｎの静電保護素子１、即ちトランジスタＰｃｈ−２〜Ｐｃｈ−ｎ及びＮｃｈ−２〜Ｎｃｈ−ｎを切離して配線３と電気的に切断し、第１の静電保護素子１、即ちトランジスタＰｃｈ−１，Ｎｃｈ−１のみを使用したチップをｎ個、＃１〜＃ｎの入力パッド２をそれぞれパッケージの共通端子５に接続して１つのパッケージに搭載し、マルチチップパッケージの半導体装置を構成する。
【００２１】
図７は本発明の第４の実施形態の入力回路を示す図で、図８はマルチチップパッケージ化する第４の実施形態を示す図である。
第３の実施形態とは、第１の静電気保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１がヒューズ４を介して配線３に接続されていることが異なるだけで、他は全く同じである。
【００２２】
マルチチップパッケージにする場合は、図８に示すように、例えば第１の静電保護素子１であるトランジスタＰｃｈ−１，Ｎｃｈ−１のヒューズ４は切断せず、他のヒューズ４はすべて切断して使用すれば良い。
どのヒューズ４を切断するかはレーザで切断する際のプログラムにより簡単に制御することができるので、切断しないヒューズを第１の静電保護素子１のヒューズ４と限定する必要はなく、いずれのヒューズ４であってもよい。
【００２３】
図９はマルチチップパッケージ化する第５の実施形態を示す図である。
第４の実施形態では、例えば第１の静電保護素子１であるトランジスタＰｃｈ−１，Ｎｃｈ−１のヒューズ４は切断せず、他のヒューズ４はすべて切断していたが、第５の実施形態では、第１及び第２の静電保護素子１であるトランジスタＰｃｈ−１，Ｎｃｈ−１及びＰｃｈ−２，Ｎｃｈ−２のヒューズ４は切断せず、第３の静電保護素子１であるトランジスタＰｃｈ−３，Ｎｃｈ−３から第ｓの静電保護素子１であるトランジスタＰｃｈ−ｓ，Ｎｃｈ−ｓのヒューズ４を切断する。
このようにして半導体チップをｎ個以下で使用し、入力パッド２をそれぞれパッケージの共通端子５に接続して１つのパッケージに搭載し、マルチチップパッケージの半導体装置を構成する。
【００２４】
半導体チップをｎ個搭載する場合は、パッケージのチップ分の入力ピン容量は等分にｎより大きいｓ個、例えば２ｎ個等に分割されている必要がある。そうしないと入力ピン容量のスペックを越える恐れがあるからである。
また、半導体チップをｎより小さい、例えばｎ−１個搭載する場合は、入力ピン容量はｓ＝ｎ個の分割でもよいが、いずれにしろパッケージの入力ピン容量のスペックを満たす必要がある。
なお、トランジスタＰｃｈ−１，Ｎｃｈ−１は図６のように配線３に直接接続されていても良い。
【００２５】
以上のように第１〜第５の実施形態によれば、入力パッドと内部回路とを接続する配線にヒューズを介して接続され、パッケージのチップ分の入力ピン容量を分割した静電気保護素子を設けて入力回路を構成し、１パッケージに搭載される半導体チップの数に対応して所定のヒューズを切断するようにしたので、所定のヒューズを切断した半導体チップを複数個搭載してマルチチップパッケージにしても、入力ピン容量のスペックを満たすことができる。
また、シングルチップパッケージで使用する時はヒューズを切断することなく、すべての静電気保護素子を使用すれば良いので、半導体チップをシングルパッケージとマルチチップパッケージに共用することができる。
【００２６】
図１０は本発明の第６の実施形態を示す図である。
第３の実施形態ではｎチップの搭載用として汎用化したが、第６の実施形態は１つのパッケージに搭載されることが想定されるチップ数ｏ，ｐの最小公倍数ｍにしたものである。これにより複数のマルチチップパッケージに共用する半導体チップとして構成することができる。
【００２７】
複数のマルチチップパッケージとして、２種類、例えばｏチップ搭載用、ｐチップ搭載用の共用チップを使用する場合に、パッケージのチップ分の入力ピン容量をｏ，ｐの最小公倍数ｍに分割する。
即ち、シングルチップパッケージ用の従来のトランジスタＰｃｈ，Ｎｃｈに相当する容量を形成する接合面積を最小公倍数のｍ個に等分に分割する。
従って、各トランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍの接合面積はシングルチップパッケージ用の各トランジスタＰｃｈ，Ｎｃｈの接合面積の１／ｍに形成される。
【００２８】
第１の静電保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１は直接配線３に接続され、第２〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−２〜Ｐｃｈ−ｍ及びＮｃｈ−２〜Ｎｃｈ−ｍはそれぞれヒューズ４を介して配線３に接続されている。
このように構成した入力回路を有する半導体チップをシングルチップパッケージ（ＳＣＰ）搭載用に使用する時は、ヒューズ４を切断することなく、第１〜第ｍの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍを使用したチップを１つのパッケージに１個搭載する。
【００２９】
マルチチップパッケージ搭載用例えばｏチップ搭載用に使用する時は、ヒューズ４を切断することなく配線３に接続された、図に示した矢印の範囲の第１〜第ｍ／ｏの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｏ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｏを使用し、ヒューズ４を切断することにより、第ｍ／ｏ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｏ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｏ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｏ個搭載する。
ｐチップ搭載用の場合は、図に示した矢印の範囲の第１〜第ｍ／ｐの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｐ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｐを使用し、ヒューズ４を切断することにより、第ｍ／ｐ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｐ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｐ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｐ個搭載する。
【００３０】
上記の例において、例えばｏ＝２，ｐ＝３とした場合、最少公倍数ｍは６となり、ｏチップ即ち２チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−３及びＮｃｈ−１〜Ｎｃｈ−３を使用し、Ｐｃｈ−４〜Ｐｃｈ−６及びＮｃｈ−４〜Ｎｃｈ−６のヒューズ４を切断したチップを２個搭載すれば良い。
ｐチップ即ち３チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−２及びＮｃｈ−１〜Ｎｃｈ−２を使用し、Ｐｃｈ−３〜Ｐｃｈ−６及びＮｃｈ−３〜Ｎｃｈ−６のヒューズ４を切断したチップを３個搭載すれば良い。
【００３１】
図１１は本発明の第７の実施形態を示す図である。
第４の実施形態ではｎチップの搭載用として汎用化したが、第７の実施形態はこのｎを１つのパッケージに搭載されることが想定されるチップ数ｏ，ｐの最小公倍数ｍに特定したものである。これにより複数のマルチチップパッケージに共用する半導体チップとして構成することができる。
第６の実施形態とは、第１の静電保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１がヒューズ４を介して配線３に接続されているのが異なるだけで他は同じである。
【００３２】
このように構成した入力回路を有する半導体チップをシングルチップパッケージ（ＳＣＰ）搭載用に使用する時は、ヒューズ４を切断することなく、第１〜第ｍの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍを使用したチップを１つのパッケージに１個搭載する。
【００３３】
マルチチップパッケージ搭載用例えばｏチップ搭載用に使用する時は、ヒューズ４を切断することなく配線３に接続された、図に示した矢印の範囲の第１〜第ｍ／ｏの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｏ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｏを使用し、ヒューズ４を切断することにより、第ｍ／ｏ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｏ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｏ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｏ個搭載する。
ｐチップ搭載用の場合は、図に示した矢印の範囲の第１〜第ｍ／ｐの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｐ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｐを使用し、ヒューズ４を切断することにより、第ｍ／ｐ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｐ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｐ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｐ個搭載する。
【００３４】
図１２は本発明の第８の実施形態を示す図である。
第６の実施形態では１つのパッケージに搭載されることが想定されるチップ数をｏ，ｐとしたが、第８の実施形態では、チップ数をｏ，ｐ，ｑとしたものである。これにより複数のマルチチップパッケージに共用する半導体チップとして構成することができる。
複数のマルチチップパッケージとして、３種類、例えばｏチップ搭載用、ｐチップ搭載用、ｑチップ搭載用の共用チップを使用する場合に、パッケージのチップ分の入力ピン容量をｏ，ｐ，ｑの最小公倍数ｍに分割する。
即ち、シングルチップパッケージ用の従来のトランジスタＰｃｈ，Ｎｃｈに相当する容量を形成する接合面積を最小公倍数のｍ個に等分に分割する。
従って、各トランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍの接合面積はシングルチップパッケージ用の各トランジスタＰｃｈ，Ｎｃｈの接合面積の１／ｍに形成される。
【００３５】
第１の静電保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１は直接配線３に接続され、第２〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−２〜Ｐｃｈ−ｍ及びＮｃｈ−２〜Ｎｃｈ−ｍはそれぞれヒューズ４を介して配線３に接続されている。
【００３６】
このように構成した入力回路を有する半導体チップをシングルチップパッケージ（ＳＣＰ）搭載用に使用する時は、ヒューズ４を切断することなく、配線３に接続された第１〜第ｍの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍを使用したチップを１つのパッケージに１個搭載する。
【００３７】
マルチチップパッケージ搭載用例えばｏチップ搭載用に使用する時は、ヒューズ４を切断することなく配線３に接続された、図に示した矢印の範囲の第１〜第ｍ／ｏの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｏ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｏを使用し、ヒューズ４を切断することにより、第ｍ／ｏ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｏ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｏ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｏ個搭載する。
ｐチップ搭載用の場合は、図に示した矢印の範囲の第１〜第ｍ／ｐの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｐ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｐを使用し、ヒューズ４を切断することにより、第ｍ／ｐ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｐ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｐ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｐ個搭載する。
ｑチップ搭載用の場合も、図に示した矢印の範囲の第１〜第ｍ／ｑの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｑ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｑを使用し、ヒューズ４を切断することにより、第ｍ／ｑ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｑ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｑ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｑ個搭載する。
【００３８】
上記の例において、例えばｏ＝２，ｐ＝３，ｑ＝４とした場合、最少公倍数ｍは１２となり、ｏチップ即ち２チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−６及びＮｃｈ−１〜Ｎｃｈ−６を使用し、Ｐｃｈ−７〜Ｐｃｈ−１２及びＮｃｈ−７〜Ｎｃｈ−１２のヒューズ４を切断したチップを２個搭載すれば良い。ｐチップ即ち３チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−４及びＮｃｈ−１〜Ｎｃｈ−４を使用し、Ｐｃｈ−５〜Ｐｃｈ−１２及びＮｃｈ−５〜Ｎｃｈ−１２のヒューズ４を切断したチップを３個搭載すれば良い。
ｑチップ即ち４チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−３及びＮｃｈ−１〜Ｎｃｈ−３を使用し、Ｐｃｈ−４〜Ｐｃｈ−１２及びＮｃｈ−４〜Ｎｃｈ−１２のヒューズ４を切断したチップを３個搭載すれば良い。
【００３９】
図１３は本発明の第９の実施形態を示す図である。
第７の実施形態では１つのパッケージに搭載されることが想定されるチップ数をｏ，ｐとしたが、第９の実施形態では、チップ数をｏ，ｐ，ｑとしたものである。これにより複数のマルチチップパッケージに共用する半導体チップとして構成することができる。
第８の実施形態とは、第１の静電保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１がヒューズ４を介して配線３に接続されているのが異なるだけで他は同じである。
【００４０】
複数のマルチチップパッケージとして、３種類、例えばｏチップ搭載用、ｐチップ搭載用、ｑチップ搭載用の共用チップを使用する場合に、パッケージのチップ分の入力ピン容量をｏ，ｐ，ｑの最小公倍数ｍに分割する。
即ち、シングルチップパッケージ用の従来のトランジスタＰｃｈ，Ｎｃｈに相当する容量を形成する接合面積を最小公倍数のｍ個に等分に分割する。
従って、各トランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍの接合面積はシングルチップパッケージ用の各トランジスタＰｃｈ，Ｎｃｈの接合面積の１／ｍに形成される。
第１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ及びＮｃｈ−１〜Ｎｃｈ−ｍはそれぞれヒューズ４を介して配線３に接続されている。
【００４１】
このように構成した入力回路を有する半導体チップをシングルチップパッケージ（ＳＣＰ）搭載用に使用する時は、ヒューズ４を切断することなく、配線３に接続された第１〜第ｍの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍを使用したチップを１つのパッケージに１個搭載する。
【００４２】
マルチチップパッケージ搭載用例えばｏチップ搭載用に使用する時は、ヒューズ４を切断することなく配線３に接続された、図に示した矢印の範囲の第１〜第ｍ／ｏの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｏ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｏを使用し、ヒューズ４を切断することにより、第ｍ／ｏ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｏ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｏ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｏ個搭載する。
ｐチップ搭載用の場合は、図に示した矢印の範囲の第１〜第ｍ／ｐの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｐ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｐを使用し、ヒューズ４を切断することにより、第ｍ／ｐ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｐ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｐ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｐ個搭載する。
ｑチップ搭載用の場合も、図に示した矢印の範囲の第１〜第ｍ／ｑの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｑ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｑを使用し、ヒューズ４を切断することにより、第ｍ／ｑ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｑ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｑ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｑ個搭載する。
【００４３】
上記の例において、例えばｏ＝２，ｐ＝３，ｑ＝４とした場合、最少公倍数ｍは１２となり、ｏチップ即ち２チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−６及びＮｃｈ−１〜Ｎｃｈ−６を使用し、Ｐｃｈ−７〜Ｐｃｈ−１２及びＮｃｈ−７〜Ｎｃｈ−１２のヒューズ４を切断したチップを２個搭載すれば良い。ｐチップ即ち３チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−４及びＮｃｈ−１〜Ｎｃｈ−４を使用し、Ｐｃｈ−５〜Ｐｃｈ−１２及びＮｃｈ−５〜Ｎｃｈ−１２のヒューズ４を切断したチップを３個搭載すれば良い。
ｑチップ即ち４チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−３及びＮｃｈ−１〜Ｎｃｈ−３を使用し、Ｐｃｈ−４〜Ｐｃｈ−１２及びＮｃｈ−４〜Ｎｃｈ−１２のヒューズ４を切断したチップを４個搭載すれば良い。
【００４４】
以上のように第６〜第９の実施形態によれば、パッケージのチップ分の入力ピン容量を１つのパッケージに搭載されることが想定されるチップ数の最小公倍数に分割しているので、第１〜第５の実施形態の効果に加えて半導体チップを更に複数のマルチチップパッケージ用に共用することができる。
【００４５】
【発明の効果】
上記したように、本発明によればマルチチップパッケージにした場合でも入力ピン容量をシングルチップパッケージと同じ容量に設定できるので、入力ピン容量のスペックを満足することができ、半導体チップをシングルチップパッケージ用とマルチチップパッケージ用に共用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の入力回路を示す図
【図２】第１の実施形態を示す図
【図３】本発明の第２の実施形態の入力回路を示す図
【図４】第２の実施形態を示す図
【図５】本発明の第３の実施形態の入力回路を示す図
【図６】第３の実施形態を示す図
【図７】本発明の第４の実施形態の入力回路を示す図
【図８】第４の実施形態を示す図
【図９】本発明の第５の実施形態を示す図
【図１０】本発明の第６の実施形態を示す図
【図１１】本発明の第７の実施形態を示す図
【図１２】本発明の第８の実施形態を示す図
【図１３】本発明の第９の実施形態を示す図
【図１４】従来の入力回路を示す図
【符号の説明】
１ 静電気保護素子
２ 入力パッド
３ 配線
４ ヒューズ
５ 共通端子
Ｐｃｈ−１〜Ｐｃｈ−ｎ，Ｐｃｈ−ｍ，Ｐｃｈ−ｓ ＰチャネルＭＯＳトランジスタ
Ｎｃｈ−１〜Ｎｃｈ−ｎ，Ｎｃｈ−ｍ，Ｎｃｈ−ｓ ＮチャネルＭＯＳトランジスタ
【発明の属する技術分野】
本発明はマルチチップパッケージに適する半導体チップの入力ピン容量設定方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置、例えばＤＲＡＭは１つのパッケージに１チップが搭載されたシングルチップパッケージが多かった。
しかし、近年、ＤＲＡＭの大容量化に伴い、１パッケージに複数チップを搭載するマルチップパッケージにしたＤＲＡＭ製品が開発されている。
特許文献１では、両面搭載型半導体集積回路装置において、静電保護回路をいずれか一方の集積回路チップのみに設け、或いは２つの集積回路チップに分散させて設ける構成を提案している。
【特許文献１】
特開平１０−３２１７４２号公報
【０００３】
ＤＲＡＭには、最大値と最少値を例えば５ＰＦと２．５ＰＦに定めた入力ピン容量というスペック（仕様、規格）がある。入力ピン容量はパッケージの要因で発生するパッケージ分の容量とチップの要因で発生するチップ分の容量で構成されている。
通常、パッケージ分の容量は変更することが困難なため、【特許文献１】においてもチップ分の容量を調節してスペックを満たすようにしていると思われる。
【０００４】
図１４は半導体チップの従来の入力回路を示す図である。
特許文献１の場合は、ＮチャネルＭＯＳトランジスタを使用しているが、図１４の回路例は、本発明との対比から、ＣＭＯＳトランジスタを使用している。
入力回路は主として静電気保護素子１と入力パッド２と配線３で構成されている。静電気保護素子１はＰチャネルＭＯＳトランジスタＰｃｈとＮチャネルＭＯＳトランジスタＮｃｈを接続したＣＭＯＳトランジスタを使用したキャパシタである。
静電気保護素子１は、入力パッド２、配線３を通して静電気が侵入し、内部回路に高電圧が印加されて内部回路が破壊されるのを防止するために設けられている。
【０００５】
この入力回路によるチップ分の入力ピン容量はＰチャネルＭＯＳトランジスタＰｃｈとＮチャネルＭＯＳトランジスタＮｃｈのソース・ドレイン間の接合容量の和である。容量は接合面積に比例するので、入力ピン容量はｐｎ接合の接合面積を設計段階において調整することにより設定される。
【０００６】
【発明が解決しようとする課題】
しかしながら、シングルチップパッケージ用にチップ分の入力ピン容量が設定されたチップを用いてマルチチップパッケージを開発した場合、マルチチップパッケージの入力ピン容量のスペックはシングルチップパッケージのスペックと同様なので、チップ分の入力ピン容量は単純に加算されて２チップ目以降のチップ分の容量が増加し、スペックの上限を逸脱してしまうという問題があった。
そのため、チップ分の入力容量を調整するが、その容量は固定されたもので、マルチチップパッケージのチップ数に応じて変えることはできなかった。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明は入力パッドと内部回路とを接続する配線にヒューズを介して接続された、１パッケージのチップ分の入力ピン容量をマルチチップパッケージに搭載されるチップ数に対応した数で分割した静電気保護素子を設けた半導体チップを準備し、マルチチップパッケージであって、ヒューズを切断することにより、マルチチップパッケージの各チップの入力ピン容量を決めるようにしたものである。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施形態の入力回路を示す図である。
入力回路は静電気保護素子１と入力パッド２と配線３とヒューズ４を備えている。静電気保護素子１は従来と同様のものであるが、パッケージのチップ分の入力ピン容量を２分割したＰチャネルＭＯＳトランジスタＰｃｈ−１とＰｃｈ−２によるキャパシタにより、従来のＰチャネルＭＯＳトランジスタＰｃｈによるキャパシタに相当するように構成されている。
ＮチャネルＭＯＳトランジスタＮｃｈ−１とＮｃｈ−２によるキャパシタも同じである。
なお、ＣＭＯＳトランジスタによるキャパシタを示しているが、ＮチャネルＭＯＳトランジスタ又はＰチャネルＭＯＳトランジスタＰｃｈによるキャパシタだけでも良いことは勿論である。
【０００９】
また、入力パッド２はピンに接続される入力端子であり、配線３は入力パッド２と内部回路とを接続するもので、いずれも従来と同じである。
ヒューズ４はアルミニウム等の金属配線と同じ材料で配線パターンと同様の方法で形成される。
なお、上記の構成要素以外にダイオード等の回路を付加して構成しても構わない。
【００１０】
トランジスタＰｃｈ−１及びＮｃｈ−１による第１の静電気保護素子１は配線３に接続されている。
トランジスタＰｃｈ−２及びＮｃｈ−２による第２の静電気保護素子１は配線３の近傍に配置されている。ヒューズ４は配線３と第２の静電気保護素子１との間に配置されている。
【００１１】
トランジスタＰｃｈ−１によるキャパシタの容量とトランジスタＰｃｈ−２によるキャパシタの容量は同じで、上記したようにパッケージのチップ分の入力ピン容量を等分に２分割したものであるが、その容量の設定はソース・ドレインのｐｎ接合の接合面積を設計段階で１／２に調整することにより行われる。
トランジスタＮｃｈ−１及びＮｃｈ−２によるキャパシタの場合も同じである。
【００１２】
図２はマルチチップパッケージ化する第１の実施形態を示す図である。
上記のように構成された入力回路を備えた半導体チップをシングルチップパッケージで使用する時は、トランジスタＰｃｈ−１，Ｐｃｈ−２及びＮｃｈ−１，Ｎｃｈ−２を使用した１チップを１つのパッケージに搭載する。
このように半導体チップが単数形成されている場合、ヒューズ４を切断しないので、トランジスタＰｃｈ−２及びＮｃｈ−２による第２の静電気保護素子１は配線３と電気的に接続されている。
【００１３】
一方、マルチチップパッケージ（２チップ搭載）の場合は、図２に示すように、ヒューズ４を切断して、トランジスタＰｃｈ−２及びＮｃｈ−２による第２の静電気保護素子１を切り離して電気的に切断し、トランジスタＰｃｈ−１及びＮｃｈ−１による第１の静電気保護素子１のみを使用する。
このように半導体チップが二つ形成されている場合、ヒューズ４を切断した２個のチップの入力パッド２をそれぞれパッケージの共通端子５に接続して１つのパッケージに搭載し、マルチチップパッケージの半導体装置を構成する。
このようにパッケージのチップ分の入力ピン容量を２分割し、ヒューズ４を切断して一方を切離した半導体チップを２個搭載してマルチチップパッケージにしても、パッケージの入力ピン容量がスペックの上限を超えることはない。
【００１４】
ヒューズ４の切断はウエーハ処理終了後にレーザにより実施されるが、ヒューズ４のパターン幅を細くしたり、パターンの膜厚を薄くして、予め切断し易い処置を施しておくと良い。
【００１５】
図３は本発明の第２の実施形態の入力回路を示す図で、図４はマルチチップパッケージ化する第２の実施形態を示す図である。
第１の実施形態とは、トランジスタＰｃｈ−１，Ｎｃｈ−１による第１の静電気保護素子１もヒューズ４を介して配線３に接続されていることが異なるだけで、他は全く同じである。
【００１６】
静電気保護素子１は少なくとも１つは入力パッド２に接続されていないと静電気により内部回路を破壊してしまうので、第１の実施形態の入力回路で十分であるが、第２の実施形態はどのヒューズ４を切断しても良いように、すべての静電気保護素子１にヒューズ４を接続したものである。
従って、マルチチップパッケージで使用する場合は、図４に示すように、パッケージのチップ分の入力ピン容量を２分割した一方の静電気保護素子１のヒューズ４を切断し、他方はヒューズ４を切断せずに配線３と電気的に接続したまま使用すれば良い。
【００１７】
図５は本発明の第３の実施形態の入力回路を示す図で、図６はマルチチップパッケージ化する第３の実施形態を示す図である。
第１、第２の実施形態が２チップ搭載用であるのに対し、第３の実施形態はこれをｎチップ搭載用に汎用化したものである。なお、ｎは２以上の整数である。
【００１８】
パッケージのチップ分の入力ピン容量は等分にｎ個に分割され、静電気保護素子１であるＭＯＳトランジスタを使用したキャパシタにより実現される。
具体的には各トランジスタＰｃｈ−１〜Ｐｃｈ−ｎの容量を形成する接合面積を、シングルチップパッケージ用の従来のトランジスタＰｃｈに相当する接合面積の１／ｎに形成する。
同様に各トランジスタＮｃｈ−１〜Ｎｃｈ−ｎについても接合面積を１／ｎに形成する。
【００１９】
このように構成された入力回路を備えた半導体チップをシングルチップパッケージにする時は、ヒューズ４を切断することなく、配線３と電気的に接続された第１〜第ｎの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｎ及びＮｃｈ−１〜Ｎｃｈ−ｎを使用したチップを１つのパッケージに１個搭載する。
【００２０】
マルチチップパッケージの場合は、図６に示すように、すべてのヒューズ４を切断することにより、第２〜第ｎの静電保護素子１、即ちトランジスタＰｃｈ−２〜Ｐｃｈ−ｎ及びＮｃｈ−２〜Ｎｃｈ−ｎを切離して配線３と電気的に切断し、第１の静電保護素子１、即ちトランジスタＰｃｈ−１，Ｎｃｈ−１のみを使用したチップをｎ個、＃１〜＃ｎの入力パッド２をそれぞれパッケージの共通端子５に接続して１つのパッケージに搭載し、マルチチップパッケージの半導体装置を構成する。
【００２１】
図７は本発明の第４の実施形態の入力回路を示す図で、図８はマルチチップパッケージ化する第４の実施形態を示す図である。
第３の実施形態とは、第１の静電気保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１がヒューズ４を介して配線３に接続されていることが異なるだけで、他は全く同じである。
【００２２】
マルチチップパッケージにする場合は、図８に示すように、例えば第１の静電保護素子１であるトランジスタＰｃｈ−１，Ｎｃｈ−１のヒューズ４は切断せず、他のヒューズ４はすべて切断して使用すれば良い。
どのヒューズ４を切断するかはレーザで切断する際のプログラムにより簡単に制御することができるので、切断しないヒューズを第１の静電保護素子１のヒューズ４と限定する必要はなく、いずれのヒューズ４であってもよい。
【００２３】
図９はマルチチップパッケージ化する第５の実施形態を示す図である。
第４の実施形態では、例えば第１の静電保護素子１であるトランジスタＰｃｈ−１，Ｎｃｈ−１のヒューズ４は切断せず、他のヒューズ４はすべて切断していたが、第５の実施形態では、第１及び第２の静電保護素子１であるトランジスタＰｃｈ−１，Ｎｃｈ−１及びＰｃｈ−２，Ｎｃｈ−２のヒューズ４は切断せず、第３の静電保護素子１であるトランジスタＰｃｈ−３，Ｎｃｈ−３から第ｓの静電保護素子１であるトランジスタＰｃｈ−ｓ，Ｎｃｈ−ｓのヒューズ４を切断する。
このようにして半導体チップをｎ個以下で使用し、入力パッド２をそれぞれパッケージの共通端子５に接続して１つのパッケージに搭載し、マルチチップパッケージの半導体装置を構成する。
【００２４】
半導体チップをｎ個搭載する場合は、パッケージのチップ分の入力ピン容量は等分にｎより大きいｓ個、例えば２ｎ個等に分割されている必要がある。そうしないと入力ピン容量のスペックを越える恐れがあるからである。
また、半導体チップをｎより小さい、例えばｎ−１個搭載する場合は、入力ピン容量はｓ＝ｎ個の分割でもよいが、いずれにしろパッケージの入力ピン容量のスペックを満たす必要がある。
なお、トランジスタＰｃｈ−１，Ｎｃｈ−１は図６のように配線３に直接接続されていても良い。
【００２５】
以上のように第１〜第５の実施形態によれば、入力パッドと内部回路とを接続する配線にヒューズを介して接続され、パッケージのチップ分の入力ピン容量を分割した静電気保護素子を設けて入力回路を構成し、１パッケージに搭載される半導体チップの数に対応して所定のヒューズを切断するようにしたので、所定のヒューズを切断した半導体チップを複数個搭載してマルチチップパッケージにしても、入力ピン容量のスペックを満たすことができる。
また、シングルチップパッケージで使用する時はヒューズを切断することなく、すべての静電気保護素子を使用すれば良いので、半導体チップをシングルパッケージとマルチチップパッケージに共用することができる。
【００２６】
図１０は本発明の第６の実施形態を示す図である。
第３の実施形態ではｎチップの搭載用として汎用化したが、第６の実施形態は１つのパッケージに搭載されることが想定されるチップ数ｏ，ｐの最小公倍数ｍにしたものである。これにより複数のマルチチップパッケージに共用する半導体チップとして構成することができる。
【００２７】
複数のマルチチップパッケージとして、２種類、例えばｏチップ搭載用、ｐチップ搭載用の共用チップを使用する場合に、パッケージのチップ分の入力ピン容量をｏ，ｐの最小公倍数ｍに分割する。
即ち、シングルチップパッケージ用の従来のトランジスタＰｃｈ，Ｎｃｈに相当する容量を形成する接合面積を最小公倍数のｍ個に等分に分割する。
従って、各トランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍの接合面積はシングルチップパッケージ用の各トランジスタＰｃｈ，Ｎｃｈの接合面積の１／ｍに形成される。
【００２８】
第１の静電保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１は直接配線３に接続され、第２〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−２〜Ｐｃｈ−ｍ及びＮｃｈ−２〜Ｎｃｈ−ｍはそれぞれヒューズ４を介して配線３に接続されている。
このように構成した入力回路を有する半導体チップをシングルチップパッケージ（ＳＣＰ）搭載用に使用する時は、ヒューズ４を切断することなく、第１〜第ｍの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍを使用したチップを１つのパッケージに１個搭載する。
【００２９】
マルチチップパッケージ搭載用例えばｏチップ搭載用に使用する時は、ヒューズ４を切断することなく配線３に接続された、図に示した矢印の範囲の第１〜第ｍ／ｏの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｏ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｏを使用し、ヒューズ４を切断することにより、第ｍ／ｏ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｏ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｏ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｏ個搭載する。
ｐチップ搭載用の場合は、図に示した矢印の範囲の第１〜第ｍ／ｐの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｐ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｐを使用し、ヒューズ４を切断することにより、第ｍ／ｐ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｐ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｐ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｐ個搭載する。
【００３０】
上記の例において、例えばｏ＝２，ｐ＝３とした場合、最少公倍数ｍは６となり、ｏチップ即ち２チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−３及びＮｃｈ−１〜Ｎｃｈ−３を使用し、Ｐｃｈ−４〜Ｐｃｈ−６及びＮｃｈ−４〜Ｎｃｈ−６のヒューズ４を切断したチップを２個搭載すれば良い。
ｐチップ即ち３チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−２及びＮｃｈ−１〜Ｎｃｈ−２を使用し、Ｐｃｈ−３〜Ｐｃｈ−６及びＮｃｈ−３〜Ｎｃｈ−６のヒューズ４を切断したチップを３個搭載すれば良い。
【００３１】
図１１は本発明の第７の実施形態を示す図である。
第４の実施形態ではｎチップの搭載用として汎用化したが、第７の実施形態はこのｎを１つのパッケージに搭載されることが想定されるチップ数ｏ，ｐの最小公倍数ｍに特定したものである。これにより複数のマルチチップパッケージに共用する半導体チップとして構成することができる。
第６の実施形態とは、第１の静電保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１がヒューズ４を介して配線３に接続されているのが異なるだけで他は同じである。
【００３２】
このように構成した入力回路を有する半導体チップをシングルチップパッケージ（ＳＣＰ）搭載用に使用する時は、ヒューズ４を切断することなく、第１〜第ｍの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍを使用したチップを１つのパッケージに１個搭載する。
【００３３】
マルチチップパッケージ搭載用例えばｏチップ搭載用に使用する時は、ヒューズ４を切断することなく配線３に接続された、図に示した矢印の範囲の第１〜第ｍ／ｏの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｏ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｏを使用し、ヒューズ４を切断することにより、第ｍ／ｏ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｏ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｏ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｏ個搭載する。
ｐチップ搭載用の場合は、図に示した矢印の範囲の第１〜第ｍ／ｐの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｐ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｐを使用し、ヒューズ４を切断することにより、第ｍ／ｐ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｐ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｐ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｐ個搭載する。
【００３４】
図１２は本発明の第８の実施形態を示す図である。
第６の実施形態では１つのパッケージに搭載されることが想定されるチップ数をｏ，ｐとしたが、第８の実施形態では、チップ数をｏ，ｐ，ｑとしたものである。これにより複数のマルチチップパッケージに共用する半導体チップとして構成することができる。
複数のマルチチップパッケージとして、３種類、例えばｏチップ搭載用、ｐチップ搭載用、ｑチップ搭載用の共用チップを使用する場合に、パッケージのチップ分の入力ピン容量をｏ，ｐ，ｑの最小公倍数ｍに分割する。
即ち、シングルチップパッケージ用の従来のトランジスタＰｃｈ，Ｎｃｈに相当する容量を形成する接合面積を最小公倍数のｍ個に等分に分割する。
従って、各トランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍの接合面積はシングルチップパッケージ用の各トランジスタＰｃｈ，Ｎｃｈの接合面積の１／ｍに形成される。
【００３５】
第１の静電保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１は直接配線３に接続され、第２〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−２〜Ｐｃｈ−ｍ及びＮｃｈ−２〜Ｎｃｈ−ｍはそれぞれヒューズ４を介して配線３に接続されている。
【００３６】
このように構成した入力回路を有する半導体チップをシングルチップパッケージ（ＳＣＰ）搭載用に使用する時は、ヒューズ４を切断することなく、配線３に接続された第１〜第ｍの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍを使用したチップを１つのパッケージに１個搭載する。
【００３７】
マルチチップパッケージ搭載用例えばｏチップ搭載用に使用する時は、ヒューズ４を切断することなく配線３に接続された、図に示した矢印の範囲の第１〜第ｍ／ｏの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｏ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｏを使用し、ヒューズ４を切断することにより、第ｍ／ｏ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｏ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｏ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｏ個搭載する。
ｐチップ搭載用の場合は、図に示した矢印の範囲の第１〜第ｍ／ｐの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｐ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｐを使用し、ヒューズ４を切断することにより、第ｍ／ｐ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｐ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｐ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｐ個搭載する。
ｑチップ搭載用の場合も、図に示した矢印の範囲の第１〜第ｍ／ｑの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｑ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｑを使用し、ヒューズ４を切断することにより、第ｍ／ｑ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｑ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｑ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｑ個搭載する。
【００３８】
上記の例において、例えばｏ＝２，ｐ＝３，ｑ＝４とした場合、最少公倍数ｍは１２となり、ｏチップ即ち２チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−６及びＮｃｈ−１〜Ｎｃｈ−６を使用し、Ｐｃｈ−７〜Ｐｃｈ−１２及びＮｃｈ−７〜Ｎｃｈ−１２のヒューズ４を切断したチップを２個搭載すれば良い。ｐチップ即ち３チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−４及びＮｃｈ−１〜Ｎｃｈ−４を使用し、Ｐｃｈ−５〜Ｐｃｈ−１２及びＮｃｈ−５〜Ｎｃｈ−１２のヒューズ４を切断したチップを３個搭載すれば良い。
ｑチップ即ち４チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−３及びＮｃｈ−１〜Ｎｃｈ−３を使用し、Ｐｃｈ−４〜Ｐｃｈ−１２及びＮｃｈ−４〜Ｎｃｈ−１２のヒューズ４を切断したチップを３個搭載すれば良い。
【００３９】
図１３は本発明の第９の実施形態を示す図である。
第７の実施形態では１つのパッケージに搭載されることが想定されるチップ数をｏ，ｐとしたが、第９の実施形態では、チップ数をｏ，ｐ，ｑとしたものである。これにより複数のマルチチップパッケージに共用する半導体チップとして構成することができる。
第８の実施形態とは、第１の静電保護素子１を構成するトランジスタＰｃｈ−１，Ｎｃｈ−１がヒューズ４を介して配線３に接続されているのが異なるだけで他は同じである。
【００４０】
複数のマルチチップパッケージとして、３種類、例えばｏチップ搭載用、ｐチップ搭載用、ｑチップ搭載用の共用チップを使用する場合に、パッケージのチップ分の入力ピン容量をｏ，ｐ，ｑの最小公倍数ｍに分割する。
即ち、シングルチップパッケージ用の従来のトランジスタＰｃｈ，Ｎｃｈに相当する容量を形成する接合面積を最小公倍数のｍ個に等分に分割する。
従って、各トランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍの接合面積はシングルチップパッケージ用の各トランジスタＰｃｈ，Ｎｃｈの接合面積の１／ｍに形成される。
第１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ及びＮｃｈ−１〜Ｎｃｈ−ｍはそれぞれヒューズ４を介して配線３に接続されている。
【００４１】
このように構成した入力回路を有する半導体チップをシングルチップパッケージ（ＳＣＰ）搭載用に使用する時は、ヒューズ４を切断することなく、配線３に接続された第１〜第ｍの静電保護素子１を構成するすべてのトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ，Ｎｃｈ−１〜Ｎｃｈ−ｍを使用したチップを１つのパッケージに１個搭載する。
【００４２】
マルチチップパッケージ搭載用例えばｏチップ搭載用に使用する時は、ヒューズ４を切断することなく配線３に接続された、図に示した矢印の範囲の第１〜第ｍ／ｏの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｏ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｏを使用し、ヒューズ４を切断することにより、第ｍ／ｏ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｏ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｏ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｏ個搭載する。
ｐチップ搭載用の場合は、図に示した矢印の範囲の第１〜第ｍ／ｐの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｐ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｐを使用し、ヒューズ４を切断することにより、第ｍ／ｐ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｐ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｐ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｐ個搭載する。
ｑチップ搭載用の場合も、図に示した矢印の範囲の第１〜第ｍ／ｑの静電保護素子１を構成するトランジスタＰｃｈ−１〜Ｐｃｈ−ｍ／ｑ及びＮｃｈ−１〜Ｎｃｈ−ｍ／ｑを使用し、ヒューズ４を切断することにより、第ｍ／ｑ＋１〜第ｍの静電保護素子１を構成するトランジスタＰｃｈ−ｍ／ｑ＋１〜Ｐｃｈ−ｍ及びＮｃｈ−ｍ／ｑ＋１〜Ｎｃｈ−ｍを配線３と電気的に切断したチップを１つのパッケージにｑ個搭載する。
【００４３】
上記の例において、例えばｏ＝２，ｐ＝３，ｑ＝４とした場合、最少公倍数ｍは１２となり、ｏチップ即ち２チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−６及びＮｃｈ−１〜Ｎｃｈ−６を使用し、Ｐｃｈ−７〜Ｐｃｈ−１２及びＮｃｈ−７〜Ｎｃｈ−１２のヒューズ４を切断したチップを２個搭載すれば良い。ｐチップ即ち３チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−４及びＮｃｈ−１〜Ｎｃｈ−４を使用し、Ｐｃｈ−５〜Ｐｃｈ−１２及びＮｃｈ−５〜Ｎｃｈ−１２のヒューズ４を切断したチップを３個搭載すれば良い。
ｑチップ即ち４チップ搭載用に使用する時は、Ｐｃｈ−１〜Ｐｃｈ−３及びＮｃｈ−１〜Ｎｃｈ−３を使用し、Ｐｃｈ−４〜Ｐｃｈ−１２及びＮｃｈ−４〜Ｎｃｈ−１２のヒューズ４を切断したチップを４個搭載すれば良い。
【００４４】
以上のように第６〜第９の実施形態によれば、パッケージのチップ分の入力ピン容量を１つのパッケージに搭載されることが想定されるチップ数の最小公倍数に分割しているので、第１〜第５の実施形態の効果に加えて半導体チップを更に複数のマルチチップパッケージ用に共用することができる。
【００４５】
【発明の効果】
上記したように、本発明によればマルチチップパッケージにした場合でも入力ピン容量をシングルチップパッケージと同じ容量に設定できるので、入力ピン容量のスペックを満足することができ、半導体チップをシングルチップパッケージ用とマルチチップパッケージ用に共用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の入力回路を示す図
【図２】第１の実施形態を示す図
【図３】本発明の第２の実施形態の入力回路を示す図
【図４】第２の実施形態を示す図
【図５】本発明の第３の実施形態の入力回路を示す図
【図６】第３の実施形態を示す図
【図７】本発明の第４の実施形態の入力回路を示す図
【図８】第４の実施形態を示す図
【図９】本発明の第５の実施形態を示す図
【図１０】本発明の第６の実施形態を示す図
【図１１】本発明の第７の実施形態を示す図
【図１２】本発明の第８の実施形態を示す図
【図１３】本発明の第９の実施形態を示す図
【図１４】従来の入力回路を示す図
【符号の説明】
１ 静電気保護素子
２ 入力パッド
３ 配線
４ ヒューズ
５ 共通端子
Ｐｃｈ−１〜Ｐｃｈ−ｎ，Ｐｃｈ−ｍ，Ｐｃｈ−ｓ ＰチャネルＭＯＳトランジスタ
Ｎｃｈ−１〜Ｎｃｈ−ｎ，Ｎｃｈ−ｍ，Ｎｃｈ−ｓ ＮチャネルＭＯＳトランジスタ
Claims (9)
- 入力パッドと内部回路とを接続する配線と、前記配線に電気的に接続された、１パッケージのチップ分の入力ピン容量をマルチチップパッケージのチップ数で分割した第１の静電気保護素子と、前記配線にヒューズを介して電気的に接続された、前記１パッケージのチップ分の入力ピン容量をマルチチップパッケージのチップ数で分割した第２の静電気保護素子とを有する入力回路を備えた半導体チップを準備し、
マルチチップパッケージであって、前記ヒューズを切断することにより前記第２の静電気保護素子を前記配線から切断してマルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。 - 入力パッドと内部回路とを接続する配線と、前記配線にそれぞれヒューズを介して電気的に接続された、１パッケージのチップ分の入力ピン容量をマルチチップパッケージのチップ数で分割した第１及び第２の静電気保護素子とを有する入力回路を備えた半導体チップを準備し、
マルチチップパッケージであって、所定のヒューズを切断することにより前記第１又は第２の静電気保護素子を前記配線から切断してマルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。 - 入力パッドと内部回路とを接続する配線と、前記配線に電気的に接続された、１パッケージのチップ分の入力ピン容量をマルチチップパッケージのチップ数で分割した第１の静電気保護素子と、前記配線にそれぞれヒューズを介して電気的に接続された、前記１パッケージのチップ分の入力ピン容量をマルチチップパッケージのチップ数で分割した第２〜第ｎの静電気保護素子とを有する入力回路を備えた半導体チップを準備し、
マルチチップパッケージであって、すべてのヒューズを切断することにより前記第２〜第ｎの静電気保護素子を前記配線から切断してマルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。 - 入力パッドと内部回路とを接続する配線と、前記配線にそれぞれヒューズを介して電気的に接続された、１パッケージのチップ分の入力ピン容量をマルチチップパッケージのチップ数で分割したｎ個の静電気保護素子とを有する入力回路を備えた半導体チップを準備し、
マルチチップパッケージであって、ｎ−１個のヒューズを切断することによりｎ−１個の静電気保護素子を前記配線から切断してマルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。 - 入力パッドと内部回路とを接続する配線と、前記配線にそれぞれヒューズを介して電気的に接続された、１パッケージのチップ分の入力ピン容量をマルチチップパッケージのチップ数ｎより大きい数ｓで分割したｓ個の静電気保護素子とを有する入力回路を備えた半導体チップを準備し、
マルチチップパッケージであって、ｓ個のヒューズのうち所定数のヒューズを切断することにより前記所定数の静電気保護素子を前記配線から切断してマルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。 - １パッケージに搭載されることが予想されるチップ数ｏ，ｐの最小公倍数がｍのときに、入力パッドと内部回路とを接続する配線と、前記配線に電気的に接続された、１パッケージのチップ分の入力ピン容量を前記最小公倍数ｍで分割した第１の静電気保護素子と、前記配線にそれぞれヒューズを介して電気的に接続された、前記１パッケージのチップ分の入力ピン容量を前記最小公倍数ｍで分割した第２〜第ｍの静電気保護素子とを有する入力回路を備えた半導体チップを準備し、
前記半導体チップがｏ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｏの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｏ＋１〜第ｍの静電気保護素子を前記配線から切断し、
前記半導体チップがｐ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｐの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｐ＋１〜第ｍの静電気保護素子を前記配線から切断して、マルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。 - １パッケージに搭載されることが予想されるチップ数ｏ，ｐの最小公倍数がｍのときに、入力パッドと内部回路とを接続する配線と、前記配線にそれぞれヒューズを介して電気的に接続された、１パッケージの容量を前記最小公倍数ｍで分割した第１〜第ｍの静電気保護素子とを有する入力回路を備えた半導体チップを準備し、
前記半導体チップがｏ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｏの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｏ＋１〜第ｍの静電気保護素子を前記配線から切断し、
前記半導体チップがｐ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｐの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｐ＋１〜第ｍの静電気保護素子を前記配線から切断して、マルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。 - １パッケージに搭載されることが予想されるチップ数ｏ，ｐ，ｑの最小公倍数がｍのときに、入力パッドと内部回路とを接続する配線と、前記配線に電気的に接続された、１パッケージのチップ分の入力ピン容量を前記最小公倍数ｍで分割した第１の静電気保護素子と、前記配線にそれぞれヒューズを介して電気的に接続された、前記１パッケージのチップ分の入力ピン容量を前記最小公倍数ｍで分割した第２〜第ｍの静電気保護素子とを有する入力回路を備えた半導体チップを準備し、
前記半導体チップがｏ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｏの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｏ＋１〜第ｍの静電気保護素子を前記配線から切断し、
前記半導体チップがｐ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｐの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｐ＋１〜第ｍの静電気保護素子を前記配線から切断し、
前記半導体チップがｑ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｑの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｑ＋１〜第ｍの静電気保護素子を前記配線から切断して、マルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。 - １パッケージに搭載されることが予想されるチップ数ｏ，ｐ，ｑの最小公倍数がｍのときに、入力パッドと内部回路とを接続する配線と、前記配線にそれぞれヒューズを介して電気的に接続された、１パッケージのチップ分の入力ピンの容量を前記最大公倍数ｍで分割した第１〜第ｍの静電気保護素子とを有する入力回路とを備えた半導体チップを準備し、
前記半導体チップがｏ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｏの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｏ＋１〜第ｍの静電気保護素子を前記配線から切断し、
前記半導体チップがｐ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｐの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｐ＋１〜第ｍの静電気保護素子を前記配線から切断し、
前記半導体チップがｑ個搭載されるマルチチップパッケージであって、前記配線と前記第１〜第ｍ／ｑの静電気保護素子とは電気的に接続を維持し、所定のヒューズを切断することにより第ｍ／ｑ＋１〜第ｍの静電気保護素子を前記配線から切断して、マルチチップパッケージの各チップの入力ピン容量を決めることを特徴とする入力ピン容量の設定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293148A JP4240983B2 (ja) | 2002-10-07 | 2002-10-07 | 入力ピン容量の設定方法 |
| US10/676,071 US7598537B2 (en) | 2002-10-07 | 2003-10-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293148A JP4240983B2 (ja) | 2002-10-07 | 2002-10-07 | 入力ピン容量の設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128363A JP2004128363A (ja) | 2004-04-22 |
| JP4240983B2 true JP4240983B2 (ja) | 2009-03-18 |
Family
ID=32284140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002293148A Expired - Fee Related JP4240983B2 (ja) | 2002-10-07 | 2002-10-07 | 入力ピン容量の設定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7598537B2 (ja) |
| JP (1) | JP4240983B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4364515B2 (ja) * | 2003-01-09 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | ヒューズレイアウト，及びトリミング方法 |
| SE529223C2 (sv) | 2005-05-06 | 2007-06-05 | Seco Tools Ab | Belagt skärverktyg innefattande hexagonal h-(Mel,Me2)Xfas |
| KR101177968B1 (ko) * | 2009-03-04 | 2012-08-28 | 에스케이하이닉스 주식회사 | 고집적 반도체 장치를 위한 퓨즈 |
| JP2010233140A (ja) * | 2009-03-30 | 2010-10-14 | Hitachi Ltd | 半導体集積回路装置 |
| US9520486B2 (en) | 2009-11-04 | 2016-12-13 | Analog Devices, Inc. | Electrostatic protection device |
| US8432651B2 (en) | 2010-06-09 | 2013-04-30 | Analog Devices, Inc. | Apparatus and method for electronic systems reliability |
| US8665571B2 (en) | 2011-05-18 | 2014-03-04 | Analog Devices, Inc. | Apparatus and method for integrated circuit protection |
| US8368116B2 (en) | 2010-06-09 | 2013-02-05 | Analog Devices, Inc. | Apparatus and method for protecting electronic circuits |
| EP3336896B1 (en) * | 2010-06-09 | 2019-09-18 | Analog Devices, Inc. | Apparatus and method for electronic systems reliability |
| US10199482B2 (en) | 2010-11-29 | 2019-02-05 | Analog Devices, Inc. | Apparatus for electrostatic discharge protection |
| US8466489B2 (en) | 2011-02-04 | 2013-06-18 | Analog Devices, Inc. | Apparatus and method for transient electrical overstress protection |
| US8592860B2 (en) | 2011-02-11 | 2013-11-26 | Analog Devices, Inc. | Apparatus and method for protection of electronic circuits operating under high stress conditions |
| US8680620B2 (en) | 2011-08-04 | 2014-03-25 | Analog Devices, Inc. | Bi-directional blocking voltage protection devices and methods of forming the same |
| US8947841B2 (en) | 2012-02-13 | 2015-02-03 | Analog Devices, Inc. | Protection systems for integrated circuits and methods of forming the same |
| JP2013183072A (ja) * | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置 |
| US8829570B2 (en) | 2012-03-09 | 2014-09-09 | Analog Devices, Inc. | Switching device for heterojunction integrated circuits and methods of forming the same |
| US8946822B2 (en) | 2012-03-19 | 2015-02-03 | Analog Devices, Inc. | Apparatus and method for protection of precision mixed-signal electronic circuits |
| US8610251B1 (en) | 2012-06-01 | 2013-12-17 | Analog Devices, Inc. | Low voltage protection devices for precision transceivers and methods of forming the same |
| US8637899B2 (en) | 2012-06-08 | 2014-01-28 | Analog Devices, Inc. | Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals |
| US8796729B2 (en) | 2012-11-20 | 2014-08-05 | Analog Devices, Inc. | Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same |
| US8860080B2 (en) | 2012-12-19 | 2014-10-14 | Analog Devices, Inc. | Interface protection device with integrated supply clamp and method of forming the same |
| US9123540B2 (en) | 2013-01-30 | 2015-09-01 | Analog Devices, Inc. | Apparatus for high speed signal processing interface |
| US9006781B2 (en) | 2012-12-19 | 2015-04-14 | Analog Devices, Inc. | Devices for monolithic data conversion interface protection and methods of forming the same |
| US9275991B2 (en) | 2013-02-13 | 2016-03-01 | Analog Devices, Inc. | Apparatus for transceiver signal isolation and voltage clamp |
| US9147677B2 (en) | 2013-05-16 | 2015-09-29 | Analog Devices Global | Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same |
| US9171832B2 (en) | 2013-05-24 | 2015-10-27 | Analog Devices, Inc. | Analog switch with high bipolar blocking voltage in low voltage CMOS process |
| US20150188312A1 (en) * | 2013-12-27 | 2015-07-02 | Cambridge Silicon Radio Limited | Electrostatic discharge protection |
| US9484739B2 (en) | 2014-09-25 | 2016-11-01 | Analog Devices Global | Overvoltage protection device and method |
| US9478608B2 (en) | 2014-11-18 | 2016-10-25 | Analog Devices, Inc. | Apparatus and methods for transceiver interface overvoltage clamping |
| US10068894B2 (en) | 2015-01-12 | 2018-09-04 | Analog Devices, Inc. | Low leakage bidirectional clamps and methods of forming the same |
| US10181719B2 (en) | 2015-03-16 | 2019-01-15 | Analog Devices Global | Overvoltage blocking protection device |
| US9673187B2 (en) | 2015-04-07 | 2017-06-06 | Analog Devices, Inc. | High speed interface protection apparatus |
| US9831233B2 (en) | 2016-04-29 | 2017-11-28 | Analog Devices Global | Apparatuses for communication systems transceiver interfaces |
| US10734806B2 (en) | 2016-07-21 | 2020-08-04 | Analog Devices, Inc. | High voltage clamps with transient activation and activation release control |
| US10249609B2 (en) | 2017-08-10 | 2019-04-02 | Analog Devices, Inc. | Apparatuses for communication systems transceiver interfaces |
| US10700056B2 (en) | 2018-09-07 | 2020-06-30 | Analog Devices, Inc. | Apparatus for automotive and communication systems transceiver interfaces |
| US11387648B2 (en) | 2019-01-10 | 2022-07-12 | Analog Devices International Unlimited Company | Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3304283B2 (ja) | 1997-05-22 | 2002-07-22 | シャープ株式会社 | 半導体集積回路装置 |
| JP3532398B2 (ja) | 1997-11-05 | 2004-05-31 | 株式会社日立製作所 | 半導体集積回路装置および半導体集積回路メモリ装置 |
| KR100268882B1 (ko) * | 1998-04-02 | 2000-10-16 | 김영환 | 반도체 메모리 장치의 보안 회로 |
| US6556409B1 (en) * | 2000-08-31 | 2003-04-29 | Agere Systems Inc. | Integrated circuit including ESD circuits for a multi-chip module and a method therefor |
-
2002
- 2002-10-07 JP JP2002293148A patent/JP4240983B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-02 US US10/676,071 patent/US7598537B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7598537B2 (en) | 2009-10-06 |
| JP2004128363A (ja) | 2004-04-22 |
| US20040135229A1 (en) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4240983B2 (ja) | 入力ピン容量の設定方法 | |
| JP3226152B2 (ja) | チップ間静電放電防止マルチチップ半導体構造およびその製造方法 | |
| US6043109A (en) | Method of fabricating wafer-level package | |
| KR20150040893A (ko) | 다중-메모리 다이를 포함하는 반도체 패키지와 관련된 방법 및 장치 | |
| JP2005536046A5 (ja) | ||
| CN109786339B (zh) | 半导体封装与其制造方法 | |
| GB2370691A (en) | Multi chip module ESD protection | |
| EP1423876B1 (en) | Semiconductor device and voltage regulator | |
| US20100103573A1 (en) | Semiconductor package having electrostatic protection circuit for semiconductor package including multiple semiconductor chips | |
| JP4236448B2 (ja) | 半導体集積回路 | |
| JP4824228B2 (ja) | 半導体装置 | |
| US8629453B2 (en) | Externally configurable integrated circuits | |
| JP2003332520A (ja) | 半導体装置 | |
| CN113192848B (zh) | 集成电路的封装方法及封装结构 | |
| US20020053450A1 (en) | Wafer-level package | |
| KR900001020A (ko) | 반도체 집적회로 장치 | |
| KR100309525B1 (ko) | 보호회로를갖는반도체장치 | |
| JP2003124331A (ja) | 半導体集積回路装置 | |
| JP2878765B2 (ja) | 半導体装置 | |
| US20050166170A1 (en) | Field programmable platform array | |
| JPH0427151A (ja) | 半導体装置入出力部の保護回路 | |
| JP2004072104A (ja) | 半導体集積回路装置 | |
| JPH01125952A (ja) | マスタスライス集積回路 | |
| JP2001085588A (ja) | リードフレーム及び半導体装置 | |
| JPS6342087A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |