CN113723041B - 电源钳位电路的插入方法及设备和存储介质 - Google Patents

电源钳位电路的插入方法及设备和存储介质 Download PDF

Info

Publication number
CN113723041B
CN113723041B CN202111019200.8A CN202111019200A CN113723041B CN 113723041 B CN113723041 B CN 113723041B CN 202111019200 A CN202111019200 A CN 202111019200A CN 113723041 B CN113723041 B CN 113723041B
Authority
CN
China
Prior art keywords
chip
power supply
functional module
boundary
supply clamping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111019200.8A
Other languages
English (en)
Other versions
CN113723041A (zh
Inventor
姚文杰
柴红燕
朱鑫标
李露曦
何果
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianyun Technology Hangzhou Co ltd
Original Assignee
Lianyun Technology Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianyun Technology Hangzhou Co ltd filed Critical Lianyun Technology Hangzhou Co ltd
Priority to CN202111019200.8A priority Critical patent/CN113723041B/zh
Publication of CN113723041A publication Critical patent/CN113723041A/zh
Application granted granted Critical
Publication of CN113723041B publication Critical patent/CN113723041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Abstract

本公开提供一种电源钳位电路的插入方法及设备和存储介质，该插入方法包括：在芯片上所分布功能模块的边界处插入电源钳位电路；判断芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值；若存在则对芯片上的电源钳位电路进行调整，以使芯片上所有标准单元皆与至少一个电源钳位电路的距离不大于阈值。本公开可以有效地避免由于电源钳位电路的插入而引起的拥塞问题，同时不影响静电防护效果。

Description

电源钳位电路的插入方法及设备和存储介质
技术领域
本公开涉及集成电路的技术领域，具体涉及一种电源钳位电路的插入方法及设备和存储介质。
背景技术
由于芯片应用环境的复杂性，目前几乎所有芯片都会集成片上静电防护电路。在芯片中，输入/输出管脚这一标准单元通常会自带静电防护电路；而芯片内部的标准单元在芯片以倒装形式封装后，鉴于电源凸块(BUMP)直接裸露在环境中，就需要通过额外插入电源钳位电路(Power Clamp，简称PCLAMP)进行静电防护。
为保证良好的静电防护效果，一般要求芯片内插入一定数量的PCLAMP，且要求芯片上所有标准单元到最近PCLAMP的距离小于阈值r(以台积电28nm工艺为例，阈值r＝1500um)。为满足上述要求，通常会如图1所示，在芯片上插入等间隔的PCLAMP阵列(芯片上的标准单元未示出)；另外，参照图2，为保证所有标准单元到最近PCLAMP的距离小于阈值r，PCLAMP的间隔a和阈值r之间需满足如下公式(1)所示的关系，这样即使标准单元位于图2所示线段P1P2的中间位置，标准单元与最近PCLAMP的距离也只是等于阈值r。
然而，上述传统插入方法势必会使得大量PCLAMP摆放在核心区域(即芯片上放置标准单元的区域)，也就是说，大量PCLAMP会插入到标准单元区域内。为了确保良好的静电防护效果，PCLAMP上的绕线资源全部用来构建电源网络(Power Mesh)，此外PCLMAP面积还比较大(100um×22um)，这样的背景下，若大量PCLAMP插入到标准单元区域内，那么标准单元区域的拥塞(Congestion)问题必然出现，即出现绕线资源不够的现象，且工艺集成度越高该问题越严重。
发明内容
为了解决上述技术问题，本公开提供了一种电源钳位电路的插入方法及设备和存储介质，可以有效地避免拥塞问题，同时确保静电防护效果不受影响。
本公开的第一方面提供了一种电源钳位电路的插入方法，包括：
在芯片上所分布功能模块的边界处插入电源钳位电路；
判断所述芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值；
若存在则对所述芯片上的电源钳位电路进行调整，以使所述芯片上所有标准单元皆与至少一个电源钳位电路的距离不大于所述阈值。
可选地，所述功能模块根据是否包括存储器分为第一功能模块和第二功能模块，其中，不包括存储器的功能模块为所述第一功能模块，包括存储器的功能模块为所述第二功能模块；
所述在芯片上所分布功能模块的边界处插入电源钳位电路，包括：在所述第一功能模块的边界处和所述第二功能模块的边界处插入电源钳位电路。
可选地，所述芯片为工艺制程不大于28纳米的芯片，所述若干个电源钳位电路包括瘦高型和矮胖型两种；
所述在所述第一功能模块的边界处和所述第二功能模块的边界处插入电源钳位电路，包括：在所述第一功能模块和所述第二功能模块的纵向边界处插入瘦高型的电源钳位电路，以及，在所述第一功能模块和所述第二功能模块的横向边界处插入矮胖型的电源钳位电路。
可选地，所述芯片上与任一电源钳位电路的距离皆大于所述阈值的标准单元为目标标准单元，对所述芯片上的电源钳位电路进行调整，包括：
在所述功能模块的边界处增设电源钳位电路，以使得增设的电源钳位电路与所述目标标准单元的距离小于所述阈值。
可选地，在所述判断所述芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值之前，还包括：对于所述第二功能模块内邻接存储器的标准单元，在其邻接存储器的边界处插入电源钳位电路。
可选地，所述芯片为工艺制程不大于28纳米的芯片，所述若干个电源钳位电路包括瘦高型和矮胖型两种；
所述在其邻接存储器的边界处插入电源钳位电路，包括：在其邻接存储器的纵向边界处插入瘦高型的电源钳位电路，以及，在其邻接存储器的横向边界处插入矮胖型的电源钳位电路。
可选地，所述芯片上与任一电源钳位电路的距离皆大于所述阈值的标准单元为目标标准单元，对所述芯片上的电源钳位电路进行调整，包括：
在以下任一位置增设电源钳位电路：所述第一功能模块的边界处、所述第二功能模块的边界处、所述第二功能模块内标准单元的邻接存储器的边界处，以使得增设的电源钳位电路与所述目标标准单元的距离小于所述阈值。
可选地，判断所述芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值，包括：
在所述芯片上，以各电源钳位电路为圆心且以所述阈值为半径确定一个子区域；
判断所述芯片上是否存在标准单元没有位于任一个所述子区域内；
其中，若存在一标准单元没有位于任一个所述子区域内，则确定该标准单元与任一电源钳位电路的距离皆大于所述阈值。
本公开的第二方面提供了一种电源钳位电路的插入设备，包括：
处理器；
存储器，用于存储一个或多个程序；
其中，所述一个或多个程序被所述处理器执行，使得所述处理器实现如第一方面所述的任一种电源钳位电路的插入方法。
本公开的第三方面提供了一种计算机可读存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如第一方面所述的任一种电源钳位电路的插入方法。
本公开的有益效果是：
本公开所提供电源钳位电路的插入方法在功能模块的边界处插入电源钳位电路，相比于电源钳位电路的传统插入方法来说有效释放了标准单元区域原来被电源钳位电路占用的绕线资源，可以有效避免由PCLAMP引入的拥塞问题；接着判断芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值，若存在则对芯片上的电源钳位电路进行调整，以使得芯片上所有标准单元皆与至少一个电源钳位电路的距离不大于阈值，因而芯片的静电防护效果并不受影响。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
图1示出采用传统插入方法进行电源钳位电路插入后的芯片示意图；
图2示出传统插入方法所插入的部分电源钳位电路示意图；
图3示出本公开所提供电源钳位电路的插入方法流程图；
图4示出一个示例性芯片的主设计信息；
图5示出一个示例性功能模块的模块设计信息；
图6示出本公开所提供插入方法在一个执行过程中的芯片；
图7示出本公开所提供插入方法在另一个执行过程中的芯片；
图8A示出对一芯片采用传统插入方法插入电源钳位电路后的拥塞效果示意图；
图8B示出对另一芯片采用本公开所提供插入方法插入电源钳位电路后的拥塞效果示意图。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
图3所示为本公开所提供电源钳位电路的插入方法流程图。参照图3，电源钳位电路的插入方法，包括：
步骤S110，在芯片上所分布功能模块的边界处插入电源钳位电路；
步骤S130，判断芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值，其中，若存在则执行步骤S150，反之则结束；
步骤S150，对芯片上的电源钳位电路进行调整，以使得芯片上所有标准单元皆与至少一个电源钳位电路的距离不大于阈值。
需要说明的是，本公开提到的标准单元为集成电路上的一种，芯片为集成电路芯片。集成电路集成的单元分为物理单元和标准单元两种，其中，标准单元属于功能性单元，例如逻辑单元组合的元件(例如与非门)等，不包括存储器。功能模块根据需求只设置标准单元(即下文提及的第一功能模块)或者同时设置标准单元和存储器(即下文提及的第二功能模块)。物理单元和标准单元不同，物理单元不会改变集成电路的设计功能，但是其在保证芯片的可制造性、良率和可靠性等方面具有重要作用，例如电源钳位电路在提高全芯片的静电防护能力中就发挥主要作用。
本公开在功能模块的边界处插入电源钳位电路，电源钳位电路仍然对附近的标准单元起到静电保护的作用，而且还不会占用标准单元区域内的绕线资源，因而能够有效避免拥塞问题的出现。
下面对上述步骤S110、S130和S150进行详细描述。
步骤S110中，在芯片上所分布功能模块的边界处插入电源钳位电路，可以是先获取功能模块的边界信息，然后根据功能模块的边界信息将若干个电源钳位电路插入到功能模块的边界处。
具体地，获取功能模块的边界信息，可以是将芯片上的模块设计(Block Design)信息读入到主设计(Top Design)信息中，从而生成集成设计(Assemble Design)信息，然后从集成设计信息中提取功能模块的边界信息。其中，模块设计信息和主设计信息可以体现为集成电路设计过程所生成的文本文件，生成的集成设计信息也体现为文本文件，这些文本文件皆存储在电源钳位电路的插入设备中，从而便于电源钳位电路的插入设备在执行电源钳位电路的插入方法时调用。
需要说明的是，主设计信息属于芯片在模块级别的设计信息，为集成电路芯片依功能划分模块的相关信息，其中，划分得到的功能模块能够执行一个独立的功能，例如执行控制功能的控制模块，主设计信息包括各功能模块的标识信息以及在芯片上的边界信息。模块设计信息属于芯片在模块内的设计信息，涉及各功能模块内部的相关信息，例如为一个功能模块所包括标准单元、存储器的标识信息以及该功能模块内各标准单元、存储器的边界信息。
关于主设计信息，可以参照图4所示的示例性芯片，其中，灰色区域示意功能模块Block1、Block2、Block3、Block4，白线和黑线示意功能模块之间的间隙，黑色区域示意芯片未被功能模块占用的边界(属于功能模块边界外的区域)，功能模块的边界紧邻上述白线、黑线乃至黑色区域。需要说明的是，集成电路通常依功能模块为单位进行设计，因而集成电路上同一功能模块所占区域较为集中且规则，不同功能模块之间会留有图4所示的明显的规则空隙；此外，一个功能模块通常在内部进行信息处理后只通过引脚将输出信息向外输出(例如控制模块只通过一个引脚将控制信号向外输出)，因而功能模块的连线很少，这样在芯片布置完标准单元后功能模块边界外会留有充足的区域以供后续布线使用。
关于模块设计信息，可以参照图5所示的示例性功能模块，该功能模块包括多个存储器(各点状填充区域分别示意一个存储器)和标准单元区域(白色粗线条和黑色粗线条所围的区域)。在实践中，一个功能模块内的存储器数量和存储器形状不限为图示情况，而存储器位置一般在功能模块内靠边的位置；标准单元区域位于功能模块的中央，标准单元区域内会有很多的标准单元。由于集成电路都是将体积较小的标准单元进行高密度集成，因而图5未具体示意各标准单元。
应当理解的是，实践中一个芯片往往同时集成有第一功能模块和第二功能模块，对应地，上述将若干个电源钳位电路插入到功能模块的边界处是在芯片上第一功能模块的边界处和第二功能模块的边界处皆插入电源钳位电路，这样使得第一功能模块和第二功能模块内的标准单元附近(以上述阈值为参考)皆尽可能存在电源钳位电路。
进一步，对于芯片为工艺制程不大于28nm的芯片，电源钳位电路包括瘦高型和矮胖型两种，其中，瘦高型的电源钳位电路PCLAMP(I)为形态上高h1远远大于宽w1的电路，这种电路要求纵向摆放(即高h1和宽w1中的较大尺寸沿着图6所示芯片顶部Top到底部的方向摆放)，本公开中在第一功能模块的边界处和第二功能模块的边界处插入电源钳位电路，相应地包括：如图6所示在功能模块的纵向边界处插入瘦高型的电源钳位电路PCLAMP(I)；矮胖型的电源钳位电路PCLAMP(II)为形态上高h2远远小于宽w2的电路，这种电路要求横向摆放(即高h2和宽w2中的较大尺寸垂直图6所示芯片顶部Top到底部的方向摆放)，本公开中在第一功能模块的边界处和第二功能模块的边界处插入电源钳位电路，相应地包括：如图6所示在功能模块的横向边界处插入矮胖型的电源钳位电路PCLAMP(II)。鉴于电源钳位电路的分类以及摆放要求属于现有技术，本公开对其不进行细致分析。上述对电源钳位电路因类型区分摆放，较小尺寸垂直功能模块边界，这样功能模块中较内的区域免受电源钳位电路插入的影响，进而电源钳位电路的引线也不会占用功能模块中较内区域的绕线资源。
另一些示例中，本公开提供的插入方法在步骤S130之前还包括：对于第二功能模块内邻接存储器的标准单元，在其邻接存储器的边界处插入电源钳位电路。参照图5，即在白色粗线标注位置插入电源钳位电路。由于第二功能模块内，标准单元区域和其周围的存储器只有数据传输线路，因而二者之间留有较为充裕的绕线资源，因而在此处插入电源钳位电路也能够有效避免拥塞问题的出现。在功能模块外插入电源钳位电路的基础上，进一步在功能模块内插入电源钳位电路有利于使得功能模块内标准单元在更近范围内具有电源钳位电路。
该示例中，对于芯片为工艺制程不大于28nm的芯片，上述在其邻接存储器的边界处插入电源钳位电路，包括：在一个第二功能模块内，在标准单元邻接存储器的纵向边界处插入瘦高型的电源钳位电路PCLAMP(I)，以及，在标准单元邻接存储器的横向边界处插入矮胖型的电源钳位电路PCLAMP(II)，同理这使得标准单元区域免受电源钳位电路插入的影响，进而电源钳位电路的引线也不会占用标准单元区域的绕线资源。
需要说明的是，对于工艺制程大于28nm的芯片，电源钳位电路无瘦高型和矮胖型区分，即电源钳位电路的高和宽差别不是很大，电源钳位电路的摆放方位也不存在特别的需求，可以按现有规则摆放，例如，尽可能均匀地摆放所有电源钳位电路。
步骤S130，判断芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值，即判断是否存在一附近没有插入电源钳位电路的标准单元。这里的阈值为一个与工艺相关的参数，不同的工艺该阈值不同(对于台积电28nm工艺来说，阈值r＝1500um)。若标准单元与最近电源钳位电路的距离不大于阈值，则标准单元能够在电源钳位电路的保护下免受静电损坏。
具体地，该步骤可以包括：在芯片上，以各电源钳位电路为圆心且以阈值r为半径确定一个子区域(如图7所示的点状填充区域)；然后判断芯片上是否存在标准单元没有位于任一个子区域内，其中，若存在则确定该标准单元(下文描述中亦称目标标准单元)与任一电源钳位电路的距离皆大于阈值r；反之则结束。这里的判断过程在执行上较为简单，且判断结果的生成也较为直接明了，有利于提高判断结果的精准性。
步骤S150，对芯片上的电源钳位电路进行调整，这主要针对目标标准单元来执行，最后使得目标标准单元附近(即与目标标准单元距离不大于阈值r的区域内，以下亦同)插入了电源钳位电路且其它标准单元附近保持存在电源钳位电路，即，电源钳位电路插入执行结束后芯片上所有标准单元皆与至少一个电源钳位电路的距离不大于阈值。
对于只在功能模块边界处插入电源钳位电路的实施例，步骤S150可以包括：在功能模块边界处增设电源钳位电路，以使得增设的电源钳位电路与目标标准单元的距离小于阈值。
对于在功能模块边界处以及上述在功能模块内插入电源钳位电路的实施例，步骤S150可以包括：在以下任一位置增设电源钳位电路：第一功能模块的边界处、第二功能模块的边界处、第二功能模块内标准单元的邻接存储器的边界处，以使得增设的电源钳位电路与所述目标标准单元的距离小于所述阈值。
进一步，以上确定的目标标准单元的数量在一些情形下不只一个，相应地，可以以各个目标标准单元为圆心且以阈值r为半径确定一个待布置区域，然后若多个待布置区域之间存在交集区域，则在交集区域内设置一个电源钳位电路，这样一个电源钳位电路的增设能够使得多个标准单元得到电源钳位电路的保护。由于前述插入步骤使用的若干个电源钳位电路通常已在数量上确保了静电防护的需求，这里调整步骤尽量减少增设的电源钳位电路，有利于降低芯片的静电防护成本。
图8A所示为对一芯片采用传统插入方法插入电源钳位电路后的拥塞效果示意图，其中，白色虚线框所围区域为插入电源钳位电路的区域，该区域分为多个大小相同的小方块，每个方块通过不同色阶表示不同的拥塞值。拥塞值和色阶之间的对应关系参照图8A右侧的色阶图。需要说明的是，出现拥塞现象(即所需的绕线数目大于实际存在的绕线资源)后，拥塞值的计算公式为如下的公式(2)，因而小方块颜色越浅拥塞值越大，该小方块内拥塞问题越严重。图8A显示：传统插入方法使得插入电源钳位电路的整个区域内不同位置出现了不同程度的拥塞问题。
拥塞值＝所需的绕线数目-实际存在的绕线资源(2)
关于上述公式(2)，需要指出：一个小方块内的所需绕线数目，即该小方块周围所设置单元的引线需要通过该小方块的数目；由于芯片上所布的电线自身有宽度而且相邻电线之间有间隔需求，因而固定大小的小方块内若供布线的空间确定，则该空间内实际存在的绕线资源确定，即一个小方块内实际存在的绕线资源由该小方块内供布线的空间大小决定。
图8B所示为对另一芯片采用本公开所提供插入方法插入电源钳位电路后的拥塞效果示意图，其中，白色虚线框所围区域为插入电源钳位电路的区域，该区域同样分为多个大小相同的小方块，但该区域没有图8B右侧所示色阶图中的色块。需要说明的是，未出现拥塞现象(即所需的绕线数目不大于实际存在的绕线资源)的情况下，拥塞值皆为0，且同一拥塞值通过同样的色阶表示，因而图8B左侧中白色虚线框所围区域没有图8B右侧所示色阶图中的色块，图8B所示为：插入电源钳位电路的区域内不存在任何一个出现拥塞现象的小区域。
对比图8A和图8B，可知：相比于电源钳位电路的传统插入方法，本公开提供的电源钳位电路的插入方法在降低拥塞的方面达到了良好的效果。
此外，还针对同一芯片验证了本公开所提供插入方法在避免拥塞现象上优于传统插入方法，其中，芯片采用一个28nm制程的包括330万逻辑单元的芯片；两种方法中芯片按相同方法划分为N个小方块，拥塞效果通过出现拥塞现象的小方块数量与N的比值表示，该比值越大表示拥塞越严重。结果显示：传统插入方法中，插入电源钳位电路后出现拥塞现象的小方块占到小方块总数的0.60％；本公开提供的插入方法中，插入电源钳位电路后出现拥塞现象的小方块占到小方块总数的0.52％，因而本公开使得拥塞减小比例为(0.60％-0.52％)/0.60％，即达到了13.3％，可见本公开在避免由插入电源钳位电路而引起的拥塞现象上取得了良好的效果。
相应于上述电源钳位电路的插入方法，本公开实施例还提供了一种电源钳位电路的插入设备，该插入设备包括处理器和存储器，其中，存储器用于存储一个或多个程序，一个或多个程序被处理器执行从而使得处理器实现以上所述的任一种电源钳位电路的插入方法。
相应于上述电源钳位电路的插入方法，本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序(或称为计算机可执行指令)，该程序被处理器执行时用于执行以上所述的任一种电源钳位电路的插入方法。
本公开实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本公开实施例操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言(诸如Java、Smalltalk、C++)，还包括常规的过程式程序设计语言诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (10)

1.一种电源钳位电路的插入方法，其特征在于，包括：
在芯片上所分布功能模块的边界处插入电源钳位电路；
判断所述芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值，其中，所述芯片上与任一电源钳位电路的距离皆大于阈值的标准单元为目标标准单元；
若存在则在所述芯片上与所述目标标准单元距离不大于所述阈值的区域内再次插入电源钳位电路，以使所述芯片上所有标准单元皆与至少一个电源钳位电路的距离不大于所述阈值。
2.根据权利要求1所述的插入方法，其特征在于，
所述功能模块根据是否包括存储器分为第一功能模块和第二功能模块，其中，不包括存储器的功能模块为所述第一功能模块，包括存储器的功能模块为所述第二功能模块；
所述在芯片上所分布功能模块的边界处插入电源钳位电路，包括：在所述第一功能模块的边界处和所述第二功能模块的边界处插入电源钳位电路。
3.根据权利要求2所述的插入方法，其特征在于，
所述芯片为工艺制程不大于28纳米的芯片，所述电源钳位电路包括瘦高型和矮胖型两种；
所述在所述第一功能模块的边界处和所述第二功能模块的边界处插入电源钳位电路，包括：在所述第一功能模块和所述第二功能模块的纵向边界处插入瘦高型的电源钳位电路，以及，在所述第一功能模块和所述第二功能模块的横向边界处插入矮胖型的电源钳位电路。
4.根据权利要求2所述的插入方法，其特征在于，所述在所述芯片上与所述目标标准单元距离不大于所述阈值的区域内再次插入电源钳位电路，包括：
在所述功能模块的边界处增设电源钳位电路，以使得增设的电源钳位电路与所述目标标准单元的距离小于所述阈值。
5.根据权利要求2所述的插入方法，其特征在于，在所述判断所述芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值之前，还包括：对于所述第二功能模块内邻接存储器的标准单元，在其邻接存储器的边界处插入电源钳位电路。
6.根据权利要求5所述的插入方法，其特征在于：
所述芯片为工艺制程不大于28纳米的芯片，所述电源钳位电路包括瘦高型和矮胖型两种；
所述在其邻接存储器的边界处插入电源钳位电路，包括：在其邻接存储器的纵向边界处插入瘦高型的电源钳位电路，以及，在其邻接存储器的横向边界处插入矮胖型的电源钳位电路。
7.根据权利要求5所述的插入方法，其特征在于，所述在所述芯片上与所述目标标准单元距离不大于所述阈值的区域内再次插入电源钳位电路，包括：
在以下任一位置增设电源钳位电路：所述第一功能模块的边界处、所述第二功能模块的边界处、所述第二功能模块内标准单元的邻接存储器的边界处，以使得增设的电源钳位电路与所述目标标准单元的距离小于所述阈值。
8.根据权利要求1所述的插入方法，其特征在于，所述判断所述芯片上是否存在标准单元与任一电源钳位电路的距离皆大于阈值，包括：
在所述芯片上，以各电源钳位电路为圆心且以所述阈值为半径确定一个子区域；
判断所述芯片上是否存在标准单元没有位于任一个所述子区域内；
其中，若存在一标准单元没有位于任一个所述子区域内，则确定该标准单元与任一电源钳位电路的距离皆大于所述阈值。
9.一种电源钳位电路的插入设备，包括：
处理器；
存储器，用于存储一个或多个程序；
其中，所述一个或多个程序被所述处理器执行，使得所述处理器实现如权利要求1-8中任一项所述的电源钳位电路的插入方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如权利要求1-8中任一项所述的电源钳位电路的插入方法。
CN202111019200.8A 2021-09-01 2021-09-01 电源钳位电路的插入方法及设备和存储介质 Active CN113723041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111019200.8A CN113723041B (zh) 2021-09-01 2021-09-01 电源钳位电路的插入方法及设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111019200.8A CN113723041B (zh) 2021-09-01 2021-09-01 电源钳位电路的插入方法及设备和存储介质

Publications (2)

Publication Number Publication Date
CN113723041A CN113723041A (zh) 2021-11-30
CN113723041B true CN113723041B (zh) 2024-03-29

Family

ID=78680363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111019200.8A Active CN113723041B (zh) 2021-09-01 2021-09-01 电源钳位电路的插入方法及设备和存储介质

Country Status (1)

Country Link
CN (1) CN113723041B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070028072A (ko) * 2005-09-07 2007-03-12 주식회사 하이닉스반도체 정전기 방전 보호 회로
CN104425481A (zh) * 2013-08-26 2015-03-18 澜起科技（上海）有限公司 全芯片esd保护电路及保护方法
CN108880212A (zh) * 2018-06-30 2018-11-23 唯捷创芯(天津)电子技术股份有限公司 一种防浪涌的电源钳位电路、芯片及通信终端
CN109752612A (zh) * 2018-12-29 2019-05-14 西安紫光国芯半导体有限公司 一种芯片esd保护电路的仿真电路和方法
CN109873397A (zh) * 2019-01-31 2019-06-11 上海思立微电子科技有限公司 一种芯片静电防护的方法、装置及系统
CN113272956A (zh) * 2019-01-10 2021-08-17 亚德诺半导体国际无限责任公司 用于耐高电压高速接口的具有低漏电流的电过应力保护

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070028072A (ko) * 2005-09-07 2007-03-12 주식회사 하이닉스반도체 정전기 방전 보호 회로
CN104425481A (zh) * 2013-08-26 2015-03-18 澜起科技（上海）有限公司 全芯片esd保护电路及保护方法
CN108880212A (zh) * 2018-06-30 2018-11-23 唯捷创芯(天津)电子技术股份有限公司 一种防浪涌的电源钳位电路、芯片及通信终端
CN109752612A (zh) * 2018-12-29 2019-05-14 西安紫光国芯半导体有限公司 一种芯片esd保护电路的仿真电路和方法
CN113272956A (zh) * 2019-01-10 2021-08-17 亚德诺半导体国际无限责任公司 用于耐高电压高速接口的具有低漏电流的电过应力保护
CN109873397A (zh) * 2019-01-31 2019-06-11 上海思立微电子科技有限公司 一种芯片静电防护的方法、装置及系统

Also Published As

Publication number Publication date
CN113723041A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US9530734B2 (en) Enforcement of semiconductor structure regularity for localized transistors and interconnect
US20080086708A1 (en) System and method for automatic elimination of electromigration and self heat violations of a mask layout block, maintaining the process design rules correctness
US7225116B2 (en) Method for eliminating routing congestion in an IC layout
US6951007B2 (en) Wire layout design apparatus and method for integrated circuits
US6725439B1 (en) Method of automated design and checking for ESD robustness
US9740815B2 (en) Electromigration-aware integrated circuit design methods and systems
US7185303B2 (en) Method and apparatus for laying out cells in a semiconductor device
CN101872372A (zh) 设计集成电路的方法及系统
KR100565404B1 (ko) 반도체 집적 회로, 반도체 집적 회로 설계 방법 및 반도체집적 회로 설계 장치
US20110320989A1 (en) Minimal leakage-power standard cell library
CN113723041B (zh) 电源钳位电路的插入方法及设备和存储介质
US7827513B2 (en) Buffer placement with respect to data flow direction and placement area geometry in hierarchical VLS designs
CN110717309A (zh) 冗余金属填充方法、装置、设备及计算机可读存储介质
JP2008522259A (ja) 集積回路の製造容易性を改善するための方法及びシステム
US8276104B2 (en) Stress reduction on vias and yield improvement in layout design through auto generation of via fill
CN114444426A (zh) 芯片设计方法、装置、存储介质及电子设备
US6880143B1 (en) Method for eliminating via blocking in an IC design
CN105868438A (zh) 重新分配单元密度的方法及计算机
CN107958112B (zh) 一种模拟内部版图图形的边缘冗余图形生成方法
CN113743044B (zh) 时序路径修正方法、装置、介质及芯片结构
US8250512B2 (en) Apparatus for preventing congestive placement and associated method
US20040163068A1 (en) Logic circuit diagram input device
US20090144687A1 (en) Layout design method of semiconductor integrated circuit by using soft macro
US6874137B1 (en) Design data processing method and recording medium
JP2005063275A (ja) 集積回路のレイアウト装置及び方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 310051 room c1-604, building C, No. 459, Qianmo Road, Xixing street, Binjiang District, Hangzhou, Zhejiang Province

Applicant after: Lianyun Technology (Hangzhou) Co.,Ltd.

Address before: 6 / F, block C1, spotlight center, 459 Qianmo Road, Binjiang District, Hangzhou City, Zhejiang Province, 310051

Applicant before: MAXIO TECHNOLOGY (HANGZHOU) Ltd.

GR01 Patent grant
GR01 Patent grant