CN110717309A - 冗余金属填充方法、装置、设备及计算机可读存储介质 - Google Patents
冗余金属填充方法、装置、设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN110717309A CN110717309A CN201910959194.0A CN201910959194A CN110717309A CN 110717309 A CN110717309 A CN 110717309A CN 201910959194 A CN201910959194 A CN 201910959194A CN 110717309 A CN110717309 A CN 110717309A
- Authority
- CN
- China
- Prior art keywords
- metal
- filling
- integrated circuit
- layer
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种冗余金属填充方法、装置、设备及计算机可读存储介质,其中该方法包括:获取待填充集成电路版图;其中,所述集成电路版图时序收敛;从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径;获取所述信号路径的物理信息;根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域;对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。本发明能削弱对冗余金属填充敏感的信号路径与冗余金属填充之间的耦合噪声。
Description
技术领域
本发明涉及集成电路物理设计技术领域,特别涉及一种冗余金属填充方法、装置、设备及计算机可读存储介质。
背景技术
在集成电路物理设计领域,当模块设计完成物理收敛之后,需要在设计模块表面进行冗余金属填充,用以改善版图金属层布线均匀性,从而使得化学机械研磨(CMP,Chemical Mechanical Polishing)形貌更加平坦,提高产品可靠性和良率。冗余金属填充的原理是在电路物理连线周围空余的区域填充与金属线不电学连通的多余金属来改变金属图形的密度,从而提高版图图形密度的均匀性,改善半导体芯片的平整度和电性能。然而冗余金属填充会使得芯片设计的电学参数恶化,会影响芯片的关键路径时序情况,导致在时序收敛情况下再填充冗余金属时,需要继续进行时序迭代,使得设计周期延长。往常的做法是,先在不填充金属基础上时序收敛,然后带上冗余金属填充后再进行ECO(EngineeringChange Order)时序迭代,直到时序收敛,这个过程周期比较长。
随着集成电路的高速发展,硅片上集成的MOS管密度越来越高,金属连线之间的距离也越来越近,就会出现电容耦合效应,而由相邻的信号线与电路节点之间不希望出现的耦合引起的干扰称之为串扰(Crosstalk)。由于这种干扰如同一个噪声源一样会引起间断出错,而且难以跟踪排查,所以需要避免串扰。串扰噪声取决于相邻区域上布线信号的瞬态值,对于冗余金属填充而言,与信号线之间之间产生的串扰问题可以用图1所示电路结构进行说明。
填充的冗余金属是浮空线,考虑如图1所示的电路结构,信号线X与浮空金属线Y相邻,通过耦合产生寄生电容。浮空金属线Y对地电容为CY。假设在节点X处发生信号的阶跃跳变ΔVX,这个阶跃在节点Y处由于电容分压而衰减,对于数字电路而言,跳变信号都是0到1,或者1到0,摆幅VDD,对于串扰噪声特别敏感的关键信号,翻转率特别高,那么对信号衰减带来的影响越严重。
电容分压公式为:从公式可以看出,CXY值越大信号衰减越严重。要减小信号衰减,需要降低CXY的值。根据众多理论实践可知,串扰的主要影响是在信号上加大传输延时,在图1中,信号线X发生翻转时,负载电容受CXY影响,线延迟计算公式根据Elmore定律得到近似公式:
其中,CW=cwL,RW=rwL,cw和rw分别代表单位长度导线的对地电容和电阻,RD是驱动器的等效电阻。公式中只有CXY是影响导线延迟的外界因素,可以看出信号翻转越频繁,受CXY影响越严重。
综上,目前在进行冗余金属填充后,由于添加的冗余金属引入了额外的金属间耦合电容噪声(主要指对冗余金属填充敏感的信号路径与冗余金属填充之间的耦合噪声),从而导致集成电路物理设计的时序收敛周期长。
发明内容
本发明提供了一种冗余金属填充方法、装置、设备及计算机可读存储介质,其目的是为了解决对冗余金属填充敏感的信号路径与冗余金属填充之间存在耦合噪声的问题。
为了达到上述目的,本发明的实施例提供了一种冗余金属填充方法,包括:
获取待填充集成电路版图;其中,所述集成电路版图时序收敛;
从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径;
获取所述信号路径的物理信息;
根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域;
对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。
其中,所述从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径的步骤,包括:
从所述设计电路中筛选出信号翻转率超过预设阈值、且布线总长度超过第一预设长度的信号路径;
将筛选出的信号路径作为对填充金属敏感的信号路径。
其中,所述物理信息包括:布线总长度、物理布线金属层号、在每个物理布线金属层号对应的金属层中的物理坐标、金属线长和金属线宽。
其中,所述根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域的步骤,包括:
针对预先设置的需进行定制层处理的每一金属层,分别执行以下步骤:
判断在该金属层中所述信号路径的金属线长是否超过第二预设长度;
当在该金属层中所述信号路径的金属线长超过第二预设长度时,根据所述信号路径在该金属层中允许的耦合电容数值、在该金属层中所述信号路径的物理坐标、金属线长和金属线宽,计算得到该金属层中禁止填充金属的定制层区域。
其中,所述冗余金属填充方法还包括:
将该金属层的上下两个金属层中与所述定制层区域对应的区域作为禁止填充冗余金属的定制层区域。
其中,所述对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充的步骤,包括:
根据物理设计规则,通过EDA工具计算所述集成电路版图区域内金属原始密度,并根据计算得到的金属原始密度,对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。
本发明的实施例还提供了一种冗余金属填充装置,包括:
第一获取模块,用于获取待填充集成电路版图;其中,所述集成电路版图时序收敛;
筛选模块,用于从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径;
第二获取模块,用于获取所述信号路径的物理信息;
确定模块,用于根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域;
填充模块,用于对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。
本发明的实施例还提供了一种冗余金属填充设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现上述的冗余金属填充方法的步骤。
本发明的实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现上述的冗余金属填充方法的步骤。
本发明的上述方案至少有如下的有益效果:
在本发明的实施例中,通过在获取到时序收敛的待填充集成电路版图后,从集成电路版图的设计电路中筛选出对填充金属敏感的信号路径,并根据物理设计要求和信号路径的物理信息,确定出集成电路版图中禁止填充冗余金属的定制层区域,以在对填充金属敏感的信号路径周围进行定制层处理,仅对集成电路版图中除定制层区域以外的区域进行冗余金属填充,从而有效控制对冗余金属填充敏感的信号布线金属层与冗余金属填充之间的耦合电容值,避免由于填充金属与对冗余金属填充敏感的信号靠的太近而带来的耦合噪声干扰,削弱冗余金属填充带来的时序违反,加速时序收敛。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1是用于说明冗余金属填充对信号影响的电路图;
图2是本发明实施例中冗余金属填充方法的流程图;
图3是本发明实施例中一金属层中信号路径的走线区域及定制层区域的示意图;
图4是本发明实施例中定制层区域的示意图;
图5是本发明实施例中上下金属层的示意图;
图6是一具体实例中局部实际布局布线定制层示意图;
图7是本发明实施例中的冗余金属填充方法与传统冗余金属填充时序结果对比图;
图8是本发明实施例中冗余金属填充装置的结构示意图;
图9是本发明实施例中冗余金属填充设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
如图2所示,本发明的实施例提供了一种冗余金属填充方法,包括:
步骤21,获取待填充集成电路版图,其中,所述集成电路版图时序收敛。
步骤22,从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径。
其中,在本发明的实施例中,上述步骤22的具体实现方式可以为:从所述设计电路中筛选出信号翻转率超过预设阈值、且布线总长度超过第一预设长度的信号路径,并将筛选出的信号路径作为对填充金属敏感的信号路径。可以理解的是,在本发明的实施例中,上述预设阈值和第一预设长度均可根据实际情况进行设定,如将预设阈值设为0.5,第一预设长度设为200微米。
具体的,在本发明的实施例中,可通过对设计电路中的关键路径进行分析的方式,得到对填充金属敏感的信号路径。
步骤23,获取所述信号路径的物理信息。
其中,在本发明的实施例中,上述物理信息包括:布线总长度Ltotal、物理布线金属层号k、在每个物理布线金属层号对应的金属层中的物理坐标{xk1 yk1 xk2 yk2}、金属线长L和金属线宽W。
需要说明的是,一条信号路径在布线时,信号线在横向和纵向布线时使用的金属线不同,所以会用到不同金属层跳线完成物理走线。图3中实线矩形区域是信号线在一金属层中的走线区域,获取走线区域坐标(即上述物理坐标){xk1 yk1 xk2 yk2},其中{xk1 yk1}代表左下角坐标,{xk2 yk2}代表右上角坐标,根据坐标会自动计算金属线长L和金属线宽W。
步骤24,根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域。
其中,在本发明的实施例中,上述物理设计要求可以是预先设置的集成电路物理设计要求,具体可根据实际情况进行设定。具体的,在不同的设计电路中会考量针对哪几层金属进行定制层设计(即预先设置需进行定制层处理的金属层,如电路设计一共使用q层金属,设计指定对关键信号线的第k层到(k+4)层金属进行定制层处理),以便确定集成电路版图中禁止填充冗余金属的定制层区域。其中,图4示意出了某一金属层中定制层区域41与冗余金属填充区域42(可理解为需填充冗余金属的区域,即除定制层区域以外的区域)。
其中,在本发明的实施例中,上述步骤24的具体实现方式可以为:针对预先设置的需进行定制层处理的每一金属层,分别执行以下步骤:
步骤一,判断在该金属层中所述信号路径的金属线长是否超过第二预设长度。其中,上述第二预设长度可根据实际情况进行设定,如10微米。需要说明的是,这里可以过滤跳线层使用到的通孔,避免对不同金属层之间的通孔进行定制层设计,节省定制层区域面积。
步骤二,当在该金属层中所述信号路径的金属线长超过第二预设长度时,根据所述信号路径在该金属层中允许的耦合电容数值、在该金属层中所述信号路径的物理坐标、金属线长和金属线宽,计算得到该金属层中禁止填充金属的定制层区域。
其中,在本发明的实施例中,通过电容公式其中,ε0为真空介电常数;εr为介质介电常数;s为相对金属面积;d为金属间的距离。由此公式可知,相对金属面积和金属间的距离会影响电容大小,即减小冗余金属面积和增大冗余金属填充与上述信号路径的信号线之间的距离,可以削弱由添加冗余金属而引入的额外的金属间耦合电容噪声。
可以理解的是,当已知信号路径在该金属层中允许的耦合电容数值、在该金属层中所述信号路径的物理坐标、金属线长和金属线宽时,可通过上述电容公式反推出该金属层中禁止填充金属的定制层区域。具体如图3所示,在信号线在该金属层中的走线区域的基础上外扩宽度m和外扩长度n,即在该金属层中,定制层区域的宽度为(W+2m),长度为(L+2n)。
然而串扰的影响不仅仅存在于平面上的同层金属走线,第k层金属与第(k+1)层金属和(k-1)层金属之间也存在串扰。因而在执行完上述步骤二之后,上述冗余金属填充方法还包括如下步骤:将该金属层的上下两个金属层中与所述定制层区域对应的区域作为禁止填充冗余金属的定制层区域。即,如图5所示,在(k+1)层和(k-1)层金属上也要覆盖定制层,坐标面积与k层金属定制层相同。从而在k层金属走线周围全面覆盖定制层,有效防止串扰对关键信号线(即上述对填充金属敏感的信号路径)带来的延迟干扰。
步骤25,对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。
其中,在本发明的实施例中,上述步骤25的具体实现方式可以为:根据物理设计规则,通过电子设计自动化(EDA,Electronics Design Automation)工具计算所述集成电路版图区域内金属原始密度,并根据计算得到的金属原始密度,对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。可以理解的是,上述物理设计规则可以是预先根据实际需要设定的。需要说明的是,上述冗余金属填充方法可在EDA工具中完成,可在EDA工具中定义不可填充金属区域,称为禁布冗余金属定制层,即定义哪些金属层需进行定制层处理。在使用EDA工具完成冗余金属填充后,将完成冗余金属填充的集成电路版图,采用更新后的layer map文件导出,结果显示经定制层处理后得到的版图时序收敛情况良好。
值得一提的是,在本发明的实施例中,通过在获取到时序收敛的待填充集成电路版图后,从集成电路版图的设计电路中筛选出对填充金属敏感的信号路径,并根据物理设计要求和信号路径的物理信息,确定出集成电路版图中禁止填充冗余金属的定制层区域,以在对填充金属敏感的信号路径周围进行定制层处理,仅对集成电路版图中除定制层区域以外的区域进行冗余金属填充,从而有效控制对冗余金属填充敏感的信号布线金属层与冗余金属填充之间的耦合电容值,避免由于填充金属与对冗余金属填充敏感的信号靠的太近而带来的耦合噪声干扰,削弱冗余金属填充带来的时序违反,加速时序收敛。
接下来以一具体实例对上述冗余金属填充方法作进一步说明。
在该实例中,运用某先进工艺节点进行电路物理设计,金属层一共有11层,物理走线层为2,3,4,5,6,7,8,9层,设计中将针对信号翻转率特别高的时钟树信号路径进行定制层处理,由于底层金属走线较短,而最高层金属需要用来布局电源走线,所以设定对5,6,7,8,9层金属做定制层处理。
第一步,设置定制层,定制层分别为M5_wo_dummy,M6_wo_dummy,M7_wo_dummy,M8_wo_dummy,M9_wo_dummy,相对应的CAD layer为150;5,150;6,150;7,150;8,150;9。将定制层信息写入layer map文件,保证版图导出时定制层能被EDA工具识别为不填充金属区域。
第二步,根据翻转率选定时钟树作为处理对象。
第三步,由于串扰对长线影响较大,对短距离走线几乎没有影响,所以进一步对时钟树信号线长筛选。将所有时钟树信号路径作为一个集合,逐条选定集合中的信号路径,计算信号路径的布线总长度Ltotal,然后判断Ltotal是否大于200微米,若大于则进行定制层设计。
第四步,选定一条Ltotal大于200微米的信号路径进行物理信息分析。
第五步,根据金属布线层将一条信号线分成若干矩形,每个矩形对应有金属层号k,金属宽度W和金属长度L。
第六步,设定需要进行定制层处理的金属层为M5,M6,M7,M8,M9。
第七步,设定金属线长L达到第二预设长度(如10微米)才进行定制层处理。
第八步,根据金属线长L进行判断选择,若当前选定的金属层的金属线长L达到50微米,则确定该金属层、以及该金属层的上下两个金属层中的定制层区域。
第九步,进行冗余金属填充。
第十步,采用更新后的layer map文件导出,检查冗余金属填充是否符合设计规则。如果出现区域密度不够的情况,则返回第六步,调整参数,再次进行冗余金属填充。
其中,图6是上述实例中局部实际布局布线定制层示意图,图7给出填充冗余金属前后对比图,其中横坐标Corner代表不同电阻、电容、温度环境,纵坐标worst slack表示当前环境下最差时序违反。按照传统方式进行冗余金属填充,最大违反达18ps,经本发明的方法处理后,同一版图得到的结果只有1ps违反,可以忽略,大幅度节约了时序收敛迭代周期。
需要说明的是,传统的冗余金属填充并没有考虑在先进工艺节点上对信号路径造成的串扰。事实上,冗余金属填充对所有信号路径的无差别填充会导致不同信号线受到的串扰影响不一致,从而使得已经时序收敛的电路再次出现大量违反情况,不得不延长迭代周期。本发明的冗余金属填充方法,可根据翻转率和布线总长度最大限度的优化串扰对信号带来的影响,平衡冗余金属填充对关键信号走线带来的延迟干扰。
如图8所示,本发明的实施例还提供了一种冗余金属填充装置,包括第一获取模块81、筛选模块82、第二获取模块83、确定模块84和填充模块85。
其中,第一获取模块81,用于获取待填充集成电路版图;其中,所述集成电路版图时序收敛;
筛选模块82,用于从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径;
第二获取模块83,用于获取所述信号路径的物理信息;
确定模块84,用于根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域;
填充模块85,用于对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。
其中,在本发明的实施例中,冗余金属填充装置80为与上述冗余金属填充方法对应的装置,能削弱对冗余金属填充敏感的信号路径与冗余金属填充之间的耦合噪声。
需要说明的是,冗余金属填充装置80包括实现上述冗余金属填充方法的所有模块或者单元,为避免过多重复,在此不对冗余金属填充装置80的各模块或者单元进行赘述。
如图9所示,本发明的实施例还提供了一种冗余金属填充设备,包括存储器91、处理器92以及存储在所述存储器91中并可在所述处理器92上运行的计算机程序93,所述处理器92执行所述计算机程序93时实现上述的冗余金属填充方法的步骤。
即,在本发明的具体实施例中,冗余金属填充设备90的处理器92执行所述计算机程序93时实现上述的冗余金属填充方法的步骤,能削弱对冗余金属填充敏感的信号路径与冗余金属填充之间的耦合噪声。
此外,本发明的实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现上述的冗余金属填充方法的步骤。
即,在本发明的实施例中,计算机可读存储介质的计算机程序被处理器执行时实现上述的冗余金属填充方法的步骤,能削弱对冗余金属填充敏感的信号路径与冗余金属填充之间的耦合噪声。
示例性的,计算机可读存储介质的计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括:能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、电载波信号、电信信号以及软件分发介质等。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种冗余金属填充方法,其特征在于,包括:
获取待填充集成电路版图;其中,所述集成电路版图时序收敛;
从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径;
获取所述信号路径的物理信息;
根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域;
对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。
2.根据权利要求1所述的冗余金属填充方法,其特征在于,所述从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径的步骤,包括:
从所述设计电路中筛选出信号翻转率超过预设阈值、且布线总长度超过第一预设长度的信号路径;
将筛选出的信号路径作为对填充金属敏感的信号路径。
3.根据权利要求1所述的冗余金属填充方法,其特征在于,所述物理信息包括:布线总长度、物理布线金属层号、在每个物理布线金属层号对应的金属层中的物理坐标、金属线长和金属线宽。
4.根据权利要求3所述的冗余金属填充方法,其特征在于,所述根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域的步骤,包括:
针对预先设置的需进行定制层处理的每一金属层,分别执行以下步骤:
判断在该金属层中所述信号路径的金属线长是否超过第二预设长度;
当在该金属层中所述信号路径的金属线长超过第二预设长度时,根据所述信号路径在该金属层中允许的耦合电容数值、在该金属层中所述信号路径的物理坐标、金属线长和金属线宽,计算得到该金属层中禁止填充金属的定制层区域。
5.根据权利要求4所述的冗余金属填充方法,其特征在于,所述冗余金属填充方法还包括:
将该金属层的上下两个金属层中与所述定制层区域对应的区域作为禁止填充冗余金属的定制层区域。
6.根据权利要求1所述的冗余金属填充方法,其特征在于,所述对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充的步骤,包括:
根据物理设计规则,通过EDA工具计算所述集成电路版图区域内金属原始密度,并根据计算得到的金属原始密度,对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。
7.一种冗余金属填充装置,其特征在于,包括:
第一获取模块,用于获取待填充集成电路版图;其中,所述集成电路版图时序收敛;
筛选模块,用于从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径;
第二获取模块,用于获取所述信号路径的物理信息;
确定模块,用于根据物理设计要求和所述物理信息,得到所述集成电路版图中禁止填充冗余金属的定制层区域;
填充模块,用于对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。
8.一种冗余金属填充设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至6任一项所述的冗余金属填充方法的步骤。
9.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的冗余金属填充方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910959194.0A CN110717309B (zh) | 2019-10-10 | 2019-10-10 | 冗余金属填充方法、装置、设备及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910959194.0A CN110717309B (zh) | 2019-10-10 | 2019-10-10 | 冗余金属填充方法、装置、设备及计算机可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110717309A true CN110717309A (zh) | 2020-01-21 |
CN110717309B CN110717309B (zh) | 2023-10-24 |
Family
ID=69211358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910959194.0A Active CN110717309B (zh) | 2019-10-10 | 2019-10-10 | 冗余金属填充方法、装置、设备及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110717309B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112214960A (zh) * | 2020-10-13 | 2021-01-12 | 天津飞腾信息技术有限公司 | 一种兼顾集成电路时序的冗余金属填充方法及系统 |
CN113312873A (zh) * | 2021-05-24 | 2021-08-27 | 海光信息技术股份有限公司 | 一种电路版图设计方法、装置、掩膜板及电子设备 |
CN114580341A (zh) * | 2022-03-03 | 2022-06-03 | 东科半导体(安徽)股份有限公司 | 一种解决金属填充Metal Fill而导致芯片时序恶化的方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7240314B1 (en) * | 2004-06-04 | 2007-07-03 | Magma Design Automation, Inc. | Redundantly tied metal fill for IR-drop and layout density optimization |
CN101379499A (zh) * | 2006-02-09 | 2009-03-04 | 高通股份有限公司 | 用于在设计版图内插入填充形式的方法和装置 |
US20110049721A1 (en) * | 2009-08-25 | 2011-03-03 | International Business Machines Corporation | Metal density aware signal routing |
CN102130043A (zh) * | 2010-12-30 | 2011-07-20 | 中国科学院微电子研究所 | 一种填充冗余金属的方法 |
CN102314524A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 一种优化集成电路版图电磁分布的方法 |
CN102385656A (zh) * | 2011-10-31 | 2012-03-21 | 中国科学院微电子研究所 | 集成电路版图冗余金属填充的方法及集成电路 |
CN107153719A (zh) * | 2016-03-02 | 2017-09-12 | 中国科学院微电子研究所 | 一种冗余金属填充方法的方法及系统 |
CN108122267A (zh) * | 2016-11-30 | 2018-06-05 | 中国科学院微电子研究所 | 一种冗余金属的填充方法及装置 |
-
2019
- 2019-10-10 CN CN201910959194.0A patent/CN110717309B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7240314B1 (en) * | 2004-06-04 | 2007-07-03 | Magma Design Automation, Inc. | Redundantly tied metal fill for IR-drop and layout density optimization |
CN101379499A (zh) * | 2006-02-09 | 2009-03-04 | 高通股份有限公司 | 用于在设计版图内插入填充形式的方法和装置 |
US20110049721A1 (en) * | 2009-08-25 | 2011-03-03 | International Business Machines Corporation | Metal density aware signal routing |
CN102314524A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 一种优化集成电路版图电磁分布的方法 |
CN102130043A (zh) * | 2010-12-30 | 2011-07-20 | 中国科学院微电子研究所 | 一种填充冗余金属的方法 |
CN102385656A (zh) * | 2011-10-31 | 2012-03-21 | 中国科学院微电子研究所 | 集成电路版图冗余金属填充的方法及集成电路 |
CN107153719A (zh) * | 2016-03-02 | 2017-09-12 | 中国科学院微电子研究所 | 一种冗余金属填充方法的方法及系统 |
CN108122267A (zh) * | 2016-11-30 | 2018-06-05 | 中国科学院微电子研究所 | 一种冗余金属的填充方法及装置 |
Non-Patent Citations (1)
Title |
---|
杨飞: "冗余金属填充对电特性的影响研究" * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112214960A (zh) * | 2020-10-13 | 2021-01-12 | 天津飞腾信息技术有限公司 | 一种兼顾集成电路时序的冗余金属填充方法及系统 |
CN112214960B (zh) * | 2020-10-13 | 2023-07-25 | 飞腾信息技术有限公司 | 一种兼顾集成电路时序的冗余金属填充方法及系统 |
CN113312873A (zh) * | 2021-05-24 | 2021-08-27 | 海光信息技术股份有限公司 | 一种电路版图设计方法、装置、掩膜板及电子设备 |
CN114580341A (zh) * | 2022-03-03 | 2022-06-03 | 东科半导体(安徽)股份有限公司 | 一种解决金属填充Metal Fill而导致芯片时序恶化的方法 |
CN114580341B (zh) * | 2022-03-03 | 2023-10-31 | 东科半导体(安徽)股份有限公司 | 一种解决金属填充Metal Fill而导致芯片时序恶化的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110717309B (zh) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110717309A (zh) | 冗余金属填充方法、装置、设备及计算机可读存储介质 | |
US7831949B2 (en) | Method of designing semiconductor integrated circuit, designing apparatus, semiconductor integrated circuit system, semiconductor integrated circuit mounting substrate, package and semiconductor integrated circuit | |
US7788620B1 (en) | Input/output placement systems and methods to reduce simultaneous switching output noise | |
US6564355B1 (en) | System and method for analyzing simultaneous switching noise | |
US6951007B2 (en) | Wire layout design apparatus and method for integrated circuits | |
US6218631B1 (en) | Structure for reducing cross-talk in VLSI circuits and method of making same using filled channels to minimize cross-talk | |
US7472367B1 (en) | Method of optimizing interconnect distribution to improve signal integrity | |
US20100270671A1 (en) | Manipulating fill patterns during routing | |
CN101533425B (zh) | 电路板的电源噪声分析装置、方法以及程序 | |
CN112214960B (zh) | 一种兼顾集成电路时序的冗余金属填充方法及系统 | |
US7079998B2 (en) | Method for analyzing power noise and method for reducing the same | |
US20170116367A1 (en) | Electromigration-aware integrated circuit design methods and systems | |
US7093223B2 (en) | Noise analysis for an integrated circuit model | |
US20230252219A1 (en) | Method and system of forming semiconductor device | |
US20090100397A1 (en) | Buffer Placement with Respect to Data Flow Direction and Placement Area Geometry in Hierarchical VLS Designs | |
US20050132309A1 (en) | Automated noise convergence for cell-based integrated circuit design | |
JP5040463B2 (ja) | クロストークノイズ解析方法 | |
US9552453B1 (en) | Integrated circuit with power network aware metal fill | |
US7155696B2 (en) | Interconnection routing method | |
US7228512B2 (en) | Method of generating capacitance value rule table for extraction of wiring capacitance and capacitance value rule table generation program | |
US6950999B2 (en) | Circuitry cross-talk analysis with consideration of signal transitions | |
US9430604B2 (en) | Integrated circuit package and method | |
Ratna et al. | A post-routing stage IR drop reduction technique with less routing resources | |
Green | Signal integrity | |
US6845346B1 (en) | Iterative method of parasitics estimation for integrated circuit designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450 Applicant after: Feiteng Information Technology Co.,Ltd. Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450 Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |