DE102007018367A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007018367A1
DE102007018367A1 DE200710018367 DE102007018367A DE102007018367A1 DE 102007018367 A1 DE102007018367 A1 DE 102007018367A1 DE 200710018367 DE200710018367 DE 200710018367 DE 102007018367 A DE102007018367 A DE 102007018367A DE 102007018367 A1 DE102007018367 A1 DE 102007018367A1
Authority
DE
Germany
Prior art keywords
semiconductor
field effect
effect transistor
region
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200710018367
Other languages
English (en)
Other versions
DE102007018367B4 (de
Inventor
Franz Dr. Hirler
Wolfgang Dr. Werner
Thomas Dr. Raker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200710018367 priority Critical patent/DE102007018367B4/de
Publication of DE102007018367A1 publication Critical patent/DE102007018367A1/de
Application granted granted Critical
Publication of DE102007018367B4 publication Critical patent/DE102007018367B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect

Abstract

Es wird ein Halbleiterbauelement bereitgestellt, das einen Halbleiterkörper (1) mit einer Oberseite (4) und einem oberseitennahen Bereich (1a), eine im Halbleiterkörper (1) angeordnete Basiszone (2) vom ersten Leitungstyp und ein Emittergebiet (3) vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, das mit der Basiszone (2) einen pn-Übergang (6) bildet, aufweist. Im oberseitennahen Bereich (1a) des Halbleiterkörpers (1) sind eine erste Feldeffekttransistorstruktur (10) mit einem steuerbaren Kanal vom ersten Leitungstyp und eine zweite Feldeffekttransistorstruktur (20) mit einem steuerbaren Kanal vom zweiten Leitungstyp angeordnet. Die zweite Feldeffekttransistorstruktur (20) weist zumindest ein erstes Halbleitergebiet (21) vom zweiten Leitungstyp und ein zweites Halbleitergebiet (22) vom ersten Leitungstyp auf, wobei das zweite Halbleitergebiet (22) zumindest an seiner zur Basiszone (2) weisenden Unterseite (24) durch das erste Halbleitergebiet (21) gegen die Basiszone (2) isoliert ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Ein IGBT (insulated gate bipolar transistor) ist eine Kombination aus einem MOS-Transistor und einem Bipolartransistor, beispielsweise einem n-Kanal-Feldeffekttransistor und einem pnp-Bipolartransistor. Ein IGBT kombiniert die Vorteile beider Bauelemente: Keine statische Ansteuerleistung (Feldeffekttransistor) und hohe Leitfähigkeit des Bipolartransistors durch Minoritätsladungsträgerinjektion in die Basis des pnp-Bipolartransistors. Im eingeschalteten Zustand fließen die vom Emitter des pnp-Bipolartransistors (Anode des IGBTs) injizierten Minoritätsladungsträger durch die Basis des pnp-Bipolartransistors zur Kathode des IGBTs. Wegen der Neutralitätsbestimmung ist in der Basis im eingeschalteten Zustand die Majoritätsladungsträgerdichte (Elektroden) gleich der Minoritätsladungsträgerdichte (Löcher). Bei nahezu allen bekannten IGBTs fließt im eingeschalteten Zustand der Minoritätsladungsträgerstrom über die Kathode bzw. über ein auf Kathodenpotenzial liegendes p-Gebiet ab. Damit dieser Strom fließen kann, muss in der nahezu feldfreien Basis ein Gradient der Minoritätsladungsträger vorhanden sein, d. h. emitterseitig ist die Minoritätsladungsträgerkonzentration höher als kathodenseitig. Dies bedeutet gleichzeitig, dass die Leitfähigkeit des IGBTs durch die kathodenseitige Absenkung der Minoritätsladungsträger reduziert ist. Die erhöhte Minoritäts- und Majoritätsladungsträgerdichte in der Basis erniedrigt zwar die Durchlassverluste wesentlich, führt aber aufgrund der dabei gespeicherten Ladung zu erhöhten Verlusten, vor allem beim Abschalten des IGBTs.
  • Aus den Druckschriften WO 00/25364 sowie US 6 803 609 ist bekannt, zusätzlich zum n-Kanal MOS-Transistor einen p-Kanal MOS-Transistor vorzusehen, mit dem beim Abschalten des IGBTs Minoritätsladungsträger aus der Basis abgesaugt werden können.
  • Aus der Druckschrift DE 10 2005 038 441 ist ebenfalls ein IGBT mit zusätzlichem p-Kanal MOS-Transistor bekannt, mit dem es möglich ist, die kathodenseitige Absenkung der Minoritätsladungsträger zu vermeiden. Die in dieser Patentanmeldung beschriebene Struktur erfordert jedoch eine SOI-Technologie, die prozesstechnisch sehr aufwendig und teuer ist. Die dortige Struktur umfasst eine vergrabene Oxidschicht zur Isolation der MOS-Transistoren. Die Herstellung einer vergrabenen Oxidschicht kann jedoch Kristallfehler im umgebenden Halbleitermaterial nach sich ziehen.
  • Aus der Druckschrift US 6 627 961 ist dagegen ein IGBT mit einem n-Kanal MOS-Transistor und einem dazu parallel geschalteter n-Kanal Leistungstransistor bekannt. Dadurch soll die Linearität bei gleichzeitig geringer Schwellspannung verbessert werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • In einer Ausführungsform wird ein Halbleiterbauelement bereitgestellt, das einen Halbleiterkörper mit einer Oberseite und einem oberseitennahen Bereich aufweist. Im Halbleiterkörper sind eine Basiszone vom ersten Leitungstyp und ein Emittergebiet vom zum ersten Leitungstyp komplementären zweiten Leitungstyp angeordnet, welches zusammen mit der Basiszone einen pn-Übergang bildet. Weiterhin sind im oberseitennahen Bereich des Halbleiterkörpers eine erste Feldeffekttransistorstruktur mit einem steuerbaren Kanal vom ersten Leitungstyp und eine zweite Feldeffekttransistorstruktur mit einem steuerbaren Kanal vom zweiten Leitungstyp angeordnet. Die zweite Feldeffekttransistorstruktur weist zumindest ein erstes Halbleitergebiet vom zweiten Leitungstyp und ein zweites Halbleitergebiet vom ersten Leitungstyp auf, wobei das zweite Halbleitergebiet zumindest an seiner zur Basiszone weisenden Unterseite durch das erste Halbleitergebiet gegen die Basiszone isoliert ist.
  • KURZBESCHREIBUNG DER FIGUREN
  • Im Folgenden wird die Erfindung anhand von in den anhängenden Figuren gezeigten Ausführungsformen beschrieben, aus denen sich weitere Vorteile und Modifikationen ergeben. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen aus einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Ausführungsformen beziehen sich im Allgemeinen auf Halbleiterbauelemente. Im Speziellen beziehen sie sich auf Leistungsbauelemente und insbesondere auf Feldeffekthalbleiterbauelemente mit einer Bipolartransistorstruktur. Weitere Ausführungsformen beziehen sich auf Verfahren zur Herstellung eines Halbleiterbauelements.
  • 1 zeigt eine erste Ausführungsform eines Halbleiterbauelements mit schichtweise aufgebauten komplementären Feldeffekttransistoren, die eine in einer Grabenstruktur angeordnete gemeinsame Gateelektrodenstruktur aufweisen.
  • 2 zeigt eine zweite Ausführungsform eines Halbleiterbauelements mit schichtweise aufgebauten komplementären Feldeffekttransistorstrukturen mit jeweils separater Gateelektrodenstruktur in entsprechenden Grabenstrukturen.
  • 3 zeigt eine dritte Ausführungsform eines Halbleiterbauelements mit wannenförmig eindiffundierten komplementären Feldeffekttransistorstrukturen.
  • 4 zeigt eine vierte Ausführungsform eines Halbleiterbauelements mit komplementären Feldeffekttransistorstrukturen mit zusätzlicher Halbleiterzone zum verbesserten Absaugen der Minoritätsladungsträger.
  • 5 zeigt eine fünfte Ausführungsform eines Halbleiterbauelements mit zwei komplementären Feldeffekttransistorstrukturen, bei denen Halbleitergebiete durch Kurzschlussstrukturen kurzgeschlossen sind.
  • 6 zeigt eine sechste Ausführungsform eines Halbleiterbauelements mit zwei komplementären Feldeffekttransistorstrukturen mit kurzgeschlossenen Halbleitergebieten.
  • 7 zeigt eine siebente Ausführungsform eines Halbleiterbauelements mit zwei komplementären Feldeffekttransistorstrukturen.
  • 8 zeigt die zweidimensionale Verteilung von Minoritätsladungsträgern bei einer Vergleichsstruktur.
  • 9 zeigt die Nettodotierung anhand eines Schnitts durch eine Ausführungsform mit Gateelektrodenstrukturen in den Gräben.
  • 10 zeigt die Verteilung von Minoritätsladungsträgern entlang der Linie 37 0 in 8 und 9.
  • 11 zeigt eine achte Ausführungsform eines Halbleiterbauelements mit zwei komplementären Feldeffekttransistorstrukturen.
  • 12A bis 12F zeigen Verfahrensschritte eines Verfahrens zur Herstellung eines Halbleiterbauelements.
  • 13A bis 13F zeigen Verfahrensschritte eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nachfolgend sollen einige Ausführungsformen erläutert werden. Dabei sind gleiche strukturelle Merkmale in den Figuren mit gleichen Bezugszeichen gekennzeichnet. Im Rahmen der vorliegenden Beschreibung soll unter „lateral" bzw. „laterale Richtung" eine Richtung bzw. Ausdehnung verstanden werden, die parallel zur lateralen Ausdehnung eines Halbleitermaterials bzw. Halbleiterkörpers verläuft. Typischerweise liegt ein Halbleiterkörper als dünner Wafer bzw. Chip vor und umfasst zwei auf gegenüberliegenden Seiten befindliche Flächen, von denen eine Fläche als Hauptfläche bezeichnet wird. Die laterale Richtung erstreckt sich damit parallel zu diesen Oberflächen. Im Gegensatz dazu wird unter dem Begriff „vertikal" bzw. „vertikale Richtung" eine Richtung verstanden, die senkrecht zur Hauptfläche und damit zur lateralen Richtung verläuft. Die vertikale Richtung verläuft daher in Dickenrichtung des Wafers bzw. Chips.
  • Die Ausführungsformen werden überwiegend anhand von Feldeffekttransistoren mit Bipolartransistorstruktur, speziell IGBTs mit pnp-Bipolartransistorstruktur, beschrieben. Die Ausführungsformen sind jedoch nicht darauf beschränkt und können auch als IGBTs mit npn-Bipolartransistorstruktur ausgebildet werden.
  • Die in den Figuren gezeigten Strukturen sind nicht maßstabsgetreu gezeichnet, sondern dienen nur dem besseren Verständnis der Ausführungsformen.
  • 1 zeigt anhand eines IGBTs mit pnp-Bipolartransistorstruktur ein Halbleiterbauelement mit einem Halbleiterkörper 1, der eine Oberseite 4 und einen oberseitennahen Bereich 1a aufweist. Die vertikale Ausdehnung des Halbleiterkörpers 1 und des oberseitennahen Bereichs 1a ist in 1 mit Pfeilen gekennzeichnet. Im Halbleiterkörper 1 ist eine Basiszone 2 vom ersten Leitungstyp, bei dem es sich hier um ein n-leitendes Gebiet handelt, angeordnet. Die Basiszone 2 ist im vorliegenden Fall schwach dotiert und weist beispielsweise eine Dotierstoffkonzentration zwischen 1013/cm3 und 1015/cm3 auf. An einer der Oberseite 4 gegenüberliegenden Unterseite 5 des Halbleiterkörpers 1 schließt sich ein unterseitennaher Bereich 1c an, in dem ein Emittergebiet 3 vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, d. h. im vorliegenden Fall vom p-Typ, ausgebildet ist. Die vertikale Erstreckung des unterseitennahen Bereichs 1c ist in 1 ebenfalls mit einem Pfeil gekennzeichnet. Zwischen oberseitennahem Bereich 1a und unterseitennahem Bereich 1c erstreckt sich typischerweise die Basiszone 2. Das Emittergebiet 3 bildet zusammen mit der Basiszone 2 einen pn-Übergang 6, der sich in der vorliegenden Ausführungsform lateral und in etwa parallel zur Unterseite 5 erstreckt. Das Emittergebiet 3 kann als durchgehendes Dotierungsgebiet oder auch durch mehrere separa te Dotierungsgebiete gebildet werden. Die vertikale Ausdehnung des unterseitennahen Bereichs 1c entspricht in etwa der vertikalen Ausdehnung des Emittergebiets 3, so dass der pn-Übergang 6 etwa im Bereich des zur Oberseite 4 weisenden Endes des unterseitennahen Bereichs 1c angeordnet ist. Das Emittergebiet 3 kann eine Dotierstoffkonzentration von etwa 1013/cm3 bis etwa 1016/cm3 aufweisen. Die Basiszone erstreckt sich in einem mittleren Bereich 1b (4), der zwischen dem oberseitennahen Bereich 1a und dem unterseitennahen Bereich 1c angeordnet ist.
  • Im oberseitennahen Bereich 1a des Halbleiterkörpers 1 ist eine erste Feldeffekttransistorstruktur 10 mit einem steuerbaren Kanal vom ersten Leitungstyp ausgebildet. Die laterale Erstreckung der ersten Feldeffekttransistorstruktur 10 ist in 1 mit einem horizontalen Pfeil angedeutet. Bei der ersten Feldeffekttransistorstruktur 10 handelt es sich im vorliegenden Ausführungsbeispiel um einen n-Kanal-Feldeffekttransistor, der im Weiteren als n-Kanal-Transistor bezeichnet werden soll. Der n-Kanal-Transistor 10 umfasst ein erstes Halbleitergebiet 11 vom ersten Leitungstyp, das im vorliegenden Ausführungsbeispiel vergleichsweise hoch dotiert ist und eine Dotierstoffkonzentration zwischen 1017/cm3 und 1020/cm3 aufweisen kann. Das erste Halbleitergebiet 11 bildet das Sourcegebiet des n-Kanal-Transistors 10 und ist im Halbleiterkörper 1 an dessen Oberseite 4 angeordnet, so dass es dort kontaktiert werden kann. Unterhalb des ersten Halbleitergebiets 11 schließt sich in Richtung zur Basiszone 2 unmittelbar ein zweites Halbleitergebiet 12 des n-Kanal-Transistors 10 an, wobei das zweite Halbleitergebiet 12 vom zweiten Leitungstyp (p-leitend) ist und eine Dotierstoffkonzentration von etwa 1015/cm3 bis etwa 1017/cm3 aufweisen kann. Das zweite Halbleitergebiet 12 bildet das Bodygebiet des n-Kanal-Transistors 10 und bildet zusammen mit dem ersten Halbleitergebiet 11 einen pn-Übergang 15 aus. Unterhalb des zweiten Halbleitergebiets 12 kann ein optionales drittes Halbleitergebiet 13 des n-Kanal-Transistors 10 angeordnet sein. Das dritte Halbleitergebiet 13 ist dann vom ersten Leitungstyp (n-leitend), typischerweise im Vergleich zur Basiszone 2 höher dotiert und dient als hoch dotierte Basisanschlusszone. Sofern das dritte Halbleitergebiet 13 vorhanden ist, bildet sich zwischen dem zweiten Halbleitergebiet 12 und dem dritten Halbleitergebiet 13 ein pn-Übergang 14 heraus. Sofern kein drittes Halbleitergebiet 13 vorhanden ist, bildet sich der pn-Übergang 14 unmittelbar zwischen dem zweiten Halbleitergebiet 12 und der Basiszone 2 aus (siehe 5).
  • Im zweiten Halbleitergebiet 12 des n-Kanal-Transistors 10 kann ein steuerbarer Kanal vom ersten Leitungstyp ausgebildet werden. Dazu dient eine Gateelektrodenstruktur 41, die hier in einer Grabenstruktur 40 angeordnet ist, wobei sich die Grabenstruktur 40 ausgehend von der Oberseite 4 in den Halbleiterkörper 1 bis in eine Tiefe erstreckt, die etwa der vertikalen Ausdehnung des oberseitennahen Bereichs 1a entspricht. Die Gateelektrodenstruktur 41 ist von umliegenden Halbleitergebieten sowie der Basiszone 2 durch ein Gatedielektrikum 43 isoliert, welches an den Seitenwänden und den Boden der Grabenstruktur 40 ausgebildet ist. Durch Anlegen einer geeigneten Spannung an die Gateelektrodenstruktur 41 kann im zweiten Halbleitergebiet 12 ein n-Kanal ausgebildet werden, wodurch ein Fluss von Majoritätsladungsträgern (im vorliegenden Fall Elektronen) von der Basiszone 2 zum ersten Halbleitergebiet 11 ermöglicht wird. Der n-Kanal-Transistor 10 dient daher zur Steuerung der Basiszone 2.
  • Eine zweite Feldeffekttransistorstruktur 20 mit einem steuerbaren Kanal vom zweiten Leitungstyp ist im oberseitennahen Bereich 1a des Halbleiterkörpers 1 lateral benachbart zum n-Kanal-Transistor 10 ausgebildet. Bei der zweiten Feldeffekttransistorstruktur handelt es sich um einen p-Kanal- Feldeffekttransistor 20, der im Weiteren mit p-Kanal-Transistor bezeichnet wird. Der p-Kanal-Transistor 20 umfasst ein erstes Halbleitergebiet 21 vom zweiten Leitungstyp sowie ein zweites Halbleitergebiet 22 vom ersten Leitungstyp. Dabei ist das erste Halbleitergebiet 21 in der vorliegenden Ausführungsform als Schicht unterhalb des zweiten Halbleitergebiets 22 ausgebildet und isoliert das zweite Halbleitergebiet 22 zumindest an dessen zur Basiszone 2 weisenden Unterseite 24 gegen die Basiszone 2. An der Unterseite 24 ist ein pn-Übergang zwischen erstem und zweitem Halbleitergebiet 21 bzw. 22 ausgebildet.
  • Beim ersten Halbleitergebiet 21 handelt es sich um ein vergleichsweise hoch dotiertes p-leitendes Gebiet, das eine Dotierstoffkonzentration zwischen etwa 1017/cm3 und 1020/cm3 aufweisen kann und im vorliegenden Ausführungsbeispiel ein Kollektor-Source-Gebiet bildet. Das erste Halbleitergebiet 21 des p-Kanal-Transistors 20 steht ebenfalls unmittelbar mit der Basiszone 2 in Kontakt, so dass sich zwischen dem ersten Halbleitergebiet 21 und der Basiszone 2 ebenfalls ein pn-Übergang ausbildet. Das zweite Halbleitergebiet 22 bildet das Bodygebiet des p-Kanal-Transistors 20 und weist eine Dotierstoffkonzentration von etwa 1015/cm3 bis etwa 1017/cm3 auf. Das Bodygebiet 22 des p-Kanal-Transistors 20 dient zur Ausbildung des steuerbaren Kanals vom zweiten Leitungstyp.
  • Oberhalb des zweiten Halbleitergebiets 22 ist im Halbleiterkörper 1 an dessen Oberseite 4 ein drittes Halbleitergebiet 23 vom zweiten Leitungstyp ausgebildet, welches das Draingebiet des p-Kanal-Transistors 20 darstellt und mit dem zweiten Halbleitergebiet 22 einen pn-Übergang 25 ausbildet. Das dritte Halbleitergebiet 23 weist beispielsweise eine Dotierstoffkonzentration von etwa 1017/cm3 bis etwa 1020/cm3 auf.
  • Die ersten, zweiten und dritten Halbleitergebiete des p-Kanal-Transistors 20 werden lateral ebenfalls durch eine Grabenstruktur 40 begrenzt, in der ebenfalls eine Gateelektrodenstruktur 41 angeordnet ist, die gegenüber den Halbleitergebieten des p-Kanal-Transistors 20 sowie der Basiszone 2 durch ein Gatedielektrikum 43 isoliert ist. Wie in 1 erkennbar, haben der n-Kanal-Transistor 10 und der p-Kanal-Transistor 20 etwa die gleiche vertikale Ausdehnung, die etwa der vertikalen Ausdehnung des oberseitennahen Bereichs 1a entspricht.
  • Beide Transistoren sind hier in Form von übereinander angeordneten Schichten bzw. Halbleitergebieten ausgebildet, wobei die Halbleitergebiete der beiden Transistoren 10 und 20 voneinander durch die dazwischen angeordneten Grabenstrukturen 40 isoliert sind. Im vorliegenden Fall sind alle Gateelektroden unmittelbar elektrisch leitend miteinander verbunden. Ein mit einem gemeinsamen Gatetreiber verbundener gemeinsamer Gateanschluss G ist in 1 eingezeichnet. Dagegen sind das erste Halbleitergebiet 11 des n-Kanal-Transistors 10 und das dritte Halbleitergebiet 23 des p-Kanal-Transistors 20 mit einem gemeinsamen Kathodenanschluss K verbunden. Auf der Unterseite 5 des Halbleiterkörpers 1 ist das Emittergebiet 3 mit einem Anodenanschluss A verbunden. Im eingeschalteten Zustand des IGBTs fließt zwischen Kathode und Anode ein Strom, der über den Gateanschluss G gesteuert werden kann, wie weiter unten noch näher beschrieben wird.
  • In 1 weisen der n-Kanal-Transistor 10 und der p-Kanal-Transistor 20 etwa die gleiche laterale Ausdehnung auf. Typischerweise hat der p-Kanal-Transistor 20 jedoch eine größere laterale Ausdehnung als der n-Kanal-Transistor 10, wobei es insbesondere auf eine größere Fläche des p-Kanal-Transistors 20 im Vergleich zum n-Kanal-Transistor 10 ankommt. Insbesondere die Kontaktfläche zwischen dem p-Kanal-Transistor 20 und der Basiszone 2 sollte deutlich größer sein als die Kontaktfläche zwischen dem n-Kanal-Transistor 10 und der Basiszone 2. Da die Kontaktfläche zwischen dem p-Kanal-Transistor 20 und der Basiszone 2 durch die Kontaktfläche zwischen dem ersten Halbleitergebiet 21 und der Basiszone 2 definiert wird, soll insbesondere diese Kontaktfläche entsprechend groß ausgebildet werden.
  • Die Halbleiterbereiche zwischen den Grabenstrukturen werden auch als Mesa-Strukturen bezeichnet. Die Halbleitergebiete von n- und p-Kanal-Transistor 10 und 20 sind daher in diesen Mesa-Strukturen ausgebildet.
  • Im Folgenden soll die Funktion des IGBTs erläutert werden. Wie bereits weiter oben dargelegt, dient der n-Kanal-Transistor 10 zur Steuerung des IGBTs und insbesondere der pnp-Bipolartransistorstruktur, die vom Emittergebiet 3, der Basiszone 2 und dem zweiten Halbleitergebiet 12 des n-Kanal-Transistors 10 gebildet wird. Durch den n-Kanal-Transistor 10 wird der Majoritätsladungsträgerstrom kontrolliert und gesteuert. Im Gegensatz dazu dient der p-Kanal-Transistor 20 als Minoritätsladungsträgerschalter. Dieser hat die Funktion, die vom Emittergebiet 3 in die Basiszone 2 im eingeschalteten Zustand des IGBTs injizierten Minoritätsladungsträger (im vorliegenden Fall Löcher) aus der Basiszone 2 abzusaugen, wenn der IGBT in den ausgeschalteten Zustand gebracht werden soll. Im eingeschalteten Zustand ist die Injektion der Minoritätsladungsträger in die Basiszone 2 gewünscht, da hierdurch die Leitfähigkeit der Basiszone 2 erhöht ist und somit die Durchlassverluste erheblich verringert werden können. Die durch die Injektion erhöhte Ladungsträgerdichte in der Basiszone 2 führt jedoch beim Abschalten zu erhöhten Verlusten. Durch Schließen des p-Kanal-Transistors 20 beim oder kurz vor dem Öffnen (Sperren) des n-Kanal-Transistors 10 zum Abschalten des IGBTs können die Minoritätsladungsträger vergleichsweise schnell aus der Basiszone 2 abgesaugt werden, wodurch die Verlustleistung erheblich reduziert werden kann.
  • Bei der vorliegenden Ausführungsform erfolgt dies beispielsweise dadurch, dass die an den Gateelektrodenstrukturen 41 anliegende Spannung von einem positiven Wert (Ein-Zustand) auf einen negativen Wert (Aus-Zustand) umgeschaltet wird. Dadurch wird einerseits der n-Kanal-Transistor 10 geöffnet (gesperrt) und andererseits der p-Kanal-Transistor 20 geschlossen. Die die Basiszone 2 überschwemmenden Minoritätsladungsträger können dann durch den p-Kanal-Transistor 20 zur Kathode abfließen. Es soll hier darauf hingewiesen werden, dass die Minoritätsladungsträger den pn-Übergang zwischen dem ersten Halbleitergebiet 21 des p-Kanal-Transistors 20 und der Basiszone 2 überwinden können, da dieser für die Minoritätsladungsträger in Vorwärtsrichtung vorgespannt ist. Auf Grund des p-Kanals können durch den p-Kanal-Transistor 20 nur Löcher (hier Minoritätsladungsträger bezüglich der Basiszone 2) fließen. Anderseits ist der n-Kanal des n-Kanal-Transistors 10 nur für Elektronen durchlässig.
  • Um das Absaugen der Minoritätsladungsträger aus der Basiszone 2 beim Abschalten des IGBTs noch besser steuern zu können, sind bei der in 2 gezeigten Ausführungsform die Gateelektrodenstrukturen des n-Kanal-Transistors 10 und des p-Kanal-Transistors 20 mit jeweils getrennten Gateanschlüssen G1 und G2 verbunden. Der erste Gateanschluss G1 ist mit der Gateelektrodenstruktur 51 des n-Kanal-Transistors 10 verbunden und dient hier der Steuerung der Basiszone 2 mittels des n-Kanal-Transistors 10. Dagegen ist der zweite Gateanschluss G2 mit der Gateelektrodenstruktur 61 des p-Kanal-Transistors 20 verbunden. Beim Abschalten des IGBTs, d. h., wenn der n-Kanal-Transistor 10 gesperrt wird, wird kurz vor dem Sperren des n- Kanal-Transistors 10 an den zweiten Gateanschluss G2 eine negative Spannung angelegt, um den p-Kanal-Transistor 20 zu schließen. Dadurch können Minoritätsladungsträger aus der Basiszone 2 über den p-Kanal-Transistor 20 zur Kathode bei noch geschlossenem n-Kanal-Transistor 10 fließen. Die Dichte der Minoritätsladungsträger wird dadurch in der Basiszone 2 erniedrigt und so die gespeicherte Ladung verringert. Um die getrennte Ansteuerung der Gateelektrodenstrukturen von n- und p-Kanal-Transistor 10 und 20 zu gewährleisten, werden die Halbleitergebiete dieser Transistoren von separaten Grabenstrukturen 50 und 60 lateral begrenzt, d. h. n-Kanal-Transistor 10 und p-Kanal-Transistor 20 haben im Gegensatz zur Ausführungsform aus 1 keine gemeinsame Grabenstruktur.
  • Eine weitere Ausführungsform wird nun mit Bezug auf 3 erläutert. In einem Halbleiterkörper 101 mit einer Oberseite 104 und einem oberseitennahen Bereich 101a sind lateral beabstandet zueinander wenigstens eine erste Feldeffekttransistorstruktur 110, bei der es sich im vorliegenden Fall um einen n-Kanal-Transistor handelt, und eine zweite Feldeffekttransistorstruktur 120, bei der es sich im vorliegenden Fall um einen p-Kanal-Transistor handelt, angeordnet. Im Weiteren werden ebenfalls die Begriffe n-Kanal-Transistor sowie p-Kanal-Transistor verwendet. Der n-Kanal-Transistor 110 weist wannenförmig eindiffundierte Halbleitergebiete auf, wobei ein beispielsweise hoch dotiertes n-leitendes erstes Halbleitergebiet 111 in einem p-leitenden zweiten Halbleitergebiet 112 eingebettet ist. Das zweite Halbleitergebiet 112 ist wiederum in einem beispielsweise hoch dotierten optionalen n-leitenden dritten Halbleitergebiet 113 eingebettet. Das zweite Halbleitergebiet 112 dient zur Ausbildung eines leitfähigen Kanals vom ersten Leitungstyp. Dazu sind oberhalb der Bereiche des zweiten Halbleitergebiets 112, die bis zur Oberseite 104 des Halbleiterkörpers 101 reichen, Gateelektrodenstrukturen 151 mit Gateelektroden 152 angeordnet. Die Gateelektroden 152 sind hier mit einem ersten Gateanschluss G1 verbunden. Das erste und zweite Halbleitergebiet 111 und 112 sowie das zweite und dritte Halbleitergebiet 112 und 113 bilden jeweilige pn-Übergänge 114 bzw. 115 aus. Der n-Kanal-Transistor 110 dient hier wie bei den Ausführungsformen aus 1 und 2 zur Steuerung der im Halbleiterkörper 101 ausgebildeten schwach n-dotierten Basiszone 102.
  • Der p-Kanal-Transistor 120 weist im Wesentlichen die gleiche Struktur wie der n-Kanal-Transistor 110, jedoch mit dazu komplementär dotierten Halbleitergebieten auf. Der p-Kanal-Transistor 120 umfasst daher ein erstes Halbleitergebiet 121, bei dem es sich hier um ein beispielsweise hoch dotiertes gleitendes Gebiet handelt, und ein n-leitendes zweites Halbleitergebiet 122, das in das erste Halbleitergebiet 121 eingebettet ist. In das zweite Halbleitergebiet 122 ist ein beispielsweise hoch dotiertes p-leitendes drittes Halbleitergebiet 123 unter Ausbildung eines pn-Übergangs 125 eingebettet. Zwischen erstem und zweitem Halbleitergebiet 121 und 122 ist ebenfalls ein pn-Übergang 124 ausgebildet. Das zweite Halbleitergebiet 122 hat hier die Funktion des Bodygebiets und dient zur Ausbildung eines leitfähigen Kanals vom zweiten Leitungstyp. Daher ist oberhalb der bis zur Oberseite 104 reichenden Bereiche des zweiten Halbleitergebiets 122 eine Gateelektrodenstruktur 161 mit Gateelektroden 162 angeordnet. Die Gateelektroden 162 sind hier mit einem zweiten Gateanschluss G2 verbunden, der zum ersten Gateanschluss G1 separat ausgeführt ist.
  • Das erste Halbleitergebiet 111 (Sourcegebiet) des n-Kanal-Transistors 110 und das dritte Halbleitergebiet 123 (Draingebiet) des p-Kanal-Transistors 120 sind mit einem gemeinsamen Kathodenanschluss K verbunden. An der Unterseite 105 ist in einem unterseitennahen Bereich 101c des Halbleiterkörpers 101 ein Emittergebiet 103 angeordnet, das mit der Basiszone 102 einen pn-Übergang 106 ausbildet. Das Emittergebiet 103 ist mit einem Anodenanschluss A auf der Unterseite 105 verbunden.
  • Der p-Kanal-Transistor 120 dient hier zum Absaugen von Minoritätsladungsträgern aus der Basiszone 102 beim Abschalten des IGBTs.
  • Bei der in 3 gezeigten Ausführungsform werden die leitfähigen Kanäle der Transistoren im Gegensatz zu den in 1 und 2 gezeigten Ausführungsformen an der Oberseite 104 des Halbleiterkörpers 101 ausgebildet, wobei sie sich im Wesentlichen lateral zwischen den jeweiligen ersten und dritten Halbleitergebieten erstrecken. Der Stromfluss durch den Halbleiterkörper ist daher zumindest in diesem Bereich lateral. Der Stromfluss durch die Basiszone 102 vom bzw. zum Emittergebiet 103 ist dagegen im Wesentlichen vertikal. Daher handelt es sich bei den hier gezeigten Ausführungsformen insbesondere um Halbleiterbauelemente mit im Wesentlichen vertikalem Stromfluss.
  • Das erste Halbleitergebiet 121 des p-Kanal-Transistors 120 isoliert das zweite Halbleitergebiet 122 an dessen zur Basiszone 102 weisenden Unterseite 124 gegen die Basiszone 102. Da das zweite Halbleitergebiet 122 vollständig vom ersten Halbleitergebiet 122 umgeben ist, wird das zweite Halbleitergebiet 122 in der hier gezeigten Ausführungsform zusätzlich auch seitlich gegen die Basiszone 102 durch das erste Halbleitergebiet 121 isoliert. Eine vergleichbare Isolation des ersten Halbleitergebiets 111 des n-Kanal-Transistors 110 gegen die Basiszone 102 bzw. das als hoch dotiertes Basiszonenanschlussgebiet dienende dritte Halbleitergebiet 113 wird durch das zweite Halbleitergebiet 112 erreicht. Die entsprechenden Halbleitergebiete werden daher bei der hier gezeigten Ausführungs form mit wannenförmigen Dotierungsgebieten durch entsprechend entgegengesetzt dotierte Halbleitergebiete vollständig gegen die Basiszone 102 isoliert. Im Gegensatz dazu werden bei den Ausführungsformen (siehe beispielsweise 1 und 2) mit schichtförmig ausgebildeten Halbleitergebieten von p- und n-Kanal-Transistor die jeweiligen Halbleitergebiete lediglich an deren Unterseite durch jeweils entgegengesetzt dotierte Halbleitergebiete gegen die Basiszone isoliert. Lateral werden dort die Halbleitergebiete durch die Grabenstrukturen begrenzt und entsprechend isoliert.
  • Die in 4 gezeigte Ausführungsform entspricht in ihrer Struktur im Wesentlichen der in 2 gezeigten Ausführungsform. Zusätzlich ist jedoch eine p-leitende Halbleiterzone 30 unterhalb des p-Kanal-Transistors 20 in der Basiszone 2 angeordnet. Die Halbleiterzone 30 erstreckt sich vom ersten Halbleitergebiet 21 des p-Kanal-Transistors 20, mit der sie einen pp+-Übergang ausbildet, vertikal in die Tiefe des Halbleiterkörpers 1 und reicht bis in die Nähe des Emittergebiets 3, ohne mit diesem jedoch in Kontakt zu stehen. Die Halbleiterzone 30 führt zu einer hohen Leitfähigkeit im eingeschalteten Zustand des IGBTs durch eine kathodenseitige Vermeidung der Minoritätsladungsträgerabsenkung, da die Basiszone 2 über die Halbleiterzone 30 schnell mit Minoritätsladungsträgern aufgefüllt werden kann. Gleichzeitig verbessert die Halbleiterzone 30 das Absaugen der die Basiszone 2 überschwemmenden Minoritätsladungsträger beim Abschalten des IGBTs. Die Minoritätsladungsträger fließen dabei über das Halbleitergebiet 30 und den p-Kanal-Transistor 20 zur Kathode K. Dies wird insbesondere durch die vergleichsweise große Kontaktfläche zwischen Halbleiterzone 30 und Basiszone 2 ermöglicht. Durch diese Maßnahme werden die Schaltverluste beim Abschalten des IGBTs bei gleichzeitig hoher Leitfähigkeit des IGBTs im eingeschalteten Zustand weiter verringert.
  • 5 zeigt eine weitere Ausführungsform, deren prinzipielle Struktur ebenfalls der in 2 gezeigten Ausführungsform entspricht. Zusätzlich ist hier zwischen den Grabenstrukturen 50 und 60 benachbarter n-Kanal- und p-Kanal-Transistoren 10 und 20 jeweils eine Abschirmhalbleiterzone 31 vom zweiten Leitungstyp angeordnet. In der vorliegenden Ausführungsform ist diese hoch-p-dotiert, wobei die Dotierstoffkonzentration etwa zwischen 1016/cm3 und 1020/cm3 liegen kann. Die Abschirmhalbleiterzone 31 dient insbesondere dazu, einen eventuellen Avalanchedurchbruch von den Grabenböden der Grabenstrukturen 50 und 60 fern zu halten und weiter in die Basiszone 2 hinein zu drücken.
  • Zusätzlich sind in der in 5 gezeigten Ausführungsform das erste Halbleitergebiet 11 und das zweite Halbleitergebiet 12 des n-Kanal-Transistors 10 sowie das erste Halbleitergebiet 21 und das zweite Halbleitergebiet 22 des p-Kanal-Transistors 20 jeweils über eine Kurzschlussstruktur 16 bzw. 26 kurzgeschlossen. Dadurch soll das Zünden des parasitären Bipolartransistors im n-Kanal- bzw. p-Kanal-Transistor 10 bzw. 20 verhindert werden. Dies führt zu besonders robusten Bauelementen. Weiterhin ist es für die Robustheit günstig, wenn das zweite Halbleitergebiet 12 (Bodygebiet) des n-Kanal-Transistors 10 vertikal tiefer liegt als das erste Halbleitergebiet 21 (Sourcegebiet) des p-Kanal-Transistors 20. Tiefer bedeutet hier weiter in Richtung zur Unterseite 5 des Halbleiterkörpers 1. Die Kurzschlussstruktur 26 kann beim p-Kanal-Transistor 20 durch einen vergrabenen Kontakt geformt werden. Beim n-Kanal-Transistor 10 kann die Kurzschlussstruktur 16 dagegen durch einen sich von der Oberseite 4 in die Tiefe bis zum zweiten Halbleitergebiet 12 erstreckenden Kontakt gebildet werden. Zur Bildung der Kurzschlussstrukturen kann beispielsweise ein Metall oder Silizid verwendet werden.
  • Im Gegensatz zu der in 2 gezeigten Ausführungsform umfasst die in 5 gezeigte Ausführungsform kein drittes Halbleitergebiet 13 des n-Kanal-Transistors 10, d. h. das zweite Halbleitergebiet 12 bildet unmittelbar mit der Basiszone 2 einen pn-Übergang 14.
  • Die separaten Gateelektrodenstrukturen 50 und 60 von n-Kanal- bzw. p-Kanal-Transistor 10 und 20 können elektrisch miteinander über wenigstens ein Verzögerungsglied R1 mit einem gemeinsamen Gateanschluss G verbunden sein. Zusätzlich kann noch ein zweites Verzögerungsglied R2 vorgesehen werden. Typischerweise handelt es sich bei den Verzögerungsgliedern um RC-Glieder, die von Widerständen und Kapazitäten gebildet werden. Beispielsweise kann der Widerstand des Verzögerungsglieds R1 hochohmiger als der Widerstand des Verzögerungsglieds R2 sein. Bei den Kapazitäten kann es sich z. B. um die Kapazitäten der jeweiligen Gateelektrodenstrukturen 51 bzw. 61 handeln kann. Die RC-Glieder ermöglichen ein im Vergleich zum Schließen des p-Kanal-Transistors 20 verzögertes Öffnen (Sperren) des n-Kanal-Transistors 10 bei Verwendung lediglich eines einzigen Gatetreibers, der mit dem gemeinsamen Gateanschluss G verbunden ist. Zusätzlich zu den Kapazitäten der Gateelektrodenstrukturen können auch externe Kapazitäten vorgesehen werden. Die Zeitverzögerung zwischen Einschalten des p-Kanal-Transistors 20 und Ausschalten des n-Kanal-Transistors 10 wird über das Verhältnis der RC-Konstanten der Verzögerungsglieder bzw. dem Verhältnis der Gesamtverzögerung von R1 und R2 zu R2, wie in 5 angedeutet, eingestellt. In der Ausführungsform in 5 definiert R2 die Schaltzeit (Verzögerung) des p-Kanal-Transistors 20 während R1 und R2 die Schaltzeit (Verzögerung) des n-Kanal-Transistors 10 definieren. Wird der gemeinsame Gateanschluss G beispielsweise von +15 Volt auf –15 Volt geschaltet, liegen die –15 Volt vergleichsweise schnell an der Gateelektrodenstruktur 61 an, während sich die Spannung an der Gateelektrodenstruktur 51 aufgrund des zusätzlichen Verzögerungsglieds R1 erst allmählich aufbaut. Im Ergebnis wird zuerst der p-Kanal-Transistor 20 geschlossen und ermöglicht so einen Fluss von Minoritätsladungsträgern, während der n-Kanal-Transistor 10 immer noch an ist. Die Zeitverzögerung wird so eingestellt, dass der n-Kanal-Transistor 10 erst nach ausreichender Absenkung der Minoritätsladungsträgerkonzentration in der Basiszone 2 abschaltet. Beim Einschalten des IGBTs von –15 Volt auf +15 Volt wird dagegen zuerst der p-Kanal-Transistor 20 abgeschaltet bevor sich auf Grund des zusätzlichen Verzögerungsglieds R1 der n-Kanal-Transistor 10 einschaltet, so dass ein Abfluss von Minoritätsladungsträgern aus der Basiszone 2 vermieden wird. Dadurch verbleiben die beim Einschalten des n-Kanal-Transistors 10 vom Emittergebiet 3 in die Basiszone 2 injizierten Minoritätsladungsträger in der Basiszone 2 und führen dort zu einer erhöhten Leitfähigkeit.
  • Bei den in 2 bis 4 gezeigten Ausführungsformen wird dagegen mit separaten Gatetreibern gearbeitet, die mit den jeweiligs separaten Gateanschlüssen G1 und G2 verbunden sind. Dadurch kann ebenfalls eine zeitversetzte Ansteuerung der n- bzw. p-Kanal-Transistoren erreicht werden.
  • 6 zeigt eine mit 3 vergleichbare Ausführungsform. Allerdings sind hier die Gateelektroden 152 und 162 von n-Kanal-Transistor 10 bzw. p-Kanal-Transistor 20 über jeweilige Verzögerungsglieder R1 und R2 mit einem gemeinsamen Gateanschluss G verbunden. Die Ansteuerung erfolgt daher vergleichbar mit der Ausführungsform in 5. Der n-Kanal-Transistor 10 weist ebenfalls, wie in der Ausführungsform aus 5, kein drittes Halbleitergebiet auf. Weiterhin sind auch hier Kurzschlussstrukturen 116 bzw. 126 vorgesehen, um das Zünden der jeweiligen parasitären Bipolartransistoren zu ver hindern. Zusätzlich weist die in 6 gezeigte Ausführungsform eine dem Emittergebiet 103 vorgelagerte Feldstoppschicht 102a auf. Dadurch soll ein Durchgriff der Raumladungszone des pn-Übergangs 114 zwischen dem zweiten Halbleitergebiet 112 und der Basiszone 102 auf das Emittergebiet 103 vermieden werden. Die Basiszone 102 kann dann mit einer geringeren vertikalen Dicke bzw. Ausdehnung ausgebildet werden, wodurch der Widerstand der Basiszone 102 verringert werden kann.
  • Eine weitere Ausführungsform ist in 7 dargestellt. Ein Halbleiterkörper 201 mit einer Oberseite 204 und einer Unterseite 205 weist eine Basiszone 202 und ein an der Unterseite 205 ausgebildetes Emittergebiet 203 auf. Ein pn-Übergang 206 ist zwischen Basiszone 202 und Emittergebiet 203 ausgebildet. Im Bereich der Oberseite 204 ist ein n-Kanal-Transistor 210 ausgebildet, der im Wesentlichen die gleiche Struktur wie der in 5 gezeigte n-Kanal-Transistor 10 hat. Das erste Halbleitergebiet hier ist mit 211 und das zweite Halbleitergebiet mit 212 bezeichnet. Diese Halbleitergebiete bilden einen pn-Übergang 215. Lateral werden die Halbleitergebiete 211 und 212 durch Grabenstrukturen 250 mit darin befindlichen Gateelektrodenstrukturen 251 begrenzt, wobei die Gateelektrodenstrukturen 251 gegen das umliegende Halbleitermaterial durch ein Gatedielektrikum 253 isoliert ist.
  • Lateral beabstandet zum n-Kanal-Transistor 210 ist ein p-Kanal-Transistor 220 im Bereich der Oberseite 204 ausgebildet. In einem ersten Halbleitergebiet 211 sind zwei lateral voneinander beabstandete zweite Halbleitergebiete 222 unter Ausbildung von jeweiligen pn-Übergängen 224 angeordnet. Das erste Halbleitergebiet 221 reicht zwischen den zweiten Halbleitergebieten 222 bis zur Oberseite 204 des Halbleiterkörpers 201. Dadurch können das erste Halbleitergebiet 221 und die zweiten Halbleitergebiete 222 vergleichsweise leicht durch eine auf der Oberseite 204 angeordnete Kurzschlussstruktur 226 kurzgeschlossen werden. Beim p-Kanal-Transistor 220 kann daher im Gegensatz zu der in 5 gezeigten Ausführungsform auf die Herstellung einer vergrabenen Kurzschlussstruktur verzichtet werden.
  • In die zweiten Halbleitergebiete 222 sind dritte Halbleitergebiete 223 eingebettet. Lateral werden das erste Halbleitergebiet 221 und die zweiten und dritten Halbleitergebiete 222 bzw. 223 durch eine Grabenstruktur 260 mit Gateelektrodenstrukturen 261 isoliert. Die Gateelektroden 261 sind gegen das umliegende Halbleitermaterial mit einem Gatedielektrikum 263 isoliert.
  • Zwischen den Grabenstrukturen 250 und 260 benachbarter n- und p-Kanal-Transistoren 210 und 220 ist eine Abschirmhalbleiterzone 231 angeordnet. Die Gateelektroden 251 bzw. 261 der Transistoren 210 und 220 sind hier mit separaten Gateanschlüssen G1 und G2 verbunden. Die Ausführungsform in 7 zeigt eine mögliche Mischform aus schichtartig und wannenförmig aufgebauten Feldeffekttransistoren.
  • Eine weitere Ausführungsform ist in 11 gezeigt. Ein Halbleiterkörper 401 weist eine n-dotierte Basiszone 402 auf, an die sich ein p-dotiertes Emittergebiet 403 anschließt, das mit einer Metallisierung 481 zur Bildung eines Anodenanschlusses A bedeckt ist. Im oberseitennahen Bereich des Halbleiterkörpers 401 sind n-Kanal-Transistoren 410 und p-Kanal-Transistoren 420 ausgebildet. Ein n-Kanal-Transistor 410 befindet sich in 11 im mittleren Bereich und umfasst ein p-dotiertes zweites Halbleitergebiet 412 sowie hoch dotierte n-leitende erste Halbleitergebiete 411, die an der Oberseite 404 des Halbleiterkörpers 401 ausgebildet sind. Die ersten Halbleitergebiete 411 sind in das zweite Halbleitergebiet 412 eindiffundiert und erstrecken sich lateral bis zu Grabenstrukturen 450 des n-Kanal-Transistors 410, die Gateelektrodenstrukturen 451 aufweisen, die gegenüber das umliegende Halbleitermaterial durch Gatedielektrika 453 isoliert sind. Das zweite Halbleitergebiet 412 des n-Kanal-Transistors 410 reicht zwischen benachbarten ersten Halbleitergebieten 411 bis zur Oberseite 404 des Halbleiterkörpers 401, so dass an der Oberseite 404 die ersten und zweiten Halbleitergebiete 411 und 412 durch eine gemeinsame Metallisierung 480 kontaktiert sind, die einerseits den Kathodenanschluss K bildet und andererseits eine Kurzschlussstruktur zum Kurzschließen der ersten und zweiten Halbleitergebiete 411 und 412 des n-Kanal-Transistors 410 darstellt. Die in der vertikalen Schnittansicht in 11 gezeigten Grabenstrukturen 450 können Teil einer ringförmigen Grabenstruktur sein, die – von der Oberseite 404 aus gesehen – das zweite Halbleitergebiet 412 ringförmig umgibt.
  • Lateral benachbart zu den Grabenstrukturen 450 der n-Kanal-Transistoren 410 sind die Halbleitergebiete des p-Kanal-Transistors 420 angeordnet. Die p-Kanal-Transistoren 420 (im linken bzw. rechten Bereich der 11 gezeigt) weisen jeweils ein p-dotiertes erstes Halbleitergebiet 421 auf, das sich von einer Grabenstruktur 450 des n-Kanal-Transistors 410 lateral bis zu einer Grabenstruktur 460 eines der p-Kanal-Transistoren 420 erstreckt. In das erste Halbleitergebiet 421 ist jeweils ein n-leitendes zweites Halbleitergebiet 422 eindiffundiert, wobei sich das jeweilige zweite Halbleitergebiet 422 bis zur Grabenstruktur 460, jedoch nicht bis zu den Grabenstrukturen 450 der n-Kanal-Transistoren 410 erstreckt. Dadurch reicht das erste Halbleitergebiet 421 an die Grabenstruktur 450 des n-Kanal-Transistors 410 und dort bis zur Oberseite 404 des Halbleiterkörpers 401, so dass auf der Oberseite 404 Kurzschlussstrukturen 426 zum Kurzschließen des ersten und zweiten Halbleitergebiete 421 bzw. 422 ausgebildet werden können. In die zweiten Halbleitergebiete 422 sind jeweilige hoch dotierte p-leitende dritte Halbleitergebiete 423 eingebettet, die sich ebenfalls jeweils bis zu Grabenstrukturen 460 der p-Kanal-Transistoren 420 erstrecken. Die ersten Halbleitergebiete 421 stellen hier Kollektor-Source-Gebiete dar, während die zweiten Halbleitergebiete Bodygebiete und die dritten Halbleitergebiete Draingebiete der p-Kanal-Transistoren 420 bilden. In der Grabenstruktur 460 ist eine Gateelektrodenstruktur 461 unter Zwischenlage eines Gatedielektrikums 463 angeordnet.
  • Die Gateelektrodenstrukturen 461 der p-Kanal-Transistoren 420 sind jeweils direkt mit einem Gateanschluss G verbunden, während die Gateelektrodenstruktur 451 des n-Kanal-Transistors 410 über ein Verzögerungsglied R1 mit dem gemeinsamen Gateanschluss G verbunden ist. Beim Abschalten des IGBTs wird die am gemeinsamen Gateanschluss G anliegende Spannung von beispielsweise +15 Volt auf –15 Volt gebracht, wodurch der p-Kanal-Transistor 420 zum Absaugen der Minoritätsladungsträger geschlossen wird. Mit einer durch das RC-Glied (gebildet aus dem Widerstand R1 und der Kapazität der Gateelektrodenstruktur 451 des n-Kanal-Transistors 410) definierten Verzögerung wird der n-Kanal-Transistor 410 beim Anlegen der –15 Volt gesperrt.
  • Ein Vorteil der hier gezeigten Ausführungsformen ist deren vergleichsweise leichte Herstellbarkeit. Die Halbleitergebiete von n-Kanal- und p-Kanal-Transistoren können durch beliebige Verfahren kostengünstig hergestellt werden. Ein weiterer Vorteil ist, dass das zweite Halbleitergebiet des p-Kanal-Transistors lediglich durch das erste Halbleitergebiet und ggf. eine Grabenstruktur gegen die Basiszone isoliert ist. Dies ermöglicht die vergleichsweise leichte Integration des p-Kanal-Transistors in die Struktur eines IGBTs mit einem n-Kanal-Transistor. Beim wannenartigen Aufbau der Transistoren wird deren laterale Ausdehnung über die Größe der Implantationsgebiete sowie die Diffusionszeit beim Eindiffundieren der Dotierstoffe definiert. Dagegen wird bei den schichtartig aufgebauten Transistoren mit in Grabenstrukturen angeordneten Gateelektrodenstrukturen die laterale Ausdehnung der Feldeffekttransistoren durch die Anordnung der Grabenstrukturen definiert. Da die Lage der Grabenstrukturen genau vorgegeben werden kann, kann die laterale Ausdehnung der Transistoren genau festgelegt werden. Die Grabenstrukturen ermöglichen auch eine laterale Isolation benachbarter n- und p-Kanal-Transistoren, so dass diese auch entsprechend eng zueinander platziert werden können. Es ist weiterhin möglich, Mischformen von schichtartig und wannenförmig ausgebildeten Transistoren herzustellen, wie dies beispielsweise in 7 und 11 dargestellt ist. Dadurch lassen sich auch bei Transistoren mit vertikalen Gateelektrodenstrukturen Kurzschlussstrukturen an der Oberseite des Halbleiterkörpers leicht herstellen.
  • Der Halbleiterkörper besteht typischerweise aus Silizium. Es können jedoch auch andere Halbleitermaterialien, wie beispielsweise Siliziumcarbid oder Verbindungshalbleiter, verwendet werden.
  • Mit Bezug auf 8 bis 10 soll nachfolgend die Wirkung des p-Kanal-Transistors veranschaulicht werden. 8 zeigt einen Schnitt durch einen konventionellen IGBT mit n-Kanal-Transistor und ohne p-Kanal-Transistor. In 8 ist die Verteilung der Minoritätsladungsträger (Löcher) entlang eines vertikalen Schnittes gezeigt. Der n-Kanal-Transistor sitzt im linken oberen Bereich der 8. Zu erkennen ist, dass die Basiszone eine vergleichsweise hohe Konzentration von Minoritätsladungsträgern aufweist.
  • In 9 ist dagegen die Struktur eines IGBTs mit einem zusätzlichen p-Kanal-Transistor als Minoritätsladungsträgerschalter gezeigt, wobei der p-Kanal-Transistor im rechten oberen Bereich der 9 angeordnet ist. 9 zeigt entlang eines vertikalen Schnitts die Nettodotierung, wobei das Minuszeichen in der dargestellten Skala in 9 die unterschiedlichen Dotierungstypen andeuten soll. Bei den negativen Werten handelt es sich um p-dotierte Halbleitergebiete mit einer Dotierstoffkonzentration zwischen 1012 bis 1020 cm 2. In 9 ist mit 302 die Basiszone des IGBTs, mit 321 das Kollektor-Source-Gebiet, mit 322 das Bodygebiet und mit 323 das Draingebiet des p-Kanal-Transistors bezeichnet. 361 bezeichnet die Gateelektrodenstruktur des p-Kanal-Transistors. Dagegen bezeichnet 311 das Sourcegebiet, 312 das Bodygebiet und 351 die Gateelektrodenstruktur des n-Kanal-Transistors.
  • 10 zeigt die Verteilung der Minoritätsladungsträger (Löcher) entlang der in 8 und 9 gezeigten vertikal verlaufenden Linie 370. Dabei zeigt die Kurve 371 die Löcherkonzentration bei der Standardstruktur (8), während die Kurve 372 die Löcherkonzentration bei der Struktur aus 9 darstellt. Wie erkennbar, kann die Konzentration der Minoritätsladungsträger beim Abschalten des IGBTs durch Schließen des p-Kanal-Transistors im Vergleich zur Standardstruktur abgesenkt werden. Dadurch lassen sich die Schaltverluste verringern.
  • Nachfolgend sollen Herstellungsverfahren zur Herstellung eines IGBTs mit zwei komplementären Feldeffekttransistoren beschrieben werden. 12A bis 12F zeigen dabei ein erstes Herstellungsverfahren.
  • Ausgegangen wird von einer Struktur, wie sie beispielsweise in 12A gezeigt ist. Ein Halbleiterkörper 1 aus beispielswei se Silizium, der schwach n-dotiert ist, weist an seiner Oberseite 4 ausgebildete Grabenstrukturen 40 auf, die sich von der Oberseite 4 vertikal in den Halbleiterkörper 1 erstrecken. Die freiliegenden Bereiche der Oberseite 4 sowie die freiliegenden Seitenwände und Böden der Grabenstrukturen 40 wurden thermisch oxidiert, wodurch eine Oxidschicht 43, die nachfolgend das Gatedielektrikum bildet, hergestellt wurde. Die Grabenstrukturen 40 sind mit einem leitfähigen Material, beispielsweise aus hochdotiertem Polysilizium, zur Bildung von Gateelektrodenstrukturen 41 gefüllt. Die Gateelektrodenstrukturen sind mit einer Oxidschicht 44 bedeckt.
  • Durch eine erste Implantation 80 unter Verwendung einer ersten Maske 70 wird beispielsweise ein p-Dotierstoff, beispielsweise Bor, in die Oberseite 4 des Halbleiterkörpers 1 mit einer Dosis zwischen etwa 1014/cm2 und 1015/cm2 implantiert. Die Implantation kann als tiefe Implantation (Hochenergieimplantation) durchgeführt werden, so dass der Dotierstoff in Mesa-Strukturen zwischen ausgewählten Grabenstrukturen 40 in eine gewisse Tiefe implantiert wird. Diese Tiefe kann etwa der mittleren Position der späteren ersten Halbleitergebiete 21 der p-Kanal-Transistoren entsprechen. Die Lage des implantierten Dotierstoffs ist in 12A durch die gepunktete Linie 90 angedeutet.
  • Die erste Maske 80 bedeckt bei der Implantation die Bereiche, in denen später die n-Kanal-Transistoren gebildet werden, lässt dagegen Bereiche des p-Kanal-Transistors frei. Außerdem reicht die Maske 80 bis etwa zur Mitte der Grabenstrukturen. Dotierstoff kann bei der Implantation auch teilweise in die Gateelektrodenstrukturen 41 implantiert werden. Da diese typischerweise sehr hohe dotiert sind, beeinträchtigt der Eintrag von Dotierstoffen bei der Bildung der Halbleitergebiete von n- und p-Kanal-Transistoren nur unwesentlich die Leitfähigkeit der Gateelektrodenstrukturen 41.
  • Vor oder nach der ersten Implantation kann ein p-Dotierstoff tief in den Halbleiterkörper 1 zur Bildung einer in 4 gezeigten Halbleiterzone 30 eingebracht werden. Dabei kann die erste Maske 70 als Implantationsmaske verwendet werden.
  • Mittels einer zweiten Implantation 81 unter Verwendung einer zweiten Maske 71, die zur ersten Maske 70 im Wesentlichen komplementäre Gebiete bedeckt, wird gemäß 12B nun ein n-Dotierstoff, beispielsweise Phosphor, Antimon oder Arsen mit einer Dosis von beispielsweise etwa 1014/cm2 bis 1015/cm2 in die Oberseite 4 des Halbleiterkörpers 1 implantiert. Die zweite Maske 71 bedeckt somit die Gebiete des zu bildenden p-Kanal-Transistors. Die Implantation kann ebenfalls so durchgeführt werden, dass der implantierte Dotierstoff entsprechend der Lage der späteren dritten Halbleitergebiete 13 der n-Kanal-Transistoren tief im Halbleiterkörper 1 implantiert wird. Die mittlere Dotierungstiefe ist in 12B mit der gestrichelten Linie 91 angedeutet.
  • Alternativ ist es möglich, die erste und zweite Implantation 80 und 81 als flache Implantation auszuführen und durch entsprechend lange thermische Ausdiffusion die Dotierstoffe tief in den Halbleiterkörper einzutreiben.
  • Es ist ebenso möglich, die Dotierstoffe unterschiedlich tief zu implantieren, um die Dotierungsgebiete in unterschiedlicher Tiefe auszubilden.
  • Auf die zweite Implantation 81 kann auch verzichtet werden, sofern der n-Kanal-Transistor kein drittes Halbleitergebiet 13 umfassen soll.
  • Im Ergebnis werden die ersten Halbleitergebiete 21 des p-Kanal-Transistors und die optionalen dritten Halbleitergebiete 13 der n-Kanal-Transistoren ausgebildet, die etwa einen mittleren vertikalen Abstand von beispielsweise 2 μm zur Oberseite 4 haben.
  • Dann kann, wie in 12C gezeigt, eine dritte Implantation 82 in die Oberseite 4 des Halbleiterkörpers 1 unter Verwendung einer dritten Maske 72 zur beispielsweise flachen Implantation eines n-Dotierstoffs mit einer Dosis von beispielsweise 1013/cm2 bis 1014/cm2 durchgeführt werden. Die dritte Maske 72 entspricht etwa der ersten Maske 70, so dass durch die dritte Maske 72 erneut die Bereiche der zu bildenden n-Kanal-Transistoren abgedeckt werden. Die Lage des implantierten n-Dotierstoffs ist mit 92 bezeichnet. Mit der dritten Implantation wird der Dotierstoff zur Bildung des zweiten Halbleitergebiets 22 des p-Kanal-Transistors eingebracht.
  • Es schließt sich eine in 12D gezeigte vierte Implantation 83 in die Oberseite 4 des Halbleiterkörpers 1 unter Verwendung einer vierten Maske 73, welche die Bereiche des späteren p-Kanal-Transistors bedeckt, zur beispielsweise flachen Implantation eines p-Dotierstoffs mit einer Dosis von beispielsweise 1013/cm2 bis 1014/cm2 an. Die Lage des implantierten p-Dotierstoffs ist in 12D mit 93 angedeutet. Mit der vierten Implantation wird der Dotierstoff zur Bildung des zweiten Halbleitergebiets 12 des n-Kanal-Transistors eingebracht.
  • Alternativ kann die vierte Implantation auch als tiefe Implantation ausgeführt werden, um beispielsweise das zweite Halbleitergebiet (Bodygebiet) 12 des n-Kanal-Transistors tiefer im Halbleiterkörper 1 als das erste Halbleitergebiet (Kollektor-Source-Gebiet) 21 des p-Kanal-Transistors auszubilden. Dadurch kann die Robustheit des Halbleiterbauelements noch weiter verbessert werden. Das dritte Halbleitergebiet 13 des n-Kanal-Transistors muss dann ebenfalls entsprechend tief ausgebildet werden, bzw. es wird auf dieses Gebiet verzichtet.
  • Anstelle von unterschiedlich tiefen Implantationen können auch separate thermische Ausdiffusionsschritte mit unterschiedlichen hohen Temperaturen bzw. Temperungszeiten vorgesehen werden.
  • Es folgte eine in 12E angedeutete fünfte Implantation 84 in die Oberseite 4 des Halbleiterkörpers unter Verwendung einer fünften Maske 74, welche erneut die Bereiche des späteren n-Kanal-Transistors abdeckt. Mit der fünften Implantation wird beispielsweise ein p-Dotierstoff zur Bildung des dritten Halbleitergebiets 23 des p-Kanal-Transistors mit einer Dosis von beispielsweise 1014/cm2 bis 1015/cm2 flach eingebracht. Die Lage des eingebrachten p-Dotierstoffs ist in 12E mit 94 angedeutet.
  • Es folgt eine hier nicht gezeigte sechste Implantation in die Oberseite 4 des Halbleiterkörpers unter Verwendung einer sechsten Maske, die etwa der Lage der vierten Maske 73 entspricht. Dabei wird ein n-Dotierstoff mit einer Dosis von beispielsweise 1014/cm2 bis 1015/cm2 flach in den Halbleiterkörper 1 zur Bildung des ersten Halbleitergebiets 11 des n-Kanal-Transistors eingebracht.
  • Dann wird in die Unterseite 5 des Halbleiterkörpers 1 ein p-Dotierstoff mit einer Dosis von beispielsweise etwa 1012/cm2 bis 1014/cm2 zur Bildung des Emittergebiets 3 durch Implantation oder Belegung eingebracht.
  • Mit einem üblichen thermischen Diffusionsschritt werden die Dotierstoffe aktiviert und Implantationsschäden ausgeheilt. Es ist auch möglich, die verschiedenen thermischen Behandlungen aufeinander abzustimmen, da nachfolgende thermische Behandlungen auch zu einer weiteren Ausdiffusion von bereits eingebrachten und thermisch diffundierten Dotierstoffen führen.
  • Die n- und p-Implantationen können in ihrer Reihenfolge auch vertauscht werden. Dabei kann die Implantationstiefe auf die Tiefe der zu bildenden Halbleitergebiete abgestimmt werden. Alternativ kann die Lage der Halbleitergebiete durch die Dauer von separaten Temperaturschritten eingestellt werden.
  • Die so erhaltene Struktur ist in 12F gezeigt. Abschließend werden dann noch Metallisierungen zur Ausbildung des oder der Gateanschlüsse, des Kathodenanschlusses und des Anodenanschlusses hergestellt.
  • 13A bis 13F zeigen die Herstellung von wannenförmigen, komplementären Feldeffekttransistoren eines IGBTs. Ausgangspunkt ist ebenfalls ein schwach n-dotierter Halbleiterkörper 100 mit einer Oberseite 104. Auf der Oberseite 104 sind unter Zwischenlage eines hier nicht gezeigten Gatedielektrikums Gateelektrodenstrukturen 151 und 161 mit jeweiligen Gateelektroden 152 und 162 der n- bzw. p-Kanal-Transistoren 110 bzw. 120 angeordnet. Die Gateelektrodenstrukturen 151 und 161 sind oberhalb der späteren Bereiche der jeweiligen zweiten Halbleitergebiete von n- und p-Kanal-Transistoren 110 und 120 ausgebildet, die jeweils bis zur Oberseite 104 des Halbleiterkörpers 100 reichen.
  • Mittels einer ersten Implantation 85 wird beispielsweise ein n-Dotierstoff mit einer Dosis von beispielsweise 1013/cm2 bis 1014/cm2 flach in die Oberseite 104 des Halbleiterkörpers 100 eingebracht. Dabei wird eine erste Maske 75 verwendet, welche Bereiche außerhalb des späteren n-Kanal-Transistors bedeckt. Die Maske lässt jedoch die Gateelektrodenstruktur 151 teilweise unbedeckt, so dass diese als Maske bei der Implantation wirkt. Der n-Dotierstoff wird daher selbstjustiert zu den Gateelektroden 152 der Gateelektrodenstruktur 151 des n-Kanal-Transistors implantiert. Die Lage des implantierten n-Dotierstoffs ist in 13A mit 95 angedeutet. Mit der ersten Implantation 85 wird der Dotierstoff zur Bildung der Wanne des dritten Halbleitergebiets 113 des n-Kanal-Transistors eingebracht. Sofern kein drittes Halbleitergebiet vorgesehen ist, kann auf die erste Implantation verzichtet werden.
  • Danach wird ein p-Dotierstoff mit einer in 13B angedeuteten zweiten Implantation 86 unter Verwendung einer zweiten Maske 76 in die Oberseite 104 des Halbleiterkörpers eingebracht. Die zweite Maske 76 bedeckt Bereiche außerhalb des zu bildenden p-Kanal-Transistors, wobei die Gateelektrodenstruktur 161 des p-Kanal-Transistors zumindest teilweise unbedeckt bleibt. Dadurch wirken die Gateelektroden 162 der Geleelektrodenstruktur 161 ebenfalls als Maske, so dass der p-Dotierstoff selbstjustiert zu den Gateelektroden 162 implantiert wird. Der p-Dotierstoff wird beispielsweise mit einer Dosis von etwa 1013/cm2 bis 1014/cm2 flach implantiert. Die Lage des implantierten p-Dotierstoffs ist in 13B mit der gepunkteten Linie 96 angedeutet.
  • Daran schließt sich ein Ausdiffusionsschritt bei üblichen Temperaturen an, um die Dotierstoffe einzutreiben und wannenförmige Dotierungsgebiete zur Bildung der ersten Halbleitergebiete 121 der p-Kanal-Transistoren und der dritten Halbleitergebiete 113 der n-Kanal-Transistoren auszubilden. Der Ausdiffusionsschritt kann jedoch auch nur teilweise durchgeführt werden, da sich noch, wie weiter unten beschrieben, weitere Aus diffusionsschritte anschließen, die dann ebenfalls zu einer weiteren Ausdiffusion der hier eingebrachten Dotierstoffe führen. Die fertigen Wannengebiete 113 und 121 sind in 13C zu sehen.
  • Danach erfolgt (13C) unter Verwendung einer dritten Maske 77, welche lediglich die Gateelektrodenstruktur 151 des n-Kanal-Transistors unbedeckt lässt, eine dritte Implantation 87 eines p-Dotierstoffs in die Oberseite 104 des Halbleiterkörpers 100. Der p-Dotierstoff wird beispielsweise mit einer Dosis von etwa 1013/cm2 bis etwa 1014/cm2 flach implantiert und dient zur Bildung der zweiten Halbleitergebiete 112 des n-Kanal-Transistors. Dabei wirken die Gateelektroden 151 der Gateelektrodenstruktur 152 ebenfalls als Maske, so dass erneut eine dazu selbstjustierte Implantation erfolgt. Die Lage des eingebrachten p-Dotierstoffs ist in 13C mit der gestrichelten Linie 97 angedeutet. Die Implantation erfolgt dabei in das zuvor gebildete n-Wannengebiet 113.
  • In 13D ist eine vierte Implantation 88 unter Verwendung einer Maske 78, welche lediglich die Gateelektrodenstruktur 161 des p-Kanal-Transistors unbedeckt lässt, dargestellt. Selbstjustiert zu den Gateelektroden 162 der Gateelektrodenstruktur 161 wird ein n-Dotierstoff mit einer Dosis von beispielsweise 1013/cm2 bis 1014/cm2 in die Oberseite 104 des Halbleiterkörpers 100 in das p-Wannengebiet 121 flach implantiert. Die Lage des n-Dotierstoffs ist in 13D mit gestrichelter Linie 98 eingezeichnet.
  • Es schließt sich ein weiterer thermischer Ausdiffusionsschritt zum Ausdiffundieren der eingebrachten Dotierstoffe an, wobei der Ausdiffusionsschritt so gesteuert wird, dass die so gebildeten n-Wannengebiet 122 (zweite Halbleitergebiete 122 des p-Kanal-Transistors) und p-Wannengebiet 112 (zweite Halbleiter gebiete 112 des n-Kanal-Transistors vollständig in den zuvor gebildeten p-Wannengebieten 121 bzw. n-Wannengebieten 113 eingebettet sind.
  • Dann wird, wie in 13E gezeigt, zunächst ein n-Dotierstoff mit einer fünften Implantation 89 unter Verwendung einer fünften Maske 79 mit einer Dosis von etwa 1014/cm2 bis 1015/cm2 in die Oberseite 104 des Halbleiterkörpers eingebracht. Die fünfte Maske 79 lässt dabei lediglich Bereiche der Gateelektrodenstruktur 151 frei, so dass deren Gateelektroden 152 wiederum als Maske wirken. Mit der fünften Implantation 89 wird der Dotierstoff zur Bildung des ersten Halbleitergebiets 111 des n-Kanal-Transistors eingebracht.
  • Mit einer hier nicht gezeigten sechsten Implantation unter Verwendung einer sechsten Maske, welche die Gateelektrodenstruktur 161 des p-Kanal-Transistors unbedeckt lässt, wird ein p-Dotierstoff mit einer Dosis von etwa 1014/cm2 bis etwa 1015/cm2 in den Halbleiterkörper 100 zur Bildung der dritten Halbleitergebiete 123 des p-Kanal-Transistors eingebracht. Die fünfte und sechste Implantation erfolgt wiederum selbstjustiert zu den jeweiligen Gateelektroden.
  • Dann kann in die Unterseite 105 des Halbleiterkörpers 100 ein p-Dotierstoff zur Bildung eines Emittergebiets 103 eingebracht werden.
  • Mit einem abschließenden thermischen Ausdiffusionsschritt werden die n-Wannengebiete 111 (erstes Halbleitergebiet 111 des n-Kanal-Transistors 110), die p-Wannengebiete 123 (drittes Halbleitergebiet 123 des p-Kanal-Transistors 120) sowie das Emittergebiet 103 ausdiffundiert. Dabei bleiben das erste Halbleitergebiet 111 des n-Kanal-Transistors 110 und das dritte Halbleitergebiet 123 des p-Kanal-Transistors 120 vollstän dig in den jeweiligen zweiten Halbleitergebieten 112 und 122 eingebettet.
  • Weiterhin kann beispielsweise von der Unterseite 105 her eine hier nicht dargestellte Feldstoppschicht 102a durch Implantation und Ausdiffusion eines n-Dotierstoffs oder Protonen gebildet werden.
  • 13F zeigt eine fertige Struktur, allerdings ohne Feldstoppschicht 102a. Abschließend werden dann noch die Metallisierungen aufgebracht.
    • 1, 101, 201, 401
    Halbleiterkörper
    1a
    oberseitennaher Bereich
    1b
    mittlere Bereich
    1c
    unterseitennaher Bereich
    2, 102, 202, 302, 402
    Basiszone
    102a
    Feldstoppschicht/Pufferschicht
    3, 103, 203, 403
    Emittergebiet
    4, 104, 204, 404
    Oberseite des Halbleiterkörpers
    5, 105, 205
    Unterseite des Halbleiterkörpers
    6, 106, 206
    pn-Übergang
    10, 110, 210, 410
    erste Feldeffekttransistorstruktur/n-Kanal-Transistor
    11, 111, 211, 411
    erstes Halbleitergebiet der ersten Feldeffekttransistorstruktur/Sourcegebiet
    12, 112, 212, 312, 412
    zweites Halbleitergebiet der ersten Feldeffekttransistorstruktur/Bodygebiet
    13, 113
    zweites Halbleitergebiet der ersten Feldeffekttransistorstruktur/Draingebiet
    14, 114
    pn-Übergang
    15, 115, 215
    pn-Übergang
    16, 116, 216
    Kurzschlussstruktur
    20, 120, 220, 420
    zweite Feldeffekttransistorstruktur/p-Kanal-Transistor
    21, 121, 221, 321, 421
    erstes Halbleitergebiet der zweiten Feldeffekttransistorstruktur/Kollektor-Source-Gebiet
    22, 122, 222, 322, 422
    zweites Halbleitergebiet der zweiten Feldeffekttransistorstruktur/Bodygebiet
    23, 123, 223, 323, 423
    drittes Halbleitergebiet der zweiten Feldeffekttransistorstruktur/Draingebiet
    24, 124, 224
    pn-Übergang/Unterseite
    25, 125, 225
    pn-Übergang
    26, 126, 226, 426
    Kurzschlussstruktur
    30
    Halbleiterzone
    31, 231
    Abschirmhalbleiterzone
    40, 50, 60, 250
    Grabenstruktur
    260, 450, 450
    Grabenstruktur
    43, 53, 63, 253, 263
    Gatedielektrikum
    41, 51, 61, 151, 161
    Gateelektrodenstruktur
    251, 261, 451, 614
    Gateelektrodenstruktur
    351, 361
    Gateelektrodenstruktur
    44
    Oxidschicht
    70, 71, 72, 73, 74
    Maske
    75, 76, 77, 78, 79
    Maske
    80, 81, 82, 83, 84
    Implantation
    85, 86, 87, 88, 89
    Implantation
    90, 91, 92, 93, 94
    implantierter Dotierstoff
    95, 96, 97, 98, 99
    implantierter Dotierstoff
    370
    Linie
    371
    Konzentration der Löcher bei ausgeschaltetem Minoritätsladungsträgerschalter
    372
    Konzentration der Löcher bei ausgeschaltetem Minoritätsladungsträgerschalter
    480, 481
    Metallisierung
    A
    Anodenanschluss
    G
    Gateanschluss
    G1
    erster Gateanschluss
    G2
    zweiter Gateanschluss
    K
    Kathodenanschluss
    R1, R2
    Verzögerungsglied/Widerstand
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - WO 00/25364 [0002]
    • - US 6803609 [0002]
    • - DE 102005038441 [0003]
    • - US 6627961 [0004]

Claims (31)

  1. Halbleiterbauelement, aufweisend: – einen Halbleiterkörper (1) mit einer Oberseite (4) und einem oberseitennahen Bereich (1a); – zumindest eine im Halbleiterkörper (1) angeordnete Basiszone (2) vom ersten Leitungstyp; – zumindest ein Emittergebiet (3) vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, das mit der Basiszone (2) einen pn-Übergang (6) bildet; – zumindest eine im oberseitennahen Bereich (1a) des Halbleiterkörpers (1) angeordnete erste Feldeffekttransistorstruktur (10) mit einem steuerbaren Kanal vom ersten Leitungstyp; und – zumindest eine im oberseitennahen Bereich (1a) des Halbleiterkörpers (1) angeordnete zweite Feldeffekttransistorstruktur (20) mit einem steuerbaren Kanal vom zweiten Leitungstyp; – wobei die zweite Feldeffekttransistorstruktur (20) zumindest ein erstes Halbleitergebiet (21) vom zweiten Leitungstyp und ein zweites Halbleitergebiet (22) vom ersten Leitungstyp aufweist, und das zweite Halbleitergebiet (22) zumindest an seiner zur Basiszone (2) weisenden Unterseite (24) durch das erste Halbleitergebiet (21) gegen die Basiszone (2) isoliert ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei die erste Feldeffekttransistorstruktur (10) und die zweite Feldeffekttransistorstruktur (20) mindestens eine gemeinsame Gateelektrodenstruktur (41) oder jeweils mindestens eine separate Gateelektrodenstruktur (51, 61) aufweisen.
  3. Halbleiterbauelement nach Anspruch 2, wobei die separaten Gateelektrodenstrukturen (51, 61) elektrisch miteinander verbunden sind.
  4. Halbleiterbauelement nach Anspruch 2, wobei die separaten Gateelektrodenstrukturen (51, 61) elektrisch miteinander über wenigstens ein Verzögerungsglied (R1, R2) verbunden sind.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das erste und zweite Halbleitergebiet (21, 22) der zweiten Feldeffekttransistorstruktur (20) über eine Kurzschlussstruktur (26) kurzgeschlossen sind.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, weiterhin aufweisend eine Halbleiterzone (30) vom zweiten Leitungstyp, die sich vom ersten Halbleitergebiet (21) der zweiten Feldeffekttransistorstruktur (20) in die Basiszone (2) erstreckt.
  7. Halbleiterbauelement nach Anspruch 6, wobei die Halbleiterzone (30) schwächer dotiert ist als das erste Halbleitergebiet (21) der zweiten Feldeffekttransistorstruktur (20).
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die erste Feldeffekttransistorstruktur (10) zumindest ein erstes Halbleitergebiet (11) vom ersten Leitungstyp und zumindest ein zweites Halbleitergebiet (12) vom zweiten Leitungstyp aufweist.
  9. Halbleiterbauelement nach Anspruch 8, wobei das erste Halbleitergebiet (11) der ersten Feldeffekttransistorstruktur (10) zumindest an seiner zur Basiszone (2) weisenden Unterseite (24) durch das zweite Halbleitergebiet (12) der ersten Feldeffekttransistorstruktur (10) gegen der Basiszone (2) isoliert ist.
  10. Halbleiterbauelement nach Anspruch 8 oder 9, wobei die erste Feldeffekttransistorstruktur (10) weiterhin ein drittes Halbleitegebiet (13, 113) vom ersten Leitungstyp aufweist, das höher dotiert ist als die Basiszone (2) und das zwischen dem zweiten Halbleitergebiet (12) der ersten Feldeffekttransistorstruktur (10) und der Basiszone (2) angeordnet ist.
  11. Halbleiterbauelement nach einem der Ansprüche 8 bis 11, wobei das erste und zweite Halbleitergebiet (11, 12) der ersten Feldeffekttransistorstruktur (10) über eine Kurzschlussstruktur (16) kurzgeschlossen sind.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die ersten und zweiten Halbleitergebiete (11, 12, 21, 22) der ersten und/oder zweiten Feldeffekttransistorstruktur (10, 20) schichtartig übereinander angeordnet und seitlich durch zumindest eine Grabenstruktur (40) begrenzt sind.
  13. Halbleiterbauelement nach Anspruch 12, wobei die Gateelektrodenstruktur (41) bzw. die Gateelektrodenstrukturen (51, 61) der Feldeffekttransistorstrukturen (10, 20) in der Grabenstruktur (40) angeordnet ist bzw. in Grabenstrukturen (50, 60) angeordnet sind.
  14. Halbleiterbauelement nach Anspruch 12 oder 13, wobei zwischen den Grabenstrukturen (50, 60) benachbarter erster und zweiter Feldeffekttransistorstrukturen (10, 20) eine Abschirmhalbleiterzone (31) vom zweiten Leitungstyp angeordnet ist.
  15. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, wobei das zweite Halbleitergebiet (122) der zweiten Feldeffekttransistorstruktur (120) in das erste Halbleitergebiet (121) der zweiten Feldeffekttransistorstruktur (120) eingebettet ist.
  16. Halbleiterbauelement nach Anspruch 15, wobei die Gateelektrodenstruktur (161) der zweiten Feldeffekttransistorstruktur (120) auf der Oberseite (104) des Halbleiterkörpers (101) angeordnet ist.
  17. Feldeffekthalbleiterbauelement, aufweisend: – eine Bipolartransistorstruktur mit einer Basiszone (2) vom ersten Leitungstyp; – eine erste Feldeffekttransistorstruktur (10) mit einem steuerbaren Kanal vom ersten Leitungstyp und eine zweite Feldeffekttransistorstruktur (20) mit einem steuerbaren Kanal vom zweiten Leitungstyp; – wobei die erste Feldeffekttransistorstruktur (10) zumindest ein Sourcegebiet (11) vom ersten Leitungstyp und ein Bodygebiet (12) vom zweiten Leitungstyp aufweist und zur Steuerung der Basiszone (2) dient; – wobei die zweite Feldeffekttransistorstruktur (20) zumindest ein Kollektor-Source-Gebiet (21) vom zweiten Leitungstyp und ein Bodygebiet (22) vom ersten Leitungstyp aufweist; – wobei das Kollektor-Source-Gebiet (21) bis unter das Bodygebiet (22) reicht und dieses zumindest an dessen Unterseite gegen die Basiszone (2) isoliert; und – wobei die zweite Feldeffekttransistorstruktur (20) einen Abfluss von Ladungsträgern aus der Basiszone (2) ermöglicht.
  18. Feldeffekthalbleiterbauelement nach Anspruch 17, weiterhin aufweisend ein Emittergebiet (3) vom zweiten Leitungstyp, das zusammen mit der Basiszone (2) einen pn-Übergang (6) bildet.
  19. Feldeffekthalbleiterbauelement nach Anspruch 18, wobei das Sourcegebiet (11) und das Bodygebiet (12) der ersten Feldeffekttransistorstruktur (10) und/oder das Kollektor-Source-Gebiet (21) und das Bodygebiet (22) der zweiten Feldeffekttransistorstruktur (20) in Form von jeweils übereinander liegenden Schichten ausgebildet sind.
  20. Feldeffekthalbleiterbauelement nach Anspruch 18, wobei das Sourcegebiet (11) der ersten Feldeffekttransistorstruktur (10) in das Bodygebiet (12) der ersten Feldeffekttransistorstruktur (10) und/oder das Bodygebiet (22) der zweiten Feldeffekttransistorstruktur (20) in das Kollektor-Source-Gebiet (21) der zweiten Feldeffekttransistorstruktur (20) eingebettet ist.
  21. Feldeffekthalbleiterbauelement, aufweisend: – eine Bipolartransistorstruktur mit einer Basiszone (2) vom ersten Leitungstyp; – eine erste Feldeffekttransistorstruktur (10) mit einem steuerbaren Kanal vom ersten Leitungstyp, wobei die erste Feldeffekttransistorstruktur (10) zumindest zwei komplementär dotierte Halbleitergebiete (11, 12) aufweist, die einen gemeinsamen pn-Übergang (15) bilden; und – eine Kurzschlussstruktur (16) zum Kurzschließen des pn-Übergangs (15) der ersten Feldeffekttransistorstruktur (10).
  22. Feldeffekthalbleiterbauelement nach Anspruch 21, weiterhin aufweisend: – eine zweite Feldeffekttransistorstruktur (20) mit einem steuerbaren Kanal vom zweiten Leitungstyp, wobei die zweite Feldeffekttransistorstruktur (20) zumindest zwei komplementär dotierte Halbleitergebiete (22, 23) aufweist, die einen gemeinsamen pn-Übergang (25) bilden; und – eine Kurzschlussstruktur (26) zum Kurzschließen des pn-Übergangs (25) der zweiten Feldeffekttransistorstruktur (20)
  23. Verfahren zur Herstellung eines Halbleiterbauelements mit den Schritten: – Bereitstellen eines Halbleiterkörpers (1) mit einer Oberseite (4), einem oberseitennahen Bereich (1a) und einer im Halbleiterkörper (1) ausgebildeten Basiszone (2) vom ersten Leitungstyp; – Bilden einer ersten Feldeffekttransistorstruktur (10) mit einem steuerbaren Kanal vom ersten Leitungstyp im oberseitennahen Bereich (1a) des Halbleiterkörpers (1); – Bilden einer zur ersten Feldeffekttransistorstruktur (10) seitlich versetzten zweiten Feldeffekttransistorstruktur (20) mit einem steuerbaren Kanal vom zum ersten Leitungstyp komplementären zweiten Leitungstyp im oberseitennahen Bereich (1a) des Halbleiterkörpers (1), wobei die Bildung der zweiten Feldeffekttransistorstruktur (10, 20) umfasst: – Bilden eines ersten Halbleitergebiets (21) vom zweiten Leitungstyp und eines zweiten Halbleitergebiets (22) vom ersten Leitungstyp im oberseitennahen Bereich (1a) des Halbleiterkörpers (1), wobei das erste Halbleitergebiet (21) so ausgebildet wird, dass es das zweite Halbleitergebiet (22) an dessen zur Basiszone (2) weisenden Unterseite gegen die Basiszone (2) isoliert.
  24. Verfahren nach Anspruch 23, wobei die Bildung der zweiten Feldeffekttransistorstruktur (20) weiterhin umfasst: – Bilden von Grabenstrukturen (40, 60) im Halbleiterkörper (1), die sich von der Oberseite (4) des Halbleiterkörpers (1) bis zu einer vorgegebenen Tiefe erstrecken; – Bilden von Gateelektrodenstrukturen (41, 61) in den Grabenstrukturen (40, 50, 60); und – Bilden von mindestens zwei übereinander angeordneten und komplementär zueinander dotierten Halbleitergebieten im oberseitennahen Bereich (1a) des Halbleiterkörpers (1) zwischen einzelnen Grabenstrukturen (60) zur Bildung des ersten und zweiten Halbleitergebiets (21, 22) der zweiten Feldeffekttransistorstruktur (20).
  25. Verfahren nach Anspruch 23, wobei die Bildung der zweiten Feldeffekttransistorstruktur (120) weiterhin umfasst: – Bilden von Gateelektrodenstrukturen (161) auf der Oberseite (104) des Halbleiterkörpers (101); – Einbringen von Dotierstoff in den Halbleiterkörper (101) unter Verwendung der Gateelektrodenstrukturen (161) als Maske zur Bildung des ersten Halbleitergebiets (121); – Einbringen von Dotierstoff in das erste Halbleitergebiet (121) unter Verwendung der Gateelektrodenstrukturen (161) als Maske zur Bildung des in das erste Halbleitergebiet eingebetteten zweiten Halbleitergebiets (122).
  26. Verfahren nach einem der Ansprüche 23 bis 25, wobei die Bildung der ersten Feldeffekttransistorstruktur (10) umfasst: – Bilden von mindestens zwei übereinander angeordneten und komplementär zueinander dotierten Halbleitergebieten im oberseitennahen Bereich (1a) des Halbleiterkörpers (1) zwischen einzelnen Grabenstrukturen (50) zur Bildung des ersten und zweiten Halbleitergebiets (11, 12) der ersten Feldeffekttransistorstruktur (10).
  27. Verfahren nach Anspruch 23 bis 25, wobei die Bildung der ersten Feldeffekttransistorstruktur (110) weiterhin umfasst: – Bilden von Gateelektrodenstrukturen (151) auf der Oberseite (104) des Halbleiterkörpers (101); – Einbringen von Dotierstoff in den Halbleiterkörper (101) unter Verwendung der Gateelektrodenstrukturen (151) als Maske zur Bildung des zweiten Halbleitergebiets (112); – Einbringen von Dotierstoff in das zweite Halbleitergebiet (112) unter Verwendung der Gateelektrodenstrukturen (151) als Maske zur Bildung des in das zweite Halbleitergebiet (112) eingebetteten ersten Halbleitergebiets (111).
  28. Verfahren nach einem der Ansprüche 23 bis 27, weiterhin umfassend: – Bilden einer Halbleiterzone (30) vom zweiten Leitungstyp in der Basiszone (2), die sich vom ersten Halbleitergebiet (21) der zweiten Feldeffekttransistorstruktur (20) bis in einen mittleren Bereich (1b) des Halbleiterkörpers (1) erstreckt.
  29. Verfahren nach einem der Ansprüche 23 bis 28, weiterhin umfassend: – Bilden einer Kurzschlussstruktur (26), welche das erste und zweite Halbleitergebiet (21, 22) der zweiten Feldeffekttransistorstruktur (20) elektrisch leitend miteinander verbindet.
  30. Verfahren nach einem der Ansprüche 23 bis 29, weiterhin umfassend: – Bilden einer Kurzschlussstruktur (16), welche das erste und zweite Halbleitergebiet (11, 12) der ersten Feldeffekttransistorstruktur (10) elektrisch leitend miteinander verbindet.
  31. Verfahren nach einem der Ansprüche 23 bis 30, wobei die jeweiligen ersten und zweiten Halbleitergebiete (11, 12, 21, 22) der ersten und zweiten Feldeffekttransistorstrukturen (10, 20) durch Implantation und Ausdiffusion gebildet werden.
DE200710018367 2007-04-18 2007-04-18 Halbleiterbauelement und Verfahren zu dessen Herstellung Active DE102007018367B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200710018367 DE102007018367B4 (de) 2007-04-18 2007-04-18 Halbleiterbauelement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710018367 DE102007018367B4 (de) 2007-04-18 2007-04-18 Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102007018367A1 true DE102007018367A1 (de) 2008-10-30
DE102007018367B4 DE102007018367B4 (de) 2013-09-05

Family

ID=39777324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710018367 Active DE102007018367B4 (de) 2007-04-18 2007-04-18 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102007018367B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633073A (zh) * 2014-11-25 2016-06-01 英飞凌科技股份有限公司 竖直集成的半导体器件和制造方法
US9608071B2 (en) 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105244A (en) * 1989-07-19 1992-04-14 Asea Brown Boveri Ltd. Gate turn-off power semiconductor component
WO2000025364A2 (de) 1998-10-26 2000-05-04 Infineon Technologies Ag Bipolares hochvolt-leistungsbauelement
DE10126309A1 (de) * 2001-05-30 2002-12-05 Infineon Technologies Ag Rückwärtssperrendes Leistungshalbleiterbauelement
US6627961B1 (en) 2000-05-05 2003-09-30 International Rectifier Corporation Hybrid IGBT and MOSFET for zero current at zero voltage
DE69233105T2 (de) * 1991-08-08 2004-05-06 Kabushiki Kaisha Toshiba, Kawasaki Bipolartransistor mit isoliertem Graben-Gate
DE69633310T2 (de) * 1995-07-19 2005-09-15 Mitsubishi Denki K.K. PIN-Diode mit isoliertem Gate.
DE69634594T2 (de) * 1996-03-12 2006-02-09 Mitsubishi Denki K.K. Halbleiterbauelement mit isoliertem Gate und Verfahren zu seiner Herstellung
DE102005038441A1 (de) 2005-08-12 2007-02-22 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zur Herstellung desselben

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705835A (en) * 1994-11-25 1998-01-06 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
KR100194668B1 (ko) * 1995-12-05 1999-07-01 윤종용 전력용 절연 게이트 바이폴라 트랜지스터
WO1999056323A1 (fr) * 1998-04-27 1999-11-04 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur et son procede de fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105244A (en) * 1989-07-19 1992-04-14 Asea Brown Boveri Ltd. Gate turn-off power semiconductor component
DE69233105T2 (de) * 1991-08-08 2004-05-06 Kabushiki Kaisha Toshiba, Kawasaki Bipolartransistor mit isoliertem Graben-Gate
DE69633310T2 (de) * 1995-07-19 2005-09-15 Mitsubishi Denki K.K. PIN-Diode mit isoliertem Gate.
DE69634594T2 (de) * 1996-03-12 2006-02-09 Mitsubishi Denki K.K. Halbleiterbauelement mit isoliertem Gate und Verfahren zu seiner Herstellung
WO2000025364A2 (de) 1998-10-26 2000-05-04 Infineon Technologies Ag Bipolares hochvolt-leistungsbauelement
US6803609B1 (en) 1998-10-26 2004-10-12 Infineon Technologies Ag Bipolar high-voltage power component
US6627961B1 (en) 2000-05-05 2003-09-30 International Rectifier Corporation Hybrid IGBT and MOSFET for zero current at zero voltage
DE10126309A1 (de) * 2001-05-30 2002-12-05 Infineon Technologies Ag Rückwärtssperrendes Leistungshalbleiterbauelement
DE102005038441A1 (de) 2005-08-12 2007-02-22 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zur Herstellung desselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608071B2 (en) 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method
DE112012005869B4 (de) 2012-02-14 2021-09-23 Denso Corporation IGBT und IGBT-Herstellungsverfahren
CN105633073A (zh) * 2014-11-25 2016-06-01 英飞凌科技股份有限公司 竖直集成的半导体器件和制造方法

Also Published As

Publication number Publication date
DE102007018367B4 (de) 2013-09-05

Similar Documents

Publication Publication Date Title
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
EP1421612B1 (de) LDMOS-Transistor und dessen Herstellungsverfahren
DE102007020659B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
EP1774596B1 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102011087845A1 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE102007018631A1 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE3737790C2 (de)
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE102015118616B3 (de) Latchup-fester Transistor
EP1454359A2 (de) Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
DE102007018367B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007020658A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP2898531B1 (de) Nmos-transistor und verfahren zu seiner herstellung
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE102004052643B4 (de) Verfahren zur Herstellung eines lateralen Trenchtransistors
DE10126309A1 (de) Rückwärtssperrendes Leistungshalbleiterbauelement
DE10042226B4 (de) Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
DE102011122906A1 (de) Laterales Transisterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20131206