DE102008008152B4 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102008008152B4
DE102008008152B4 DE102008008152.3A DE102008008152A DE102008008152B4 DE 102008008152 B4 DE102008008152 B4 DE 102008008152B4 DE 102008008152 A DE102008008152 A DE 102008008152A DE 102008008152 B4 DE102008008152 B4 DE 102008008152B4
Authority
DE
Germany
Prior art keywords
region
conductivity type
collector
igbt
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008008152.3A
Other languages
English (en)
Other versions
DE102008008152A1 (de
Inventor
Yoshiaki Hisamoto
Atsushi Narazaki
Hitoshi Uemura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102008008152A1 publication Critical patent/DE102008008152A1/de
Application granted granted Critical
Publication of DE102008008152B4 publication Critical patent/DE102008008152B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Abstract

Leistungshalbleitervorrichtung mit einem aktiven Bereich (128) und einem Bereich zur Verringerung der elektrischen Feldstärke (130), die aufweist:
eine Emitterregion (92) eines ersten Leitungstyps;
eine Basisregion (96) eines zweiten Leitungstyps in Kontakt zu der Emitterregion (92);
einer Region, welche für die Spannungsfestigkeit sorgt (28), eines ersten Leitungstyps in Kontakt zu der Basisregion (96);
eine Kollektorregion (170, 172, 126) des zweiten Leitungstyps in Kontakt mit der Region, welche für die Spannungsfestigkeit sorgt (28); und
eine Kollektorelektrode (20) in Kontakt zu der Kollektorregion (170, 172, 126);
wobei die Kollektorregion (170, 172, 126) sowohl auf einem aktiven Bereich (128) als auch auf einem Bereich zur Verringerung der elektrischen Feldstärke (130) angeordnet ist, von denen jeder einen Dotierstoff des zweiten Leitungstyps aufweist, und
wobei die auf dem aktiven Bereich angeordnete Kollektorregion (170, 172) eine Mehrzahl von Regionen (172) mit einer höheren Dichte der Ladungsträger des zweiten Leitungstyps enthält als jener der Kollektorregion (126), die auf dem Bereich zur Verringerung der elektrischen Feldstärke (130) angeordnet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung und ein Herstellungsverfahren derselben. Insbesondere bezieht sich die Erfindung auf eine Leistungshalbleitervorrichtung, in der Ionen in einem vorbestimmten Bereich oder Bereichen von entweder der Kollektorregion oder der Pufferregion oder beiden mittels einer Laser-Annealing-Methode selektiv aktiviert werden zum Verbessern der Eigenschaften der Leistungshalbleitervorrichtung wie beispielsweise dem Kurzschlussleistungsvermögen. Die Erfindung bezieht sich ebenfalls auf ein Verfahren zum Herstellen solch einer Leistungshalbleitervorrichtung.
  • DE 103 30 571 A1 beschreibt ein vertikales Leistungshalbleiterbauelement, bei dem im Randbereich des Bauelements Injektionsdämpfungsmittel zur Verringerung der Ladungsträgerinjektion aus dem Rückseitenemitter in diesen Randabschnitt vorgesehen sind.
  • DE 103 02 628 A1 beschreibt eine Leistungshalbleitervorrichtung, bei der eine Abschirmung vorgesehen ist, welche verhindert, dass das Substrat durch eine Polarisation in einem Gehäuse beeinflusst wird.
  • DE 10 2005 053 487 A1 beschreibt einen Leistungs-IGBT mit erhöhter Robustheit. Der IGBT weist ein Zellenfeld mit einer Anzahl Transistorzellen auf, welches einen ersten Zellenfeldabschnitt mit einer ersten Zellendichte und einen zweiten Zellenfeldabschnitt mit einer zweiten Zellendichte, die geringer ist als die erste Zellendichte, aufweist. Eine Emitterzone besitzt im Bereich des zweiten Zellenfeldabschnittes einen geringeren Emitterwirkungsgrad als im Bereich des ersten Zellenfeldabschnittes.
  • DE 43 13 170 A1 offenbart ein Leistungshalbleiterbauelement, welches einen transparenten Emitter und eine hochdotierte Stoppschicht aufweist.
  • DE 696 10 970 T2 beschreibt eine Halbleitervorrichtung mit Bipolarstruktur. Die Bipolarstruktur weist eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, zweite und dritte Halbleiterschichten eines zweiten Leitfähigkeitstyps und eine vierte Halbleiterschicht des ersten Leitfähigkeitstyps auf. Die Bipolarstruktur weist ferner einen Halbleiterbereich mit einer kürzeren Ladungträgerlebensdauer als der in der zweiten Halbleiterschicht auf. Der Halbleiterbereich ist derart selektiv ausgebildet, dass er zumindest teilweise die zweite Halbleiterschicht überlappt oder an diese angrenzt.
  • Leistungshalbleitervorrichtungen werden weithin sowohl in industriellen Anlagen wie z. B. Wechselrichtern und in Haushaltsgeräten wie z. B. Mikrowellenöfen verwendet. Speziell wurden IGBTs (Bipolartransistoren mit isoliertem Gate) als Leistungselektronikvorrichtungen gängig, da sie eine niedrige Durchlassspannung aufweisen und eine erhöhte Spannungsfestigkeit bereit stellen. Ein IGBT beinhaltet eine Emitterregion eines ersten Leitungstyps und eine Basisregion eines zweiten Leitungstyps, welche in (räumlichem) Kontakt miteinander stehen. Die Basisregion bildet einen Abschnitt der MOS-Struktur und beinhaltet eine Region, deren Leitungstyp umgekehrt werden kann durch Anlagen einer Spannung an das Gate der MOS-Struktur. Eine Region des ersten Leitungstyps, die die elektrische Spannungsfestigkeit liefert, ist in Kontakt zu der Basisregion vorgesehen. Wenn der IGBT angeschaltet wird, wird der Widerstand der Region, welche die Spannungsfestigkeit liefert, durch Leitfähigkeitsmodulation verringert, was in einer verringerten Durchlassspannung resultiert. Weiterhin ist ein Kollektor des zweiten Leitfähigkeitstyps in Kontakt zu der Region, welche die Spannungsfestigkeit liefert, vorgesehen, und eine Guardringstruktur (schleifenartige Struktur) des zweiten Leitungstyps ist entlang des Umfangs der Region, welche die Spannungsfestigkeit liefert, vorgesehen. Die Guardringstruktur trägt zur Verringerung des elektrischen Feldes in der Region, welche die Spannungsfestigkeit liefert, bei.
  • Wenn der IGBT abgeschaltet wird, kann, falls eine übermäßige Anzahl von Ladungsträgern des zweiten Leitungstyps in der Region, welche die Spannungsfestigkeit liefert, vorhanden ist, dies zu einem verschlechterten Abschaltverhalten führen. Weiterhin kann der durch die Emitterregion, die Basisregion, die Region, welche die Spannungsfestigkeit liefert, und die Kollektorregion gebildete parasitäre Thyristor sich einschalten, was in einer verschlechterten Steuerbarkeit des Stroms der Vorrichtung resultiert.
  • Die japanische Patentoffenlegungsschrift JP 2003-133556 offenbart ein Verfahren zum Herstellen eines IGBT, bei dem die Kollektorregion lediglich auf der Rückseite des aktiven Bereichs ausgebildet ist, der keine Guardringe einschließt. Dies bedeutet, die Kollektorregion erstreckt sich nicht direkt unter die Guardringe. Dies vermeidet eine Situation, in der Ladungsträger des zweiten Leitungstyps von der Kollektorregion in die Region, welche die Spannungsfestigkeit liefert, in einer Menge injiziert werden, die größer ist als ein angemessenes Niveau, wenn der IGBT eingeschaltet wird. Dadurch werden die oben beschriebenen Probleme verhindert. Weiterer diesbezüglicher Stand der Technik sind die japanischen Patentoffenlegungsschriften JP 2005-333055 A und JP 2006-059876 A .
  • Der IGBT und das Herstellungsverfahren desselben, die in der obigen japanischen Patentoffenlegungsschrift JP 2003-133556 A offenbart sind, werden angewendet zur Verhinderung der Probleme des verschlechterten Abschaltverhaltens des IGBT und des Anschaltens des parasitären Thyristors. Dieser IGBT ist jedoch nachteilig darin, dass die Kollektorregion nicht vollständig in Ohmschem Kontakt zu der Kollektorelektrode ist, da die Kollektorregion lediglich in der aktiven Region ausgebildet ist. Dies bedeutet, die Kollektorregion erstreckt sich nicht bis unmittelbar unter die Guardringe.
  • Die vorliegende Erfindung wurde durchgeführt zum Lösen der obigen Probleme. Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Leistungshalbleitervorrichtung bereitzustellen, die so ausgelegt ist, dass eine Verschlechterung ihrer Schalteigenschaften verhindert wird und das Einschalten des parasitären Thyristors verhindert wird und bei der die Kollektorregion vollständig in Ohmschem Kontakt zu der Kollektorelektrode ist. Weiterhin soll ein Verfahren zum Herstellen solch einer Leistungshalbleitervorrichtung bereitgestellt werden.
  • Die Aufgabe wird gelöst durch eine Leistungshalbleitervorrichtung gemäß Anspruch 1 oder Anspruch 3.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Von den Figuren zeigen:
  • 1 eine Seitenansicht eines IGBT-Chip (eine Leistungshalbleitervorrichtung) gemäß der Erfindung;
  • 2 eine Draufsicht auf diesen IGBT gemäß der Erfindung;
  • 3 eine Querschnittsansicht zur Erläuterung von benachbarten Abschnitten des aktiven Bereichs und des Bereichs zur Verringerung des elektrischen Feldes entlang der Linie 3-3 von 2 und zeigt nicht eine Ausführungsform der Erfindung;
  • 4 eine vergrößerte Detailansicht der MOS-Region und benachbarter Abschnitte des in 3 gezeigten Chips zur Erläuterung und zeigt nicht eine Ausführungsform der Erfindung;
  • 5 eine schematische Darstellung eines Prozessflusses zum Herstellen des IGBT der Erfindung;
  • 6 einen Prozessfluss zum Herstellen eines ersten Vergleichs-IGBT des Stands der Technik;
  • 7 eine vergrößerte Querschnittsansicht von benachbarten Abschnitten des aktiven Bereichs und des Bereichs zur Verringerung des elektrischen Feldes des ersten Vergleichs-IGBT des Stands der Technik;
  • 8 eine Querschnittsansicht eines IGBT mit einer Rückseitenstruktur, die ähnlich zu jener des ersten Vergleichs-IGBT des Stands der Technik ist;
  • 9 eine vergrößerte Querschnittsansicht von benachbarten Abschnitten des aktiven Bereichs und des Bereichs zur Verringerung des elektrischen Feldes des zweiten Vergleichs-IGBT des Stands der Technik;
  • 10 eine vergrößerte Querschnittsansicht von benachbarten Abschnitten des aktiven Bereichs und des Bereichs zur Verringerung des elektrischen Feldes der Abwandlung der ersten Ausführungsform zur Erläuterung und zeigt nicht eine Ausführungsform der Erfindung;
  • 11 eine vergrößerte Querschnittsansicht von benachbarten Abschnitten des aktiven Bereichs und des Bereichs zur Verringerung des elektrischen Feldes der zweiten Ausführungsform zur Erläuterung und zeigt nicht eine Ausführungsform der Erfindung;
  • 12 eine vergrößerte Querschnittsansicht von benachbarten Abschnitten des aktiven Bereichs und des Bereichs zur Verringerung des elektrischen Feldes der Abwandlung der zweiten Ausführungsform zur Erläuterung und zeigt nicht eine Ausführungsform der Erfindung;
  • 13 eine vergrößerte Querschnittsansicht von benachbarten Abschnitten des aktiven Bereichs und des Bereichs zur Verringerung des elektrischen Feldes der erfindungsgemäßen Abwandlung der zweiten Ausführungsform; und
  • 14 eine vergrößerte Querschnittsansicht von benachbarten Abschnitten des aktiven Bereichs und des Bereichs zur Verringerung des elektrischen Feldes der erfindungsgemäßen Abwandlung der zweiten Ausführungsform.
  • Erste Ausführungsform
  • 1 ist eine Seitenansicht eines IGBT-Chips (einer Leistungshalbleitervorrichtung) gemäß der vorliegenden Erfindung. 2 ist eine Draufsicht auf diesen IGBT. Der IGBT der vorliegenden Ausführungsform enthält ein N-Typ-Siliziumsubstrat 16 mit einem spezifischen Widerstand von 250–300 Ω/cm. Die Dicke des Siliziumsubstrates 16 muss zumindest so sein, dass der IGBT eine hinreichende Spannungsfestigkeit aufweist. Beispielsweise beinhaltet ein 3300 V-IGBT ein Siliziumsubstrat mit einer Dicke von ungefähr 400 μm. Bezug nehmend auf 1 ist ein aktiver Bereich 12, der eine MOS-Region (wird später beschrieben) beinhaltet, auf der Oberseite des Siliziumsubstrates 16 ausgebildet. Der aktive Bereich 12 ist die Ladungsträgertransportregion des IGBT.
  • Bezug nehmend auf 1 und 2 erstreckt sich ein Bereich zur Verringerung der elektrischen Feldstärke 14 um den Umfang des aktiven Bereichs 12 herum. Dieser Bereich ist vorgesehen, um zu verhindern, dass sich die elektrischen Feldlinien an den Rändern des IGBT-Chip konzentrieren. Dies bedeutet, der Bereich zur Verringerung der elektrischen Feldstärke 14 trägt zu der Spannungsfestigkeit des IGBT bei. Je höher die Betriebsspannung eines IGBT ist, desto größer muss deshalb die Breite des Bereichs zur Verringerung der elektrischen Feldstärke 14 sein. Bei dem IGBT der vorliegenden Ausführungsform hat der Bereich zur Verringerung der elektrischen Feldstärke eine Breite d von ungefähr 2 mm.
  • In dem IGBT der vorliegenden Ausführungsform erstreckt sich weiterhin eine Aluminiumelektrode 10 durch den aktiven Bereich 12 und durch Abschnitte des Bereichs zur Verringerung der elektrischen Feldstärke 14. Die Aluminiumelektrode 10 ist die Gateelektrode der MOS-Region, die oben beschrieben wurde, und wird aus einem Al-Si-Elektrodenmaterial ausgebildet. Andererseits ist eine Rückseitenstruktur 18 auf der Rückseite des Siliziumsubstrates 16 ausgebildet. Die Rückseitenstruktur 18 beinhaltet eine Pufferregion und eine Kollektorregion (wird später beschrieben). Eine Rückseitenelektrode 20 ist in Kontakt zu der Rückseitenstruktur 18 ausgebildet. Diese Elektrode ist die auf der Rückseite des IGBT-Chip ausgebildete Kollektorelektrode.
  • Im Folgenden beziehen sich 3, 4 und 6 bis 10 nicht auf eine Ausführungsform der Erfindung. 3 ist eine vergrößerte Querschnittsansicht von benachbarten (aneinandergrenzenden) Abschnitten des aktiven Bereichs 12 und des Bereichs zur Verringerung der elektrischen Feldstärke 14 entlang der Linie 3-3 von 2. Zuallererst wird der aktive Bereich 12 im Detail beschrieben. Der aktive Bereich 12 beinhaltet eine MOS-Region 22 (in 4 im Detail gezeigt). 4 ist eine vergrößerte Detailansicht der MOS-Region 22 und angrenzender Abschnitte des in 3 gezeigten Chips. Die MOS-Region 22 beinhaltet eine Isolationsschicht 90 in (räumlichem) Kontakt zu der Aluminiumelektrode 10. Die MOS-Region 22 beinhaltet ebenfalls eine N-Typ-Emitterregion 92 in (räumlichem) Kontakt zu der Isolationsschicht 90. Eine N-Wanne 94 (vom N-Typ) ist an einem Ende (Rand) der MOS-Region 22 in (räumlichem) Kontakt zu der Isolationsschicht 90 angeordnet und mit einem vorbestimmten Abstand von der Emitterregion 92 beabstandet. Eine P-Typ-Basisregion 96 ist in Kontakt zu der Emitterregion 92, der Isolationsschicht 90 und der N-Wanne 94 in der MOS-Region 22 ausgebildet. Dies bedeutet, die MOS-Struktur besteht aus der Aluminiumelektrode 10, dem Abschnitt der Isolationsschicht 90 in der MOS-Region 22, der Emitterregion 92, der Basisregion 96 und der N-Wanne 94. Es sollte bemerkt werden, dass Beispiele von MOS-Einheitszellstrukturen Grabengate- und Planargate-DMOS-Strukturen beinhalten.
  • Die in 3 gezeigte MOS-Region 22 hat den oben beschriebenen Aufbau. Der aktive Bereich 12 enthält weiterhin eine N-Typ-Region 28, welche für die Spannungsfestigkeit sorgt, unter der MOS-Region 22. (Dies bedeutet, die Region 28, welche für die Spannungsfestigkeit sorgt, ist eine Schicht unterhalb der MOS-Region 22.) Wenn der IGBT abgeschaltet ist, ist die Ladungsträgerdichte in der Region 28, welche für die Spannungsfestigkeit sorgt, im Allgemeinen niedriger als jene in der Emitterregion 92. Wenn der IGBT angeschaltet ist, werden jedoch Ladungsträger von der Rückseitenstruktur 18 in die Region 28, welche für die Spannungsfestigkeit sorgt, injiziert, wodurch der Widerstand der Region verringert wird. Auf diese Weise wird die Region 28, welche für die Spannungsfestigkeit sorgt, einer Leitfähigkeitsmodulation unterzogen, wenn der IGBT angeschaltet wird.
  • Eine N-Typ-Pufferregion 36 ist in Kontakt zu der Region 28, welche für die Spannungsfestigkeit sorgt, ausgebildet. Die Pufferregion 36 ist ein Abschnitt der Rückseitenstruktur 18 und hat eine höhere Ladungsträgerdichte als die Region 28, welche für die Spannungsfestigkeit sorgt. Eine aktive P-Typ-Kollektorregion 38 ist unter der Pufferregion 36 ausgebildet. (Dies bedeutet, die aktive P-Typ-Kollektorregion 38 ist eine Schicht unter der Pufferregion 36.) Wenn der IGBT angeschaltet ist, werden Löcher von der aktiven Kollektorregion 38 in die Region 28, welche für die Spannungsfestigkeit sorgt, injiziert. Zu dieser Zeit dient die Pufferregion 36 (welche zwischen der Region 28, welche für die Spannungsfestigkeit sorgt, und der aktiven Kollektorregion 38 wie oben beschrieben angeordnet ist) zum Steuern oder Verringern dieser Löcherinjektion von der aktiven Kollektorregion 38 in die Region 28, welche für die Spannungsfestigkeit sorgt. Die Pufferregion 36 wirkt ebenfalls so, dass sie verhindert, dass die in der Region 28, welche für die Spannungsfestigkeit sorgt, ausgebildete Verarmungsschicht sich in die aktive Kollektorregion 38 ausdehnt und das Auftreten eines Durchbruchs oder Durchgriffs verursacht.
  • Dies vervollständigt die Beschreibung des aktiven Bereichs 12. Die folgende Beschreibung ist auf den in 3 gezeigten Bereich zur Verringerung der elektrischen Feldstärke 14 gerichtet. Es sollte bemerkt werden, dass die Region 28, welche für die Spannungsfestigkeit sorgt, sich von dem aktiven Bereich 12 in den Bereich zur Verringerung der elektrischen Feldstärke 14 erstreckt. Dies bedeutet, die Region 28, welche für die Spannungsfestigkeit sorgt, erstreckt sich sowohl durch den aktiven Bereich 12 als auch den Bereich zur Verringerung der elektrischen Feldstärke 14. Die Region 28, welche für die Spannungsfestigkeit sorgt, in dem Bereich zur Verringerung der elektrischen Feldstärke 14 ist von der Aluminiumelektrode 10 durch eine Zwischenlagen-Isolationsschicht 30 beabstandet. Die Zwischenlagen-Isolationsschicht 30 hat einen mehrlagigen Aufbau, welcher eine thermische Oxidschicht und PSG (Phosphorglas), Al-Si- und Glasbedeckungs(SiNSiN)-Schichten, etc. beinhaltet. Die Zwischenlagen-Isolationsschicht 30 schützt die Hauptoberfläche des Chips vor Feuchtigkeit, Beschädigung, Magnetfeldern, etc. Dadurch werden Variationen in den Eigenschaften des IGBT verhindert.
  • Der Bereich zur Verringerung der elektrischen Feldstärke 14 beinhaltet weiterhin P-Typ-Guardringe (Feldringe) 32 in Kontakt zu der Region 28, welche für die Spannungsfestigkeit sorgt, und der Zwischenlagen-Isolationsschicht 30. Die Guardringe 32 (schleifenartige Strukturen) erstrecken sich innerhalb und entlang des Bereichs zur Verringerung der elektrischen Feldstärke 14, d. h. entlang des Umfangs des aktiven Bereichs 12 (siehe 2 und 3). Spezieller ist der aktive Bereich 12 durch drei konzentrische Guardringe 32 umschlossen.
  • Es sollte bemerkt werden, dass die Guardringe 32 vorgesehen sind, um die Kollektor-Emitter-Spannung auf einem hinreichenden Niveau zu halten. Spezieller verringern die Guardringe 32 die Konzentration der elektrischen Feldlinien an den Rändern des IGBT-Chip. Die Anzahl und Gestalt der in dem IGBT auszubildenden Guardringe 32 wird durch die an den IGBT angelegte Spannung und die erforderliche Spannungsfestigkeit des IGBT-Chip bestimmt. Man beachte, dass die Fläche des Bereichs zur Verringerung der elektrischen Feldstärke 14 um so größer sein muss, je mehr Guardringe 32 ausgebildet sind.
  • Eine N-Typ-Kanal-Stopregion (Channel Stopper) 24 ist zwischen der Guardringstruktur 32 und dem Umfang (Rand) des IGBT-Chip (nahe dem Außenrand des IGBT-Chip) und in Kontakt zu einer Aluminiumelektrode 11 und der Region 28, welche für die Spannungsfestigkeit sorgt, ausgebildet. Der Kanal-Stopbereich 24 hat eine höhere Ladungsträgerdichte als die Region 28, welche für die Spannungsfestigkeit sorgt, und dient zur Verhinderung der Ausdehnung der Verarmungsschicht bis an die Ränder des IGBT-Chip. Somit verhindert die Kanal-Stopregion 24 eine Situation, in der sich die Verarmungsschicht, welche sich von der MOS-Struktur 22 ausdehnt, die Ränder des IGBT-Chip erreicht. Der Aufbau (Gestalt, Größe, etc.) der Kanal-Stopregion 24 wird festgelegt durch die Spannungsklasse des IGBT-Chip.
  • In dem Bereich zur Verringerung der elektrischen Feldstärke 14 ist eine Pufferregion 37 auf der Rückseite der Region 28, welche für die Spannungsfestigkeit sorgt, und in Kontakt zu ihr angeordnet. Gemäß der vorliegenden Ausführungsform sind die Pufferregion 37 in dem Bereich zur Verringerung der elektrischen Feldstärke 14 und die Pufferregion 36 in dem aktiven Bereich 12 vom gleichen Leitungstyp und haben die gleiche Ladungsträgerdichte. Sie sind aneinander angrenzend angeordnet und bilden eine einzige große Pufferregion.
  • Der Bereich zur Verringerung der elektrischen Feldstärke 14 enthält weiterhin eine inaktive Kollektorregion 34 in Kontakt zu der Rückseite der Pufferregion 37. Die inaktive Kollektorregion 34 enthält einen P-Typ-Dotierstoff wie z. B. Bor. Die inaktive Kollektorregion 34 hat jedoch eine niedrigere Löcherdichte als die aktive Kollektorregion 38, da ihr Dotierstoff nicht aktiviert wird oder nicht hinreichend aktiviert wird durch die Wärmebehandlung, etc. Es sollte beachtet werden, dass die aktive Kollektorregion 38 an der Grenze zwischen dem aktiven Bereich 12 und dem Bereich zur Verringerung der elektrischen Feldstärke 14 auf die inaktive Kollektorregion 34 trifft und sie berührt. Die aktive Kollektorregion 38 und die inaktive Kollektorregion 34 bilden eine Gesamtkollektorregion. Eine Rückseitenelektrode 20 ist auf den Rückseiten der aktiven Kollektorregion 38 und der inaktiven Kollektorregion 34 ausgebildet. Dies vervollständigt die Beschreibung des Bereichs zur Verringerung der elektrischen Feldstärke 14.
  • Der Aufbau des IGBT (eine Leistungshalbleitervorrichtung) der vorliegenden Ausführungsform wurde oben unter Bezugnahme auf 1 bis 4 beschrieben. Die folgende Beschreibung ist auf ein Verfahren zum Herstellen des IGBT der vorliegenden Erfindung gerichtet. 5 veranschaulicht in schematischer Weise einen Prozessablauf zum Herstellen des IGBT der vorliegenden Erfindung. Alle Bauelementregionen (Vorrichtungsregionen) mit Ausnahme der Rückseitenstruktur 18 und der Rückseitenelektrode 20 werden durch die ersten zehn Schritte ausgebildet, die da sind: ”Zusammenstellen des Fertigungsloses (210)”, P-Wannenausbildung (212), Gateausbildung (1) (214), Gateausbildung (2) (216), Kanaldotierung (218), p+-Diffusion (220), Sourceausbildung (222), Kontaktausbildung (224), Aluminiumverdrahtungsausbildung (226) und Glasbedeckung (228). Eine Beschreibung dieser Schritte wird hier nicht gegeben, da sie alle im Stand der Technik bekannt sind.
  • Nach dem Schritt 10 (dem Glasbedeckungsschritt) wird die Rückseitenstruktur 18, usw. (unter Bezugnahme auf 3 beschrieben) durch die Schritte 11 (230) und 12 (232) ausgebildet. Der Schritt 11 (230) gestaltet sich wie folgt: Zunächst wird ein Verstärkungsband auf die Oberfläche des Wafers geklebt zum Schützen der Oberfläche und Verhindern eines Bruchs des Wafers, sogar wenn dessen Rückseitenabschnitt bis zu einer geringen Dicke abgeschliffen wird.
  • Der Wafer wird dann durch einen Rückseitenschleifer auf der Rückseite bis zu einer vorbestimmten Dicke abgeschliffen. Nachfolgend werden 10 bis 20 μm Material von der Rückseitenoberfläche durch ein Ätzmittel entfernt zum Entfernen der zerdrückten Schicht (d. h. der Schicht, welche durch den obigen Schleifvorgang beschädigt wurde). Als nächstes wird auf der gesamten so ausgebildeten Rückseitenoberfläche des Wafers durch eine P-Ionenimplantationsquelle eine Ionenimplantation durchgeführt. Die implantierten Ionen werden dann durch eine Laser-Annealing(Ausheilungs)-Vorrichtung aktiviert. Gemäß der vorliegenden Ausführungsform ist diese Laser-Annealing-Vorrichtung ein YAG-Laser und tastet die Rückseitenoberfläche des Wafers ab zum Annealen (bzw. Ausheilen bzw. Tempern) vorbestimmter Bereiche.
  • Während des Annealing-Vorgangs in Schritt 11 wird die Laserleistung konstant gehalten zum gleichmäßigen Aktivieren der Ionen in den Pufferregionen 36 und 37, die auf der Rückseite des IGBT-Chip ausgebildet sind. Als ein Ergebnis haben die Pufferregionen 36 und 37 die gleiche Ladungsträgerdichte.
  • Nach dem Schritt 11 werden die aktive Kollektorregion 38 und die inaktive Kollektorregion 34 in dem Schritt 12 (232) ausgebildet. Speziell wird auf der gesamten Rückseitenoberfläche des Wafers zunächst mittels einer B-Ionenimplantationsquelle eine Ionenimplantation durchgeführt. Danach wird ein Laser-Annealing wie folgt durchgeführt. Die Laser-Annealing-Vorrichtung nimmt zunächst Informationen über das Layout der Hauptoberfläche (Rückseitenoberfläche) des Wafers (des IGBT-Chip) entgegen und annealt dann die Oberfläche basierend auf dieser Layoutinformation. Dies bedeutet, die Laser-Annealing-Vorrichtung annealt den Bereich zur Verringerung der elektrischen Feldstärke 14 mit reduzierter Laserleistung und den aktiven Bereich 12 mit erhöhter Laserleistung. Die erhöhte Laserleistung gestattet ein Annealen (Tempern) des Zielgebietes (d. h. der aktiven Kollektorregion 38) bei ungefähr 1000°C bis zu einer Tiefe von ungefähr 10 μm (in Richtung der Waferdicke). Dadurch können die Ionen in jedem vorbestimmten Bereich bis zu einem gewünschten Grad durch die Laser-Annealing-Vorrichtung selektiv aktiviert werden. Durch solch einen Vorgang werden die Ionen in der aktiven Kollektorregion 38 und in der inaktiven Kollektorregion 34 der vorliegenden Ausführungsform in unterschiedlichem Ausmaß aktiviert zum Hervorrufen unterschiedlicher Ladungsträgerdichten in diesen Regionen.
  • Nach dem Schritt 12 wird im Schritt 13 (234) die Rückseitenelektrode 20 ausgebildet. Zur Vorbereitung der Ausbildung der Elektrode wird speziell die auf der Rückseitenoberfläche des Wafers ausgebildete Oxidschicht zunächst durch eine Mischung aus HF und Wasser im Verhältnis von ungefähr 1:100 entfernt. Die Rückseitenelektrode 20 wird dann so ausgebildet, dass sie einen vierlagigen Aufbau aus Al/Mo/Ni/Au oder Al/Ti/Ni/Au aufweist.
  • Nach dem Schritt 13 wird im Schritt 14 (236) eine sinternde Wärmebehandlung durchgeführt. Speziell wird die Rückseitenelektrode 20 bei ungefähr 400°C für ungefähr 30 Minuten wärmebehandelt zum Gewährleisten einer Haftung und eines Ohmschen Kontaktes zwischen der Rückseitenelektrode 20 und dem Wafer.
  • Zum besseren Verständnis des IGBT und des Herstellungsverfahrens der vorliegenden Ausführungsform ist es hilfreich, bekannte Vergleichs-IGBTs und Herstellungsverfahren für dieselben zu beschreiben. 6 zeigt einen Prozessablauf zum Herstellen eines ersten Vergleichs-IGBT (250, 252, 254, 256, 258, 260, 262, 264, 266, 268, 270, 272, 274, 276). Bei diesem Prozessablauf erfordern die rückseitige n-Puffer-Diffusion im Schritt 2 (252) und die rückseitige p-Kollektor-Diffusion im Schritt 3 (254) ein Annealing zum Aktivieren der implantierten Ionen. Bei diesem Herstellungsverfahren werden die Pufferregion und der Kollektor mittels thermischer Diffusion ausgebildet. Wenn die Pufferregion auf der gesamten Rückseitenoberfläche des Wafers durch thermische Diffusion ausgebildet wird, werden dadurch beispielsweise die implantierten Ionen in der Pufferregion (die über die gesamte Rückseitenoberfläche des Wafers ausgebildet wird) gleichmäßig durch die zugeführte Wärme aktiviert. Eine analoge Situation ist vorhanden, wenn der Kollektor über der gesamten Rückseitenoberfläche des Wafers ausgebildet wird.
  • 7 ist eine vergrößerte Querschnittsansicht von aneinandergrenzenden Abschnitten des aktiven Bereichs 100 und des Bereichs zur Verringerung der elektrischen Feldstärke 102 des ersten Vergleichs-IGBT (entsprechend dem in 6 gezeigten Prozessablauf hergestellt). Bei diesem IGBT sind die Pufferregion (106) und die Kollektorregion (104) über die gesamte Rückseitenoberfläche des Wafers ausgebildet. Da die Puffer- und Kollektorregion mittels thermischer Diffusion ausgebildet werden, werden die implantierten Ionen in jeder Region (welche über die gesamte Rückseitenoberfläche des Wafers ausgebildet ist) durch die zugeführte Wärme gleichmäßig aktiviert, wie oben beschrieben. Als ein Ergebnis hat die Pufferregion eine gleichförmige Ladungsträgerdichte über die gesamte Rückseitenoberfläche des Wafers hinweg und ebenso verhält es sich bei der Kollektorregion. Dieses sind die Merkmale des ersten Vergleichs-IGBT.
  • Ein Problem des Aufbaus des ersten Vergleichs-IGBT wird unter Bezugnahme auf 8 beschrieben. 8 ist eine Querschnittsansicht eines IGBT mit einem Rückseitenaufbau, welcher ähnlich zu jenem des ersten Vergleichs-IGBT ist. Wenn dieser IGBT abgeschaltet wird durch Wegnehmen der Gatespannung von der Gateelektrode 40, ist es wünschenswert, dass die Löcher in der Region 50, welche für die Spannungsfestigkeit sorgt, dazu bewegt werden, sich schnell in den Kollektor 58, etc. zu bewegen zum Verringern des Schweifstroms. In dem Fall, in dem die Löcher in dem gesamten Abschnitt der Kollektorregion 104 (welche über die gesamte Rückseitenoberfläche des Wafers ausgebildet ist) in einem aktiven Zustand sind, wie in dem ersten Vergleichs-IGBT, wird jedoch eine übermäßige Anzahl an Löchern von der Kollektorregion 104 in die Region, welche für die Spannungsfestigkeit sorgt, injiziert (wenn der IGBT angeschaltet wird). Zum Verringern der Durchlassspannung des IGBT enthält natürlich die Region, welche für die Spannungsfestigkeit sorgt, vorzugsweise eine große Anzahl an Löchern und wird deshalb einer Leitfähigkeitsmodulation unterzogen, da die Region, welche für die Spannungsfestigkeit sorgt, den größten Teil des Widerstandes des IGBT beisteuert. Wenn jedoch eine große Anzahl von Löchern in der Region, welche für die Spannungsfestigkeit sorgt, vorhanden ist, wenn der IGBT abgeschaltet wird, kann sich der parasitäre NPNP-Thyristor einschalten, der ausgebildet wird durch den Emitter 42, die Basis 46, die Region 50, welche für die Spannungsfestigkeit sorgt, und den Kollektor 58. Dies resultiert in einer verschlechterten Steuerbarkeit des Stroms des IGBT.
  • Ein zweiter Vergleichs-IGBT wird nun unter Bezugnahme auf 9 beschrieben. Dieser IGBT unterscheidet sich von dem ersten Vergleichs-IGBT darin, dass sein Bereich zur Verringerung der elektrischen Feldstärke 102 keine aktive Kollektorregion enthält. (Der aktive Bereich 100 des zweiten Vergleichs-IGBT enthält eine aktive Kollektorregion 38.) Der Begriff ”aktive Kollektorregion” bezieht sich auf eine Kollektorregion, welche Löcher in genügender Anzahl in die Region injiziert, welche für die Spannungsfestigkeit sorgt und dadurch eine Leitfähigkeitsmodulation darin verursacht, wenn der IGBT angeschaltet wird. Bei dem zweiten Vergleichs-IGBT enthält nur der aktive Bereich 100 eine aktive Kollektorregion (d. h. die aktive Kollektorregion 38). (Dies bedeutet, die aktive Kollektorregion erstreckt sich nicht in den Bereich zur Verringerung der elektrischen Feldstärke.) Da nicht eine übermäßige Anzahl von Löchern von der aktiven Kollektorregion in die Region injiziert wird, welche für die Spannungsfestigkeit sorgt, ist es deshalb weniger wahrscheinlich, dass sich der parasitäre Thyristor einschaltet verglichen zu dem Fall des ersten Vergleichs-IGBT.
  • Wenn bei der Herstellung des zweiten Vergleichs-IGBT die Kollektorregion ausgebildet wird, werden unter Verwendung einer Maske Ionen lediglich in die Rückseite des aktiven Bereichs 100 implantiert. Dies bedeutet, Ionen werden nicht in die Rückseite des Bereichs zur Verringerung der elektrischen Feldstärke 102 implantiert und daher erstreckt sich die Kollektorregion nicht in den Bereich zur Verringerung der elektrischen Feldstärke. Eine Rückseitenelektrode 20 wird auf solch einer Wafer-Rückseitenoberfläche ausgebildet. Deshalb kann es möglich sein, dass dabei kein Ohmscher Kontakt zwischen der Rückseitenelektrode 20 und dem Bereich zur Verringerung der elektrischen Feldstärke 102 des Wafers hergestellt wird. Dies bedeutet, der Aufbau des zweiten Vergleichs-IGBT macht es schwierig, den Bauelementwiderstand zu verringern.
  • Somit ist der erste Vergleichs-IGBT darin nachteilig, dass sich der parasitäre Thyristor einschalten kann, wenn der IGBT ausgeschaltet wird. Weiterhin ist der zweite Vergleichs-IGBT darin nachteilig, dass die Rückseitenelektrode nicht vollständig in Ohmschem Kontakt zu dem Wafer sein kann.
  • Andererseits ist der IGBT der vorliegenden Ausführungsform so ausgelegt, dass das Einschalten des parasitären Thyristors verhindert wird. Weiterhin ist bei diesem IGBT die Rückseitenelektrode vollständig in Ohmschem Kontakt mit der Rückseite des Bereichs des Wafers zur Verringerung der elektrischen Feldstärke. Wie in 3 gezeigt, ist weiterhin die inaktive Kollektorregion 34 (die nicht eine aktive Kollektorregion ist) auf der Rückseite des Bereichs zur Verringerung der elektrischen Feldstärke 14 ausgebildet. Dadurch wird verhindert, dass eine übermäßige Anzahl von Löchern in den Bereich, der für die Spannungsfestigkeit sorgt, injiziert wird, wenn der IGBT angeschaltet wird oder ist. Dies verhindert das Einschalten des parasitären Thyristors, wenn der IGBT ausgeschaltet ist (wie oben beschrieben). Es sollte beachtet werden, dass, da der IGBT der vorliegenden Ausführungsform die inaktive Kollektorregion 34 enthält, die Anzahl der in die Region 28, welche für die Spannungsfestigkeit sorgt, injizierten Löcher verglichen zu dem Fall, in dem die aktive Kollektorregion die gesamte Rückseite des IGBT-Chips abdeckt, klein ist, wenn der IGBT angeschaltet wird. Es sind jedoch hauptsächlich die von der Rückseite des aktiven Bereichs 12 injizierten Löcher, welche den effektiven Widerstand der Region 28, welche für die Spannungsfestigkeit sorgt, verringern, wenn der IGBT angeschaltet ist. Deshalb ist die Löcherdichte des Bereichs zur Verringerung der elektrischen Feldstärke nicht wichtig beim Verringern des Bauelementwiderstands des IGBT. Dies bedeutet, obwohl der IGBT der vorliegenden Ausführungsform nicht eine aktive Kollektorregion auf der Rückseite seines Bereichs zur Verringerung der elektrischen Feldstärke 14 aufweist, hat seine Region 28, welche für die Spannungsfestigkeit sorgt, einen hinreichend niedrigen Widerstand.
  • Somit erlaubt die vorliegende Ausführungsform, dass ein IGBT eine vergrößerte Kurzschlusskapazität bzw. ein vergrößertes Kurzschlussleistungsvermögen aufweist, ohne dass der effektive Widerstand der Region 28, welche für die Spannungsfestigkeit sorgt, vergrößert wird.
  • Weiterhin werden in dem Falle des IGBT der vorliegenden Ausführungsform die aktive Kollektorregion und die inaktive Kollektorregion durch Implantieren der gesamten Rückseitenoberfläche des Chips mit einem B-Dotierstoff unter Verwendung einer B-Ionenimplantationsanlage ausgebildet. Die mittels Implantation dotierte Rückseitenoberfläche und die Rückseitenelektrode 20, welche darauf ausgebildet ist, werden einer Sinter-Wärmebehandlung unterzogen, so dass sie vollständig in Ohmschem Kontakt zueinander sind. Dies bedeutet, die aktive Kollektorregion und die inaktive Kollektorregion (welche die gesamte Kollektorregion bilden) sind vollständig in Ohmschem Kontakt zu der Rückseitenelektrode 20. In dem Falle des zweiten Vergleichs-IGBT enthält andererseits die Rückseite des Bereichs zur Verringerung der elektrischen Feldstärke 102 lediglich eine Pufferregion und enthält nicht eine Kollektorregion. (Dies bedeutet, diese Region wurde nicht mit Ionen implantiert zum Ausbilden eines Kollektors.) Deshalb ist es schwierig, einen Ohmschen Kontakt zwischen der Rückseitenelektrode und dem Bereich zur Verringerung der elektrischen Feldstärke 102 herzustellen, sogar mittels Sinter-Wärmebehandlung. Andererseits resultiert die Implantation von Ionen auf der gesamten Rückseitenoberfläche des Wafers zum Ausbilden einer Kollektorregion darin (wie bei dem IGBT der vorliegenden Ausführungsform) in einem vollständigen Ohmschen Kontakt zwischen der Rückseitenelektrode und der gesamten Rückseitenoberfläche des Wafers (oder IGBT-Chips).
  • Obwohl bei der vorliegenden Ausführungsform die Rückseite des aktiven Bereichs 12 die aktive Kollektorregion 38 enthält, kann sie in anderen Ausführungsformen abwechselnd angeordnete aktive Kollektorregionen 110 und inaktive Kollektorregionen 112 anstelle der aktive Kollektorregion 38 aufweisen, wie in 10 gezeigt. Diese Anordnung verhindert auch, dass eine übermäßige Anzahl von Löchern in die Region, welche für die Spannungsfestigkeit sorgt, injiziert wird, und erzielt daher die Wirkung der vorliegenden Ausführungsform.
  • Obwohl bei der vorliegenden Ausführungsform der Emitter, die Basis, die Region, welche für die Spannungsfestigkeit sorgt, und der Kollektor n-Typ-, p-Typ-, n-Typ- bzw. p-Typ-Ladungsträger enthalten, können sie in anderen Ausführungsformen p-Typ-, n-Typ-, p-Typ- bzw. n-Typ-Ladungsträger enthalten (d. h. die Leitfähigkeitstypen der Ladungsträger sind umgekehrt), wobei die gleiche Wirkung erzielt wird.
  • Obwohl bei der vorliegenden Ausführungsform die Guardringe 32 in dem Bereich zur Verringerung der elektrischen Feldstärke 14 angeordnet sind zum Verhindern einer Konzentration der elektrischen Feldlinien, kann bei einer anderen Ausführungsform eine Feldplattenstruktur, etc. anstelle der Guardringe 32 verwendet werden zum Reduzieren der elektrischen Feldstärke. Solch eine Struktur kann ebenfalls als ein Bereich zur Verringerung der elektrischen Feldstärke funktionieren und liefert daher die Wirkung der vorliegenden Ausführungsform.
  • Obwohl bei der vorliegenden Ausführungsform die aktive Kollektorregion 38 und die inaktive Kollektorregion 34 sich an der Grenze zwischen dem aktiven Bereich 12 und dem Bereich zur Verringerung der elektrischen Feldstärke 14 treffen, können sich weiterhin bei anderen Ausführungsformen diese Kollektorregionen an einer unterschiedlichen Position treffen, welche durch das erforderliche Kurzschlussleistungsvermögen oder weitere geforderte Eigenschaften festgelegt wird. Dies bedeutet, sie können sich innerhalb des aktiven Bereichs 12 oder innerhalb des Bereichs zur Verringerung der elektrischen Feldstärke 14 treffen.
  • Zweite Ausführungsform
  • Eine zweite Ausführungsform bezieht sich auf einen IGBT (eine Leistungshalbleitervorrichtung), in der die Ionen in der Pufferregion in solch einem Ausmaß aktiviert sind, dass die Eigenschaften des IGBT optimiert sind. Sie bezieht sich ebenfalls auf ein Verfahren zum Herstellen solch eines IGBT. Die folgende Beschreibung des IGBT der vorliegenden Ausführungsform ist lediglich auf die Unterschiede gegenüber dem IGBT der ersten Ausführungsform, der in 3 gezeigt ist, gerichtet.
  • Der Aufbau des IGBT der vorliegenden Ausführungsform wird unter Bezugnahme auf 11, die nicht eine Ausführungsform der Erfindung zeigt, beschrieben. Der IGBT (eine Leistungshalbleitervorrichtung) der vorliegenden Ausführungsform enthält einen aktiven Bereich 128 und einen Bereich zur Verringerung der elektrischen Feldstärke 130. Die Pufferregion 122 in dem Bereich zur Verringerung der elektrischen Feldstärke 130 ist in Kontakt zu der Pufferregion 120 in dem aktiven Bereich 128. Beide Pufferregionen sind von einem ersten Leitungstyp. Die Pufferregion 122 weist eine höhere Ladungsträgerdichte auf als die Pufferregion 120. Dies wird erreicht durch Annealen (Ausheilen) der Pufferregion 122 mit einer höheren Laserleistung als jener, die zum Annealen (Ausheilen, Tempern) der Pufferregion 120 verwendet wird.
  • Der Kollektor des IGBT der vorliegenden Ausführungsform enthält eine aktive Kollektorregion 124 und eine inaktive Kollektorregion 126. Die aktive Kollektorregion 124 ist auf der Rückseite des aktiven Bereichs 128 ausgebildet und die inaktive Kollektorregion 126 ist auf der Rückseite des Bereichs zur Verringerung der elektrischen Feldstärke 130 ausgebildet. Die aktive Kollektorregion 124 weist eine höhere Ladungsträgerdichte auf als die inaktive Kollektorregion 126. Dies wird erreicht durch Annealing (Tempern) der aktiven Kollektorregion 124 mit einer höheren Laserleistung als jener, welche verwendet wird zum Annealen der inaktiven Kollektorregion 126.
  • Der IGBT der vorliegenden Ausführungsform ist somit dadurch gekennzeichnet, dass die Pufferregion 122 in dem Bereich zur Verringerung der elektrischen Feldstärke 130 eine höhere Ladungsträgerdichte aufweist als die Pufferregion 120 in dem aktiven Bereich 128. Dies bedeutet, die Pufferregion 122 trägt dazu bei, die Injizierung von Löchern von dem Bereich zur Verringerung der elektrischen Feldstärke 130 in die Region 28, welche für die Spannungsfestigkeit sorgt, zu verhindern. Dadurch wird das Einschalten des parasitären Thyristors verhindert und das Kurzschlussleistungsvermögen vergrößert.
  • Obwohl bei der vorliegenden Ausführungsform die Pufferregion 122 in dem Bereich zur Verringerung der elektrischen Feldstärke 130 eine höhere Ladungsträgerdichte aufweist als die Pufferregion 120 in dem aktiven Bereich 128, können bei anderen Ausführungsformen Pufferregionen (156) mit einer hohen Ladungsträgerdichte an geeigneten Stellen in dem aktiven Bereich 128 angeordnet sein, wie in 12 oder 13 gezeigt, zum Steuern oder Verringern der Anzahl von Löchern, welche in die Region 28, welche für die Spannungsfestigkeit sorgt, injiziert werden, wodurch die Wirkung der vorliegenden Ausführungsform erzielt wird. Es sollte beachtet werden, dass in 12 und 13 die Pufferregionen 156 eine niedrigere Ladungsträgerdichte aufweisen als die Pufferregionen 154 und 122. In 12, die nicht eine Ausführungsform der Erfindung zeigt, weisen die Kollektorregionen 152 eine niedrigere Ladungsträgerdichte auf als die aktiven Kollektorregionen 150. Weiterhin weist in 13 eine aktive Kollektorregion 124 eine höhere Ladungsträgerdichte auf als eine inaktive Kollektorregion 126.
  • Weiterhin kann in anderen Ausführungsformen die Pufferregion 122 mit einer höheren Ladungsträgerdichte als die Pufferregion 120 in dem Bereich zur Verringerung der elektrischen Feldstärke ausgebildet werden und inaktive Kollektorregionen 170 können an geeigneten Stellen in dem aktiven Bereich angeordnet werden, wie in 14 gezeigt, zum Steuern oder Verringern der Anzahl der Löcher, die in die Region 28, welche für die Spannungsfestigkeit sorgt, injiziert werden. Dadurch wird die Wirkung der vorliegenden Erfindung erzielt. Es sollte beachtet werden, dass in 14 die aktiven Kollektorregionen 172 eine höhere Ladungsträgerdichte aufweisen als die inaktiven Kollektorregionen 170.
  • Somit kann die vorliegende Erfindung die Schalteigenschaften einer Leistungshalbleitervorrichtung verbessern ohne die anderen Eigenschaften zu verschlechtern.

Claims (4)

  1. Leistungshalbleitervorrichtung mit einem aktiven Bereich (128) und einem Bereich zur Verringerung der elektrischen Feldstärke (130), die aufweist: eine Emitterregion (92) eines ersten Leitungstyps; eine Basisregion (96) eines zweiten Leitungstyps in Kontakt zu der Emitterregion (92); einer Region, welche für die Spannungsfestigkeit sorgt (28), eines ersten Leitungstyps in Kontakt zu der Basisregion (96); eine Kollektorregion (170, 172, 126) des zweiten Leitungstyps in Kontakt mit der Region, welche für die Spannungsfestigkeit sorgt (28); und eine Kollektorelektrode (20) in Kontakt zu der Kollektorregion (170, 172, 126); wobei die Kollektorregion (170, 172, 126) sowohl auf einem aktiven Bereich (128) als auch auf einem Bereich zur Verringerung der elektrischen Feldstärke (130) angeordnet ist, von denen jeder einen Dotierstoff des zweiten Leitungstyps aufweist, und wobei die auf dem aktiven Bereich angeordnete Kollektorregion (170, 172) eine Mehrzahl von Regionen (172) mit einer höheren Dichte der Ladungsträger des zweiten Leitungstyps enthält als jener der Kollektorregion (126), die auf dem Bereich zur Verringerung der elektrischen Feldstärke (130) angeordnet ist.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, die weiterhin eine Pufferregion (120, 122) des ersten Leitungstyps aufweist, welche zwischen der Region, welche für die Spannungsfestigkeit sorgt (28), und der Kollektorregion (170, 172, 126) ausgebildet ist, wobei die Pufferregion (36, 37) eine höhere Dichte an Ladungsträgern des ersten Leitungstyps aufweist als die Region, welche für die Spannungsfestigkeit sorgt (28).
  3. Leistungshalbleitervorrichtung mit einem aktiven Bereich (128) und einem Bereich zur Verringerung der elektrischen Feldstärke (130), die aufweist: eine Emitterregion (92) eines ersten Leitungstyps; eine Basisregion (96) eines zweiten Leitungstyps in Kontakt zu der Emitterregion (92); eine Region, welche für die Spannungsfestigkeit sorgt (28), des ersten Leitungstyps in Kontakt zu der Basisregion (96); eine Kollektorregion (124, 126) des zweiten Leitungstyps, die auf der Rückseite des aktiven Bereichs (128) und der Bereichs zur Verringerung der elektrischen Feldstärke (130) ausgebildet ist; eine Pufferregion (154, 156, 122) des ersten Leitungstyps, welche zwischen der Region, welche für die Spannungsfestigkeit sorgt (28), und der Kollektorregion (124, 126) angeordnet ist und eine höhere Dichte an Ladungsträgern des ersten Leitungstyps aufweist als die Region, welche für die Spannungsfestigkeit sorgt (28); und eine Kollektorelektrode (20); wobei die Pufferregion (154, 156, 122) sowohl auf einem aktiven Bereich (128) als auch einem Bereich zur Verringerung der elektrischen Feldstärke (130) angeordnet ist, und wobei die Pufferregion (154, 156), welche auf dem aktiven Bereich (128) angeordnet ist, eine Mehrzahl von Regionen (156) mit einer niedrigeren Dichte an Ladungsträgern des ersten Leitungstyps enthält als jener die die auf dem Bereich zur Verringerung der elektrischen Feldstärke (130) angeordnete Pufferregion (122) aufweist.
  4. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der der Abschnitt der Region, welche für die Spannungsfestigkeit sorgt (28), in dem Bereich zur Verringerung der elektrischen Feldstärke (130) einen Guardring (32) des zweiten Leitungstyps enthält und eine Kanal-Stopregion (24) des ersten Leitungstyps und bei der die Kanal-Stopregion (24) mit einem größeren Abstand von dem aktiven Bereich (128) beabstandet ist als der Guardring (32) und eine größere Dichte an Ladungsträgern des ersten Leitungstyps aufweist als die anderen Abschnitte der Region, welche für die Spannungsfestigkeit sorgt (28).
DE102008008152.3A 2007-07-10 2008-02-08 Leistungshalbleitervorrichtung Active DE102008008152B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-180931 2007-07-10
JP2007180931A JP5286706B2 (ja) 2007-07-10 2007-07-10 電力用半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE102008008152A1 DE102008008152A1 (de) 2009-01-15
DE102008008152B4 true DE102008008152B4 (de) 2014-11-20

Family

ID=40121628

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008008152.3A Active DE102008008152B4 (de) 2007-07-10 2008-02-08 Leistungshalbleitervorrichtung

Country Status (5)

Country Link
US (1) US8742474B2 (de)
JP (1) JP5286706B2 (de)
KR (1) KR100962524B1 (de)
CN (1) CN101345255B (de)
DE (1) DE102008008152B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007062305B3 (de) * 2007-12-21 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu
CN102473723B (zh) * 2009-07-15 2014-12-03 三菱电机株式会社 功率用半导体装置及其制造方法
JP2011204711A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置およびその製造方法
CN102208436B (zh) * 2010-03-31 2013-10-02 比亚迪股份有限公司 功率半导体器件的终端结构及功率半导体器件
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
CN103650147B (zh) * 2011-07-05 2016-07-06 三菱电机株式会社 半导体装置
EP2784824B1 (de) * 2011-11-22 2018-03-21 Toyota Jidosha Kabushiki Kaisha Halbleiterbauelement
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
CN102543728A (zh) * 2012-01-05 2012-07-04 深圳市鹏微科技有限公司 功率三极管芯片薄片制造方法
CN103681809B (zh) * 2012-09-09 2016-08-17 苏州英能电子科技有限公司 具有复合结构的横向双极型晶体管
CN103681816A (zh) * 2012-09-09 2014-03-26 苏州英能电子科技有限公司 一种具有浮置环结构的双极型晶体管
KR102045730B1 (ko) * 2012-12-28 2019-12-03 엘지디스플레이 주식회사 인버터와 이를 이용한 구동회로 및 표시장치
CN104979283B (zh) * 2014-04-03 2020-06-19 中国科学院微电子研究所 Ti-igbt的制作方法
JP6624101B2 (ja) 2017-02-03 2019-12-25 株式会社デンソー 半導体装置
CN111247628B (zh) * 2018-05-10 2024-04-30 富士电机株式会社 半导体装置的制造方法
CN109671771B (zh) * 2018-11-19 2022-04-01 全球能源互联网研究院有限公司 Igbt芯片的背面结构、igbt芯片结构及制备方法
CN109860283A (zh) * 2019-01-16 2019-06-07 全球能源互联网研究院有限公司 一种igbt、igbt背面的制作方法和装置
CN111682062A (zh) * 2020-06-24 2020-09-18 全球能源互联网研究院有限公司 一种igbt器件的背面结构及其制备方法、igbt器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
DE69610970T2 (de) * 1995-12-11 2001-06-28 Mitsubishi Electric Corp Halbleiterbauelement mit Bipolarstruktur und dessen Herstellungsverfahren
DE10302628A1 (de) * 2002-05-27 2003-12-18 Mitsubishi Electric Corp Leistungshalbleitervorrichtung
DE10330571A1 (de) * 2003-07-07 2005-02-17 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement
DE102005053487A1 (de) * 2005-11-09 2007-05-31 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430476A (ja) * 1990-05-25 1992-02-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3488772B2 (ja) * 1996-01-16 2004-01-19 三菱電機株式会社 半導体装置
JP3372176B2 (ja) * 1996-12-06 2003-01-27 株式会社東芝 半導体装置とその製造方法
JP3684962B2 (ja) * 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP3977676B2 (ja) * 2001-03-29 2007-09-19 株式会社東芝 半導体装置及びその製造方法
JP4566470B2 (ja) * 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
JP4097416B2 (ja) 2001-10-26 2008-06-11 新電元工業株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP3919591B2 (ja) * 2002-04-23 2007-05-30 株式会社豊田中央研究所 半導体装置の製造方法
JP4264316B2 (ja) * 2003-09-01 2009-05-13 株式会社豊田中央研究所 半導体装置とその製造方法
JP4177229B2 (ja) * 2003-10-29 2008-11-05 本田技研工業株式会社 半導体装置とその製造方法
JP4231387B2 (ja) 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
JP2005333055A (ja) 2004-05-21 2005-12-02 Toyota Central Res & Dev Lab Inc 半導体装置
JP4770140B2 (ja) 2004-08-17 2011-09-14 富士電機株式会社 半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
DE69610970T2 (de) * 1995-12-11 2001-06-28 Mitsubishi Electric Corp Halbleiterbauelement mit Bipolarstruktur und dessen Herstellungsverfahren
DE10302628A1 (de) * 2002-05-27 2003-12-18 Mitsubishi Electric Corp Leistungshalbleitervorrichtung
DE10330571A1 (de) * 2003-07-07 2005-02-17 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement
DE102005053487A1 (de) * 2005-11-09 2007-05-31 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit

Also Published As

Publication number Publication date
KR100962524B1 (ko) 2010-06-14
DE102008008152A1 (de) 2009-01-15
CN101345255B (zh) 2010-08-11
JP2009021285A (ja) 2009-01-29
US20090014753A1 (en) 2009-01-15
KR20090005947A (ko) 2009-01-14
CN101345255A (zh) 2009-01-14
JP5286706B2 (ja) 2013-09-11
US8742474B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
DE102008008152B4 (de) Leistungshalbleitervorrichtung
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009021021B4 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE19828669C2 (de) Lateraler IGBT in SOI-Bauweise und Verfahren zur Herstellung
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102007040587B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102011077841B4 (de) Leistungshalbleitervorrichtungen
DE102012201950B4 (de) Halbleitervorrichtung
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102011083230B4 (de) Halbleitervorrichtungen
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
WO1999023703A9 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE102007026387A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102018203693A1 (de) Halbleitervorrichtung
DE112013004146T5 (de) Halbleitervorrichtung
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence