DE102007026387A1 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102007026387A1
DE102007026387A1 DE102007026387A DE102007026387A DE102007026387A1 DE 102007026387 A1 DE102007026387 A1 DE 102007026387A1 DE 102007026387 A DE102007026387 A DE 102007026387A DE 102007026387 A DE102007026387 A DE 102007026387A DE 102007026387 A1 DE102007026387 A1 DE 102007026387A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor device
crystal lattice
main surface
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007026387A
Other languages
English (en)
Other versions
DE102007026387B4 (de
Inventor
Masanori Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102007026387A1 publication Critical patent/DE102007026387A1/de
Application granted granted Critical
Publication of DE102007026387B4 publication Critical patent/DE102007026387B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)

Abstract

Ein p-n-Übergang wird an der Grenze zwischen einer niederdotierten n-Typ-Verunreinigungsschicht (3) und einer p-Typ-Dotierungsregion (5) in der Nähe der oberen Hauptoberfläche eines n-Typ-Halbleitersubstrates (2) einer Halbleitervorrichtung (1) ausgebildet. Eine Maske (15), bestehend aus einem Absorber, wird auf der oberen Hauptoberfläche der Halbleitervorrichtung (1) platziert und Elektronenstrahlen werden ausgestrahlt. Danach wird eine Wärmebehandlung durchgeführt. Als ein Ergebnis ist das Maximum der Kristallgitterdefektdichte in der Nähe der oberen Hauptoberfläche des n-Typ-Halbleitersubstrates (2) vorhanden und die Kristallgitterdefektdichte nimmt zu der unteren Hauptoberfläche hin ab. Dadurch kann eine Halbleitervorrichtung erhalten werden, bei der die Schwankung der Durchbruchsspannungseigenschaften des p-n-Übergangs der Diode minimiert werden kann und die optimale Ladungsträgerlebensdauer gesteuert werden kann.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben. Spezieller bezieht sich die vorliegende Erfindung auf eine Halbleitervorrichtung, deren Eigenschaften und Zuverlässigkeit verbessert werden durch Einbringen eines Ladungsträger-Lebensdauerverkürzers (Lifetime Killer) in das Substrat und ein Verfahren zur Herstellung derselben.
  • Bei einem Leistungshalbleiterelement, wie beispielsweise einem Bipolartransistor mit isoliertem Gate (IGBT), ist normalerweise eine Diode mit einem p-n-Übergang in dem Substrat vorgesehen. Wenn die Diode in dem AN-Zustand ist, werden über den p-n-Übergang Minoritätsladungsträger injiziert. Wenn die Minoritätsladungsträger im Überschuss vorhanden sind, wenn die Diode in dem AUS-Zustand ist, wird ein rückwärts gerichteter Strom erzeugt, der den Energieverlust erhöht.
  • Zum Minimieren des oben beschriebenen Energieverlustes ist das Substrat mit einem Ladungsträger-Lebensdauerverkürzer (Lifetime Killer), wie beispielsweise einem Kristallgitterdefekt, versehen. Der Ladungsträger-Lebensdauerverkürzer kann mit den Minoritätsladungsträgern rekombinieren zum Erniedrigen des Stromes in Rückwärtsrichtung bzw. Sperrrichtung und kann den Energieverlust minimieren (siehe beispielsweise JP 2001-326366 ).
  • Beispiele von Verfahren zum Einbringen von Lebensdauerverkürzern (Lifetime Killers) in ein Substrat beinhalten das Diffundieren eines Schwermetalls, wie beispielsweise Gold oder Platin, in das Substrat oder die Bestrahlung der Oberfläche des Substrates mit Elektronen, Protonen, Helium oder dergleichen. Wenn Kristallgitterdefekte in einer vorbestimmten Tiefe ausgehend von der Oberfläche des Substrates ausgebildet werden, ist allgemein das Verfahren, welches eine Protonenbestrahlung oder Heliumbestrahlung verwendet, geeignet. Wenn die Kristallgitterdefekte in der gesamten Tiefe des Substrates ausgebildet werden, ist das Verfahren, das eine Elektronenbestrahlung verwendet, geeignet.
  • Bei dem oben beschriebenen Verfahren, welches eine Protonenbestrahlung oder Heliumbestrahlung verwendet, wird die Durchbruchsspannungseigenschaft des p-n-Übergangs auf einfache Weise abgeändert. Bei dem Verfahren, welches eine Elektronenbestrahlung verwendet, sind verglichen zu dem Verfahren, welches eine Protonenbestrahlung oder Heliumbestrahlung verwendet, die Tradeoff-Kurve (Kompromisskurve) des Spannungsabfalls in Flussrichtung (Vf) und der Energieverlust der Diode verschlechtert.
  • Zum Lösen der oben beschriebenen Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, bei der eine Schwankung der Durchbruchsspannungseigenschaft des p-n-Übergangs in einer Diode minimiert ist und bei der die optimale Ladungsträgerlebensdauer gesteuert werden kann, sowie ein Verfahren zur Herstellung derselben. Weiterhin soll eine Halbleitervorrichtung bereitgestellt werden, bei der Kristallgittereffekte in einem Substrat unter Verwendung einer Elektronenbestrahlung ausgebildet werden, sowie ein Verfahren zur Herstellung derselben.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 und ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Gemäß eines Aspektes der vorliegenden Erfindung hat eine Halbleitervorrichtung einen p-n-Übergang in einem Halbleitersubstrat und ist mit Kristallgitterdefekten versehen, welche mit Minoritätsladungsträgern rekombinieren, die durch den p-n-Übergang injiziert werden, wobei die Verteilung der Kristallgitterdefekte ausgehend von einer Seite einer Hauptoberfläche zu der Seite der anderen Hauptoberfläche des Halbleitersubstrates abnimmt.
  • Gemäß der vorliegenden Erfindung kann eine Halbleitervorrichtung erhalten werden, bei der die Schwankung der Durchbruchsspannungseigenschaft des p-n-Übergangs bei einer Diode minimiert ist und die optimale Ladungsträgerlebensdauer gesteuert werden kann, sowie ein Verfahren zur Herstellung derselben, sowie eine Halbleitervorrichtung, bei der Kristallgitterdefek te in einem Substrat unter Verwendung von Elektronenbestrahlung ausgebildet sind, sowie ein Verfahren zum Herstellen derselben.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 2-3 Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 4 die relativen Raten der Kristallgitterdefekte der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 5 eine Querschnittsansicht zum Erläutern eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung,
  • 6 die relativen Raten der Kristallgitterdefekte der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung,
  • 7-8 die Tradeoff-(Kompromiss-)Kurven des Spannungsabfalls in Flussrichtung Vf und des Sperrerholungsstromes der Diode,
  • 9 Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung,
  • 10 Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung.
  • Die Ausführungsformen der vorliegenden Erfindung werden beschrieben unter Bezugnahme auf die Zeichnungen. In den Zeichnungen sind gleiche oder entsprechende Teile mit den gleichen Bezugszeichen bezeichnet und die Beschreibung derselben wird vereinfacht oder unterlassen.
  • Erste Ausführungsform
  • Eine Halbleitervorrichtung gemäß der ersten Ausführungsform wird beschrieben. Hier wird eine Halbleitervorrichtung mit einer Diode einer veranschlagten Elementdurchbruchsspannung von 200 V oder höher, welche bei Eisenbahnen oder dergleichen verwendet wird, beschrieben.
  • 1 zeigt eine Querschnittsansicht der oben beschriebenen Halbleitervorrichtung 1. Die Halbleitervorrichtung 1 wird ausgebildet unter Verwendung eines n-Typ-Halbleitersubstrates 2 (hier im Folgenden einfach als "Substrat" bezeichnet). Auf der Seite der oberen Hauptoberfläche des Substrates 2 ist eine n-Typ-Verunreinigungsschicht 3 niedriger Konzentration vorgesehen, welche eine n-Typ-Verunreinigung mit niedriger Konzentration enthält. Die Dicke der Schicht 3 ist nicht geringer als 250 μm und der spezifische Widerstand derselben ist nicht geringer als 150 Ω·cm. Auf der Seite der unteren Hauptoberflä che des Substrates 2 ist eine n-Typ-Verunreinigungsschicht 4 hoher Konzentration, welche eine n-Typ-Verunreinigung mit hoher Konzentration enthält, so vorgesehen, dass sie die n-Typ-Verunreinigungsschicht 3 mit niedriger Konzentration kontaktiert. In der Umgebung der oberen Hauptoberfläche des Substrates 2 ist selektiv eine p-Typ-Dotierungsregion 5 z.B. mittels Diffusion vorgesehen. Die Dicke der Region 5 ist ungefähr 3-5 μm. Somit ist an der Grenzfläche zwischen der p-Typ-Dotierungsregion 5 und der n-Typ-Verunreinigungsregion 3 mit niedriger Konzentration ein p-n-Übergang ausgebildet.
  • In der Nähe der oberen Hauptoberfläche des Substrates 2 ist eine Mehrzahl von p-Typ-Dotierungsschichten 5a auf beiden Seiten außerhalb der p-Typ-Dotierungsschichtregion 5 z.B. mittels Diffusion vorgesehen, die als Guardringe wirken. Weiterhin sind auf beiden Außenseiten der p-Typ-Dotierungsregionen 5a, die als Guardringe wirken, n-Typ-Dotierungsschichten 6 zum Zuführen von Potentialen zu der n-Typ-Dotierungsschicht 3 niedriger Konzentration vorgesehen.
  • Eine Phosphorglas-Schutzschicht 7 ist so vorgesehen, dass sie die obere Oberfläche der p-Typ-Dotierungsschichtregionen 5a der Guardringe und die obere Oberfläche des Endabschnittes der p-Typ-Dotierungsregion 5 bedeckt. Eine Anodenelektrode 8 ist auf dem Substrat 2 so vorgesehen, dass sie die p-Typ-Dotierungsregion 5 kontaktiert. Die Elektrode 8 besteht aus Aluminium oder dergleichen. Oberflächenelektroden 9 sind auf dem Substrat 2 so vorgesehen, dass sie die n-Typ-Dotierungsschicht 6 kontaktieren. Auf der Seite der unteren Hauptoberfläche des Substrates 2 ist eine Kathodenelektrode 10 so vorgesehen, dass sie die hochdotierte n-Typ-Verunreinigungsschicht 4 kontaktiert.
  • Wie oben beschrieben ist die Anodenelektrode 8 auf der Seite der oberen Oberfläche des Substrates 2 so vorgesehen, dass sie die p-Typ-Dotierungsregion 5 kontaktiert. Die p-Typ-Dotierungsregion 5 bildet einen p-n-Übergang an der Grenzfläche mit der niedrigdotierten n-Typ-Verunreinigungsschicht 3. Weiterhin ist die niedrigdotierte n-Typ-Verunreinigungsschicht 3 elektrisch mit der hochdotierten n-Typ-Verunreinigungsschicht 4 verbunden und die hochdotierte n-Typ-Verunreinigungsschicht 4 ist mit der Kathodenelektrode 10 verbunden. Dadurch ist eine Diode ausgebildet, bei der die Seite der Anodenelektrode 8 als die Anode wirkt und die Seite der Kathodenelektrode 10 als die Kathode wirkt.
  • Wenn eine Spannung in Flussrichtung, die größer oder gleich einem vorbestimmten Wert ist, zwischen die Anodenelektrode 8 und die Kathodenelektrode 10 angelegt wird, gelangt die oben beschriebene Diode in den AN-Zustand und ein Strom fließt in der Flussrichtung. Zu dieser Zeit werden Minoritätsladungsträger über den oben beschriebenen p-n-Übergang injiziert. Speziell werden Elektronen in die p-Typ-Dotierungsregion 5 injiziert und Löcher in die n-Typ-Verunreinigungsregion niedriger Konzentration 3 injiziert. Falls die Anzahl der injizierten Minoritätsladungsträger klein ist, wenn die Diode in den AUS-Zustand gelangt, rekombinieren diese Minoritätsladungsträger mit Majoritätsladungsträgern und verschwinden. Falls jedoch die Minoritätsladungsträger im Übermaß injiziert werden, verschwindet ein Teil der Minoritätsladungsträger nicht und durch die Minoritätsladungsträger, die nicht verschwunden sind, wird ein Strom in Sperrrichtung erzeugt. Falls der Strom groß wird, wächst der Sperrerholungsverlust an.
  • Bei der in 1 gezeigten Halbleitervorrichtung 1 werden zum Minimieren des oben beschriebenen Verlustes Kristallgitterde fekte (Lebensdauerverkürzer bzw. Lifetime Killers) zum Rekombinbieren mit den Minoritätsleitungsträgern ausgebildet. Diese Kristallgitterdefekte sind so verteilt, dass sie ausgehend von der Seite der oberen Hauptoberfläche zu der Seite der unteren Hauptoberfläche des Substrates 2 hin abnehmen. Wenn die Regionen in dem Substrat 2 als eine erste Region 11, eine zweite Region 12 und eine dritte Region 13 aufeinanderfolgend ausgehend von der Seite der oberen Hauptoberfläche zu der Seite der unteren Hauptoberfläche hin bezeichnet werden, ist die Kristallgitterdefektdichte am größten in der ersten Region 11 und nimmt in der Reihenfolge der zweiten Region 12 und der dritten Region 13 ab. In jeder Region sind die Kristallgitterdefekte so verteilt, dass die Kristallgitterdefektdichte von der Seite der oberen Oberfläche zu der Seite der unteren Oberfläche des Substrates 2 hin abnimmt.
  • Speziell ist die Dichte der Kristallgitterdefekte, die in dem Substrat 2 ausgebildet sind, in der nahen Umgebung der oberen Hauptoberfläche des Substrates 2 am größten und nimmt zu der unteren Hauptoberfläche hin ab. Mit anderen Worten, die Tiefe des Maximums der Kristallgitterdefektdichte kann in der nahen Umgebung bzw. unmittelbaren Nähe der oberen Hauptoberfläche des Substrates 2 sein. Verglichen zu dem Fall, in dem die oben beschriebene Tiefe des Maximums in einer vorbestimmten Tiefe ausgehend von der oberen Hauptoberfläche des Substrates 2 liegt, kann dadurch die Schwankung der Verteilung der Lebensdauerverkürzer herabgedrückt werden. Deshalb kann eine Änderung der Durchbruchsspannungseigenschaften des p-n-Übergangs, der in dem Substrat 2 vorgesehen ist, oder eine Veränderung in den Durchbruchsspannungs-Leckstromeigenschaften unterdrückt werden.
  • Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 1, die in 1 gezeigt ist, beschrieben. Wie in 2 gezeigt, wird zunächst eine niedrigdotierte n-Typ-Verunreinigungsschicht 3 auf der oberen Hauptoberfläche des Substrates 2 ausgebildet und eine hochdotierte n-Typ-Verunreinigungsschicht 4 wird auf der unteren Hauptoberfläche des Substrates 2 ausgebildet. Dann werden in der Nähe der oberen Hauptoberfläche des Substrates 2 eine p-Typ-Dotierungsschichtregion 5, p-Typ-Dotierungsschichtregionen 5a von Guardringen, eine n-Typ-Dotierungsschicht 6, eine Phosphorglas-Schutzschicht 7 und eine Anodenelektrode 8 und eine Oberflächenelektrode 9 ausgebildet. Weiterhin ist eine Kathodenelektrode 10 an der Seite der unteren Hauptoberfläche des Substrates 2 ausgebildet. Als ein Ergebnis kann eine Halbleitervorrichtung 1 erhalten werden, bei der ein p-n-Übergang an der Grenze zwischen der p-Typ-Dotierungsschichtregion 5 und der niederdotierten n-Typ-Verunreinigungsschicht 3 in der Nähe der oberen Hauptoberfläche des Substrates 2 ist.
  • Wie in 3 gezeigt, wird als nächstes eine Maske 15, die aus einem Absorber besteht, der Elektronenstrahlen absorbiert, auf der oberen Hauptoberfläche des Substrates 2 angeordnet und Elektronenstrahlen 14 werden durch die Maske 15 auf die obere Hauptoberfläche des Substrates 2 gerichtet. Als oben beschriebener Absorber wird ein Si-Substrat (spezifisches Gewicht: 2,33) einer Dicke von ungefähr 300 bis 400 μm, Aluminium oder dergleichen verwendet. Die Beschleunigungsenergie für den Elektronenstrahl hat einen Wert größer 500 keV. Hier ist die Beschleunigungsenergie 750 keV und die Rate beträgt 8·1014 cm-2. Als ein Ergebnis werden Kristallgitterdefekte 16 in dem Substrat 2 ausgebildet.
  • Wenn die Regionen in dem Substrat 2 als eine erste Region 11, eine zweite Region 12 und eine dritte Region 13 aufeinanderfolgend ausgehend von der Seite der oberen Hauptoberfläche zu der Seite der unteren Hauptoberfläche hin bezeichnet werden, werden zu dieser Zeit die Kristallgitterdefekte so ausgebildet, dass die Kristallgitterdefektdichte in der ersten Region 11 am höchsten ist und in der Reihenfolge der zweiten Region 12 und der dritten Region 13 abnimmt. In jeder Region werden die Kristallgitterdefekte so ausgebildet, dass die Kristallgitterdefektdichte ausgehend von der Seite der oberen Hauptoberfläche zu der Seite der unteren Hauptoberfläche des Substrates 2 hin abnimmt.
  • Als nächstes wird die in 3 gezeigte Halbleitervorrichtung 1 wärmebehandelt. Beispielsweise wird die Wärmebehandlung in einer Stickstoffatmosphäre bei 340°C für ungefähr 90 Minuten durchgeführt. Als ein Ergebnis werden in dem Substrat 2 ausgebildete Kristallgitterdefekte stabilisiert und der in 1 gezeigte Aufbau wird erhalten.
  • Die Wirkung der Anordnung der Maske 15 auf der oberen Hauptoberfläche des Substrates 2 und das Durchführen der Bestrahlung mit Elektronenstrahlen wird beschrieben. Die Verteilungen der Kristallgitterdefekte, die in dem Substrat 2 ausgebildet sind, wurden für die Fälle verglichen, in denen die Maske 15 auf der oberen Hauptoberfläche des Substrates 2 angeordnet war und nicht angeordnet war. 4 zeigt die relativen Raten der Kristallgitterdefekte (relative Defektdichten, wenn der Maximalwert mit 100 ausgedrückt wird) für die Tiefen ausgehend von der oberen Hauptoberfläche des Substrates 2, wenn die Dicke des Absorbers 300 μm bzw. 400 μm beträgt bzw. die Maske 15 nicht angeordnet ist. Die Beschleunigungsenergie für den Elektronenstrahl war 750 keV in allen Fällen.
  • Wenn die Maske 15 nicht angeordnet war, wie in 4 gezeigt, hatte die relative Rate ihr Maximum in einer Tiefe von ungefähr 300 bis 350 μm ausgehend von der oberen Hauptoberfläche des Substrates 2 und die relative Rate nahm allmählich mit zunehmender Tiefe ab. Wenn demgegenüber die Elektronenstrahlbestrahlung nach der Anordnung der Maske 15 durchgeführt wurde, sowohl bei einer Absorberdicke von 300 μm als auch einer Dicke von 400 μm, war das Maximum der relativen Rate in der Nähe der oberen Hauptoberfläche des Substrates 2 vorhanden. Die relative Rate nahm allmählich mit zunehmender Tiefe ausgehend von der oberen Hauptoberfläche des Substrates 2 ab.
  • Ausgehend von diesen Ergebnissen kann das Maximum der Kristallgitterdefektdichten in der (unmittelbaren) Nähe der oberen Hauptoberfläche des Substrates 2 sein, indem eine Maske bestehend aus einem Absorber mit einer Dicke von ungefähr 300 μm-400 μm auf der oberen Hauptoberfläche des Substrates 2 angeordnet wird und eine Elektronenstrahlbestrahlung durchgeführt wird. Verglichen zu dem Fall ohne die Anordnung der oben beschriebenen Maske kann dadurch die Schwankung der Durchbruchsspannungseigenschaften des p-n-Übergangs zwischen der p-Typ-Dotierungsschichtregion und der niedrigdotierten n-Typ-Verunreinigungsschicht 3 minimiert werden und die Ladungsträgerlebensdauer kann geeignet gesteuert werden.
  • Gemäß der Halbleitervorrichtung und dem Verfahren zum Herstellen derselben der ersten Ausführungsform kann die Schwankung der Durchbruchsspannungseigenschaften des p-n-Übergangs, der in dem Substrat ausgebildet ist, minimiert werden und die Halbleitervorrichtung, bei der eine geeignete Steuerung der Ladungsträgerlebensdauer möglich ist, sowie ein Verfahren zum Herstellen derselben können erhalten werden.
  • Zweite Ausführungsform
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform wird beschrieben. Hier wird sich die Beschreibung auf jene Aspekte konzentrieren, die unterschiedlich zu denen der ersten Ausführungsform sind.
  • In der gleichen Weise wie bei der ersten Ausführungsform ist in einer Halbleitervorrichtung 1 ein p-n-Übergang an der Grenze zwischen einer p-Typ-Dotierungsschichtregion 5 und einer niedrigdotierten n-Typ-Verunreinigungsschicht 3 in der Nähe der oberen Hauptoberfläche eines Substrates 2 vorgesehen (siehe 2).
  • Wie in 5 gezeigt, werden als nächstes Elektronenstrahlen auf die obere Hauptoberfläche des Substrates 2 gestrahlt und Kristallgitterdefekte 16 in dem Substrat 2 ausgebildet. Zu dieser Zeit liegt die Beschleunigungsenergie der Elektronenstrahlen innerhalb eines Bereichs zwischen 400 und 500 keV. Beispielsweise wird eine Elektronenbestrahlung mit einer Beschleunigungsenergie von 400 keV und einer Rate von 3·1015 cm-2 durchgeführt. Alternativ wird eine Elektronenbestrahlung mit einer Beschleunigungsenergie von 500 keV und einer Rate von 1· 1015 cm-2 durchgeführt. Bei der ersten Ausführungsform wurde die Elektronenstrahlbestrahlung nach dem Anordnen einer Maske bestehend aus einem Absorber auf der oberen Hauptoberfläche des Substrates 2 durchgeführt. Demgegenüber wird in der zweiten Ausführungsform die Elektronenstrahlbestrahlung ohne Anordnen der oben beschriebenen Maske auf der oberen Hauptoberfläche des Substrates 2 durchgeführt.
  • Danach wird in der gleichen Weise wie bei der ersten Ausführungsform die in 5 gezeigte Halbleitervorrichtung 1 wärmebehandelt. Dadurch werden die in dem Substrat 2 ausgebildeten Kristallgitterdefekte 16 stabilisiert und ein Aufbau äquivalent zu dem Aufbau, der in 1 gezeigt ist, kann erzielt werden.
  • Als nächstes wird die Wirkung der in 5 gezeigten Elektronenbestrahlung beschrieben. 6 zeigt die relativen Raten der Kristallgitterdefekte, die in dem Substrat 2 ausgebildet werden, wenn Elektronenbestrahlungen mit Beschleunigungsenergien von 400 keV, 500 keV und 750 keV durchgeführt wurden ohne Anordnung einer Maske bestehend aus einem Absorber auf der oberen Hauptoberfläche des Substrates 2.
  • Wenn die Beschleunigungsenergie 750 keV ist, ist das Maximum der relativen Rate in einer Tiefe von 300-400 μm ausgehend von der oberen Hauptoberfläche des Substrates 2 vorhanden. Wenn die Beschleunigungsenergie 400 keV ist, ist demgegenüber das Maximum der relativen Rate in der (unmittelbaren) Nähe der oberen Hauptoberfläche des Substrates 2 vorhanden. Wenn die Beschleunigungsenergie 500 keV ist, ist das Maximum der relativen Rate in einer Tiefe von ungefähr 100 μm ausgehend von der oberen Hauptoberfläche des Substrates 2 vorhanden. Indem die Beschleunigungsenergie der Elektronenbestrahlung in einen Bereich zwischen 400 keV und 500 keV gelegt wird, kann speziell das Maximum der relativen Rate in eine Tiefe von nicht mehr als 100 μm ausgehend von der oberen Hauptoberfläche des Substrates 2 gelegt werden.
  • Bei der zweiten Ausführungsform kann die Tiefe des Maximums der Kristallgitterdefektdichte in der Nähe der oberen Haupt oberfläche des Substrates 2 sein, ohne eine Maske aus einem Absorber zu verwenden, die bei der ersten Ausführungsform gezeigt ist. Dadurch kann in der gleichen Weise wie bei der ersten Ausführungsform die Schwankung der Lebensdauerverkürzer-Verteilung unterdrückt werden. Deshalb kann eine Veränderung der Durchbruchsspannungseigenschaften oder eine Veränderung der Durchbruchsspannungs-Leckstromeigenschaften des p-n-Übergangs, der in dem Substrat 2 vorgesehen ist, unterdrückt werden. Da die bei der ersten Ausführungsform verwendete Maske nicht erforderlich ist, kann weiterhin bei der zweiten Ausführungsform der Herstellungsprozess verglichen zu der ersten Ausführungsform vereinfacht werden.
  • Als nächstes werden die Eigenschaften der Diode in der Halbleitervorrichtung, die durch die erste Ausführungsform und die zweite Ausführungsform erhalten wird, beschrieben. 7 zeigt die Tradeoff-Kurven des Spannungsabfalls in Flussrichtung Vf und des Sperrerholungsstroms der Diode. Hier sind der Fall gezeigt, in dem die Elektronenstrahlbestrahlung mit einer Beschleunigungsenergie von 750 keV durchgeführt wurde, nachdem die Maske bestehend aus einem Absorber mit einer Dicke von 300 μm auf der oberen Hauptoberfläche des Substrates 2 angeordnet wurde, und der Fall, in dem die Elektronenstrahlbestrahlung mit Beschleunigungsenergien von 400 keV, 450 keV und 500 keV durchgeführt wurde ohne Anordnen der oben beschriebenen Maske.
  • Wenn die Beschleunigungsenergie 400 keV, 450 keV und 500 keV war, ohne Anordnung der oben beschriebenen Maske, waren verglichen zu der Tradeoff(Kompromiss-)Kurve in dem Fall, in dem die Elektronenstrahlbestrahlung durchgeführt wurde nach Anordnen der Maske bestehend aus einem Absorber mit einer Dicke von 300 μm, die Tradeoff-Kurven in der A-Richtung (links unten) verschoben. Anhand dieser Ergebnisse wurde bestätigt, dass die Eigenschaften der Diode verbessert wurden durch Durchführen der Elektronenstrahlbestrahlung mit Beschleunigungsenergien von 400-500 keV ohne Anordnung der oben beschriebenen Maske, wie bei der zweiten Ausführungsform, verglichen zu der Durchführung der Elektronenstrahlbestrahlung, welche die oben beschriebene Maske verwendet, wie bei der ersten Ausführungsform.
  • Als nächstes wird die Beziehung zwischen der Rate der Elektronenstrahlbestrahlung und dem Spannungsabfall Vf in der Flussrichtung der Diode bei den Verfahren zum Herstellen der Halbleitervorrichtungen, welche durch die erste und zweite Ausführungsform erhalten werden, beschrieben. Wenn bei der Elektronenstrahlbestrahlung eine Maske bestehend aus einem Absorber mit einer Dicke von 300 μm verwendet wird, dann wird eine Änderung von Vf in Abhängigkeit von der Dosis der Elektronenstrahlen erhalten, wie in 8 gezeigt. Wenn die oben beschriebene Maske nicht verwendet wird, nimmt demgegenüber die Änderung von Vf bezüglich der Dosis der Elektronenstrahlen mit der Abnahme der Beschleunigungsenergie der Elektronenstrahlen ab. Wenn die Beschleunigungsenergie 400 keV ist, wird die Änderung von Vf extrem klein. Wenn die Beschleunigungsenergie geringer als 400 keV ist, wird anhand dieser Ergebnisse ersichtlich, dass die Änderung von Vf außerordentlich klein wird, sogar wenn die Dosis der Elektronenstrahlen erhöht wird, und die gewünschte Lebensdauersteuerung wird schwierig.
  • Wenn die Elektronenstrahlbestrahlung durchgeführt wird ohne Verwendung einer Maske bestehend aus einem Absorber, dann ist die Beschleunigungsenergie vorzugsweise innerhalb eines Bereiches zwischen 400 und 500 keV, wenn die Ergebnisse von 6 bis 8 in Betracht gezogen werden. Dadurch kann eine Änderung der Durchbruchsspannungseigenschaften des p-n-Übergangs, der in dem Substrat ausgebildet ist, minimiert werden, die Dioden-Kennlinie kann verbessert werden und die Ladungsträgerlebensdauer kann optimal kontrolliert werden.
  • Gemäß dem Verfahren zum Herstellen der Halbleitervorrichtung der zweiten Ausführungsform kann die Tiefe des Maximums der Kristallgitterdefektdichte in der Nähe der oberen Hauptoberfläche des Substrates 2 liegen ohne Verwendung der Maske, die in der ersten Ausführungsform gezeigt ist. Zusätzlich zu den bei der ersten Ausführungsform erhaltenen Wirkungen kann dadurch die Diodenkennlinie verbessert werden und das Verfahren zum Herstellen der Halbleitervorrichtung kann vereinfacht werden.
  • Dritte Ausführungsform
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform wird beschrieben. Hier wird sich die Beschreibung auf jene Aspekte konzentrieren, die unterschiedlich zu der ersten Ausführungsform sind.
  • In der gleichen Weise wie bei der ersten Ausführungsform ist in einer Halbleitervorrichtung 1 ein p-n-Übergang an der Grenze zwischen einer p-Typ-Dotierungsschichtregion 5 und einer niederdotierten n-Typ-Verunreinigungsschicht 3 in der Nähe der oberen Hauptoberfläche eines Substrates 2 vorgesehen (siehe 2).
  • Wie in 9 gezeigt, wird als nächstes eine Maske 15a mit einer Öffnung A auf der oberen Hauptoberfläche des Substrates 2 angeordnet und Elektronenstrahlen 14 werden durch die Maske 15a auf die obere Hauptoberfläche des Substrates 2 gestrahlt. Als Material für die Maske 15a wird ein rostfreier Stahl mit einem spezifischen Gewicht von 7,9 oder dergleichen verwendet. Obwohl dies in der Zeichnung nicht gezeigt ist, wird danach die Halbleitervorrichtung in der gleichen Weise wie bei der ersten Ausführungsform wärmebehandelt.
  • Wie in 9 gezeigt, sind als ein Ergebnis an dem Ort 17 der Halbleitervorrichtung 1 Kristallgitterdefekte so verteilt, dass die Kristallgitterdefektdichte ausgehend von der oberen Hauptoberfläche zu der unteren Hauptoberfläche des Substrates 2 hin allmählich abnimmt. An dem Ort 18 der Halbleitervorrichtung 1 kann die Tiefe des Maximums der Kristallgitterdefektdichte bezüglich der oberen Hauptoberfläche des Substrates 2 einen gewünschten Wert annehmen. Deshalb kann ein Element mit gewünschten Diodeneigenschaften (Erholungseigenschaften, Erholungstoleranz) an einem gewünschten Ort in der Halbleitervorrichtung 1 ausgebildet werden.
  • Gemäß der dritten Ausführungsform kann zusätzlich zu den durch die erste Ausführungsform erzielten Wirkungen ein Element mit gewünschten Diodeneigenschaften an einem gewünschten Ort in der Halbleitervorrichtung ausgebildet werden.
  • Vierte Ausführungsform
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vierten Ausführungsform wird beschrieben. Hier konzentriert sich die Beschreibung auf jene Aspekte, die unterschiedlich zu der ersten Ausführungsform sind.
  • In der gleichen Weise wie bei der ersten Ausführungsform ist in einer Halbleitervorrichtung 1 ein p-n-Übergang an der Grenze zwischen einer p-Typ-Dotierungsschichtregion 5 und einer niedrigdotierten n-Typ-Verunreinigungsschicht 3 in der Nähe der oberen Hauptoberfläche eines Substrates 2 vorgesehen (siehe 2).
  • Wie in 10 gezeigt, wird als nächstes eine Maske 15b bestehend aus einem Absorber auf der oberen Hauptoberfläche des Substrates 2 platziert, Elektronenstrahlen 14 werden durch die Maske 15b auf die obere Hauptoberfläche des Substrates 2 gestrahlt. Zu dieser Zeit hat die Maske 15b eine Region mit einer ersten Dicke t1 und eine Region mit einer zweiten Dicke t2, die geringer als die erste Dicke t1 ist. Beispielsweise weist die Maske 15b eine Region auf, deren Dicke t1 100 μm ist, und eine Region, deren Dicke t2 10 μm ist. Obwohl dies in der Zeichnung nicht gezeigt ist, wird danach die Halbleitervorrichtung 1 in der gleichen Weise wie bei der ersten Ausführungsform wärmebehandelt.
  • Dadurch ist die Dicke des Absorbers, der auf der oberen Hauptoberfläche des Ortes 20 platziert ist, geringer als die Dicke des Absorbers, der auf der oberen Hauptoberfläche des Ortes 19 der Halbleitervorrichtung 1 platziert ist, wie in 10 gezeigt. Deshalb ist an dem Ort 20 das Maximum der Kristallgitterdefektdichte bezogen auf die obere Hauptoberfläche des Substrates 2 tiefer als an dem Ort 19 der Halbleitervorrichtung 1. Speziell kann das Element in Abhängigkeit von dem Ort in der Halbleitervorrichtung 1 unterschiedliche Diodeneigenschaften (Erholungseigenschaften, Erholungstoleranz) besitzen. Deshalb kann ein. Element mit gewünschten Diodeneigenschaften an einem gewünschten Ort der Halbleitervorrichtung 1 ausgebildet werden.
  • Gemäß der vierten Ausführungsform kann zusätzlich zu den durch die erste Ausführungsform erhaltenen Wirkungen an einem gewünschten Ort in der Halbleitervorrichtung ein Element mit unterschiedlichen Diodeneigenschaften gegenüber anderen Orten ausgebildet werden.

Claims (5)

  1. Halbleitervorrichtung (1), die einen p-n-Übergang in einem Halbleitersubstrat (2) aufweist und mit Kristallgitterdefekten (16) versehen ist, welche mit Minoritätsladungsträgern rekombinieren, die durch den p-n-Übergang injiziert werden, wobei die Kristallgitterdefekte (16) so verteilt sind, dass sie ausgehend von einer Seite der Hauptoberfläche des Halbleitersubstrates (2) zu der Seite der anderen Hauptoberfläche des Halbleitersubstrates (2) hin abnehmen.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung (1) mit den Schritten: Richten von Elektronenstrahlen auf die Hauptoberfläche eines Halbleitersubstrates (2) mit einem p-n-Übergang bei einer Beschleunigungsenergie von 400 keV oder höher und 500 keV oder niedriger zum Ausbilden von Kristallgitterdefekten (16) in dem Halbleitersubstrat (2) und Wärmebehandeln des Halbleitersubstrates (2).
  3. Verfahren zum Herstellen einer Halbleitervorrichtung (1) mit den Schritten: Platzieren einer Maske (15, 15a, 15b) zum Absorbieren von Elektronenstrahlen auf der Hauptoberfläche eines Halbleitersubstrates (2) mit einem p-n-Übergang und Richten von Elektronenstrahlen auf die Hauptoberfläche des Halbleitersubstrates (2) bei einer Beschleunigungsenergie von mehr als 500 keV zum Ausbilden von Kristallgitterdefekten (16) in dem Halbleitersubstrat (2) und Wärmebehandeln des Halbleitersubstrates (2).
  4. Verfahren zum Herstellen einer Halbleitervorrichtung (1) gemäß Anspruch 3, bei dem eine Öffnung in der Maske (15a) ausgebildet ist.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung (1) gemäß Anspruch 3, bei dem die Maske (15b) eine Region mit einer ersten Dicke und eine Region mit einer zweiten Dicke, welche geringer als die erste Dicke ist, beinhaltet.
DE102007026387A 2006-10-03 2007-06-06 Verfahren zur Herstellung einer Halbleiteranordnung Expired - Fee Related DE102007026387B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006272062A JP2008091705A (ja) 2006-10-03 2006-10-03 半導体装置及びその製造方法
JP2006-272062 2006-10-03

Publications (2)

Publication Number Publication Date
DE102007026387A1 true DE102007026387A1 (de) 2008-04-17
DE102007026387B4 DE102007026387B4 (de) 2012-12-13

Family

ID=39185104

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007026387A Expired - Fee Related DE102007026387B4 (de) 2006-10-03 2007-06-06 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (4)

Country Link
US (2) US20080079119A1 (de)
JP (1) JP2008091705A (de)
CN (1) CN101159285A (de)
DE (1) DE102007026387B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008051166B4 (de) * 2008-05-23 2012-11-29 Mitsubishi Electric Corp. Halbleitervorrichtung mit einer Diode
DE102014115072A1 (de) * 2014-10-16 2016-04-21 Infineon Technologies Ag Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE112013006780B4 (de) * 2013-03-06 2021-01-21 Denso Corporation Verfahren zum Reduzieren einer Nichtgleichförmigkeit einer Vorwärtsspannung eines Halbleiterwafers
DE102020118291A1 (de) 2020-07-10 2022-01-13 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2638157C (en) * 2008-07-24 2013-05-28 Sunopta Bioprocess Inc. Method and apparatus for conveying a cellulosic feedstock
JP5277882B2 (ja) * 2008-11-12 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
JP2011044529A (ja) * 2009-08-20 2011-03-03 Mitsubishi Electric Corp 金属製マスク
CN102422416B (zh) 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
EP2320452B1 (de) * 2009-11-09 2011-10-19 ABB Technology AG Schnelle Diode und Verfahren zu deren Herstellung
EP2320451B1 (de) * 2009-11-09 2013-02-13 ABB Technology AG Schnelle Diode
JP5609078B2 (ja) * 2009-11-27 2014-10-22 トヨタ自動車株式会社 半導体装置の製造方法
EP2515328B1 (de) * 2009-12-15 2016-05-04 Toyota Jidosha Kabushiki Kaisha Verfahren zur herstellung eines halbleiterbauelements
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP2013201206A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 遮蔽板、半導体装置の製造方法、半導体装置
KR102206507B1 (ko) * 2013-06-26 2021-01-22 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6406452B2 (ja) 2015-06-30 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
CN105428234B (zh) * 2015-11-14 2019-02-15 中国振华集团永光电子有限公司（国营第八七三厂） 一种平面型三极管芯片的制备方法
JP6723784B2 (ja) * 2016-03-28 2020-07-15 ローム株式会社 ダイオード
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
JP6665713B2 (ja) * 2016-06-28 2020-03-13 トヨタ自動車株式会社 半導体装置
JP6896667B2 (ja) * 2018-03-14 2021-06-30 株式会社日立ハイテク 荷電粒子線装置、断面形状推定プログラム
CN115004342A (zh) * 2020-01-27 2022-09-02 三菱电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137099A (en) * 1977-07-11 1979-01-30 General Electric Company Method of controlling leakage currents and reverse recovery time of rectifiers by hot electron irradiation and post-annealing treatments
DE2805813C3 (de) * 1978-02-11 1984-02-23 Semikron Gesellschaft Fuer Gleichrichterbau U. Elektronik Mbh, 8500 Nuernberg l.PT 23.02.84 Halbleiteranordnung SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg, DE
US4230791A (en) * 1979-04-02 1980-10-28 General Electric Company Control of valley current in a unijunction transistor by electron irradiation
GB2179496B (en) * 1985-08-23 1989-08-09 Marconi Electronic Devices A method of controlling a distribution of carrier lifetimes within a semiconductor material
DE3927899A1 (de) * 1989-08-24 1991-02-28 Eupec Gmbh & Co Kg Thyristor und verfahren zu seiner herstellung
JPH1022495A (ja) * 1996-07-01 1998-01-23 Meidensha Corp 半導体素子の製造方法
DE19711438A1 (de) * 1997-03-19 1998-09-24 Asea Brown Boveri Thyristor
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
KR100342073B1 (ko) * 2000-03-29 2002-07-02 조중열 반도체 소자의 제조 방법
CN101271871B (zh) * 2003-08-22 2011-05-25 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置
JP2006108346A (ja) * 2004-10-05 2006-04-20 Matsushita Electric Ind Co Ltd チップ型半導体素子とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008051166B4 (de) * 2008-05-23 2012-11-29 Mitsubishi Electric Corp. Halbleitervorrichtung mit einer Diode
US9704946B2 (en) 2008-05-23 2017-07-11 Mitsubishi Electric Corporation Semiconductor device including a diode and guard ring
DE112013006780B4 (de) * 2013-03-06 2021-01-21 Denso Corporation Verfahren zum Reduzieren einer Nichtgleichförmigkeit einer Vorwärtsspannung eines Halbleiterwafers
DE102014115072A1 (de) * 2014-10-16 2016-04-21 Infineon Technologies Ag Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
US9418850B2 (en) 2014-10-16 2016-08-16 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
DE102014115072B4 (de) * 2014-10-16 2021-02-18 Infineon Technologies Ag Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE102020118291A1 (de) 2020-07-10 2022-01-13 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente

Also Published As

Publication number Publication date
CN101159285A (zh) 2008-04-09
JP2008091705A (ja) 2008-04-17
DE102007026387B4 (de) 2012-12-13
US20100009551A1 (en) 2010-01-14
US20080079119A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
DE102007026387B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008008152B4 (de) Leistungshalbleitervorrichtung
DE102011081029B4 (de) Halbleitervorrichtung mit sowohl einem igbt-bereich als auch einem diodenbereich und verfahren zur herstellung
DE102005026408B3 (de) Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102005014932B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112015001055B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE3124988C2 (de)
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011089452B4 (de) Halbleitervorrichtung
DE10055446A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0343369A1 (de) Verfahren zum Herstellen eines Thyristors
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE4310444C2 (de) Schnelle Leistungsdiode
DE112013000655T5 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE19804580A1 (de) Leistungshalbleiterdiode
DE112021002169T5 (de) Halbleitervorrichtung
EP1969644A1 (de) Verfahren zur herstellung einer solarzelle und solarzelle
DE3117202C2 (de)
DE69729905T2 (de) Thyristor mit reduzierter Minoritätsträger-Lebensdauer und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029861000

Ipc: H01L0021328000

Effective date: 20120806

R020 Patent grant now final

Effective date: 20130314

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101