JP4566470B2 - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP4566470B2 JP4566470B2 JP2001216135A JP2001216135A JP4566470B2 JP 4566470 B2 JP4566470 B2 JP 4566470B2 JP 2001216135 A JP2001216135 A JP 2001216135A JP 2001216135 A JP2001216135 A JP 2001216135A JP 4566470 B2 JP4566470 B2 JP 4566470B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- impurity region
- region
- impurity
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 176
- 239000004065 semiconductor Substances 0.000 claims description 127
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 182
- 238000010586 diagram Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 229910001385 heavy metal Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
この発明は、インバータなどに使用される絶縁ゲート型バイポーラトランジスタ(以後、「IGBT」と呼ぶ)に関する。
【0002】
【従来の技術】
図7は、第1の従来技術におけるIGBTの構造を模式的に示す断面図である。図7に示すように、n型の半導体基板であるn半導体層1の一方の主面100内に、所定距離を成してp不純物領域2,20が選択的に形成されている。そして、p不純物領域2の表面内に、所定距離を成してn+不純物領域3a,3bが選択的に形成されている。同様に、p不純物領域20の表面内に、所定距離を成してn+不純物領域30a,30bが選択的に形成されている。
【0003】
また、n+不純物領域3bとn+不純物領域30aとで挟まれるn半導体層1の主面100上には、絶縁膜40が形成されており、さらにその上にはゲート電極50が形成されている。そして、ゲート電極50を覆って層間絶縁膜70が形成されている。同様に、絶縁膜41は、n+不純物領域3aと、図7には図示していないn+不純物領域とで挟まれるn半導体層1の主面100上に形成されており、ゲート電極51は、その絶縁膜41上に形成されている。そして、ゲート電極51を覆って層間絶縁膜71が形成されている。また、絶縁膜42は、n+不純物領域30bと、図7には図示していないn+不純物領域とで挟まれるn半導体層1の主面100上に形成されており、ゲート電極52は、その絶縁膜42上に形成されている。そして、ゲート電極52を覆って層間絶縁膜72が形成されている。
【0004】
そして、n半導体層1の主面100上及び層間絶縁膜70〜72上にエミッタ電極6が形成されており、当該エミッタ電極6はn+不純物領域3a,3b,30a,30b及びp不純物領域2,20と接続されている。
【0005】
n半導体層1の主面100とは反対側の主面101上には、n半導体層1よりも不純物濃度が高いn+バッファ層8が形成され、n半導体層1とは反対側のn+バッファ層8の主面上には、略均一な不純物濃度を有するp+半導体層であるコレクタ層90が形成されている。そして、n+バッファ層8とは反対側のコレクタ層90の主面上にはコレクタ電極10が形成されている。
【0006】
上述のような構造を備える第1の従来技術のおけるIGBTでは、オフ状態において、p+半導体層であるコレクタ層90からの正孔の注入量が多いため、高温時におけるオフ状態の漏れ電流(以後、単に「漏れ電流」と呼ぶ)が多いという問題があった。また、一般的に、高耐圧のIGBTのオン電圧、ターンオフ損失などの特性を改善するためには、n半導体層1の薄膜化が非常に有効であるが、n半導体層1の薄膜化の反作用として、オフ状態における内蔵pnpトランジスタのhFEが増大するため、漏れ電流が増大する。特に、第1の従来技術におけるIGBTでは、上述のように、オフ状態におけるコレクタ層90からの正孔の注入量が多いため、n半導体層1の薄膜化を行うと、漏れ電流が大幅に増加するといった問題があった。なお、第1の従来技術において「内蔵pnpトランジスタ」とは、n半導体層1及びn+バッファ層8をベース領域とし、p不純物領域2あるいはp不純物領域20をコレクタ領域とし、コレクタ層90をエミッタ領域として把握されるpnpバイポーラトランジスタのことを意味している。また、「オフ状態」とは、例えば、エミッタ電極6とゲート電極50〜52とを同電位に設定し、コレクタ電極10にエミッタ電極6及びゲート電極50〜52よりも高い電位を印加した状態であって、IGBTがオフしている状態である。また、「漏れ電流」とは、オフ状態におけるコレクタ電極10とエミッタ電極6との間に流れる電流を意味している。
【0007】
そこで、上述の問題を解決するために、第2の従来技術が提案されている。図8は第2の従来技術におけるIGBTの構造を模式的に示す断面図である。上述の第1の従来技術におけるコレクタ層90は、略均一な不純物濃度を有するp+半導体層であったが、第2の従来技術におけるコレクタ層91は、n+不純物領域であるコレクタショート領域120と、p+不純物領域92とを交互に有している。
【0008】
具体的には、図8に示すように、コレクタ層91は、コレクタショート領域120とp+不純物領域92とを有しており、n半導体層1とは反対側のn+バッファ層8の主面上に、コレクタショート領域120とp+不純物領域92とが交互に形成されている。そして、n+バッファ層8とは反対側のコレクタ層91の主面上に、コレクタ電極10が形成されている。言い換えれば、コレクタショート領域120とp+不純物領域92とを覆って、コレクタ電極10は形成されている。なお、このような構造は「コレクタショート構造」と呼ばれている。
【0009】
上述のような構造を備える第2の従来技術におけるIGBTでは、オフ状態において、エミッタ電極6側からリークした電子電流のほとんどが、コレクタショート領域120を介して、コレクタ電極10に流れ込むため、p+不純物領域92からの正孔の注入量を低減することができる。そのため、第1の従来技術よりも漏れ電流を低減することができるし、n半導体層1の薄膜化を行った際に生じる漏れ電流の増加も低減することができる。
【0010】
また、上述の第2の従来技術におけるIGBTとは別の構造で、第1の従来技術よりも漏れ電流を低減する第3の従来技術が提案されている。
【0011】
図9は第3の従来技術におけるIGBTの構造を模式的に示す断面図である。
上述の第1の従来技術におけるコレクタ層90は、略均一な不純物濃度を有するp+半導体層であったが、第3の従来技術におけるコレクタ層93は、p+不純物領域94と、p+不純物領域94よりも不純物濃度が低いp-不純物領域95とを交互に有している。
【0012】
具体的には、図9に示すように、コレクタ層93は、p+不純物領域94とp-不純物領域95とを有しており、n半導体層1とは反対側のn+バッファ層8の主面上に、p+半導体層94とp-不純物領域95とが交互に形成されている。そして、n+バッファ層8とは反対側のコレクタ層93の主面上に、コレクタ電極10が形成されている。言い換えれば、p+不純物領域94とp-不純物領域95とを覆って、コレクタ電極10は形成されている。
【0013】
上述のような構造を備える第3の従来技術におけるIGBTでは、コレクタ層93の全体としての不純物量が、第1の従来技術におけるコレクタ層90よりも少なく、オフ状態において、エミッタ電極6側からリークした電子電流が、不純物濃度の薄いp-不純物領域95を介して、コレクタ電極10に流れ込み易くなるため、コレクタ層93からの正孔の注入を低減することができる。そのため、第1の従来技術よりも漏れ電流を低減することができるし、n半導体層1の薄膜化を行った際に生じる漏れ電流の増加も、第1の従来技術より低減することができる。
【0014】
【発明が解決しようとする課題】
しかし、第2の従来技術におけるIGBTでは、コレクタショート構造にすることにより、例えば、p不純物領域2と、n半導体層1と、n+バッファ層8と、コレクタショート領域120とで構成される寄生ダイオードが内蔵されており、当該IGBTをインバータ等に使用した場合、還流モードにより当該IGBTが破壊するという問題があった。
【0015】
また、第3の従来技術におけるIGBTでは、ターンオフ時にエミッタ電極6側から流れてきた電子電流が、不純物濃度の低いp-不純物領域95を介して、コレクタ電極10に素早く流れ込むため、IGBTのコレクタ電流におけるテイル電流が急峻に減衰し、ターンオフ損失は低減できるものの、当該テイル電流が急峻に減衰するタイミングでコレクタ・エミッタ間電圧が発振することがあった。そのため、当該IGBTが誤動作したり、最悪のケースでは当該IGBTが破壊するという問題があった。
【0016】
また、第2の従来技術におけるコレクタショート領域120や、第3の従来技術におけるp-不純物領域95のようなコレクタ層内で電子電流が流れやすい領域を形成する位置及び数量によっては、IGBTがオンしている際のエミッタ電極6側から流れる電子電流が、IGBT内部で集中し、IGBTの特性が劣化するという問題があった。図10は第2の従来技術におけるIGBTの内部で電子電流が流れる様子を示す図であって、図11は第3の従来技術におけるIGBTの内部で電子電流が流れる様子を示す図である。
【0017】
図10に示すように、IGBTがオンしている際のエミッタ電極6側からの電子電流300は、コレクタ層91に向かって流れるが、コレクタ層91はn+不純物領域であるコレクタショート領域120を有しているため、当該電子電流300の大部分がコレクタショート領域120に流れる。そのため、図10に示すように、コレクタショート領域120を形成する位置及び数量によっては、第2の従来技術におけるIGBT内部で電子電流300の集中が生じる。なお、図10では正孔電流301がIGBT内部で流れる様子も示している。
【0018】
また、図11に示すように、IGBTがオンしている際のエミッタ電極6側からの電子電流300は、コレクタ層93に向かって流れるが、コレクタ層93は不純物濃度の薄いp-不純物領域95を部分的に有しているため、当該電子電流300の大部分がp-不純物領域95に流れる。そのため、図11に示すように、p-不純物領域95を形成する位置及び数量によっては、第3の従来技術におけるIGBT内部で電子電流300の集中が生じる。
【0019】
そこで、本発明は上述のような問題を解決するために成されたものであり、漏れ電流を低減し、IGBT内部での電子電流の集中を確実に緩和し、安定して動作するIGBTを提供することを目的とする。
【0020】
【課題を解決するための手段】
この発明のうち請求項1に記載の絶縁ゲート型バイポーラトランジスタは、第1の主面と、前記第1の主面とは反対側の第2の主面とを有する第1導電型の第1の半導体層と、前記第1の半導体層の前記第1の主面上に形成された第2導電型の第2の半導体層と、前記第1の半導体層とは反対側の前記第2の半導体層の主面内に、前記第1の半導体層とは接続されずに選択的に形成された複数の前記第1導電型の第1の不純物領域と、各前記第1の不純物領域の表面を覆って、前記第2の半導体層の前記主面上に形成されたコレクタ電極と、前記第1の半導体層の前記第2の主面内に、前記第2の半導体層とは接続されずに選択的に形成された前記第2導電型の第2の不純物領域、前記第2の不純物領域の表面内に、前記第1の半導体層と接続されずに選択的に形成された前記第1導電型の第3の不純物領域、前記第3の不純物領域と前記第1の半導体層とで挟まれた前記第2の不純物領域の前記表面内に規定されるチャネル領域、前記チャネル領域上に形成された絶縁膜、前記絶縁膜上に形成されたゲート電極、及び、前記第2,3の不純物領域に接続されたエミッタ電極を有する構造とを備え、前記構造は複数備えられ、前記第1の不純物領域は、前記構造の各前記チャネル領域に対応して形成され、かつ前記チャネル領域の下方のみに形成されているものである。
【0021】
また、この発明のうち請求項2に記載の絶縁ゲート型バイポーラトランジスタは、請求項1に記載の絶縁ゲート型バイポーラトランジスタであって、各前記第1の不純物領域の前記表面及び前記第2の半導体層の前記主面と接するポリシリコン層を更に備え、前記コレクタ電極は、前記ポリシリコン層を介して、各前記第1の不純物領域の前記表面を覆って、前記第2の半導体層の前記主面上に形成されるものである。
【0022】
【発明の実施の形態】
実施の形態1.
図1は本発明の実施の形態1に係るIGBTの構造を模式的に示す断面図である。図1に示すように、本実施の形態1に係るIGBTは、n型の半導体基板であるn半導体層1を備えている。n半導体層1の一方の主面101上には、n半導体層1よりも不純物濃度が高いn+バッファ層8が形成されている。そして、n半導体層1とは反対側のn+バッファ層8の主面102上には、略均一な不純物濃度を有するp+半導体層12が形成されている。p+半導体層12は、例えば、エピタキシャル成長にて厚さ6〜10μm程度、不純物濃度1E18cm-3程度で形成されている。一般的に、n半導体層1にn+バッファ層8を設けることによって、n半導体層1の薄膜化を図ることができ、その結果、IGBTのオン電圧を低減することができる。本実施の形態1においては、n+バッファ層8をn半導体層1に設けているが、n+バッファ層8を設けるか否かは、本発明の特徴部分ではないため、以後、n半導体層1とn+バッファ層8とをまとめて、「n型半導体層80」と呼ぶ。そのため、n半導体層1の主面100を、「n型半導体層80の主面100」と呼び、n+バッファ層8の主面102を、「n型半導体層80の主面102」と呼ぶ。そして、n型半導体層80を用いて上述の内容を言い換えれば、p+半導体層12はn型半導体層80の主面102上に形成されている。
【0023】
また、n型半導体層80とは反対側のp+半導体層12の主面103内には、n型半導体層80とは接続されずに、複数のn+不純物領域11が選択的に形成されている。ここで、n+不純物領域11は、p+半導体層12の主面103側からのn型の不純物の注入・拡散によって形成される。また、n+不純物領域11の拡散深さは、例えば3〜5μm程度であって、n+不純物領域11の不純物濃度は例えば2E18cm-3程度である。
【0024】
そして、p+半導体層12の主面103上には、各n+不純物領域11の表面105を覆って、コレクタ電極10が形成されている。なお、p+半導体層12とn+不純物領域11とを合わせて、「コレクタ層9」と呼ぶ。
【0025】
また、n型半導体層80の主面102とは反対側の主面100内に、p+半導体層12とは接続されずに、p不純物領域2,20が選択的に形成されており、p不純物領域2とp不純物領域20とは所定距離を成している。そして、p不純物領域2の表面104a内に、n型半導体層80とは接続されずにn+不純物領域3a,3bが選択的に形成され、n+不純物領域3aとn+不純物領域3bとは所定距離を成している。同様に、p不純物領域20の表面104b内に、n型半導体層80とは接続されずにn+不純物領域30a,30bが選択的に形成され、n+不純物領域30aとn+不純物領域30bとは所定距離を成している。
【0026】
そして、n+不純物領域3bとn型半導体層80とで挟まれたp不純物領域2の表面104a内には、チャネル領域CH1aが規定されている。また、n+不純物領域30aとn型半導体層80とで挟まれたp不純物領域20の表面104b内には、チャネル領域CH1cが規定されている。そして、チャネル領域CH1a,1c上には、例えばシリコン酸化膜である絶縁膜40が形成され、さらにその上には例えばポリシリコンからなるゲート電極50が形成され、当該ゲート電極50を覆って層間絶縁膜70が形成されている。
【0027】
また、n+不純物領域3aとn型半導体層80とで挟まれたp不純物領域2の表面104a内には、チャネル領域CH1bが規定されており、当該チャネル領域CH1b上には、例えばシリコン酸化膜である絶縁膜41が形成されている。
そして、絶縁膜41上には例えばポリシリコンから成るゲート電極51が形成され、当該ゲート電極51を覆って層間絶縁膜71が形成されている。また、n+不純物領域30bとn型半導体層80とで挟まれたp不純物領域20の表面104b内には、チャネル領域CH1dが規定されており、当該チャネル領域CH1d上には、例えばシリコン酸化膜である絶縁膜42が形成されている。そして、絶縁膜41上には例えばポリシリコンから成るゲート電極52が形成され、当該ゲート電極52を覆って層間絶縁膜72が形成されている。
【0028】
なお、n+不純物領域3a,3b,30a,30bをまとめて「n+不純物領域300」、p不純物領域2,20をまとめて「p不純物領域200」、絶縁膜40,41,42をまとめて「絶縁膜400」、ゲート電極50,51,52をまとめて「ゲート電極500」、層間絶縁膜70,71,72をまとめて「層間絶縁膜700」、チャネル領域CH1a〜CH1dをまとめて「チャネル領域CH1」と呼ぶ場合がある。また、上述のチャネル領域CH1とは、ゲート電極500に所定電圧を印加した際に、反転層が形成される領域である。
【0029】
そして、n型半導体層80の主面100上及び層間絶縁膜700上にエミッタ電極6が形成され、当該エミッタ電極6はn+不純物領域300及びp不純物領域200に接続されている。
【0030】
ここで、図1に示す本実施の形態1に係るIGBTにおいて、p不純物領域2と、n+不純物領域3bと、チャネル領域CH1aと、絶縁膜40と、ゲート電極50と、エミッタ電極6とをまとめて、構造200aと呼ぶ。言い換えれば、構造200aは、n型半導体層80の主面100内に、p半導体層12とは接続されずに選択的に形成されたp不純物領域2と、p不純物領域2の表面104a内に、n型半導体層80と接続されずに選択的に形成されたn+不純物領域3bと、n+不純物領域3bとn型半導体層80とで挟まれたp不純物領域2の表面104a内に規定されるチャネル領域CH1aと、チャネル領域CH1a上に形成された絶縁膜40と、絶縁膜40上に形成されたゲート電極50と、p不純物領域2及びn+不純物領域3bに接続されたエミッタ電極6とを有している。
【0031】
また、p不純物領域2と、n+不純物領域3aと、チャネル領域CH1bと、絶縁膜41と、ゲート電極51と、エミッタ電極6とをまとめて、構造200bと呼び、p不純物領域20と、n+不純物領域30aと、チャネル領域CH1cと、絶縁膜40と、ゲート電極50と、エミッタ電極6とをまとめて、構造200cと呼び、p不純物領域20と、n+不純物領域30bと、チャネル領域CH1dと、絶縁膜42と、ゲート電極52と、エミッタ電極6とをまとめて、構造200dと呼ぶ。つまり、本実施の形態1に係るIGBTは、構造200a〜200dを備えている。なお、構造200a〜200dをまとめて、「構造200」と呼ぶ場合がある。また、n型半導体層80と、コレクタ層9と、コレクタ電極10と、構造200のうちの一つ、例えば構造200aとを備えれていれば、IGBTとして動作することは言うまでもない。
【0032】
次に、n+ 不純物領域11について詳細に説明する。図2は本実施の形態1に係るIGBTの構造を模式的に示す断面図であって、構造200のチャネル領域CH1と、n+不純物領域11との位置関係を示している。
【0033】
図2に示すように、コレクタ層9のn+不純物領域11は、構造200の各チャネル領域CH1a〜CH1dに対応して形成されており、かつチャネル領域CH1a〜CH1dの下方のみに形成されている。言い換えれば、n型半導体層80の主面100側から、当該主面100に対して垂直方向にn+不純物領域11を見た場合、各チャネル領域CH1a〜CH1dに対応して設けられたn+不純物領域11は、チャネル領域CH1a〜CH1dと重なる位置にのみ形成されている。さらに言い換えれば、各チャネル領域CH1a〜CH1dに対応して設けられたn+不純物領域11は、チャネル領域CH1a〜CH1dから、n型半導体層80の主面100に対して垂直な方向に引いた直線上にのみ位置している。
なお、n+不純物領域11がチャネル領域CH1の下方のみに形成されている様子を、図2では、一点鎖線の矢印で示している。
【0034】
次に、上述のような構造を備える本実施の形態1に係るIGBTの動作について簡単に説明する。コレクタ電極10の電位をエミッタ電極6の電位よりも高く設定した状態で、ゲート電極500にエミッタ電極6よりも高い電位を印加すると、IGBTはオン状態となる。具体的には、チャネル領域CH1に反転層が形成され、この反転層を通じて、エミッタ電極6からn型半導体層80へ電子が注入される。そして、n型半導体層80への電子の注入によって、コレクタ層9から正孔がn型半導体層80に注入される。その結果、n型半導体層80内で伝導度変調が生じ、n型半導体層80の抵抗が大幅に低下し、コレクタ電極10とエミッタ電極6と間に電流が流れる。
【0035】
また、ゲート電極500の電位とエミッタ電極6の電位とを同じすると、IGBTはオフ状態となり、コレクタ電極10とエミッタ電極6間には、ほとんど電流が流れなくなる。
【0036】
上述のような構造を備える本実施の形態1に係るIGBTでは、n+不純物領域11は、p+半導体層12の主面103内に、n型半導体層80に接続されずに選択的に形成されているため、n+不純物領域11上のp+半導体層12の濃度が実効的に低くなる。言い換えれば、コレクタ層9にn+不純物領域11が形成されているため、コレクタ層9の全体としてのp型の不純物量が、第1の従来技術におけるコレクタ層90よりも少ない。そのため、オフ状態において、コレクタ層9からの正孔の注入量が低減される。その結果、上述の第1の従来技術よりも漏れ電流を低減することができるし、n半導体層1の薄膜化を行った際に生じる漏れ電流の増加も、第1の従来技術より低減することができる。
【0037】
図3は、本発明の実施の形態1に係るIGBTの特性を示す図であって、コレクタ・エミッタ間電圧と漏れ電流との関係を示している。曲線61は第1の従来技術におけるIGBTの特性を示しており、曲線62は第2の従来技術におけるIGBTの特性を示しており、曲線63は第3の従来技術におけるIGBTの特性を示しており、曲線64は本実施の形態1に係るIGBTの特性を示している。また、図3の曲線61〜63は、第1,2,3の従来技術におけるIGBTのコレクタ層の厚さ及び不純物濃度を以下のように設定したときの特性を示している。つまり、第1の従来技術におけるコレクタ層90は、厚さ6〜10μm程度、不純物濃度1E18cm-3程度で形成されている。また、第2の従来技術におけるコレクタ層91は、厚さ6〜10μm程度で形成されており、そのp+不純物領域92の不純物濃度は1E18cm-3程度、コレクタショート領域120の不純物濃度は1E17cm-3程度である。また、第3の従来技術におけるコレクタ層93は、厚さ6〜10μm程度で形成されており、そのp+不純物領域94の不純物濃度は1E18cm-3程度、p-不純物領域95の不純物濃度は1E16〜1E17cm-3程度である。本実施の形態1に係るIGBTと、第1,2,3の従来の技術におけるIGBTとは、コレクタ層以外の構造については同じである。
【0038】
図3に示すように、本実施の形態1に係るIGBTの漏れ電流(曲線64)は、上述の第1の従来技術におけるIGBTの漏れ電流(曲線61)よりも低減されている。
【0039】
また、本実施の形態1に係るIGBTでは、p+半導体層12におけるp型の不純物濃度は略均一であるため、ターンオフ時にエミッタ電極6側から流れてきた電子電流はコレクタ電極10に略均一に流れ込む。そのため、上述の第3の従来技術のように、部分的に不純物濃度が薄い領域を有することによって生じていたコレクタ電流におけるテイル電流の急峻な減衰を抑えることができ、コレクタ・エミッタ間電圧が発振することを抑制することができる。その結果、安定して動作するIGBTを提供することができる。
【0040】
図4は本実施の形態1に係るIGBTの特性を示す図であって、ターンオフ時におけるコレクタ・エミッタ間電圧及びコレクタ電流の特性を示している。曲線71は第3の従来技術におけるIGBTのコレクタ電流を示しており、曲線73は本実施の形態1に係るIGBTのコレクタ電流を示している。また、曲線72は第3の従来技術におけるIGBTのコレクタ・エミッタ間電圧を示しており、曲線74は本実施の形態1に係るIGBTのコレクタ・エミッタ間電圧を示している。
【0041】
図4の部分Aに示すように、第3の従来技術におけるIGBTでは、コレクタ層93に部分的に不純物濃度が薄い領域を有しているため、ターンオフ時に、コレクタ電流におけるテイル電流が急峻に減衰する。そのため、部分Bに示すように、当該テイル電流が急峻に減衰するタイミングでコレクタ・エミッタ間電圧が発振する。しかし、本実施の形態1に係るIGBTでは、部分Aに示すように、コレクタ層9におけるp+半導体層12の不純物濃度は略均一であるため、ターンオフ時に、コレクタ電流におけるテイル電流が急峻に減衰することが無いため、部分Bに示すように、コレクタ・エミッタ間電圧が発振することを抑制することができる。
【0042】
また、本実施の形態1に係るIGBTにおいて、仮に、n+不純物領域11がn型半導体層80と接続されて形成された場合、上述の第2の従来技術におけるIGBTと同様に、例えば、p不純物領域2と、n型半導体層80と、n+不純物領域11とで構成される寄生ダイードが内蔵される。しかし、本実施の形態1に係るIGBTでは、n+不純物領域11は、p+半導体層12の主面103内に、n型半導体層80に接続されずに選択的に形成されているため、n+不純物領域11とn型半導体層80とが接続された場合に形成される寄生ダイオードは形成されない。そのため、本実施の形態1に係るIGBTをインバータ等に使用した場合であっても、本実施の形態1に係るIGBTは安定して動作することができる。
【0043】
また、本実施の形態1に係るIGBTでは、コレクタ層9のn+不純物領域11は、構造200の各チャネル領域CH1に対応して形成されており、かつチャネル領域CH1の下方のみに形成されている。そのため、IGBT内部での電子電流の集中を確実に緩和することができる。
【0044】
図5は本発明の実施の形態1に係るIGBTの内部で電子電流が流れる様子を示す図である。電子電流300aはチャネル領域CH1aの下方で流れる電子電流であって、電子電流300bはチャネル領域CH1bの下方で流れる電子電流であって、電子電流300cはチャネル領域CH1cの下方で流れる電子電流であって、電子電流300dはチャネル領域CH1dの下方で流れる電子電流である。
【0045】
通常、IGBTにおいて、エミッタ電極側からの電子電流の大部分は、チャネル領域の下方からコレクタ電極に向けて流れる。また、上述の第2の従来技術で述べたように、通常、コレクタ層にn型の不純物領域が形成されている場合、エミッタ電極6側からの電子電流の大部分は、当該n型の不純物領域に向かって流れる。
【0046】
本実施の形態1に係るIGBTでは、電子電流が流れやすい領域であるn+不純物領域11は、構造200の各チャネル領域CH1に対応して設けられており、かつチャネル領域CH1の下方のみに形成されているため、電子電流300aの大部分は、チャネル領域CH1aの下方に形成されているn+不純物領域11に向かって流れる。同様に、電子電流300bは、チャネル領域CH1bの下方に形成されているn+不純物領域11に向かって流れ、電子電流300cは、チャネル領域CH1cの下方に形成されているn+不純物領域11に向かって流れ、電子電流300dは、チャネル領域CH1dの下方に形成されているn+不純物領域11に向かって流れる。そのため、コレクタ層内において電子電流が流れやすい領域を形成する位置及び数量によっては発生していたIGBT内部での電子電流の集中を、確実に緩和することができる。その結果、電流集中によるIGBTの特性の劣化を確実に低減することができる。
【0047】
実施の形態2.
図6は本実施の形態2に係るIGBTの構造を模式的に示す断面図である。本実施の形態2に係るIGBTは、上述の実施の形態1に係るIGBTにおいて、ポリシリコン層14を更に備え、コレクタ電極10が、ポリシリコン層14を介して、コレクタ層9上に形成されたものである。
【0048】
図6に示すように、本実施の形態2に係るIGBTでは、ポリシリコン層14は、各n+不純物領域11の表面105を覆って、p+半導体層12の主面103上に形成されている。つまり、ポリシリコン層14は、各n+不純物領域11の表面105及びp+半導体層12の主面103と接している。そして、コレクタ電極10は、p+半導体層12とは反対側のポリシリコン層14の主面上に形成されている。つまり、コレクタ電極10は、ポリシリコン層14を介して、n+不純物領域11の表面105を覆って、p+半導体層12の主面103上に形成される。
【0049】
通常、IGBTの製造プロセス中に導入される汚染不純物、例えば重金属はIGBTにおける少数キャリアのライフタイムを低下させる。そして、ライフタイムの低下によって、IGBTのオン電圧及び漏れ電流が増加する。上述のような構造を備える本実施の形態2に係るIGBTでは、ポリシリコン層14が、各n+不純物領域11の表面105及びp+半導体層12の主面103と接しているため、ポリシリコン層14とコレクタ層9との接触面で生じる応力場によって、重金属が捕獲される。つまり、ポリシリコン層14と、n+不純物領域11及びp半導体層12との接触面でゲッタリング効果が生じる。そのため、重金属によるライフタイムの低下を低減することができる。その結果、ライフタイムの低下によるオン電圧及び漏れ電流の増加を低減することができる。
【0050】
なお、本実施の形態1,2において、各不純物領域及び各半導体層の不純物の導電型(p型、n型)を入れ替えても良い。
【0051】
【発明の効果】
この発明のうち請求項1に係る絶縁ゲート型バイポーラトランジスタによれば、第1の不純物領域が、第2の半導体層の第3の主面内に、第1の半導体層とは接続されずに選択的に形成されているため、第1の不純物領域上の第2の半導体層の濃度が実効的に低くなる。そのため、第1導電型をn型、第2導電型をp型とした場合に、エミッタ電極及びゲート電極とを同電位に設定し、コレクタ電極にエミッタ電極及びゲート電極よりも高い電位を印加した状態(オフ状態)において、第2の半導体層からの正孔の注入量が低減される。その結果、漏れ電流を低減することができる。
【0052】
また、第1の不純物領域は第1の半導体層とは接続されていないため、第1の不純物領域と第1の半導体層とが接続されたときに形成される寄生ダイオードは形成されない。そのため、請求項1に係る絶縁ゲート型バイポーラトランジスタをインバータ等に使用した場合であっても、当該絶縁ゲート型バイポーラトランジスタは安定して動作することができる。
【0053】
また、部分的に不純物濃度が薄い領域を含まずに、言い換えれば略均一な不純物濃度を有する第2の半導体層を形成し、第1導電型をn型、第2導電型をp型とした場合、ターンオフ時にエミッタ電極側から流れてきた電子電流はコレクタ電極に均一に流れ込む。そのため、ターンオフ時に、部分的に不純物濃度が薄い領域を有することによって生じていたコレクタ電流におけるテイル電流の急峻な減衰を抑えることができ、コレクタ・エミッタ間電圧が発振することを抑制することができる。その結果、安定して動作するIGBTを提供することができる。
【0054】
また、第1導電型をn型、第2導電型をp型とした場合に、電子電流が流れやすい領域である第1の不純物領域は、各チャネル領域に対応して設けられており、かつチャネル領域の下方のみに形成されているため、請求項1に係る絶縁ゲート型バイポーラトランジスタがオンしているときに、チャネル領域の下方で流れる各電子電流は、チャネル領域の下方に形成されている各第1の不純物領域に向かって流れる。そのため、電子電流が流れやすい領域を形成する位置及び数量によっては発生していた内部での電子電流の集中を、確実に緩和することができる。その結果、電流集中による特性の劣化を確実に低減することができる。
【0055】
また、この発明のうち請求項2に係る絶縁ゲート型バイポーラトランジスタによれば、ポリシリコン層が、第1の不純物領域の表面及び第2の半導体層の主面と接しているため、ポシリコン層と、第1の不純物領域及び第2の半導体層との接触面でゲッタリング効果が生じる。そのため、製造プロセス中に導入される重金属によるライフタイムの低下を低減することができる。その結果、ライフタイムの低下によって生じるオン電圧及び漏れ電流の増加を低減することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係るIGBTの構造を模式的に示す断面図である。
【図2】 本発明の実施の形態1に係るIGBTの構造を模式的に示す断面図である。
【図3】 本発明の実施の形態1に係るIGBTの特性を示す図である。
【図4】 本発明の実施の形態1に係るIGBTの特性を示す図である。
【図5】 本発明の実施の形態1に係るIGBTの内部で電子電流が流れる様子を示す図である。
【図6】 本発明の実施の形態2に係るIGBTの構造を模式的に示す断面図である。
【図7】 第1の従来技術におけるIGBTの構造を模式的に示す断面図である。
【図8】 第2の従来技術におけるIGBTの構造を模式的に示す断面図である。
【図9】 第3の従来技術におけるIGBTの構造を模式的に示す断面図である。
【図10】 第2の従来技術におけるIGBTの内部で電子電流が流れる様子を示す図である。
【図11】 第3の従来技術におけるIGBTの内部で電子電流が流れる様子を示す図である。
【符号の説明】
2,20 p不純物領域、3a,3b,30a,30b n+不純物領域、6エミッタ電極、10 コレクタ電極、11 n+不純物領域、12 p+半導体層、40〜42 絶縁膜、50〜52 ゲート電極、80 n型半導体層、100〜103 主面、104a,104b,105 表面、200a〜200d 構造。
Claims (2)
- 第1の主面と、前記第1の主面とは反対側の第2の主面とを有する第1導電型の第1の半導体層と、
前記第1の半導体層の前記第1の主面上に形成された第2導電型の第2の半導体層と、
前記第1の半導体層とは反対側の前記第2の半導体層の主面内に、前記第1の半導体層とは接続されずに選択的に形成された複数の前記第1導電型の第1の不純物領域と、
各前記第1の不純物領域の表面を覆って、前記第2の半導体層の前記主面上に形成されたコレクタ電極と、
前記第1の半導体層の前記第2の主面内に、前記第2の半導体層とは接続されずに選択的に形成された前記第2導電型の第2の不純物領域、前記第2の不純物領域の表面内に、前記第1の半導体層と接続されずに選択的に形成された前記第1導電型の第3の不純物領域、前記第3の不純物領域と前記第1の半導体層とで挟まれた前記第2の不純物領域の前記表面内に規定されるチャネル領域、前記チャネル領域上に形成された絶縁膜、前記絶縁膜上に形成されたゲート電極、及び、前記第2,3の不純物領域に接続されたエミッタ電極を有する構造と
を備え、
前記構造は複数備えられ、
前記第1の不純物領域は、前記構造の各前記チャネル領域に対応して形成され、かつ前記チャネル領域の下方のみに形成されている、絶縁ゲート型バイポーラトランジスタ。 - 各前記第1の不純物領域の前記表面及び前記第2の半導体層の前記主面と接するポリシリコン層を更に備え、
前記コレクタ電極は、前記ポリシリコン層を介して、各前記第1の不純物領域の前記表面を覆って、前記第2の半導体層の前記主面上に形成される、請求項1に記載の絶縁ゲート型バイポーラトランジスタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001216135A JP4566470B2 (ja) | 2001-07-17 | 2001-07-17 | 絶縁ゲート型バイポーラトランジスタ |
US10/109,838 US7250639B1 (en) | 2001-07-17 | 2002-04-01 | Insulated gate bipolar transistor |
DE10226908.4A DE10226908B4 (de) | 2001-07-17 | 2002-06-17 | Isolierschicht-Bipolartransistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001216135A JP4566470B2 (ja) | 2001-07-17 | 2001-07-17 | 絶縁ゲート型バイポーラトランジスタ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003031809A JP2003031809A (ja) | 2003-01-31 |
JP2003031809A5 JP2003031809A5 (ja) | 2007-01-11 |
JP4566470B2 true JP4566470B2 (ja) | 2010-10-20 |
Family
ID=19050648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001216135A Expired - Fee Related JP4566470B2 (ja) | 2001-07-17 | 2001-07-17 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7250639B1 (ja) |
JP (1) | JP4566470B2 (ja) |
DE (1) | DE10226908B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020007265T5 (de) | 2020-05-29 | 2023-03-09 | Mitsubishi Electric Corporation | Halbleitereinheit und Leistungsvorrichtung |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005354031A (ja) | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
US8461648B2 (en) * | 2005-07-27 | 2013-06-11 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
US8110868B2 (en) | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
JP5586650B2 (ja) * | 2005-07-27 | 2014-09-10 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | ドリフト領域とドリフト制御領域とを有する半導体素子 |
JP5055907B2 (ja) * | 2005-10-05 | 2012-10-24 | サンケン電気株式会社 | 半導体装置 |
JP2008042073A (ja) * | 2006-08-09 | 2008-02-21 | Sanken Electric Co Ltd | 半導体装置 |
JP5128100B2 (ja) | 2006-09-29 | 2013-01-23 | 三菱電機株式会社 | 電力用半導体装置 |
JP5286706B2 (ja) * | 2007-07-10 | 2013-09-11 | 三菱電機株式会社 | 電力用半導体装置とその製造方法 |
US9478646B2 (en) * | 2011-07-27 | 2016-10-25 | Alpha And Omega Semiconductor Incorporated | Methods for fabricating anode shorted field stop insulated gate bipolar transistor |
CN102637732B (zh) * | 2012-03-31 | 2017-06-16 | 上海华虹宏力半导体制造有限公司 | 绝缘栅双极型晶体管 |
US9041096B2 (en) * | 2013-04-16 | 2015-05-26 | Rohm Co., Ltd. | Superjunction semiconductor device and manufacturing method therefor |
JP6158123B2 (ja) | 2014-03-14 | 2017-07-05 | 株式会社東芝 | 半導体装置 |
JP2016058428A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
DE102014113557B4 (de) | 2014-09-19 | 2020-06-10 | Infineon Technologies Ag | Halbleitervorrichtung mit variablem resistivem element |
CN106158955A (zh) | 2015-03-30 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 功率半导体器件及其形成方法 |
DE102015208097B4 (de) * | 2015-04-30 | 2022-03-31 | Infineon Technologies Ag | Herstellen einer Halbleitervorrichtung durch Epitaxie |
US11233141B2 (en) | 2018-01-16 | 2022-01-25 | Ipower Semiconductor | Self-aligned and robust IGBT devices |
WO2019157222A1 (en) * | 2018-02-07 | 2019-08-15 | Ipower Semiconductor | Igbt devices with 3d backside structures for field stop and reverse conduction |
JP7131003B2 (ja) * | 2018-03-16 | 2022-09-06 | 富士電機株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03204976A (ja) * | 1989-10-20 | 1991-09-06 | Fuji Electric Co Ltd | 半導体装置 |
JPH0472669A (ja) * | 1990-05-10 | 1992-03-06 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JPH0590593A (ja) * | 1991-07-24 | 1993-04-09 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JPH1154519A (ja) * | 1997-07-30 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2000004017A (ja) * | 1998-04-24 | 2000-01-07 | Sanken Electric Co Ltd | 絶縁ゲ−ト形バイポ−ラトランジスタ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0821713B2 (ja) * | 1987-02-26 | 1996-03-04 | 株式会社東芝 | 導電変調型mosfet |
JPS6480077A (en) * | 1987-09-21 | 1989-03-24 | Nissan Motor | Conductivity-modulation mosfet |
JPH03184565A (ja) | 1989-12-14 | 1991-08-12 | Aisin Seiki Co Ltd | 医療用バルーンおよびその製造方法 |
JP2663679B2 (ja) | 1990-04-20 | 1997-10-15 | 富士電機株式会社 | 伝導度変調型mosfet |
DE4114349C2 (de) * | 1990-05-10 | 2001-05-31 | Fuji Electric Co Ltd | Bipolartransistor mit isoliertem Gate (IGBT) |
JP3321185B2 (ja) * | 1990-09-28 | 2002-09-03 | 株式会社東芝 | 高耐圧半導体装置 |
JP2984478B2 (ja) | 1992-08-15 | 1999-11-29 | 株式会社東芝 | 伝導度変調型半導体装置及びその製造方法 |
US5589408A (en) * | 1995-07-05 | 1996-12-31 | Motorola, Inc. | Method of forming an alloyed drain field effect transistor and device formed |
KR100223198B1 (ko) * | 1996-04-11 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법 |
DE19731495C2 (de) | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
-
2001
- 2001-07-17 JP JP2001216135A patent/JP4566470B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-01 US US10/109,838 patent/US7250639B1/en not_active Expired - Fee Related
- 2002-06-17 DE DE10226908.4A patent/DE10226908B4/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03204976A (ja) * | 1989-10-20 | 1991-09-06 | Fuji Electric Co Ltd | 半導体装置 |
JPH0472669A (ja) * | 1990-05-10 | 1992-03-06 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JPH0590593A (ja) * | 1991-07-24 | 1993-04-09 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JPH1154519A (ja) * | 1997-07-30 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2000004017A (ja) * | 1998-04-24 | 2000-01-07 | Sanken Electric Co Ltd | 絶縁ゲ−ト形バイポ−ラトランジスタ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020007265T5 (de) | 2020-05-29 | 2023-03-09 | Mitsubishi Electric Corporation | Halbleitereinheit und Leistungsvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
DE10226908B4 (de) | 2014-03-13 |
DE10226908A1 (de) | 2003-02-06 |
JP2003031809A (ja) | 2003-01-31 |
US7250639B1 (en) | 2007-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4566470B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP5869291B2 (ja) | 半導体装置 | |
JP5286706B2 (ja) | 電力用半導体装置とその製造方法 | |
JP4085781B2 (ja) | 電界効果型半導体装置 | |
JP6777244B2 (ja) | 半導体装置 | |
JP6988175B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US10903346B2 (en) | Trench-gate semiconductor device having first and second gate pads and gate electrodes connected thereto | |
JP2663679B2 (ja) | 伝導度変調型mosfet | |
JP2007013058A (ja) | 半導体装置 | |
JP2018152426A (ja) | 半導体装置 | |
JP2008047772A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2006332199A (ja) | SiC半導体装置 | |
JP7068994B2 (ja) | 半導体装置 | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
JPH03194974A (ja) | Mos型半導体装置 | |
JPH0621358A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2020072137A (ja) | 半導体装置 | |
JP3409244B2 (ja) | 半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JP4761011B2 (ja) | サイリスタを有する半導体装置及びその製造方法 | |
JP2003174168A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
JPH11195784A (ja) | 絶縁ゲート形半導体素子 | |
JP2022116567A (ja) | 半導体装置 | |
JP4989796B2 (ja) | 半導体装置 | |
JP7524589B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |