DE10330571A1 - Vertikales Leistungshalbleiterbauelement - Google Patents

Vertikales Leistungshalbleiterbauelement Download PDF

Info

Publication number
DE10330571A1
DE10330571A1 DE10330571A DE10330571A DE10330571A1 DE 10330571 A1 DE10330571 A1 DE 10330571A1 DE 10330571 A DE10330571 A DE 10330571A DE 10330571 A DE10330571 A DE 10330571A DE 10330571 A1 DE10330571 A1 DE 10330571A1
Authority
DE
Germany
Prior art keywords
emitter
power semiconductor
vertical power
edge
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10330571A
Other languages
English (en)
Other versions
DE10330571B4 (de
DE10330571B8 (de
Inventor
Anton Dr. Mauder
Holger Rüthing
Gerhard Dr. Miller
Hans-Joachim Dr. Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10330571A priority Critical patent/DE10330571B8/de
Priority to US10/886,007 priority patent/US7233031B2/en
Publication of DE10330571A1 publication Critical patent/DE10330571A1/de
Publication of DE10330571B4 publication Critical patent/DE10330571B4/de
Application granted granted Critical
Publication of DE10330571B8 publication Critical patent/DE10330571B8/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein vertikales Leistungshalbleiterbauelement, z. B. eine Diode oder ein IGBT, bei dem auf der Rückseite (R) eines Substrats (S) eine Rückseitentemperatur (14, 14a) oder ein Kathodenemitter (24) und darüber eine diese wenigstens teilweise bedeckende rückseitige Metallschicht (15; 25) gebildet sind, ist dadurch gekennzeichnet, dass im Randbereich (11; 21) des Bauelements (1-4) Injektionsdämpfungsmittel (18; 28; 14a; 15a) zur Verringerung der Ladungsträgerinjektion aus dem Rückseitenemitter (14, 14a) bzw. dem Kathodenemitter (24) in diesen Randabschnitt (11; 21) vorgesehen sind.

Description

  • Die Erfindung betrifft ein vertikales Leistungshalbleiterbauelement, z.B. eine vertikale Hochvoltdiode, einen GTO oder einen vertikalen IGBT (Insulated Gate Bipolar Transistor), bei denen auf der Rückseite eines Substrats eine Kathode bzw. ein Kathodenemitter oder eine Anode bzw. ein Anodenemitter oder ein Rückseitenemitter eines IGBTs und darüber eine diese wenigstens teilweise bedeckende rückseitige Metallschicht gebildet sind.
  • Im Randbereich vertikaler Leistungshalbleiterbauelemente, wie Dioden oder IGBTs, können dynamische Effekte, verursacht durch freie Ladungsträger, dazu führen, dass die Sperrfähigkeit in diesem Randbereich gegenüber der idealen Durchbruchspannung und auch gegenüber der Sperrfähigkeit des aktiven Bereichs während des Abschaltvorgangs deutlich reduziert ist. Während des Abschaltvorgangs kann es aufgrund der resultierenden erhöhten Ladungsträgerkonzentration in den Bereichen des Randes bzw. der Ansteueranschlüsse dazu kommen, dass sowohl die elektrische Feldstärke im Silizium als auch die Feldstärken in SiO2-Schichten oder weiteren Isolatorschichten, die zur Passivierung oder Feldplattenbildung im Randbereich auf der Siliziumoberfläche abgeschieden wurden, stark erhöht sind. Durch Feldstärkespitzen kann es dort zu einem Avalanchedurchbruch im Silizium oder zu einem Durchbruch des Oxids bzw. der Isolatorschicht kommen.
  • Anstelle von p-Ringen mit Feldplatten können auch andere Randkonstruktionen, wie mit p-Ringen ohne Feldplatten bzw. VLD-Rändern mit elektroaktiver, semiisolierender oder auch isolierender Abdeckung einzeln oder in Kombination auch mit weiteren, an sich bekannten, Randabschlüssen eingesetzt werden. Für alle dieser Randabschlüsse führen die beschriebenen Maßnahmen zu einer Verbesserung der dynamischen Eigenschaften.
  • In EP 0 419 898 sind Verfahren beschrieben, die bei Thyristoren durch eine lateral inhomogene Trägerlebensdauereinstellung die Konzentration freier Ladungsträger im Randbereich absenken und damit die statische und dynamische Sperrfähigkeit des Thyristors erhöhen. Diese Verfahrensweise erfordert allerdings häufig einen erheblichen Prozessaufwand und ist dadurch teuer. Ähnliche Verfahren dienen im Stand der Technik auch bei Dioden dazu, eine lateral inhomogene Trägerlebensdauer zu erreichen.
    •
  • Angesichts der oben geschilderten Nachteile des Standes der Technik ist es Aufgabe der Erfindung, wirksame und einfache und deshalb kostengünstige Mittel zur Reduktion der Konzentration freier Ladungsträger im Randbereich bzw. im Bereich der Steueranschlüsse eines vertikalen Leistungshalbleiterbauelements, z.B. eines IGBTs oder einer Hochvoltdiode anzugeben, um die statische als auch dynamische Sperrfähigkeit zu erhöhen und die Robustheit des Bauelements zu steigern.
  • Diese Aufgabe wird anspruchsgemäß gelöst.
  • Die Erfindung wird beispielhaft anhand einer Diode beschrieben, die einen Randabschluss auf der Anodenseite besitzt. Sie kann auch beispielsweise für IGBTs eingesetzt werden, wobei hier der p-dotierte Kollektorbereich auf der Rückseite unter dem Randabschluss und/oder unter dem Gatepadbereich in der beschriebenen Weise bearbeitet wird. Generell sind die beschriebenen Maßnahmen immer für die Seite des Halbleiterbauelements geeignet, die der Seite mit dem Randabschluss gegenüber liegt.
  • Die Erfindung schlägt somit gemäß einem wesentlichen Aspekt ein vertikales Leistungshalbleiterbauelement vor, das dadurch gekennzeichnet ist, dass im Randbereich des Bauelements Injektionsdämpfungsmittel zur Verringerung der Ladungsträgerinjektion aus der Kathode bzw. dem Kathodenemitter in diesen Randabschnitt vorgesehen sind.
  • Derartige Maßnahmen lassen sich bei Hochvoltdioden, GTOs und als auch bei IGBTs treffen.
  • Allen nachfolgend beschriebenen Injektionsdämpfungsmitteln ist gemein, dass sie unter dem Randbereich bzw. unter dem Bereich der Ansteueranschlüsse des Leistungshalbleiterbauelements angeordnet sind. Sinnvollerweise und bevorzugt reichen die Injektionsdämpfungsmittel noch mindestens zwei Ladungsträgerdiffusionslängen unter das aktive Gebiet.
  • In bevorzugter Ausführungsform sind die Injektionsdämpfungsmittel so ausgebildet, dass sie den ohmschen Kontakt zwischen der Rückseitenmetallisierung und dem Substrat im Randabschnitt des Bauelements verschlechtern oder unterbinden.
  • Die Injektionsdämpfungsmittel können in einem ganzflächig aufgebrachten Rückseitenemitter lokal im Randbereich des Bauteils eine nicht ausgeheilte Zone aufweisen, die dafür sorgt, dass dort die Trägerlebensdauer drastisch reduziert und die Injektion in die kritischen Chipbereiche, z.B. den Rand oder das Gatepad wesentlich verringert ist.
  • Weiterhin können die Injektionsdämpfungsmittel in einem durch Protonendotierung eingebrachten Feldstopp im Randbereich des Bauteils eine nicht ausgeheilte Zone aufweisen, die ebenfalls die Injektion in die kritischen Chipbereiche, wie z.B. den Rand des Chips deutlich verringert.
  • Die Injektionsdämpfungsmittel können bei einem IGBT bevorzugt durch einen vom Rand des Bauelements zurückgezogenen Rückseitenemitter gebildet sein. Dabei ist bevorzugt die laterale Ausdehnung des Rückseitenemitters um mindestens zwei Diffusionslängen geringer als die laterale Ausdehnung eines Zellenfeldes mit Bodyzonen auf der Vorderseite des Bauelements.
  • In alternativer Ausführungsform können bei einem IGBT die Injektionsdämpfungsmittel durch die vom Rand zurückgezogene Rückseitenmetallisierung gebildet sein, wobei auch hier die laterale Ausdehnung der Rückseitenmetallisierung zum Rand des Bauelements hin geringer ist als die laterale Ausdehnung eines Bodyabschnitts auf der Vorderseite des IGBTs.
  • Letztere Maßnahme wirkt sich insbesondere dort vorteilhaft aus, wo die Injektionsdämpfungsmittel zusätzlich im Randabschnitt, in dem die Rückseitenmetallisierung nicht vorhanden ist, einen durch Ionenimplantation zerstörten Kathoden- bzw. Rückseitenemitterabschnitt aufweisen.
  • Für den Fall, dass das vertikale Leistungshalbleiterbauelement eine Hochvoltdiode ist, können die Injektionsdämpfungsmittel bei einer Ausführungsform durch eine vom Rand zurückgezogene Kathode gebildet sein. Bei einer alternativen Ausführungsform der Hochvoltdiode, bei der die Kathode ein zweistufiges Dotierungsprofil aufweist, wobei der tiefer diffundierte Teil der Kathode als Feldstoppzone und der Teil der Kathode mit geringerer Diffusionstiefe als transparenter bzw. nur geringfügig ausgeheilter Emitter gebildet sind, können die Injektionsdämpfungsmittel durch die vom Rand zurückgezogene Rückseitenmetallisierung gebildet sein.
  • Bei einer weiteren alternativen Ausführungsform einer erfindungsgemäßen Hochvoltdiode, deren Kathode wie zuvor beschrieben ein zweistufiges Dotierungsprofil aufweist, können die Injektionsdämpfungsmittel durch eine vergrabene, den transparenten Emitter im Randabschnitt zerstörende Schicht gebildet sein, wobei bevorzugt die vergrabene Schicht aus amorphisiertem Silizium, Si3N4 oder SiO2 besteht.
  • Auch bei einer erfindungsgemäßen Hochvoltdiode kann bevorzugt die laterale Ausdehnung der zurückgezogenen Kathode bzw. der zurückgezogenen Metallschicht oder des unzerstörten transparenten Emitters zum Rand des Bauelements hin geringer sein als die laterale Ausdehnung einer Anode auf der Vorderseite zum Rand der Hochvoltdiode hin.
  • Bei einem erfindungsgemäß gestalteten IGBT ist der Rückseitenemitter bevorzugt ein p-dotierter Emitter, während bei einer erfindungsgemäßen Hochvoltdiode die Kathode bevorzugt ein n-dotierter Kathodenemitter ist.
  • Durch die erfindungsgemäß vorgeschlagene Beschränkung der lateralen Ausdehnung des p-Emitters des erfindungsgemäßen IGBTs so, dass er eine geringere laterale Ausdehnung als der gegenüberliegende p-Bodybereich aufweist, das heißt also, dass der Randbereich des IGBTs und der äußere Teil der p-Bodys keinen kollektorseitigen p-Emitter aufweist, wird eine Reduktion der freien Ladungsträger im Randbereich des Bauelements sowohl im eingeschalteten Zustand als auch während des Abschaltvorgangs erzielt. Dies führt dazu, dass während des Abschaltens weniger Ladungsträger abtransportiert werden müssen, die dynamisch das elektrische Feld aufsteilen, und somit die dynamische Sperrfähigkeit reduzieren. Beim IGBT kommt noch hinzu, dass durch den reduzierten Abtransport von Elektronen zur Rückseite und die fehlende Injektion des p-Emitters im Randbereich beim Abschalten wesentlich weniger Löcher in den Rand des IGBTs injiziert werden, während im zentralen Bauelementbereich die Teiltransistorverstärkung αpnp voll wirksam bleibt. Daraus folgt eine Steigerung der Sperrfähigkeit des IGBT-Randes und ggf. des Gatepadbereichs beim Schalten gegenüber dem zentralen Zellgebiet.
  • Das heißt also, dass der Randbereich bei geeigneter Dimensionierung des IGBTs wie Dicke, spezifischer Widerstand des Grundmaterials und p-Emitterwirkungsgrad eine höhere Sperrfä higkeit aufweisen kann als das Zentralbereich des IGBTs und dass der spannungsbedingte Durchbruch beim Abschalten somit auch in diesem Zentralbereich auftritt. Da hier der dynamische Durchbruch beim Abschalten in einem homogenen und großflächigeren Gebiet auftritt und nicht, wie im Randbereich, örtlich lokalisiert, können höhere Stromdichten verkraftet werden. Hinzu kommt, dass unter bestimmten Umständen (zum Beispiel bei Presspack-IGBTs) die emitterseitige Kühlung im Zentralbereich besser sein kann und somit die thermische Belastung des Randes geringer ausfällt.
  • Durch die Reduktion der Anzahl freier Ladungsträger im Randbereich wird nicht nur der Rand selbst entlastet, sondern auch der an den Randbereich angrenzende Teil des Zellenfeldes. Dieser Teil des aktiven Gebiets ist stärker belastet als zentraler gelegene Stellen des Zellenfelds und muss üblicherweise durch andere, aufwändige Konstruktionen geschützt werden, damit das Hauelement nicht über die Maßen in seiner abschaltbaren Stromdichte limitiert wird.
  • Analog wird bei einer Diode der an den Rand angrenzende Teil der p-Wanne entlastet, der ebenfalls zu den kritischen Bereichen gehört.
  • Sollte der Randabschluss so ineffektiv oder der Emitterwirkungsgrad so schlecht sein, dass der Durchbruch trotzdem im Randbereich des IGBTs stattfindet, empfiehlt es sich, den p-Emitterwirkungsgrad zum Beispiel durch höhere Implantationsdosen oder höhere Ausheiltemperaturen zu erhöhen oder auch die Gesamtdicke des Bauelements zu verringern, so dass man den Durchbruch in den zentralen Bauelementbereich hinein verlegt ohne dabei allerdings viel Sperrspannung zu verlieren. Dies würde auch eine Verringerung des VCESAT und auch – im Fall des verstärkten Emitters – ein weicheres Abschaltverhalten bei gleichzeitig erhöhten Abschaltverlusten ermöglichen. Es ist auch denkbar, den p-Emitterwirkungsgrad im Zel lenfeld nur lokal zu erhöhen, wie es sich zum Beispiel durch eine zusätzliche maskierte Akzeptorimplantation realisieren lässt. Dies kann zum Beispiel so aussehen, dass höher dotierte p-Inseln im niedriger dotierten ganzflächigen, allerdings wie vorher beschrieben im Randbereich ausgesparten p-Emitter integriert werden. Man kann auch den spezifischen Widerstand des Ausgangsmaterials anheben und damit die Höhenstrahlungsfestigkeit verbessern.
  • Die laterale Beschränkung des Emitters lässt sich relativ einfach durch eine maskierende Oxid-, Nitrid- oder Lackmaske realisieren, die den Randbereich während der Akzeptorimplantation abdeckt. Da die lateralen Abmessungen (Breite bzw. Durchmesser) des kollektorseitigen p-Emitters mindestens zwei Diffusionslängen, noch besser jedoch drei bis vier Diffusionslängen geringer sind als die laterale Ausdehnung des p-Bodybereichs auf der Vorderseite, wird der Einfluss der lateralen Diffusion freier Ladungsträger weitgehend beschränkt. Die erfindungsgemäße Verfahrensweise, die laterale Ausdehnung des kollektorseitigen p-Emitters zu beschränken, lässt sich sowohl für ausgeheilte Emitter (das heißt Ausheiltemperaturen >700°C) als auch für so genannte transparente Emitter (Ausheiltemperaturen <600°C) einsetzen. Im Fall eines PT-(Punch Through-)IGBT ist dem kollektorseitigen p-Emitter eine n-dotierte Stoppzone vorgelagert. Es empfiehlt sich, diese weiterhin ganzflächig und homogen auszuführen, um die volle Sperrfähigkeit zu gewährleisten. Im Falle eines nicht transparenten Emitters sollte die Rückseitenmetallisierung ganzflächig ausgeführt sein oder im Allgemeinen zumindest über den maskierten p-Emitter herausragen. Will man eine gewisse Rückwärtssperrfähigkeit des IGBT realisieren, bietet es sich zum Beispiel an, ein zur maskierten Akzeptorimplantation verwendetes strukturiertes Oxid nicht abzulösen und mit der Metallisierung zu bedecken.
  • Natürlich ist es auch bei IGBTs möglich, die Anzahl freier Ladungsträger im Randbereich zusätzlich durch eine Absenkung der Ladungsträgerlebensdauer mittels maskierter Bestrahlungstechniken oder auch durch eine maskierte Schwermetalldiffusion (zum Beispiel Platin) zu reduzieren. Hier sind allerdings einerseits der Maskierungsaufwand und auch die Kosten höher und andererseits würden sich bei Bestrahlung deutlich höhere Leckströme im Randbereich ergeben.
  • Im Falle, dass der IGBT einen transparenten Emitter aufweist, schlägt die Erfindung eine Zurückziehung der Metallisierung vom Randbereich vor. Ein derartiger transparenter Emitter zeichnet sich insbesondere durch eine relativ geringe elektrisch aktive Dotierungsdosis aus und somit auch durch eine relativ schlechte Querleitfähigkeit. Dies bewirkt eine Reduzierung der freien Ladungsträger im Randbereich des Bauelements während des Abschaltvorgangs und somit eine Steigerung der Robustheit des IGBT-Randes.
  • Durch die erfindungsgemäß vorgeschlagene Maßnahme, den außerhalb der zurückgezogenen Rückseitenmetallisierung liegenden Bereich des transparenten Emitters durch eine maskierte Bestrahlung so weit zu schädigen, dass er in diesem Bereich seine elektrische Aktivität weitgehend verliert, lässt sich die Robustheit im Randbereich noch mehr steigern. Als Maske für diese Bestrahlung dient vorteilhafterweise die zurückgezogene Metallisierung selber oder auch die Fotolackschicht, die nach der strukturierten Metallätzung auf der durch diesen Lack geschützten Metalloberfläche noch vorhanden ist. Als Atome für diesen zerstörenden Implantationsvorgang kommt zum Beispiel Silizium oder Argon in Frage. Auch die Verwendung einer Phosphorimplantation wäre denkbar, da diese, auch wenn sie aufgrund des fehlenden nachfolgenden Hochtemperaturschrittes nur teilweise aktiviert wird, zu einer teilweisen oder vollständigen Kompensation oder sogar zu einer Überdo tierung des transparenten p-Emitters in dem solchermaßen implantierten Randbereich führen kann.
  • Zur Herstellung der vom Rand zurückgezogenen Kathode einer erfindungsgemäßen vertikalen Hochvoltdiode wird deren Rückseite wie folgt prozessiert:
    • – ganzflächige n–-Implantation für ausreichende Sperreigenschaft und Feldstoppverhalten der Diode mit niedriger Dosis (zum Beispiel n–-Implantation mit einer Dosis, die mindestens der Durchbruchsladung ≈ 1,3 ... 1,8 · 1012/cm–2 entspricht). Dabei entsteht eine typische Oberflächenkonzentration von ca. 1 bis 2 · 1015 cm–3
    • – ganzflächige n+-Implantation des Emitters und anschließende Ausheilung mit der n–-Implantation (zum Beispiel bei 700°C und höher);
    • – Fototechnik auf der Rückseite (justiert zur Vorderseite), wobei die Lackmaske als Ätzmaske verwendet wird;
    • – Nass- bzw. Trockenätzprozess auf der Rückseite gegenüberliegend zum Bereich des Randabschlusses auf der Vorderseite;
    • – genau definierte Festlegung der Oberflächendotierung und der verbleibenden Dosis durch Festlegung der Ätztiefe.
  • Durch den Ätzprozess kann der Rückseitenemitter (Kathode) der Diode strukturiert werden und die Oberflächendotierung sowie die Dosis des n–-Profils im Randbereich der Rückseite definiert eingestellt werden. Die oben genannte Oberflächenkonzentration bei einer Feldstoppdiode von 1 bis 2 · 1015/cm3 kann im Randbereich bereits zu hoch sein und zu einer gewissen Ladungsträgeremission und somit zu einer Reduzierung der angezielten Robustheit der Diode führen. Mit dem neuen Verfahren jedoch lässt sich die Oberflächenkonzentration im Randbereich der Diode (Rückseite) durch die frei wählbare Ätztiefe einstellen.
  • Im US-Patent 6,351,024 B1 ist eine alternative Möglichkeit beschrieben, bei der die Trägerkonzentration im Randbereich im Durchlassfall deutlich reduziert wird. Dazu kann der Rückseitenemitter auf der dem Rand gegenüberliegenden Oberfläche des Chips nur lokal innerhalb des aktiven Gebiets eingebracht werden. Ist der Abstand zum Rand größer als etwa die ambipolare Diffusionslänge im überschwemmten Durchlassfall, so wird die Trägerkonzentration im Randgebiet wirksam reduziert. Man erreicht damit ganzflächige Getterwirkung auf der Rückseite R und eine Reduzierung der Injektion der n–-Stoppzone.
  • Bei dem weiteren erfindungsgemäßen Ausführungsbeispiel einer Hochvoltdiode, deren Kathode ein zweistufiges Dotierungsprofil aufweist, wobei der tiefer diffundierte Teil der Diode als Feldstoppzone und der Teil mit geringerer Diffusionstiefe als transparenter bzw. nur geringfügig ausgeheilter Emitter gebildet sind, kann die die Injektionsdämpfungsmittel bildende vergrabene, den transparenten Emitter im Randbereich störende Schicht, die zum Beispiel aus SiO2 oder auch aus amorphisiertem Si besteht, durch eine strukturierte Sauerstoffimplantation mit nachfolgender Ausheilung oder durch Amorphisierung mittels schwerer, nicht dotierender Ionen, wie zum Beispiel Krypton, Argon oder Silizium realisiert werden. Dazu ist, unabhängig von den verwendeten Dotierungsprofilen nur eine einzige Rückseitenfototechnik notwendig.
  • Die erwähnte isolierende bzw. stark geschädigte vergrabene Schicht verhindert eine Injektion von Ladungsträgern bzw. die Ausbildung von Plasmaladungsträgern im Bereich unter dem Randabschluss der Hochvoltdiode. Dabei können alle Prozesse zum Einstellen der Dotierungsprofile unverändert bleiben.
    •
  • Die obigen und weitere vorteilhafte Merkmale werden in der nachfolgenden Beschreibung verschiedener Ausführungsbeispiele erfindungsgemäßer Leistungshalbleiterbauelemente noch deutli cher, wenn Bezug auf die beiliegenden Zeichnungsfiguren genommen wird. Die Figuren zeigen im Einzelnen:
  • 1 schematisch einen Querschnitt durch einen Randabschnitt eines ersten Ausführungsbeispiels eines erfindungsgemäßen IGBTs;
  • 2 einen schematischen Querschnitt durch einen Randabschnitt eines zweiten Ausführungsbeispiels eines erfindungsgemäßen IGBTs;
  • 3 einen schematischen Querschnitt durch einen Randabschnitt eines ersten Ausführungsbeispiels einer erfindungsgemäßen Hochvoltdiode;
  • 4 einen schematischen Querschnitt durch einen am Rand eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Hochvoltdiode liegenden Abschnitt;
  • 5 einen schematischen Querschnitt durch einen am Rand eines dritten Ausführungsbeispiels einer erfindungsgemäßen Hochvoltdiode liegenden Abschnitt;
  • 6 graphisch ein Simulationsergebnis des Verlaufs der elektrischen Feldstärke an der Oberfläche (Tiefe annähernd 3 μm) bei einem ersten Ausführungsbeispiel einer Hochvoltdiode mit vom Rand zurückgezogener Rückseitenmetallisierung und durchgezogenem n-Emitter;
  • 7 graphisch ein Simulationsergebnis des Verlaufs der elektrischen Feldstärke im Randbereich an der Oberfläche (Tiefe annähernd 3 μm) eines zweiten Ausführungsbeispiels einer Hochvoltdiode gemäß der Erfindung mit zurückgezogener Rückseitenmetallisierung und zurückgezogenem n-Emitter;
  • 8 graphisch ein Simulationsergebnis des Verlaufs der elektrischen Feldstärke im Randbereich an der Oberfläche (Tiefe annähernd 3 μm) eines als Vergleichsbeispiel dienenden Leistungshalbleiterbauelements mit durchgezogener Rückseitenmetallisierung und durchgehendem n-Emitter.
  • Im Folgenden werden anhand der 1 und 2 zunächst die Merkmale eines ein erfindungsgemäßes vertikales Leistungshalbleiterbauelement bildenden IGBTs beschrieben. 1 zeigt schematisch einen Querschnitt durch einen Randabschnitt eines erfindungsgemäßen IGBTs 1 mit einem vom links dargestellten Rand zurückgezogenen Kathodenemitter bzw. kollektorseitigem p-Emitter 14. Auf der Vorderseite V eines Halbleitersubstrats S ist bis zu der durch eine gestrichelte Linie gezeichneten Begrenzung ein Zellenfeld innerhalb von p-Bodys 12 oberhalb einer n-Basis 13 gebildet. Links von der vertikalen gestrichelten Linie schließt sich ein zum Beispiel mit Feldplatten und/oder Feldringen versehener Randbereich 11 des IGBTs 1 an. Die Rückseite R des IGBTs 1 weist eine durchgehend aufgebrachte Rückseitenmetallisierung 15 auf. Der kollektorseitige p-Emitter 14 ist zurückgezogen, so dass der Randbereich 11 des IGBTs 1 und der zum Rand weisende äußere Teil des p-Bodys 12 keinen kollektorseitigen p-Emitter 14 aufweist. Dabei ist die mit dem Pfeil A gekennzeichnete laterale Ausdehnung des kollektorseitigen p-Emitters bzw. Kathodenemitters 14 um zwei oder mehr Diffusionslängen L, bevorzugt um 3 bis 4 Diffusionslängen geringer als die laterale Ausdehnung des die Bodybereiche 12 enthaltenden Zellenfeldes, die bis zu der vertikalen gestrichelten Linie geht. Diese Maßnahme bewirkt eine Reduzierung der freien Ladungsträger im Randbereich 11 des IGBTs sowohl im eingeschalteten Zustand als auch während des Abschaltvorgangs. Daraus folgt eine Steigerung der Sperrfähigkeit des IGBT-Randes, da im Randbereich 11 durch die fehlende Injektion des p-Emitters 14 der im zentralen Bauelementbereich wirksame Teiltransistorverstärkungsfaktor αpnp entfällt und zur Erreichung der Sperrfähigkeit weniger Ladungsträger abtransportiert werden müssen. Die beim herkömmlichen IGBT, bei dem der p-Emitter bis zum Rand des Bauteils geht, bei dem Ausräumen der gespeicherten Minoritätsladungsträger (die in diesem Beispiel Löcher sind) entstehenden hohen Feldspitzen, die kurz- bzw. langfristig zu Schädigungen des Oxids oder der eventuell vorhandenen Abdeckschicht im Randbereich 11 führen können, sind bei dem in 1 dargestellten IGBT gemäß der Erfindung vermieden.
  • Das heißt also, dass bei diesem IGBT der Randbereich 11, wenn der IGBT hinsichtlich Dicke und ρ-Wert sowie p-Emitterwirkungsgrad geeignet dimensioniert ist, eine höhere dynamische Sperrfähigkeit aufweisen kann als der zentrale Bereich des Bauelements, so dass der spannungsbedingte Durchbruch beim Abschalten in diesem Zentralbereich auftritt. Hier tritt der dynamische Durchbruch aber in einem homogenen und großflächigeren Gebiet auf und nicht, wie im Randbereich 11 örtlich lokalisiert, wodurch höhere Stromdichten verkraftet werden können. Hinzu kommt, dass unter bestimmten Umständen (wie zum Beispiel bei Press-Pack IGBTs) die emitterseitige Kühlung im Zentralbereich besser und somit die thermische Belastung des Randes geringer ist. Im Allgemeinen ist in dem Bereich 18, in dem kein p-Emitter 14 vorhanden ist, der elektrische Kontakt zwischen dem Substrat S und dem Rückseitenmetall 15 verschlechtert, das heißt er ist nicht ohmsch.
  • Die in 1 gezeigte laterale Beschränkung des p-Emitters 14 lässt sich einfach durch eine maskierende Oxid-, Nitrid- oder Lackmaske realisieren, die den Randbereich auf der Rückseite während der Akzeptorimplantation abdeckt. Das beschriebene Verfahren lässt sich sowohl für ausgeheilte Emitter als auch für so genannte transparente Emitter einsetzen. Ferner ist für bestimmte IGBT-Typen (wie beim Punch-Through-IGBT) dem p-Emitter eine n-dotierte Stoppzone 17 vorgelagert. Diese ist in diesem Ausführungsbeispiel ganzflächig und homogen, um die volle Sperrfähigkeit zu gewährleisten.
  • Die rückseitige Metallisierung 15 ist ganzflächig ausgeführt. Sie sollte in jedem Fall lateral über den maskierten Emitter 14 herausragen.
  • Ein in 2 in Form eines schematischen Querschnitts dargestelltes und mit 2 bezeichnetes zweites Ausführungsbeispiel eines erfindungsgemäßen IGBTs ist auf der Vorderseite V im Randbereich 11 und in dem die p-Bodys 12 aufweisenden Zellenfeld identisch mit dem in 1 gezeigten IGBT 1 des ersten Ausführungsbeispiels. Alternativ ist bei dem in 2 gezeigten IGBT 2 auf der Rückseite R statt des zurückgezogenen p-Emitters die Metallisierung 15 so weit zurückgezogen, dass ihre durch den Pfeil A angedeutete laterale Ausdehnung kleiner ist als die laterale Ausdehnung des die p-Body-Bereiche 12 enthaltenden Zellenfelds 12.
  • Diese Maßnahme der zurückgezogenen Rückseitenmetallisierung 15 wird besonders für einen IGBT 2 mit transparentem p-Emitter 14 vorgeschlagen. Ein derartiger transparenter Emitter 14 zeichnet sich insbesondere durch eine relativ geringe elektrisch aktive Dotierungsdosis aus und somit auch durch eine relative schlechte Querleitfähigkeit. Dies bewirkt eine Reduzierung der freien Ladungsträger im Randbereich 11 des IGBTs während des Abschaltvorgangs und somit eine Steigerung der Robustheit des IGBT-Randes.
  • In 2 ist mit der kreuzschraffierten Zone 14a eine weitere Maßnahme zur Steigerung der Robustheit des Randbereichs 11 veranschaulicht. Dies wird erfindungsgemäß dadurch erzielt, dass der außerhalb der zurückgezogenen Metallisierung 15 liegende Bereich 15a des transparenten Emitters 14 durch eine maskierte Bestrahlung so weit geschädigt wird, dass der dortige Emitterbereich 14a seine elektrische Aktivität weitgehend verliert. Als Maske für diese Bestrahlung kann vorteilhafterweise die zurückgezogene Metallisierung 15 selbst oder die Fotolackschicht dienen, die nach der strukturierten Metallätzung auf der durch diesen Lack geschützten Metalloberfläche noch vorhanden ist. Als Atome für diesen zerstörenden Implantationsvorgang kommen zum Beispiel Silizium oder Argon in Frage. Auch wäre eine Phosphorimplantation denkbar, da diese – auch wenn sie aufgrund des fehlenden nachfolgenden Hochtemperaturschrittes nur teilweise aktiviert wird – zu einer teilweisen oder vollständigen Kompensation bzw. sogar zu einer Überdotierung des transparenten p-Emitters 14 in dem solchermaßen implantierten Randbereich 14a führen kann.
  • Weiterhin kann der in 2 gezeigte IGBT 2, wie schon der in 1 veranschaulichte IGBT 1 eine Feldstoppzone 17 aufweisen. Im Fall der Si- oder Ar-Implantation kann die Schädigung des Kristallgitters auch noch teilweise in die Feldstoppzone 17 hineinreichen, um die Injektion von Ladungsträgern aus der Feldstoppzone 17 in die Basiszone 23 zu reduzieren.
  • Wie weiter unten anlässlich der Diskussion der 4 gezeigt wird, kann das bei dem IGBT 2 angewendete Konzept auch bei Dioden angewendet werden und zwar unter der Voraussetzung, dass deren n-Emitter (auf der Rückseite) ein zweistufiges Dotierungsprofil aufweist, wobei der tiefer diffundierte Teil eine Feldstoppzone bildet und der Teil mit geringerer Eindringtiefe als transparenter bzw. nur geringfügig ausgeheilter Emitter realisiert ist.
  • 3 zeigt anhand eines schematischen Querschnitts durch einen Randabschnitt eines vertikalen erfindungsgemäßen Leistungshalbleiterbauelements, ein mit 3 bezeichnetes weiteres Ausführungsbeispiel, das eine Hochvoltdiode ist. Auf der Vorderseite V dieser Hochvoltdiode 3 befindet sich rechts von einer durch eine vertikale gestrichelte Linie markierten Grenze eines Randbereichs 21 eine p-Wanne 22 oberhalb einer n-Basis 23 in einem Substrat S. Auf der Rückseite R der Diode 3, die eine Rückseitenmetallisierung 25 aufweist ist ein zurückgezogener n+-Emitter bzw. eine n+-Kathode 24 gebildet, unter der eine n–-dotierte Feldstoppzone 27 liegt.
  • Dazu wird die Rückseite R der Diode 3 wie folgt prozessiert:
  • – ganzflächige n–-Implantation (der Feldstoppzone) für ausreichende Sperreigenschaften und Feldstoppverhalten der Diode 3 mit niedriger Dosis, mindestens so hoch wie die Durchbruchsladung 1,3...1,8 · 1012/cm2. Dabei entsteht eine typische Oberflächenkonzentration von ca. 1 bis 2 · 1015/cm3;
  • – ganzflächige Phosphorimplantation des n-Emitters und anschließende Ausheilung zusammen mit der n–-Implantation des Feldstopps 27 (zum Beispiel bei 700°C und höher bzw. bei Feldstoppdioden mit Diffusionsprozess zum Beispiel bei 900°C);
  • – Fototechnik auf der Rückseite R justiert zur Vorderseite V, das heißt zur p-Wanne, wobei eine Lackmaske als Ätzmaske verwendet wird;
  • – Nass- oder Trockenätzprozess auf der Rückseite R unter dem Randbereich 21; und
  • – genau definierte Festlegung der Oberflächendotierung und der verbleibenden Dosis durch Festlegung der Ätztiefe.
  • Durch den gestrichelt schraffierten Bereich 25a der Rückseitenmetallisierung 25 ist angedeutet, dass eine weitere Maßnahme das Weglassen bzw. Entfernen der Rückseitenmetallisierung 25 im Randbereich sein kann, die den Kontakt zum Substrat S bzw. zur Feldstoppzone 27 an der mit 18 bezeichneten Fläche unterbindet.
  • Bei der oben beschriebenen und in 3 dargestellten Hochvoltdiode 3 wird durch den Ätzprozess der Rückseitenemitter 24 der Diode 3 strukturiert und die Oberflächendotierung sowie die Dosis des n–-Profils im Randbereich der Rückseite durch den Ätzprozess definiert eingestellt. Damit kann durch die frei gewählte Ätztiefe die Oberflächenkonzentration im Randbereich der Diode 3 auf der Rückseite eingestellt und die Ladungsträgeremission im Randbereich der Diode 3 von der Rückseite stark zurückgedrängt bzw. unterbunden werden. Das Abätzen des Rückseitenemitters ist bei IGBTs natürlich auch möglich.
  • Bei einer in 4 in Form eines schematischen Querschnitts gezeigten weiteren Ausführungsform eines als eine Hochvoltdiode 4 gestalteten vertikalen Leistungshalbleiterbauelements ist die Vorderseite V genau so gestaltet wie bei der zuvor beschriebenen in 3 dargestellten Hochvoltdiode 3. Auf der Rückseite R weist die Hochvoltdiode 4 gemäß 4 eine durchgehende Metallisierung 25 und einen n-Emitter mit zweistufigem Dotierungsprofil auf, wobei der tiefer in das Substrat S diffundierte Teil als Feldstoppzone 27 und der Teil mit geringerer Eindringtiefe als transparenter bzw. nur geringfügig ausgeheilter Emitter 24 ausgebildet ist. Zwischen diesem transparenten Emitter 24 und der Rückseitenmetallisierung 25 befindet sich eine durchgehende mit ausgeheiltem Phosphor dotierte Schicht 26. Justiert zur Vorderseite V ist im Randbereich 21 in der Tiefe der n-Emitterschicht 24 eine vergrabene Schicht 28 aus SiO2 oder amorphisiertem Silizium gebildet. Amorphisieren bedeutet die drastische Reduktion der Leitfähigkeit der n-Emitterschicht 24 sowie der Ladungsträger-Diffusionslängen. Diese vergrabene Schicht 28 verhindert praktisch die Injektion von Ladungsträgern im Randbereich 21. Somit kann sich dort kein Plasma bilden. Diese Schicht z.B. kann durch eine strukturierte Sauerstoffimplantation mit nachfolgender Ausheilung oder, wie erwähnt, durch Amorphisie rung mittels schwerer, nicht dotierender Ionen, wie zum Beispiel Krypton, Argon oder Silizium realisiert werden.
  • Da die isolierende bzw. stark geschädigte vergrabene Schicht 28 eine Injektion von Ladungsträgern bzw. die Ausbildung von Plasmaladungsträgern im Randbereich 21 verhindert, werden, wenn die Diode bei einem Abkommutiervorgang verwendet wird, die hohen Feldbelastungen in den Oxiden im Randbereich vermiedan. Dadurch wird die Robustheit und Schaltfestigkeit der Diode 4 erhöht und der sichere Betriebsbereich ausgeweitet.
  • Ein wesentlicher Vorteil der Bildung der vergrabenen Schicht 28 von der Rückseite R der Hochvoltdiode 4 her ist, dass unabhängig von den verwendeten Dotierungsprofilen nur eine einzige Rückseitenfototechnik notwendig ist, wohingegen eine Emitterabschattung mittels Lack zwei Rückseitenfototechniken erfordern würde. Alle Prozesse zum Einstellen der Dotierungsprofile können bei dem bei der Herstellung der Hochvoltdiode 4 verwendeten Verfahren unverändert bleiben. Die isolierende bzw. stark geschädigte Schicht 28 kann dabei bis zur Oberfläche der Struktur reichen. Im Innenbereich kann auf den vergrabenen bzw. nur geringfügig ausgeheilten Emitter 24 verzichtet werden. Dann übernimmt der in seinem Wirkungsgrad entsprechend angepasste Emitter 26 sowohl die Funktion des ohmschen Kontakts zur Metallisierung als auch die des Emitters.
  • 5 zeigt einen schematischen Querschnitt im Randbereich eines mit 5 bezeichneten dritten Ausführungsbeispiels einer Hochvoltdiode. Die Strukturen zur Bildung von Injektionsdämpfungsmittel sind hier beispielhaft bei einer Hochvoltdiode 5 angewendet, können aber gleichermaßen auch für einen IGBT verwendet werden.
  • Das hier vorgeschlagene Bauelement 5 sieht vor, den Rückseitenemitter 24 zwar ganzflächig in den Chip einzubringen, aber nur im aktiven Bereich, das heißt nicht im Randbereich 21 auszuheilen. Als weitere Maßnahme ist vorgesehen, in einer dem Rückseitenemitter 24 vorgelagerten Feldstoppzone 27 die Strahlenschäden der Protonendotierung nur im aktiven Bereich des Bauelements, das heißt nicht oder nur unwesentlich im Randbereich 21 auszuheilen. Derartige Feldstoppschichten sind übliche Schichten in bipolaren Bauelementen zur Reduktion der erforderlichen Chipdicke und somit zur wirksamen Optimierung der elektrischen Gesamtverluste. Somit lässt sich das in 5 gezeigte und hier beschriebene Bauelement 5 besonders vorteilhaft als Dünnscheibenbauelement realisieren, bzw. die Methode mit Dünnscheibenprozessen kombinieren.
  • Zur Herstellung des erfindungsgemäßen Bauelements 5 wird nach dem Dünnen der Chips auf dem Wafer auf ihre endgültige Dicke sowohl der Rückseitenemitter als auch der Protonenfeldstopp vorzugsweise mit Ionenimplantation eingebracht. Die Kristallschäden, die die Implantation im Grundmaterial hinterlässt, stellen hochwirksame Rekombinationszentren dar, die die Trägerlebensdauer drastisch reduzieren. Die Injektion in Chipbereiche und somit die Ladungsträgerüberschwemmung unter kritischen Bereichen, wie zum Beispiel unter dem Rand 21 oder dem Gatepad eines IGBTs können somit sehr wirksam reduziert werden. Dies führt zum einen zu niedrigeren Schaltverlusten und zum anderen zu einer gesteigerten Robustheit des Bauelements. Im aktiven Gebiet sind die durch die Implantation verursachten Kristallschäden so nicht akzeptabel, weil dadurch die Durchlassverluste zu stark ansteigen würden. Die Implantationsschäden müssen also zumindest teilweise ausgeheilt werden. Als besonders vorteilhaft bietet sich an, das Ausheilen maskiert, zum Beispiel in einem RTA-Prozess (RTA: Rapid Thermal Annealing) vorzunehmen. Dabei befinden sich die Randbereiche 21 des Chips bzw. das Gatepad im Schatten einer Maske und werden dadurch nicht so stark erhitzt. In den abgeschatteten Randbereichen bleiben also die Kristallschäden sowohl der Implantation des Rückseitenemitters 24 als auch der Feldstoppzone 27 stärker Feldstoppzone 27 stärker erhalten und somit die Injektion von Ladungsträgern in diese Chipbereiche schwach.
  • Bei dem RTA-Prozess ist die erreichbare Temperatur limitiert, wenn sich auf der Vorderseite V bereits eine Metallisierung befindet. Ebenfalls ist die Temperatur und Zeit begrenzt, weil die laterale Wärmeausbreitung nicht vernachlässigt werden kann. Die Maske muss ebenfalls wie in dem bekannten Verfahren zur Vorderseite justiert werden. Allerdings sind die Toleranzanforderungen im Bereich von einigen 10 μm Genauigkeit im Vergleich zu üblichen Toleranzen in der Halbleitertechnologie nur äußerst grob. Alternativ lassen sich die Implantationen auch mit lokaler Laserbestrahlung ausheilen. Nachdem die Einzelpulse der Laserbestrahlung nur sehr kurz sind, gilt die obige Einschränkung der Temperatur nicht, auch wenn sich bereits eine Metallisierung auf der Chipvorderseite V befindet. Hier werden nur die gewünschten Bereiche auf der Rückseite gegenüber den aktiven Bereichen bestrahlt und somit ausgeheilt. Das Ausheilen erfolgt dabei über das Schreiben mit dem Laserstrahl bzw. den Laserpulsen ohne Verwendung einer Maske. Wegen der groben Toleranzanforderungen lässt sich für die vorgenannten Verfahren die gleiche Justage bzw. das gleiche Justageverfahren auf den Waferrand bzw. die Flats oder Notches verwenden, mittels derer die Erstbelichtung auf den Wafer grob justiert worden war. In 5 gibt der Pfeil A die laterale Ausdehnung der ausgeheilten Bereiche jeweils des Rückseitenemitters 24 und der Feldstoppzone 27 an. Die links davon liegenden Abschnitte 28 und 29 der Feldstoppzone 27 bzw. des Rückseitenemitters 24 sind gemäß der obigen Lehre nicht oder nur schwach ausgeheilt.
  • Der Rückseitenemitter 14, 14a, 24 kann nur im Zentralbereich des Bauelements und nicht im Randbereich 11 aktiviert werden, indem vor oder nach der Durchführung des Ionenimplantationsschrittes, der für die Dotierung des Rückseitenemitters erforderlich ist, dieser Zentralbereich durch einen maskier ten Implantationsschritt mit nicht-dotierenden Ionen wie z. B. Silizium oder Argon amorphisiert wird und anschließend mittels eines Ausheilschrittes bei erhöhter Temperatur nur im Bereich der Amorphisierung signifikant durch die Rekristallisation des Siliziums aktiviert wird.
  • Die obige Beschreibung sollte verständlich machen, dass sowohl die Maßnahme, die Injektionsdämpfungsmittel durch eine im Randbereich der ganzflächig aufgebrachten Kathode 24 oder des ganzflächig aufgebrachten Kathodenemitters liegenden nicht ausgeheilte Zone 29 zu bilden, sowie die Maßnahme, die Injektionsdämpfungsmittel durch eine im Randbereich einer der Kathode oder dem Kathodenemitter 24 vorgelagerten Feldstoppzone 27 liegende nicht ausgeheilte Zone 28 zu bilden, sowohl einzeln als auch in Kombination miteinander eingesetzt werden können.
  • Natürlich lassen sich bei dieser Erfindung ebenfalls eine oder mehrere vollständig ausgeheilte oder vollständig nicht ausgeheilte Emitter- bzw. Feldstoppschichten mit lokal ausgeheilten Feldstopp und/oder Emitterschichten kombinieren, um die Bauelementeigenschaften gezielt zu beeinflussen. Es ist auch denkbar, die Rückseite durch eine Damage-Implantation etwa gemäß dem oben beschriebenen und in 4 gezeigten Ausführungsbeispiel 4 lokal oder auch ganzflächig oberflächennah zu amorphisieren, um somit bei einer nachfolgenden lokalen Laserbestrahlung oder auch mittels eines anderen Ausheilverfahrens, wie z. B. eines konventionellen Ofenprozesses oder auch eines RTA-(Rapid Thermal Annealing)Prozesses den amorphisierten Bereich kurzzeitig aufzuschmelzen und hierbei die vorher implantierten Dotierstoffe im zentralen Bereich des Bauelements elektrisch zu aktivieren. Die vorhergehende Amorphisierung setzt die zur Ausheilung der implantierten Atome erforderliche Temperatur erheblich herab. Amorphisiert man nur lokal, können auch bei großflächiger Temperung laterale Dotierungsgradienten erzeugt werden.
  • In den 6 bis 8 sind Bauelementsimulationen gezeigt, die graphisch den Verlauf der elektrischen Feldstärke im Randabschnitt einer Hochvoltdiode in einer annähernden Tiefe von 3 μm zeigen. Auf den Abszissen ist die Distanz D von dem durch die gestrichelte senkrechte Linie dargestellten äußeren Rand der p-Anode 22 aufgetragen, während die Ordinate die elektrische Feldstärke angibt.
  • Dem Vergleichsbeispiel der 8 liegt eine herkömmliche Hochvoltdiode mit durchgezogener Rückseitenmetallisierung und durchgezogenem n-Emitter zugrunde. 6 liegt eine Hochvoltdiode mit einer bis zu dem durch die vertikale gestrichelte Linie gekennzeichneten Ende der p-Anode zurückgezogenen Metallisierung in Kombination mit einem durchgezogenen Emitter (nicht in den 1 bis 5 dargestellt) und
  • 7 eine Hochvoltdiode mit einer zurückgezogenen Metallisierung (vergleiche Hochvoltdiode 3 gemäß 3, zweite Alternative) in Kombination mit einer im Randbereich durch Ionenimplantation zerstörten n-Emitter (ähnlich wie beim IGBT 2 gemäß 2) zugrunde.
  • Im Vergleich mit 8 zeigen die 6 und 7, dass die im Bereich der p-Wanne 22 auftretende Feldstärke insbesondere bei der der 7 zugrunde gelegten Diode um 20 % abgesenkt werden kann (Spitzen a und b), während die im Randbereich 21 an den äußeren Feldringen auftretenden Feldstärkespitzen (8e, 8f und 8g) weitgehend verschwinden. Insbesondere bei der der 7 zugrunde gelegten Hochvoltdiode sind auch die Feldstärkespitzen a, b und c deutlich niedriger als bei der Vergleichsdiode gemäß 8. Das Feldstärkemaximum am p-Wannenrand lässt sich natürlich noch weiter absenken, wenn die Metallisierung 25 noch weiter nach innen zurückgezogen wird und zwar zum Beispiel um eine Diffusionslänge, wie es in 3 durch den die laterale Abmessung der Metallisierung andeutenden Pfeil A gezeigt ist.
  • Die anderen vorstehend beschriebenen Injektionsdämpfungsmittel haben die gleichen Auswirkungen auf die Feldstärkespitzen im Randbereich, die hier nicht explizit dargestellt sind.
  • Auch für diese Maßnahmen gilt die Dimensionierungsvorschrift für den Abstand A des Bereichs der Injektionsdämpfungsmittel zum aktiven Bereich des Bauelements.
    • 1–4
    vertikale Leistungshalbleiterbauelemente
    11,21
    Randbereich
    12,22
    p-Wannen
    23
    n-Basis
    14,24
    Rückseitenemitter (Kollektor, Kathode)
    14a
    nicht metallisierter, ggf. gegendotierter Rückseitenemitter
    15,25
    Rückseitenmetallisierung
    15a,25a
    weggelassene Rückseitenmetallisierung
    17,27
    Feldstoppschicht
    18,
    Zone mit schlechtem ohmschen Kontakt
    28,29
    nicht ausgeheilte Zonen
    26
    ausgeheilte Phosphordiffusionszone
    A
    laterale Abmessung von Rückseitenemitter und Rückseitenmetallisierung
    D
    Distanz vom äußeren Ende der p-Wanne bzw. p-Wannen
    R
    Rückseite des Bauelements
    S
    Substrat
    V
    Vorderseite des Bauelements
    a–g
    Feldstärkespitzen

Claims (22)

  1. Vertikales Leistungshalbleiterbauelement, bei dem auf der Rückseite (R) eines Substrats (S) ein Rückseitenemitter (14, 14a) oder ein Kathodenemitter (24) und darüber eine diese wenigstens teilweise bedeckende rückseitige Metallschicht (15; 25) gebildet sind, dadurch gekennzeichnet, dass im Randbereich (11; 21) des Bauelements (1–5) Injektionsdämpfungsmittel (18; 28; 29; 14a; 15a) zur Verringerung der Ladungsträgerinjektion aus dem Kathodenemitter (24) bzw. dem Rückseitenemitter (14, 14a) in diesen Randbereich (11; 21) vorgesehen sind.
  2. Vertikales Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Injektionsdämpfungsmittel durch eine im Randbereich des ganzflächig aufgebrachten Kathodenemitters (24) bzw. Rückseitenemitters (14, 14a) liegende, nicht ausgeheilte Zone (29) derselben bzw. desselben gebildet sind.
  3. Vertikales Leistungshalbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Injektionsdämpfungsmittel durch eine im Randbereich einer dem Rückseitenemitter bzw. dem Kathodenemitter (24) vorgelagerten Feldstoppschicht (27) liegende nicht ausgeheilte Zone (28) der Feldstoppschicht (27) gebildet sind.
  4. Vertikales Leistungshalbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, die nicht ausgeheilte Zone (28) eine strukturierte Sauerstoffimplantation aufweist oder eine amorphisierte Schicht ist.
  5. Vertikales Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Injektionsdämpfungsmittel (18; 14a, 15a) als Mittel zur Verschlechterung oder Unterbindung des ohmschen Kontakts der Metallschicht (15; 25) mit dem Substrat (S) im Randbereich (11; 21) gebildet sind.
  6. Vertikales Leistungshalbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass die Injektionsdämpfungsmittel durch eine maskierte Abätzung des Rückseitenemitters (14, 14a) im Randbereich (11; 21) gebildet sind.
  7. Vertikales Leistungshalbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass es als ein IGBT (1) gestaltet ist und dass die Injektionsdämpfungsmittel (18) durch einen über den Randbereich (11) zurückgezogenen Rückseitenemitter (14) gebildet sind.
  8. Vertikales Leistungshalbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass es ein IGBT mit einer zurückgezogenen Rückseitenmetallisierung (15) ist.
  9. Vertikales Leistungshalbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die laterale Ausdehnung (A) des Rückseitenemitters (14, 14a) bzw. des Kathodenemitters (24) um mindestens zwei Diffusionslängen (L) geringer ist als die laterale Ausdehnung eines Zellenfelds mit Bodyzonen (12) auf der Vorderseite (V) des IGBTs (1).
  10. Vertikales Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass es als ein IGBT (2) gestaltet ist und dass die Injektionsdämpfungsmittel (15a) durch die über den Randbereich (11) des Bauelements (2) zurückgezogene rückseitige Metallschicht (15) gebildet sind.
  11. Vertikales Leistungshalbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die laterale Ausdehnung (A) der rückseitigen Metallschicht (15) geringer ist als die laterale Ausdehnung eines Zellenfeldes mit Bodyzonen (12) auf der Vorderseite (V) des IGBTs (2).
  12. Vertikales Leistungshalbleiterbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Injektionsdämpfungsmittel zusätzlich im Randbereich (11), in dem die rückseitige Metallschicht (15) nicht gebildet ist, einen durch Ionenimplantation zerstörten Kathodenemitterabschnitt bzw. Rückseitenemitterabschnitt (14a) aufweisen.
  13. Vertikales Leistungshalbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass es als eine Hochvoltdiode (3) gestaltet ist und dass die Injektionsdämpfungsmittel (18) durch eine vom Rand (11) des Bauelements zurückgezogene Kathodenmetallisierung (25) gebildet sind.
  14. Vertikales Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass es als eine Hochvoltdiode (3) gestaltet ist, deren Kathode ein zweistufiges Dotierungsprofil aufweist, wobei der tiefer diffundierte Teil der Kathode als Feldstoppzone (27) und der Teil der Kathode mit geringerer Diffusionstiefe als transparenter bzw. nur geringfügig ausgeheilter Emitter gebildet sind, und dass die Injektionsdämpfungsmittel durch die vom Rand (11) zurückgezogene rückseitige Metallschicht (25) gebildet sind.
  15. Vertikales Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass es als eine Hochvoltdiode (4) gestaltet ist, deren Kathode ein zweistufiges Dotierungsprofil aufweist, wobei der tiefer diffundierte Teil der Kathode als Feldstoppzone (27) und der Teil der Kathode mit geringerer Diffusionstiefe als transparenter bzw. nur geringfügig ausgeheilter Emitter gebildet sind und dass die Injektionsdämpfungsmittel durch eine vergrabene, den transparenten Emitter (24) im Randabschnitt (11) zerstörende Schicht (28) gebildet sind.
  16. Vertikales Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass es als eine Hochvoltdiode (4) gestaltet ist, deren Kathode im Randbereich (21) eine die Injektionsdämpfungsmittel bildende isolierende bzw. stark geschädigte vergrabene Schicht (28) aufweist.
  17. Vertikales Leistungshalbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, dass die isolierende bzw. stark geschädigte Schicht (28) bis zur rückseitigen Oberfläche der Struktur reicht.
  18. Vertikales Leistungshalbleiterbauelement nach einem der Ansprüche 15 – 17, dadurch gekennzeichnet, dass die vergrabene Schicht (28) aus einem Isolator, insbesondere SiO2 oder Si3N4 oder aus amorphisiertem Silizium besteht.
  19. Vertikales Leistungshalbleiterbauelement nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass die laterale Ausdehnung (A) der zurückgezogenen Kathode (24) bzw. der zurückgezogenen Metallschicht (25) bzw. des unzerstörten transparenten Emitters (24) zum Rand des Bauelements (3, 4) hin geringer ist als die laterale Ausdehnung einer Anode (22) auf der Vorderseite (V) des Bauelements zum Rand desselben hin.
  20. Vertikales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der Kathodenemitter (14, 14a; 17) des IGBTs (1, 2) ein p-dotierter Emitter ist.
  21. Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Rückseitenemitter (14, 14a, 24) nur im Zentralbereich des Bauelements und nicht im Randbereich (11) mittels Laser-Annealing lokal aktiviert wird.
  22. Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass der Rückseitenemitter (14, 14a, 24) dadurch nur im Zentralbereich des Bauelements und nicht im Randbereich (11) aktiviert wird, dass vor oder nach der Durchführung des Ionenimplantationsschrittes, die für die Dotierung des Rückseitenemitters erforderlich ist, dieser Zentralbereich durch einen maskierten Implantationsschritt mit nicht-dotierenden Ionen wie z. B. Silizium oder Argon amorphisiert wird und anschließend mittels eines Ausheilschrittes bei erhöhter Temperatur nur im Bereich der Amorphisierung signifikant durch die Rekristallation des Siliziums aktiviert wird.
DE10330571A 2003-07-07 2003-07-07 Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür Expired - Fee Related DE10330571B8 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10330571A DE10330571B8 (de) 2003-07-07 2003-07-07 Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
US10/886,007 US7233031B2 (en) 2003-07-07 2004-07-07 Vertical power semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10330571A DE10330571B8 (de) 2003-07-07 2003-07-07 Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür

Publications (3)

Publication Number Publication Date
DE10330571A1 true DE10330571A1 (de) 2005-02-17
DE10330571B4 DE10330571B4 (de) 2006-08-17
DE10330571B8 DE10330571B8 (de) 2007-03-08

Family

ID=34071583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10330571A Expired - Fee Related DE10330571B8 (de) 2003-07-07 2003-07-07 Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür

Country Status (2)

Country Link
US (1) US7233031B2 (de)
DE (1) DE10330571B8 (de)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005021302A1 (de) * 2005-05-09 2006-11-23 Infineon Technologies Ag Verfahren zur Einstellung der Ladungsträgerlebensdauer in einem Halbleiterkörper
DE102005053487A1 (de) * 2005-11-09 2007-05-31 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102005056426A1 (de) * 2005-11-28 2007-06-06 Infineon Technologies Austria Ag Halbleiterbauelement, insbesondere selbstklemmender IGBT, und Verfahren zu dessen Herstellung
US7777249B2 (en) 2007-01-23 2010-08-17 Mitsubishi Electric Corporation Semiconductor device with enhanced switching speed and method for manufacturing the same
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
DE102008024464B4 (de) * 2007-09-20 2011-02-17 Mitsubishi Electric Corp. Halbleitervorrichtung
US8159022B2 (en) 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
DE102011076662A1 (de) * 2011-05-30 2012-12-06 Robert Bosch Gmbh Halbleiterbauelement und entsprechendes Herstellungsverfahren
US8742474B2 (en) 2007-07-10 2014-06-03 Mitsubishi Electric Corporation Power semiconductor device having an active region and an electric field reduction region
US9048340B2 (en) 2006-10-05 2015-06-02 Abb Technology Ag Power semiconductor device with a reduced dynamic avalanche effect and subsequent local heating
DE102005063559B4 (de) * 2005-11-09 2016-06-02 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
US9640643B2 (en) 2011-07-05 2017-05-02 Mitsubishi Electric Corporation Semiconductor device
DE102022100969A1 (de) 2022-01-17 2023-07-20 Infineon Technologies Ag Halbleiterchip, chipsystem, verfahren zum herstellen eines halbleiterchips und verfahren zum herstellen eines chipsystems

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
TWI450401B (zh) * 2007-08-28 2014-08-21 Mosel Vitelic Inc 太陽能電池及其製造方法
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
US8361893B2 (en) 2011-03-30 2013-01-29 Infineon Technologies Ag Semiconductor device and substrate with chalcogen doped region
WO2013035817A1 (ja) 2011-09-08 2013-03-14 富士電機株式会社 半導体装置および半導体装置の製造方法
US8809902B2 (en) 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof
WO2013132568A1 (ja) * 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置
US8772126B2 (en) 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
US8975136B2 (en) 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
JP5843801B2 (ja) 2013-03-19 2016-01-13 株式会社東芝 情報処理装置およびデバッグ方法
JP6101183B2 (ja) 2013-06-20 2017-03-22 株式会社東芝 半導体装置
US9147727B2 (en) 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9082629B2 (en) * 2013-09-30 2015-07-14 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9123828B2 (en) 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9385222B2 (en) * 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
JP2016035989A (ja) 2014-08-04 2016-03-17 株式会社東芝 半導体装置
CN104143568A (zh) * 2014-08-15 2014-11-12 无锡新洁能股份有限公司 具有终端结构的场截止型igbt器件及其制造方法
JP6987015B2 (ja) * 2018-04-26 2021-12-22 三菱電機株式会社 半導体装置
DE102018111939B4 (de) 2018-05-17 2019-12-05 Infineon Technologies Ag Leistungshalbleiterbauelement
CN109671771B (zh) * 2018-11-19 2022-04-01 全球能源互联网研究院有限公司 Igbt芯片的背面结构、igbt芯片结构及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738152A1 (de) * 1977-02-28 1978-08-31 Electric Power Res Inst Festkoerperbauelement und verfahren zu seiner herstellung
EP0419898A2 (de) * 1989-09-28 1991-04-03 Siemens Aktiengesellschaft Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements
DE3932490A1 (de) * 1989-09-28 1991-04-11 Siemens Ag Thyristor mit grosser sperrfaehigkeit in blockierrichtung
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
DE4410461C1 (de) * 1994-03-25 1995-06-01 Siemens Ag Halbleiterbauelement mit anodenseitiger Getterung
DE19611689A1 (de) * 1995-07-20 1997-01-23 Mitsubishi Electric Corp Halbleiterbauelement
DE19804580A1 (de) * 1998-02-05 1999-08-19 Siemens Ag Leistungshalbleiterdiode

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165517A (en) 1977-02-28 1979-08-21 Electric Power Research Institute, Inc. Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
JPS60189260A (ja) * 1984-03-09 1985-09-26 Toshiba Corp 逆阻止型ゲートターンオフサイリスタ
US5049965A (en) * 1987-11-20 1991-09-17 Siemens Aktiengesellschaft Thyristor having adjustable breakover voltage and method of manufacture
US5284780A (en) * 1989-09-28 1994-02-08 Siemens Aktiengesellschaft Method for increasing the electric strength of a multi-layer semiconductor component
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
DE4337209A1 (de) * 1993-10-30 1995-05-04 Abb Management Ag Abschaltbarer Thyristor
DE4431294A1 (de) * 1994-09-02 1996-03-07 Abb Management Ag Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke
US5623151A (en) * 1995-06-16 1997-04-22 International Rectifier Corporation MOS-gated power semiconductor devices with conductivity modulation by positive feedback mechanism
JPH09246523A (ja) * 1996-03-13 1997-09-19 Mitsubishi Electric Corp 半導体装置
US6049965A (en) * 1997-07-31 2000-04-18 Liberty Research Company, Inc. Method and apparatus for machining a workpiece
WO2000004598A2 (de) * 1998-07-17 2000-01-27 Infineon Technologies Ag Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
JP3706026B2 (ja) * 1998-07-17 2005-10-12 インフィネオン テクノロジース アクチエンゲゼルシャフト 高い逆方向電圧用のパワー半導体素子
US6190970B1 (en) * 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
WO2000075963A2 (de) * 1999-06-08 2000-12-14 Siemens Aktiengesellschaft Thyristor mit integriertem freiwerdezeitschutz und herstellungsverfahren dafür
JP2002110978A (ja) * 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6753544B2 (en) * 2001-04-30 2004-06-22 Hewlett-Packard Development Company, L.P. Silicon-based dielectric tunneling emitter
US6781146B2 (en) * 2001-04-30 2004-08-24 Hewlett-Packard Development Company, L.P. Annealed tunneling emitter
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
FR2842021B1 (fr) * 2002-07-05 2005-05-13 Commissariat Energie Atomique Dispositif electronique, notamment dispositif de puissance, a couche mince, et procede de fabrication de ce dispositif
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US20060060238A1 (en) * 2004-02-05 2006-03-23 Advent Solar, Inc. Process and fabrication methods for emitter wrap through back contact solar cells
DE102004039209B4 (de) * 2004-08-12 2009-04-23 Infineon Technologies Austria Ag Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738152A1 (de) * 1977-02-28 1978-08-31 Electric Power Res Inst Festkoerperbauelement und verfahren zu seiner herstellung
EP0419898A2 (de) * 1989-09-28 1991-04-03 Siemens Aktiengesellschaft Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements
DE3932490A1 (de) * 1989-09-28 1991-04-11 Siemens Ag Thyristor mit grosser sperrfaehigkeit in blockierrichtung
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
DE4410461C1 (de) * 1994-03-25 1995-06-01 Siemens Ag Halbleiterbauelement mit anodenseitiger Getterung
DE19611689A1 (de) * 1995-07-20 1997-01-23 Mitsubishi Electric Corp Halbleiterbauelement
DE19804580A1 (de) * 1998-02-05 1999-08-19 Siemens Ag Leistungshalbleiterdiode

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005021302A1 (de) * 2005-05-09 2006-11-23 Infineon Technologies Ag Verfahren zur Einstellung der Ladungsträgerlebensdauer in einem Halbleiterkörper
DE102005063559B4 (de) * 2005-11-09 2016-06-02 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102005053487A1 (de) * 2005-11-09 2007-05-31 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
US7470952B2 (en) 2005-11-09 2008-12-30 Infineon Technologies Ag Power IGBT with increased robustness
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
US7709887B2 (en) 2005-11-28 2010-05-04 Infineon Technologies Austria Ag Semiconductor component and method
DE102005056426A1 (de) * 2005-11-28 2007-06-06 Infineon Technologies Austria Ag Halbleiterbauelement, insbesondere selbstklemmender IGBT, und Verfahren zu dessen Herstellung
DE102005056426B4 (de) * 2005-11-28 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US9048340B2 (en) 2006-10-05 2015-06-02 Abb Technology Ag Power semiconductor device with a reduced dynamic avalanche effect and subsequent local heating
US7777249B2 (en) 2007-01-23 2010-08-17 Mitsubishi Electric Corporation Semiconductor device with enhanced switching speed and method for manufacturing the same
DE102007040587B4 (de) * 2007-01-23 2012-11-22 Mitsubishi Electric Corp. Halbleitervorrichtung und Herstellungsverfahren derselben
US8742474B2 (en) 2007-07-10 2014-06-03 Mitsubishi Electric Corporation Power semiconductor device having an active region and an electric field reduction region
DE102008008152B4 (de) * 2007-07-10 2014-11-20 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102008024464B4 (de) * 2007-09-20 2011-02-17 Mitsubishi Electric Corp. Halbleitervorrichtung
US8829519B2 (en) 2007-09-20 2014-09-09 Mitsubishi Electric Corporation Semiconductor device
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
US8159022B2 (en) 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
US8828810B2 (en) 2008-09-30 2014-09-09 Infineon Technologies Austria Ag Method of producing a semiconductor including two differently doped semiconductor zones
DE102009029692B4 (de) * 2008-09-30 2014-02-13 Infineon Technologies Austria Ag Robustes Leistungshalbleiterbauelement
DE102011076662A1 (de) * 2011-05-30 2012-12-06 Robert Bosch Gmbh Halbleiterbauelement und entsprechendes Herstellungsverfahren
US9640643B2 (en) 2011-07-05 2017-05-02 Mitsubishi Electric Corporation Semiconductor device
DE112011105411B4 (de) * 2011-07-05 2017-12-14 Mitsubishi Electric Corp. Halbleitervorrichtung
DE102022100969A1 (de) 2022-01-17 2023-07-20 Infineon Technologies Ag Halbleiterchip, chipsystem, verfahren zum herstellen eines halbleiterchips und verfahren zum herstellen eines chipsystems

Also Published As

Publication number Publication date
DE10330571B4 (de) 2006-08-17
US20050035405A1 (en) 2005-02-17
US7233031B2 (en) 2007-06-19
DE10330571B8 (de) 2007-03-08

Similar Documents

Publication Publication Date Title
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102007057728B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur
DE102008008152B4 (de) Leistungshalbleitervorrichtung
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102005043913B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102006001252B4 (de) Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
WO2000042662A1 (de) Leistungshalbleiterbauelement mit mesa-randabschluss
DE102009021021A1 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
EP1097481A2 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE102005056426B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015104723B4 (de) Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
EP1017093B1 (de) Leistungshalbleiterelement und Verfahren zur Herstellung
WO2005071757A2 (de) Halbleiterbauelement mit temporärem feldstoppbereich und verfahren zu dessen herstellung
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE10248205B4 (de) Ohmsche Kontaktanordnung und Herstellverfahren
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
DE10245089B4 (de) Dotierverfahren und Halbleiterbauelement
DE102005061294B4 (de) NPT-Halbleiterbauelement in der Form eines MOSFETs oder IGBTs
DE102009045216B4 (de) Thyristor mit verbesserter Robustheit gegen ein Abkommutieren mit hoher Stromsteilheit kurz nach einem Zündereignis und Verfahren zur Herstellung eines solchen Thyristors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8381 Inventor (new situation)

Inventor name: RUETHING, HOLGER, 80639 MUENCHEN, DE

Inventor name: FALCK, ELMAR, DR., 86415 MERING, DE

Inventor name: MAUDER, ANTON, DR., 83059 KOLBERMOOR, DE

Inventor name: MILLER, GERHARD, DR., 86929 PENZING, DE

Inventor name: SCHULZE, HANS-JOACHIM, DR., 85521 OTTOBRUNN, DE

Inventor name: BAUER, JOSEF GEORG, 85229 MARKT INDERSDORF, DE

8396 Reprint of erroneous front page
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee