DE102005056426A1 - Halbleiterbauelement, insbesondere selbstklemmender IGBT, und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement, insbesondere selbstklemmender IGBT, und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102005056426A1
DE102005056426A1 DE102005056426A DE102005056426A DE102005056426A1 DE 102005056426 A1 DE102005056426 A1 DE 102005056426A1 DE 102005056426 A DE102005056426 A DE 102005056426A DE 102005056426 A DE102005056426 A DE 102005056426A DE 102005056426 A1 DE102005056426 A1 DE 102005056426A1
Authority
DE
Germany
Prior art keywords
semiconductor
component according
semiconductor region
region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005056426A
Other languages
English (en)
Other versions
DE102005056426B4 (de
Inventor
Frank Hille
Frank Umbach
Anton Dr. Mauder
Hans-Joachim Dr. Schulze
Thomas Laska
Manfred Pfaffenlehner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102005056426A priority Critical patent/DE102005056426B4/de
Priority to US11/604,984 priority patent/US7709887B2/en
Publication of DE102005056426A1 publication Critical patent/DE102005056426A1/de
Application granted granted Critical
Publication of DE102005056426B4 publication Critical patent/DE102005056426B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit isoliertem Gate mit einem ersten Halbleitergebiet (Driftgebiet) eines ersten Leitfähigkeitstyps (n), einem zweiten Halbleitergebiet (Bodygebiet) eines zweiten Leitfähigkeitstyps (p), welches auf oder selektiv in der oberen Hauptoberfläche des ersten Halbleitergebiets gebildet ist, einem dritten Halbleitergebiet (Emittergebiet) des ersten Leitfähigkeitstyps (n), welches selektiv in der vorderen Oberfläche des zweiten Halbleitergebiets gebildet ist, einem Graben, welcher eine Öffnung in der vorderen Oberfläche des dritten Halbleitergebiets aufweist und sich in die Tiefe von der Öffnung in das zweite Halbleitergebiet erstreckt, einer dielektrischen Schicht, die im Graben vergraben ist und vollständig den Boden davon bedeckt und sich auf einen Ort erstreckt, welcher höher als die obere Hauptoberfläche des ersten Halbleitergebiets ist, wobei ein viertes Gebiet des ersten Leitfähigkeitstyps (n) vorgesehen ist, welches beabstandet von dem Graben angeordnet ist und in direktem Kontakt mit dem ersten und dem zweiten Halbleitergebiet steht.

Description

  • Die vorliegende Erfindung betrifft das Gebiet der Halbleitertechnologie und insbesondere die Leistungselektronik.
  • Im Nachfolgenden werden die Leistungsbauelemente als Elemente definiert, die beispielsweise in der Automobil- und Industrieelektronik verwendet werden und mindestens eine Komponente aufweisen, die zum Schalten von Spannungen und Strömen vorgesehen ist. Der Spannungs- und Strombereich solcher Leistungs- bzw. Hochleistungsbauelemente liegt in einem Bereich von 5 V bis 6500 V pro Bauelement und Stromstärken von wenigen Milliampere bis mehreren hundert Ampere pro Bauelement.
  • Die vorliegende Erfindung betrifft einen bipolaren Transistor mit isoliertem Gate (IGBT), der üblicherweise wenigstens aus einer Zone eines zweiten Leitungstyps (Kollektorschicht), einem Bereich (Driftzone) des ersten Leitungstyps, einem Bodybereich des zweiten Leitungstyps, in den Wannenzonen des ersten Leitungstyps eingebettet sind, und einer durch eine Isolierschicht beabstandeten Gateelektrode oberhalb der Wannenzone besteht. Unter einem IGBT soll dabei und im folgendenen auch ein sogenannter IEGT (IEGT = Injection Enhanced Gated Transistor) verstanden werden.
  • Die vorliegende Erfindung betrifft insbesondere einen Trench-IGBT, der bei höheren Spannungen ab etwa 600V eingesetzt wird.
  • Die Grundstruktur eines derartigen IGBTs ist in 1a gezeigt.
  • Ein Halbleiterkörper weist eine mit einer Metallisierung 13 versehene p-leitende Kollektorzone 1 auf, auf der nacheinander eine erste n-leitende Bodyzone (Driftzone) 2 und eine zweite p-leitende Bodyzone 3 vorgesehen sind. In die p-leitende Bodyzone 3 ist eine n-leitende Emitterzone 4 eingebettet. Im vorliegenden Beispiel sind IGBT-Zellen gezeigt, so dass entsprechend zwei Emitterzonen 4 vorhanden sind.
  • Die Emitterzone 4 und die p-leitende Bodyzone 3 werden durch Trenches 5, 6 durchsetzt, die bis in die n-leitende Bodyzone reichen. Diese Trenches 5, 6 sind mit einer als Gateoxid wirkenden Isolierschicht 7 aus beispielsweise Siliziumdioxid ausgekleidet. Das Innere der Trenches 5, 6 ist mit einem polykristallinen Silizium gefüllt, das eine Gateelektrode 8 bildet. Diese Gateelektrode 8 ist mit einer Isolierschicht 10 aus beispielsweise Siliziumdioxid, Siliziumnitrid oder aus amorphem Siliziumkarbid abgedeckt, so dass das leitende Material 8 von einer als Emitterkontakt 11 dienenden Metallisierung auf einer Hauptoberfläche 9 elektrisch getrennt ist.
  • Es ist für den Fachmann selbstverständlich, dass die Dotierungen jeweils umgekehrt gestaltet werden können, so dass aus der in 1a z.B. bezeichneten p-Kollektorschicht 1 auch eine n-Kollektorschicht werden kann, wobei in diesem Fall die Driftzone 2 p-Dotierung aufweist, die Bodyzone 3 n-dotiert ist und die in die Bodyzone 3 eingelassenen Wannen 4 p-dotiert sind.
  • Wie in 1b dargestellt ist, umfasst ein Halbleiterbauelement einen Trench-IGBT mit isoliertem Gate, der aus vielen, im allgemeinen vielen hunderten von parallelgeschalteten IGBT-Zellen besteht. Eine Zelle ist in 1a dargestellt, während in 1b mehrere solcher Zellen in Draufsicht abgebildet sind, die in einem Zellenfeld angeordnet sind. Für höhere Spannungen sind, wie bereits erwähnt wurde, besonders IGBTs und IEGTs geeignet, für die drei Beispiele in den 2, 3, und 4 gezeigt sind.
  • Im Beispiel von 2 ist der Abstand zwischen zwei Zellen durch einen optionalen zusätzlichen Trench 14 ohne Emitterzone erweitert, während in den Beispielen der 3 und 4 zwischen den entsprechenden beiden Zellen eine relativ breite p-leitende Zone 15 (p-float) gelegen ist, die mit einer Ausbuchtung 17 den Trenchrand überlappen kann. Im Beispiel von 4 sind zusätzlich zum Beispiel von 3 noch die leitenden Materialen 8 in den Trenches 5, 6 der benachbarten Zellen durch eine Leiterschicht 16 miteinander verbunden. Die Isolierschicht 7 kann an der zur Emitterzone 4 abgewandten Seite ggf. auch dicker ausgeführt sein.
  • Hochvoltschalter in der Leistungselektronik, wie IGBTs und dergleichen, werden üblicherweise so ausgelegt, dass deren Sperrspannung deutlich oberhalb der typischen von der Anwendung vorgegebenen Betriebsspannung liegt. Liegt die Betriebsspannung zum Beispiel im Bereich von 600–850 V, so wird ein dafür zur Verfügung gestelltes Schaltermodul (z.B. IGBT) beispielsweise so ausgelegt, dass es eine Nenn-Sperrspannung von 1200 V aufweist. Wie sich gezeigt hat, ist ein derart großer Sicherheitsabstand notwendig, um die beim Abschalten der Hochvoltschalter auftretenden hohen Überspannungen aufzufan gen, damit eine Zerstörung des IGBTs sicher vermieden wird. Ursache für die hohen Überspannungen sind große Stromänderungsgeschwindigkeiten di/dt und die stets vorhandenen (auch parasitären) Induktivitäten ("Streuinduktivitäten"). Besonders hohe Überspannungen treten vor allem dann auf, wenn ein Mehrfaches des Nennstroms auszuschalten ist, wie im so genannten Überstrom- bzw. Kurzschluss-Fall.
  • In dieser Hinsicht haben sich vor allem die modernen, sehr schnell (aus-)schaltenden Hochvoltschalter als problematisch erwiesen, welche bei hohen Streuinduktivitäten zu sehr hohen Überspannungen neigen. Beispiele für solche modernen, schnell schaltenden IGBTs sind in T. Laska et al. "The Field Stop IGBT (FS IGBT) – A New Power Device Concept with a Great Improvement Potential", Proceedings of the 12th ISPSD, Seiten 355–358, 2000; M. Otsuki et al. "Investigation of the Short-Circuit Capability of 1200V Trench Gate Field-Stop IGBTs, Proceedings of the 14th ISPSD, Seiten 281–284, 2002; S. Dewar et al. "Soft Punch Through (SPT) – Setting New Standards in 1200V IGBT", Proc. PCIM Europe, 2000; K. Nakamura et al. "Advanced Wide Cell Pitch CSTBTs Having Light Punch-Through (LPT) Structures", Proceedings of the 14th ISPSD, Seiten 277–280, 2002 beschrieben. Ein FS-IGBT unterscheidet sich vom in der 1 gezeigten IGBT dadurch, dass zwischen dem p-leitenden Gebiet 1 und der n-leitenden Schicht der Basis- oder Driftzone 2 eine höher definierte n-Feldstoppschicht angeordnet ist. Es sind außerdem weitere Variationen eines IGBTs bekannt, wie z.B. ein Punch-Through-IGBT (PT-IGBT), bei denen die Driftzone in mehrere unterschiedlich dotierte n-Gebiete unterteilt ist.
  • In der 5 ist ein V/t-Diagramm abgebildet, bei dem die beim Ausschalten aufgetretenen Spannungen V in Abhängigkeit von der Zeit t aufgezeigt sind. Wie der 5 zu entnehmen ist, würde die Überspannung bei dem Schaltvorgang eines herkömmlichen IGBTs ohne regulierende Maßnahmen über die Durchbruchsspannung (vgl. beispielsweise "1200 V") ansteigen und das Bauelement gegebenenfalls zerstören (Kurve a). Bei der Verwendung herkömmlicher IGBTs muss deshalb ein ausreichender Sicherheitsabstand zwischen der Zwischenkreisspannung und der statischen Durchbruchsspannung des Bauelements eingehalten werden.
  • Um die Überspannung stets unterhalb der Durchbruchsspannungen zu halten, wird die Schaltgeschwindigkeit bei den herkömmlichen IGBTs so weit reduziert, dass die an Streuinduktivitäten generierte Überspannung in jedem denkbaren Betriebs- und Störfall sicher unterhalb der spezifischen Durchbruchspannung (z.B. 1200V) bleibt. Eine Kurve b zeigt das Verhalten eines IGBTs, bei dem die Schaltgeschwindigkeit so weit reduziert ist, dass die Durchbruchsspannung von 1200V nicht erreicht wird. Bei diesem Konzept werden jedoch hohe Schaltverluste in Kauf genommen.
  • Eine Möglichkeit, diese Schaltverluste zu minimieren, besteht darin, die Überspannung durch aktiven Eingriff in den Schaltvorgang mit z.B. Wiederaufsteuern des Schalters oder "Clamping" mit Zenerdioden zu begrenzen. Dieser Schaltvorgang ist durch eine Kurve c in der 5 dargestellt. Das dabei verwendete Konzept erfordert aber einen zusätzlichen Aufwand bei der Ansteuerung und Beschaltung. In beiden Fällen liegt die spezifizierte Durchbruchsspannung (z.B. 1200V)deutlich über dem nutzbaren Zwischenkreisspannungsbereich von z.B. 650–850V.
  • Idealerweise sollen die Bauelemente die Eigenschaft besitzen, die Überspannung dynamisch zu begrenzen. Das Niveau der dynamischen Begrenzungsspannung sollte dabei im Bereich der zuvor verwendeten und spezifizierten Durchbruchsspannung von beispielsweise 1200V liegen, um geringe Schaltverluste zu erreichen. Die dynamische Begrenzung hätte den Vorteil, dass in diesem Fall die statische Durchbruchsspannung der Bauelemente unterhalb dieser Spannung liegen kann. Die statische Durchbruchsspannung soll dabei unwesentlich über der maximalen Zwischenkreisspannung von beispielsweise 1000V liegen. Die während des Schaltvorgangs auftretenden Spannungen eines solchen Bauelements sind in 5 eine Kurve d gezeigt. Ein solches Bauelement könnte auf eine niedrige Durchbruchsspannung ausgelegt werden. Durch die geringe Dicke des Bauelements können sowohl die Durchlassverluste als auch Schaltverluste reduziert werden. In Betriebsfällen, in denen das Bauelement seine Überspannung dynamisch begrenzt, entstehen die für diesen Fall (Streuinduktivität und Stromstärke) minimal möglichen Schaltverluste.
  • Diese Möglichkeit, Überspannungen in IGBTs zu begrenzen, wurde in letzter Zeit als die dynamische "Selbstklemmeigenschaft" (dynamic clamping) eines IGBTs diskutiert, welche auf den Änderungen der Nettoraumladungsdichte des Driftgebiets aufgrund eines Avalanche-Stroms, ausgeschwemmten Ladungsträgern der neutralen Region und der kollektorseitigen Injektion von Löchern beruht (siehe z. B. M. Takei et al. "Analysis on the Self-Clamp Phenomena of IGBTs" in Proc. 11th ISPSD, Poster Session, Paper 7.1, 1999 und M. Otsuki "1200V FS-IGBT module with enhanced dynamic clamping capability", Proceedings of the 2004 ISPSD, Seiten 339–342, 2004).
  • Wenn es demzufolge gelingt, einen Hochvoltschalter so zu gestalten, dass er trotz vorhandener hoher Streuinduktivitäten und hoher Stromänderungsgeschwindigkeiten in der Lage ist, eine während des Abschaltens auftretende hohe Überspannung durch Selbstklemmen dynamisch zu begrenzen ("Dynamic Clamping") und bei dieser Belastung (welche bis zu einem Mehrfachen des Nennstroms bei etwa der Nennspannung betragen kann) ab Überschreiten einer kritischen Sperrspannung (Clamping-Spannung) einen hohen Strom von der Größenordnung des Nennstroms und darüber kurzzeitig über viele 100 ns bis einige μs führen zu können, ohne dass es zu einer Filamentierung oder Zerstörung des Bauelements kommt, würden solche Bauelemente auf diese Weise einen reduzierten Ansteueraufwand ermöglichen. Dabei sind die dynamisch auftretenden Überspannungsspitzen sicher unterhalb der maximal zulässigen statischen Spannung des Bauelements gehalten, da bei Überschreiten der Clamping-Spannung die Ursache für die Überspannung durch einen verlängerten bzw. erhöhten Stromfluss abgebaut wird.
  • Damit würden dem Anwender wesentlich mehr Gestaltungsfreiheiten, insbesondere in Bezug auf ein Umrichter-Design, zur Verfügung stehen (minimierter Ansteueraufwand und/oder minimierter Aufwand hinsichtlich der Streuinduktivitäten). Darüber hinaus wäre dies sehr vorteilhaft für den Bauelementehersteller, da die Chips noch schneller schaltend und damit verlustärmer konzipiert werden könnten, ohne die Gefahr von zu hohen Überspannungen beim Abschalten unter Extrembedingungen (Überstrom- bzw. Kurzschlussfall) zu erhöhen.
  • Um dies zu erreichen, sollte auch das Design eines IGBT-Chips in besonderer Weise konzipiert werden. So sind unter anderem der Rückseiten-Emitterwirkungsgrad und die Feldstoppschicht in geeigneter Art zu dimensionieren (siehe beispielsweise M. Otsuki et al. "1200 V FS-IGBT module with enhanced clamping capability"; Proceedings of the 2004 ISPSD, Seiten 339–342, 2004).
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein neues Bauelement und insbesondere einen IGBT zur Verfügung zu stellen, der eine Selbstbegrenzung von dynamischen Überspannungen (Dynamic-Clamping) aufweist.
  • Diese Aufgabe wurde durch ein Halbleiterbauelement gemäß Patentanspruch 1 gelöst.
  • Für die Bauelemente mit der Eigenschaft der Selbstbegrenzung von dynamischen Überspannungen können der Sicherheitsabstand zwischen der Zwischenkreisspannung und der statischen Durchbruchsspannung kleiner, die statische Durchbruchsspannung niedriger, die Dicke des Bauelements geringer und somit letztlich die Verluste niedriger gehalten werden.
  • Bei einem herkömmlichen IGBT-Bauelement liegt der Punkt, an dem der Durchbruch erfolgt, im Allgemeinen aufgrund der hohen elektrischen Felder an den Randgebieten des Zellenfelds im Hochvolt-Randabschluss.
  • Das kann Probleme wie die Injektion heißer Ladungsträger in Isolierschichten zur Folge haben, was zu einer Herabsetzung der Bauelementleistung führt und die Möglichkeit eines zerstörenden bipolaren Durchbruchs wahrscheinlich macht. Es ist daher wünschenswert, den Punkt des Durchbruchs von den Rändern weg und in jede Zelle zu verlegen, da dadurch höhere Ströme homogen über das Bauelement fließen können, so dass die durch den schnellen Anstieg der Spannung am Bauelement erzeugte überschüssige Energie schneller abgeführt werden kann, als dies möglich wäre, wenn der Durchbruch an den Rändern erfolgt.
  • Es ist daher notwendig, die Zellensperrfähigkeit gegen die Randsperrfähigkeit gezielt abzusenken bzw. die Randsperrfähigkeit gegenüber der Zellensperrfähigkeit ebenfalls gezielt zu erhöhen. Des Weiteren muss die Sperrkennlinie im Durchbruch einen positiven differentiellen Verlauf aufweisen, so dass es zu keiner Filamentierung kommen kann.
  • Weiterhin ist darauf zu achten, dass es im Rand nicht zu einem dynamischen Umklappen des elektrischen Feldes kommt. Durch den Begriff "Umklappen des elektrischen Feldes" wird das Phänomen bezeichnet, dass die höchste Feldstärke nicht mehr an der Vorderseite des Bauelements, sondern an der Rückseite des Bauelements auftritt. Da die Sperrfähigkeit des Bauelements mit dem Umklappen des elektrischen Feldes drastisch abnimmt, ist sicherzustellen, dass dieses Umklappen des elektrischen Feldes im Randbereich erst auftreten kann, nachdem es zuvor bereits im Zellenfeld stattgefunden hat. Insbesondere bedeutet dies, dass eine Ladungsinjektion unter dem Rand vermieden bzw. zumindestens reduziert werden muss.
  • Das Problem der beim Ausschalten infolge von schnellen Stromänderungsgeschwindigkeiten und Streuinduktivitäten auftretenden hohen Überspannungen wurde bislang vornehmlich dadurch gelöst, dass von der Anwenderseite her große Anstrengungen unternommen wurden, sei es durch spezielle Ansteuerschaltungen oder mittels reduzierter Aufbau-Streuinduktivitäten, die auftretenden Überspannungen zu reduzieren, um so die Hochvoltschalter in einer zufriedenstellenden Weise einsetzen zu können. Dies ist jedoch mit hohen Mehrkosten in der Entwicklung und/oder Fertigung verbunden. Darüber hinaus sind durch diese Vorgehensweise die Freiheiten im Chip-Design eingeschränkt.
  • Weiterhin ist wesentlich, dass die IGBT-Zellen so dimensioniert werden, dass die Kollektor-Emitter-Durchbruchsspannung niedriger ist als die Rand-Durchbruchsspannung, um den Chiprand während der Phase des Dynamic Clamping nicht unnötig stark und einseitig zu belasten. Vielmehr soll erreicht werden, dass die Belastung homogen auf viele Zellen verteilt wird. Eine Möglichkeit wie dies erreicht werden kann, ist in der DE 100 19 813 C2 beschrieben. Dabei wird die schwache n-Dotierung im Driftbereich zwischen den Zellen beziehungsweise unterhalb der Zellen gezielt angehoben, was jedoch einen erheblichen Mehraufwand mit sich bringt und in prozesstechnischer Hinsicht, insbesondere in Bezug auf Genauigkeit und Reproduzierbarkeit, problematisch ist.
  • Demgegenüber stellt die vorliegende Erfindung einen IGBT bereit, der einen verbesserten Überspannungsschutz aufweist, ohne die eingangs dargestellten Nachteile in Kauf nehmen zu müssen. Insbesondere ist dabei dieses Halbleiterbauelement so konzipiert, dass die Kollektor-Emitter-Spannung niedriger ist als die Rand-Durchbruchsspannung, ohne dabei die herstellungsbedingten Nachteile einer erhöhten Dotierstoffkonzentration im Driftbereich zwischen den Zellen beziehungsweise unterhalb der Zellen in Kauf nehmen zu müssen.
  • An sich ist ein IGBT mit n-Gebieten unterhalb des p-Bodygebiets in der US 5,751,024 beschrieben. Damit soll ein IGBT mit einer niedrigen Durchlassspannung ermöglicht werden, wozu sich die n-Gebiete im gesamten Bereich zwischen den Trenches befinden und nicht wie in der vorliegenden Erfindung beabstandet von den Trenches angeordnet sind. In der EP 0 583 028 B1 wird vorgeschlagen, n-Gebiete zwischen p-Bodygebieten anzuordnen, wodurch der IGBT bei einer Überschreitung der kritischen Spannung in der Nähe des gleichrichtenden Übergangs vom Trench entfernt durchbricht, wenn eine kritische Spannung überschritten wird. Die n-Gebiete gemäß EP 0 583 028 B1 haben also den Zweck, einen Lawinendurchbruch (Avalanche-Generierung) neben dem Graben zu verhindern oder die Wahrscheinlichkeit des Lawinendurchbruchs zu reduzieren.
  • Zusammenfassend wird also die obige Aufgabe der vorliegenden Erfindung dadurch gelöst, dass ein Halbleiterbauelement mit isoliertem Gate zur Verfügung gestellt wird mit einem ersten Halbleitergebiet (Driftgebiet) eines ersten Leitfähigkeitstyps (n), einem zweiten Halbleitergebiet (Basisgebiet) eines zweiten Leitfähigkeitstyps (p), welches auf oder selektiv in der oberen Hauptoberfläche des ersten Halbleitergebiets gebildet ist, einem dritten Halbleitergebiet (Emittergebiet) des ersten Leitfähigkeitstyps (n), welches selektiv in der oberen Oberfläche des zweiten Halbleitergebiets gebildet ist, einem Graben, welcher eine Öffnung in der oberen Oberfläche des dritten Halbleitergebiets aufweist und sich in die Tiefe von der Öffnung in das zweite Halbleitergebiet erstreckt, und einer dielektrischen Schicht, die im Graben vergraben ist und vollständig den Boden davon bedeckt und sich bis zu einem Ort erstreckt, welcher höher als die obere Hauptoberfläche des ersten Halbleitergebiets ist, wobei ein viertes Gebiet des ersten Leitfähigkeitstyps (n) vorgesehen ist, welches beabstandet von dem Graben angeordnet ist und im direkten Kontakt mit dem ersten und dem zweiten Halbleitergebiet steht.
  • Das Bodygebiet kann außerdem eine mit dem Leitfähigkeitsträger des zweiten Typs (p++) stärker dotierte Schicht aufweisen, um eine Kontaktschicht zu bilden.
  • Im Gegensatz zum IGBT gemäß der EP 0 583 028 B1 , der n-Gebiete zwischen den p-Bodygebiete aufweist, ist es beim erfindungsgemäßen IGBT vorgesehen, beabstandet von dem Graben mindestens ein n-Gebiet unter das p-Bodygebiet anzuordnen.
  • Wie aus dem Anspruch 1 ersichtlich, ist der erfindungsgemäße IGBT ein Trench-IGBT. In dem Halbleiterkörper ist in der vorderseitigen Oberfläche eine Grabenstruktur mit einer Mehrzahl von Gräben ausgebildet; das heißt, die Gräben erstrecken sich von der vorderseitigen Oberfläche in den Halbleiterkörper hinein, wobei die Gräben typischerweise in einer senkrechten Richtung zur vorderseitigen Oberfläche des Halbleiterkörpers ausgebildet sind. Eine Eindringtiefe der Gräben bestimmt sich in diesem Fall in einer zur vorderseitigen Oberfläche des Halbleiterkörpers senkrechten Richtung (eine zur vorderseitigen Oberfläche senkrechte Richtung, die zur rückseitigen Oberfläche zeigt) und ist durch die Tiefe der Gräben gegeben.
  • In der Grabenstruktur des erfindungsgemäßen Halbleiterbauelements ist eine gegenüber ihrer Umgebung elektrisch isolierte Steuerelektrodenstruktur zum Zwecke der Steuerung des Feldeffekts des Halbleiterbauelements eingebettet, d. h. Steuer elektroden sind in den Gräben aufgenommen. Eine elektrische Isolierung der Steuerelektrodenstruktur von ihrer Umgebung kann dabei durch eine gewöhnliche Isolationsschicht, wie einer Oxidschicht erfolgen. Im Allgemeinen sind deshalb zumindest Teile der Steuerelektroden in den Gräben in einer Gegenüberstellung zu den Bodygebieten positioniert, so dass zur elektrisch leitenden Verbindung der Emittergebiete mit dem Driftgebiet durch Feldeffekt ein leitender Kanal in den Bodygebieten ausgebildet werden kann.
  • Die Eindringtiefe der Emitter- und Bodygebiete in den Halbleiterkörper bzw. das Driftgebiet bestimmt sich, in analoger Weise zur obigen Definition der Eindringtiefe der Gräben, im Allgemeinen in einer von der vorderseitigen Oberfläche des Halbleiterkörpers zur rückseitigen Oberfläche des Halbleiterkörpers gerichteten Richtung, welche typischerweise senkrecht zur vorderseitigen Oberfläche des Halbleiterkörpers steht.
  • Erfindungsgemäß wird durch das unter dem zweiten Gebiet des zweiten Leitfähigkeitstyps (p-Bodygebiet) gelegene vierte Gebiet des ersten (n) Leitfähigkeitstyps zum einen die Durchbruchsspannung der Zelle reduziert, da die Durchbruchspannung der Zelle durch die Feldüberhöhung am pn-Übergang zwischen dem p-Bodygebiet und dem vierten n-Gebiet beeinflusst wird, und zum anderen tritt die höchste Feldstärke nicht mehr am Trench, sondern am vierten n-Gebiet auf.
  • Der Abstand des vierten Gebietes vom Trench soll im Bereich von 10–200 nm und vorzugsweise 50–200 nm liegen. Ein Abstand von mindestens 100 nm ist dabei besonders bevorzugt.
  • Die Eindringtiefe des vierten Gebietes ist von der Eindringtiefe des Trenches und, falls vorhanden, des p-float Gebiets abhängig. Dabei soll die Eindringtiefe des vierten Gebietes nicht wesentlich die Eindringtiefe des Trenches bzw. des p-float Gebiets übersteigen. Vorzugsweise beträgt die Eindringstiefe des vierten Gebiets weniger als die zweifache Eindringstiefe der Trenches.
  • Bei einer vorteilhaften Ausgestaltung des erfindungsgemäßen Halbleiterbauelements weisen die Gräben eine Eindringtiefe (Grabentiefe) im Bereich von ca. 4 μm bis ca. 8 μm auf. Insbesondere in diesem Fall ist es vorteilhaft, wenn das vierte Gebiet des Halbleiterkörpers eine Eindringtiefe im Bereich von ca. 3 μm bis ca. 16 μm und insbesondere im Bereich vom 3 μm bis 10 μm aufweist.
  • Das vierte Gebiet des ersten Leitfähigkeitstyps soll einerseits ausreichend hoch dotiert werden, andererseits soll die Dosis des vierten Gebiets unterhalb der Durchbruchsladung liegen, die ca. 1,5 × 1012 cm–2 beträgt. Typische Dosen für das vierte Gebiet liegen zwischen 1 × 1011 cm–2 und 1 × 1012 cm–2.
  • Dabei wird die Dosis als die das Integral über die Konzentration der Dotierstoffe ND im vertikalen Schnitt (= Richtung y) durch die folgende Formel definiert:
    Dosis = ∫ NDdy
  • Vorzugsweise ist das erfindungsgemäße Halbleiterbauelement ein Leistungs-IGBT, der als Hochvoltschalter gestaltet ist.
  • Im Falle eines Leistungs-IGBTs weist der Halbleiterkörper zwischen dem Driftgebiet (vgl. Bezugszeichen 2 in 1) und dem Rückseitenkontakt (13) weiterhin ein Kollektorgebiet (1) vom zweiten Ladungsträgertyp (p) auf, das stärker dotiert ist als das Driftgebiet. In diesem Fall ist der Rückseitenkontakt üblicherweise großflächig in direktem Kontakt mit dem Kollektorgebiet. Ein solcher Leistungs-IGBT wird auch als Non-Punch-Through (NPT)-IGBT bezeichnet.
  • In einer anderen Ausführungsform der Erfindung, welche als Punch-through (PT)-IGBT oder als Feldstopp (FS)-IGBT bezeichnet wird, weist der Halbleiterkörper ferner zwischen dem Driftgebiet und dem Kollektorgebiet ein Feldstoppgebiet (auch Puffergebiet bezeichnet) vom ersten Ladungsträgertyp (n) auf, das stärker dotiert ist als das Driftgebiet.
  • In einer besonders bevorzugten Ausführungsform der Erfindung weist das erfindungsgemäße Halbleiterbauelement eine schwach dimensionierte Feldstopp-Schicht auf (FS-IGBT). Die Dotierung der Feldstoppschicht ist dabei von der Grunddotierung und der Dicke des ersten Gebietes und der Dicke der Feldstoppschicht abhängig und ist so zu wählen, dass das Sperrverhalten des FS-IGBTs so konzipiert werden kann, dass der Durchgriff des elektrischen Feldes bis zum Rückseitenemitter erfolgt (Punchen). Das Punchen soll dabei vorzugsweise oberhalb der maximal verwendeten Zwischenkreisspannung von zum Beispiel 850V und unterhalb der dynamischen Klemmspannung der Zellen von beispielsweise 1200V erfolgen. Die Dotierungskonzentration der Feldstoppschicht liegt in der Regel im Bereich von 1 × 1014 bis 5 × 1019 Ladungsträger cm–3.
  • In dieser Ausführungsform kann es bei jeglicher Spannung im statischen Betrieb sofort zu einem Stromfluss kommen, so dass das Halbleiterbauelement über eine eingebaute Spannungsbe grenzung verfügt. Das erfindungsgemäße Bauelement kann daher so ausgelegt werden, dass bei geringen Strömen die Spannungsbegrenzung durch ein Punchen des elektrischen Feldes an den Rückseitenemitter und erst bei gewissen höheren Stromdichten durch die Avalanche-Generierung an der Zelle erfolgt, wodurch das Bauelemente inhärent weich bzw. "soft" schaltend ist, da der Tailstrom nicht abreissen kann. Sobald der Stromfluss mit zu hohem di/dt aufhört, greift das Feld durch den schwach dimensioniertem Feldstopp und bewirkt einen weiter fließenden Löcherstrom.
  • Das Sperrverhalten eines erfindungsgemäßen FS-IGBT ist. in 6 angegeben, in der der Verlauf des Stromes I in Abhängigkeit von der anliegenden Spannung V dargestellt ist.
  • Der 6 kann entnommen werden, dass ab einer gewissen Spannung, die durch die Dotierung des vierten Halbleitergebiets und der Feldstopp-Schicht eingestellt werden kann, das "Punchen" an der Rückseitenemitter-Schicht stattfindet, und dass bei einer gewissen kritischen Spannung der Avalanche-Durchbruch ("dyn. Avalanche") erfolgt, wodurch nur noch ein geringfügiger Spannungsanstieg zu verzeichnen ist, da durch die Avalanche-Multiplikation sofort deutlich mehr Ladungsträger generiert werden können.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass das gewünschte Verhalten des Bauelements sich dadurch einstellen lässt, dass die Sperrkennlinen des aktiven Bereichs und der Randstruktur entsprechend aufeinander abgestimmt werden. Dazu sind grundsätzlich mehrere Ansätze möglich, von denen zwei anhand der 7 und 8 beschrieben werden.
  • Wie der 7 zu entnehmen ist, wird die Sperrkennlinie des aktiven Bereichs so eingestellt, dass das Bauelement im gewünschten Spannungsbereich die Überspannung begrenzt. Die Kennlinie muss einen positiv differentiellen Verlauf bis zu den maximal auftretenden Strömen haben. Dadurch erhöht sich die Begrenzungsspannung unerheblich mit der Stromstärke. Die Sperrkennlinie des aktiven Bereichs ist mit a' bezeichnet, während die Sperrkennlinie der Randstruktur mit b' und c' gekennzeichnet ist.
  • Die Sperrkennlinie der Randstruktur hat eine statische Durchbruchsspannung, die unterhalb der Begrenzungsspannung, aber oberhalb der verwendeten Zwischenkreisspannung liegt. Die Kennlinie der Randstruktur kann dabei die der Zelle schneiden (Linie b') oder auch mit ähnlicher Steigung wie die der Zelle ansteigen (Linie c').
  • Ein anderes Konzept ist in 8 gezeigt. Die Sperrkennlinie der aktiven Gebiete wird wie in der 7 schon beschrieben so ausgelegt, dass die kleinste dynamische Begrenzung bei 1200 V liegt und mit dem Strom ansteigt. Im Gegensatz zu der Ausführung der 7 liegt die Sperrspannung der Randstruktur im gesamten Strombereich über der der Zelle. Als statische Sperrspannung wird in diesem Fall die Sperrspannung des Zellgebietes gemessen, die praktisch gleich der dynamischen Begrenzungsspannung für sehr kleine Ströme ist (ca. 1200V).
  • Entscheidend ist, dass, wie in den 7 und 8 dargelegt, die Sperrfähigkeit des Bauelementes auf die Sperrkennlinien des aktiven Gebietes ausgelegt wird. Maßnahmen, die die Sperrspannung absenken oder begrenzen, sind nur dann notwen dig, wenn sie zum Einstellen des positiv differentiellen Verlaufs bis in den gewünschten Strombereich benötigt werden.
  • Im Falle des IGBTs ist es möglich, den Randabschluss des IGBTs mittels einer Feldplatten-Randstruktur oder Ring-Randstruktur vom zweiten Ladungstyp (p) oder JTE-Randstruktur zu gestalten. Die Randdurchbruchspannung liegt dann üblicherweise unterhalb der Zellenfelddurchbruchspannung.
  • Es ist aber bevorzugt, dass das Zellenfeld eine geringere Sperrfähigkeit als der Rand besitzt, so dass ein möglichst hochsperrendes Randkonzept gewählt werden sollte. Die Feldplattenränder sperren üblicherweise 80 bis 85 % der Volumendurchbruchsspannung. Von VLD-Rändern (VLD = Variation of Lateral Doping), bei denen die Driftzone graduell dotiert ist, ist bekannt, dass 95 bis 100 % der Volumendurchbruchsspannung erreicht werden können. Das wird dadurch erzielt, dass die Feldverteilung im Randbereich sehr homogen ist, was durch den sanften lateralen Dotierverlauf der VLD-Zone eingestellt werden kann.
  • Bei den heutigen IGBTs stellt dieser laterale Dotierverlauf ein Problem dar, da bereits bei relativ geringen Strömen beim Durchbruch der Durchbruchsort vom Rand ins Zellenfeld zurückspringt. Die herkömmlichen IGBTs werden dann zerstört, weil es aufgrund des Feldstoppkonzepts zu einem negativen differentiellen Kennlinienverlauf des Zellenfeldes und damit zur Filamentierung kommt. Das hat zur Konsequenz, dass das sehr attraktive VLD-Konzept praktisch nicht eingesetzt werden kann, wenn es für eine lateral sehr homogene Feldverteilung im Randbereich und damit maximale Sperrspannung optimiert ist. Für Auslegungen mit inhomogener Feldverteilung schwindet jedoch der Vorteil höherer Sperrspannung gegenüber dem Feldplattenrandkonzept.
  • Im Falle eines Dynamic-Clamping-IGBTs muss jedoch sowieso eine positiv differentielle Sperrkennlinie des Zellenfeldes über weite Strombereiche realisiert werden, wodurch die Verlagerung des Durchbruchsortes vom Rand ins Zellenfeld gerade erwünscht ist. Vielmehr ermöglicht der VLD-Rand, dass die Zellsperrfähigkeit nicht zu stark zur Erreichung eines Volumendurchbruchs abgesenkt werden muss.
  • In einer bevorzugten Ausführungsform der Erfindung ist daher vorgesehen, dass das Randkonzept hochsperrend ist und insbesondere eine VLD-Struktur aufweist.
  • Um sicherzustellen, dass unterhalb des Randes im Clamping-Fall die Durchbruchsspannung des Randes nicht unter die des Zellenfeldes sinkt, müssen zwei Voraussetzungen erfüllt werden.
  • Zum einen sollte keine bzw. möglichst wenig Ladung unter den Rand injiziert werden, die dynamisch eine Verzerrung des Feldes unter dem Rand zur Folge haben könnte. Wegen des größeren Abstandes der im Rand gespeicherten Ladung zum nächsten Kontaktloch könnten sonst evtl. durch Laufzeiteffekte dynamisch ungünstigere Feldverteilungen auftreten als im Zellenfeld.
  • Zum anderen kann es bei hohen Stromdichten dazu kommen, dass das elektrische Feld umklappt, so dass die höchste Feldstärke nicht mehr an der Vorderseite des Bauelements, sondern an der Rückseite des Bauelements auftritt. Die Sperrfähigkeit des Bauelements nimmt beim Umklappen des elektrischen Feldes dra matisch ab, so dass sicherzustellen ist, dass dieses Umklappen des Feldes im Randbereich erst auftreten kann, nachdem es zuvor bereits im Zellenfeld stattgefunden hat.
  • Die Elektroneninjektion unter den Rand kann unterbunden bzw. deutlich reduziert werden, wenn die Zellen auf der Längenskala einer ambipolaren Diffusionslänge benachbart zum Rand stillgelegt werden. Das kann dadurch erreicht werden, dass im Layout schon vorgesehen ist, dass die p+-Maske für die stillzulegenden Zellen auf geweitet wird. Dadurch diffundiert die p+-Implantation an die Trenchseitenwand bzw. wird bis an die Trenchseitenwand implantiert, so dass die Schwellspannung dieser Zellen dramatisch erhöht wird und diese praktisch nicht mehr einschalten. Letztlich ist jedoch die genaue Maßnahme unerheblich, solange die Elektroneninjektion von der Vorderseite auf der Skala einer Diffusionslänge zum Rand unterbunden wird. Eine weitere Möglichkeit, dies zu erzielen, kann durch die Aussparung der Source-Implantation erreicht werden.
  • Um das Umklappen des elektrischen Feldes zu vermeiden, sollte die Bipolarverstärkung gezielt im Randbereich reduziert werden. Hierdurch wird sowohl die statische Sperrfähigkeit verbessert, als auch das Auftreten von dynamischem Avalanche verhindert, da die kollektorseitige Löcherinjektion unterbunden wird.
  • Es bestehen mehrere Möglichkeiten, die bipolare Verstärkung im Randbereich zu reduzieren. Eine Möglichkeit ist, eine lokale Absenkung der Ladungsträgerlebensdauer im Randbereich zu erzielen. Hierzu kann durch eine maskierte Elektronenbestrahlung die Ladungsträgerlebensdauer im gesamten Vertikalaufbau des Randes abgesenkt werden. Insbesondere bei der Anwendung von VLD-Rändern ist diese Maßnahme besonders wirksam, da bei Anlegen der Sperrspannung in diesem Fall die neutrale Zone im Randbereich breiter ist als im Innenbereich des Chips. Sollte bei extrem hohen Stromdichten auch bei dieser Variante noch ein Umklappen des Feldes auftreten, wird diesem dann durch eine anodenseitige Löcherinjektion entgegengesteuert, da in diesem Fall die Breite der neutralen Zone nur noch sehr gering ist.
  • Es ist bevorzugt, dass in vertikaler Richtung die Ladungsträgerlebensdauer in der p-Emitterschicht oder kurz davor, aber nicht mehr als 1/5 der vertikalen Bauelementausdehung, abgesenkt ist.
  • In der lateralen Ausdehnung ist bevorzugt, dass die Ladungsträgerlebensdauer in Gebieten unterhalb des Randes und bis zu maximal fünf ambipolaren Diffusionslängen vom Rand in das Zellenfeld begrenzt ist.
  • Die Ladungsträgerlebensdauer kann beispielsweise mittels Protonen- oder Heliumbestrahlung eingestellt werden.
  • Eine alternative Möglichkeit, die Bipolarverstärkung im Randbereich zu reduzieren, besteht z.B. darin, eine Protonen- oder eine Heliumbestrahlung auf der Chiprückseite in dem oder vor dem Rückseiten-Emitter durchzuführen, die auf den Randbereich beschränkt bleibt. Die laterale Ausdehnung der Absenkung kann sich dabei vom Rand aus auch noch 1 bis 5 ambipolare Diffusionslängen vom Rand in das Zellenfeld erstrecken. Die vertikale Lage dieser lokalen Absenkung sollte in dem oder relativ flach vor dem rückseitigen p-Emitter zu lie gen kommen. Das elektrische Feld sollte bei der nominellen Sperrspannung diese Zone noch nicht erreichen, sondern kurz zuvor in der Feldstoppzone abgebaut sein. Hierdurch wird zum einen die Emittereffizienz im Rand absenkt, anderseits ergeben sich keine erhöhten Leckströme, da das Feld nicht in die Rekombinationszonen hineinreicht.
  • Eine weitere Möglichkeit, die Bipolarverstärkung gezielt im Randbereich zu reduzieren, besteht darin, den Rückseiten-p-Kollektor im Randbereich durch eine Maskierung gar nicht erst zu implantieren.
  • Durch den stark lokalisierten Avalanche an dem neu geschaffenen vorderseitigen pn-Übergang kann sich bereits eine leicht positiv differentielle Sperrkennlinie des Zellenfeldes ergeben. Vorzugsweise wird der Feldstopp des Bauelements jedoch von seiner Dosis so niedrig ausgelegt, dass die Dosis unterhalb der Durchbruchsladung von Silizium liegt, so dass das elektrische Feld bei der Clamping-Spannung durch den Feldstopp durchgreift, nicht jedoch bereits bei der Zwischenkreisspannung. Der Felddurchgriff senkt zusätzlich die Sperrspannung des Zellenfeldes gegenüber dem Rand ab und legt die Clamping-Spannung teilweise fest. Insbesondere ermöglicht die Löcherinjektion aus dem p-Emitter im Innenbereich des Bauelements einen positiv differentiellen Verlauf der Sperrkennlinie. Es hat sich als vorteilhaft erwiesen, wenn der Feldstopp mittels Protonenimplantation hergestellt wird.
    •
  • Die Erfindung wird anhand der nachfolgend beschriebenen Zeichnungen näher erläutert.
  • Es zeigen:
  • 1a einen Trench-IGBT gemäß dem Stand der Technik;
  • 1b eine Draufsicht eines Zellenfeldes mit mehreren IGBT-Zellen;
  • 2–4 IEGTs bzw. IGBTs gemäß dem Stand der Technik;
  • 5 während des Schaltvorgangs auftretende Spannungen bei verschiedenen IGBTs;
  • 6 das Sperrverhalten eines erfindungsgemäßen FS-IGBTs;
  • 7–8 Sperrkennlinien des aktiven Bereichs und der Randstruktur des erfindungsgemäßen Halbleiterbauelements;
  • 9a und 9b schematische Darstellungen eines möglichen Herstellungsprozesses bei der Herstellung erfindungsgemäßer IGBTs;
  • 10 eine schematische Darstellung einer Randstruktur mit maskierter Lebensdauerabsenkung unter dem Rand und schematische Darstellung des erfindungsgemäßen IGBTs; und
  • 11 eine schematische Darstellung einer erfindungsgemäßen Randstruktur mit maskierter Aussparung des p-Emitters unter dem Rand bei der Erfindung.
  • 1-8 wurden im einleitenden Teil der Beschreibung und im Zusammenhang mit dem erfindungsgemäßen Halbleiterbauelement schon näher erläutert.
  • Wie in 9a dargestellt, wird die IGBT-Zelle bis zum Kontaktloch herkömmlicherweise fertig gestellt. Ein Zwischenoxid Zwox ist also im Bereich eines Kontaktlochs zu einer p++-dotierten Kontaktschicht 3' der Bodyzone 3 geöffnet. Durch Implantation von Phosphor oder Arsen mit entsprechend hoher Energie wird das n-Gebiet unter das p-Bodygebiet implantiert und mit einem nachfolgenden Temperschritt ausgeheilt.
  • Wie in 9b dargelegt, ergibt sich dadurch ein n-Gebiet 18, das direkt an das p-Bodygebiet 3 angrenzt, jedoch lateral nicht bis zum Trench 5 reicht. Eine alternative Ausführungsform besteht darin, dass dieses n-Gebiet 18 durch eine Protonenimplantation mit nachfolgender Temperung erzeugt wird. Hier wird ebenfalls durch das noch offene Kontaktloch implantiert, allerdings erst, nachdem alle Temperaturbehandlungen oberhalb von etwa 500°C stattgefunden haben. Mit dem thermischen Budget der noch folgenden Metallisierungs- und der Isolierungsschritte mit Polyimid wird dann die dotierende Wirkung der Protonenimplantation hergestellt. Die bevorzugte Variante ist jedoch die Implantation mit Phosphor, da hier gegenüber Arsen niedrigere Implantationsenergien benötigt werden, um die Implantationsreichweite unter das p-Bodygebiet 3 zu legen. Gegenüber der Dotierung mit Protonen bietet die Variante mit Phosphor den Vorteil, dass die Phosphordotierung bei starken thermischen Belastungen, wie im Kurzschlussbetrieb, stabiler ist als die Protonendotierung.
  • Nachdem der erfindungsgemäße IGBT auf diese Weise erhalten wurde, kann er mit einem VLD-Randkonzept an seinen Rändern konzipiert werden. Alternativ kann auch ein Trench-Rand eingesetzt werden.
  • Die Zellen werden nahe des Randbereichs bei einem lateralen Abstand von ca. einer ambipolaren Diffusionslänge stillgelegt. Dazu wird die p+-Maske bei der Dotierung der Kontaktzone 18 für die Randzellen auf geweitet. Damit ergibt sich dann eine Kanalstilllegung für diese Zellen. Alternativ können diese Zellen auch durch das Weglassen der Source-Implantation (vgl. 2) stillgelegt werden.
  • Durch eine justierte Rückseitenfototechnik wird die Implantation der p-Kollektorzone 1 unter dem Rand ausgespart, wie dies in 11 gezeigt ist. Dies führt zu einer erhöhten Randsperrfähigkeit. Alternativ wird durch eine justierte Rückseitenfototechnik nach Fertigstellung einer n-dotierten Feldstoppzone 19 (auch in 11 optional vorgesehen) in der n--leitenden Driftzone 2 eine maskierte Protonenimplantation durchgeführt, um so eine Rekombinationszone 20 vor der Kollektorzone 1 unter dem Rand, wie dies in 10 gezeigt ist, zu bilden. Das thermische Budget zur Stabilisierung dieser Implantation sollte unterhalb von 380°C und 2 h liegen.
  • Der Feldstoppzone 19 des Bauelements wird vorzugsweise mittels Protonenimplantation erzeugt. Die Dosis der aktiven Feldstoppdotierung liegt unterhalb der Durchbruchsladung von Silizium, so dass es, wie oben näher erläutert wurde, zum Felddurchgriff zum p-Kollektor 1 bei der Clamping-Spannung kommen kann.
    • 1
    Kollektorzone
    2
    Bodyzone
    3
    Bodyzone
    4
    Emitterzone
    5
    Trench
    6
    Trench
    7
    Isolierschicht
    8
    Gateelektrode
    9
    Hauptoberfläche
    10
    Isolierschicht
    11
    Emitterkontakt
    13
    Metallisierung
    14
    zusätzlicher Trench
    15
    breite Zone
    16
    Leitschicht
    17
    Ausbuchtung
    18
    zusätzliches Gebiet
    19
    Feldstoppzone
    20
    Rekombinationszone

Claims (27)

  1. Halbleiterbauelement mit isoliertem Gate mit einem ersten Halbleitergebiet (2), insbesondere Driftgebiet, eines ersten Leitfähigkeitstyps (n); einem zweiten Halbleitergebiet (3), insbesondere Bodygebiet, eines zweiten Leitfähigkeitstyps (p), welches auf oder selektiv in der oberen Hauptoberfläche des ersten Halbleitergebiets (2) gebildet ist; einem dritten Halbleitergebiet (4), insbesondere Emittergebiet, des ersten Leitfähigkeitstyps (n), welches selektiv in der vorderen Oberfläche des zweiten Halbleitergebiets (3) gebildet ist; einem Graben (5, 6), welcher eine Öffnung in der vorderen Oberfläche des dritten Halbleitergebiets (4) aufweist und sich in die Tiefe von der Öffnung in das zweite Halbleitergebiet (3) erstreckt; einer dielektrischen Schicht (7), die im Graben vorgesehen ist und vollständig den Boden davon bedeckt und sich auf einen Ort erstreckt, welcher höher als die obere Hauptoberfläche des ersten Halbleitergebiets (2) befindlich ist, und einem vierten Halbleitergebiet (18) des ersten Leitfähigkeitstyps (n), welches in direktem Kontakt mit dem ersten und dem zweiten Halbleitergebiet (2, 3) steht, dadurch gekennzeichnet, dass das vierte Halbleitergebiet (18) beabstandet von dem Graben (5, 6) angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das zweite Halbleitergebiet (3) eine Kontaktschicht (3') aufweist, die stärker mit den Dotierstoffen des zweiten Leitfähigkeitstyps dotiert ist als das zweite Halbleitergebiet (3).
  3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Abstand zwischen dem Graben (5, 6) und dem vierten Halbleitergebiet (18) im Bereich vom 10–200 nm liegt.
  4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass der Abstand zwischen dem Graben (5, 6) und dem vierten Halbleitergebiet (18) im Bereich von 50–150 nm liegt.
  5. Halbleiterbauelement nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass der Abstand zwischen dem Graben (5, 6) und dem vierten Halbleitergebiet (18) im Bereich von 100–120 nm liegt.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eindringtiefe des vierten Halbleitergebiets (18) nicht über der zweifachen Eindringtiefe des Grabens (5, 6) liegt.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eindringtiefe des Grabens (5, 6) im Bereich von 4 μm bis 8 μm liegt.
  8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die Eindringtiefe des vierten Halbleitergebiets (18) im Bereich von 3 μm bis 16 μm liegt.
  9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass die Eindringtiefe des vierten Halbleitergebiets (18) im Bereich von 3 μm bis 10 μm liegt.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das vierte Halbleitergebiet (18) mit einer Dosis dotiert ist, die geringer als die Durchbruchsladung ist.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das vierte Halbleitergebiet (18) mit einer Dosis dotiert ist, die 1–70% der Durchbruchsladung beträgt.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dottierstoffdosis des vierten Halbleitergebiets (18) im Bereich von 1 × 1011 cm–2 bis 1 × 1012 cm–2 liegt.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass unterhalb des ersten Halbleitergebiets (2) eines ersten Leitfähigkeitstyps (n) eine Schicht des ersten Leitfähigkeitstyps als Feldstoppschicht (19) angeordnet ist, die höher dotiert ist als das erste Halbleitergebiet.
  14. Halbleiterbauelement nach Anspruch 13, dadurch gekennzeichnet, dass die Feldstoppschicht (19) eine Dotierung im Bereich vom 1 × 1019 bis 5 × 1014 Ladungsträger cm–3 aufweist.
  15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an der unteren Hauptfläche des Bauelements eine Schicht des zweiten Leitfähigkeitstyps (p) insbesondere als Kollektorschicht (1) angeordnet ist.
  16. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Randstruktur hochsperrend ist.
  17. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Randstruktur eine VLD-Struktur ist.
  18. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im Randgebiet die Ladungsträgerlebensdauer durch eine mittels einer maskierten Elektronenbestrahlung gebildete Rekombinationszone (20) abgesenkt ist.
  19. Halbleiterbauelement nach Anspruch 18, dadurch gekennzeichnet, dass in vertikaler Richtung des Bauelements die Ladungsträgerlebensdauer in der p-Emitterschicht (1) oder kurz davor, jedoch insgesamt auf nicht mehr als 1/5 der vertikalen Bauelementausdehung, abgesenkt ist.
  20. Halbleiterbauelement nach Anspruch 19, dadurch gekennzeichnet, dass die Ladungsträgerlebensdauer in Gebieten unterhalb des Randes, die sich bis zu maximal fünf ambipolaren Diffusionslängen vom Rand in das Zellenfeld erstrecken, begrenzt ist.
  21. Halbleiterbauelement nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass die der Ladungsträgerlebensdauer mittels Protonen- oder Heliumbestrahlung begrenzt wird.
  22. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chiprückseite vor Herstellung des Rückseiten-Emitters (1) mit einer Protonen- oder mit einer Heliumbestrahlung behandelt wird.
  23. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass die Kollektorschicht (1) im Randbereich nicht vorhanden ist.
  24. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das vierte Gebiet (18) des ersten Leitfähigkeitstyps (n) unterhalb des zweiten Halbleitergebiets (3) des zweiten Leitfähigkeitstyps (p) mittels Ionenimplantation durch das Kontaktloch zur Kontaktierung des zweiten Halbleitergebiets (3) eingebracht wird.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Ionenimplantation mit Phosphor- oder Arsenionen durchgeführt wird.
  26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die Ionenimplantation mit Phophorionen durchgeführt wird.
  27. Verfahren nach einem der Ansprüche 24–26, dadurch gekennzeichnet, dass die Ionenimplantation soweit durchgeführt wird, bis das vierte Halbleitergebiet eine Dosis des Dotierstoffs erreicht, die 1-70% der Durchbruchsladung beträgt.
DE102005056426A 2005-11-28 2005-11-28 Halbleiterbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE102005056426B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005056426A DE102005056426B4 (de) 2005-11-28 2005-11-28 Halbleiterbauelement und Verfahren zu dessen Herstellung
US11/604,984 US7709887B2 (en) 2005-11-28 2006-11-28 Semiconductor component and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005056426A DE102005056426B4 (de) 2005-11-28 2005-11-28 Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102005056426A1 true DE102005056426A1 (de) 2007-06-06
DE102005056426B4 DE102005056426B4 (de) 2012-03-15

Family

ID=38047486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005056426A Expired - Fee Related DE102005056426B4 (de) 2005-11-28 2005-11-28 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US7709887B2 (de)
DE (1) DE102005056426B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009031316B4 (de) * 2008-08-29 2014-11-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010064588B3 (de) 2009-07-21 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
DE102010039258B4 (de) * 2010-08-12 2018-03-15 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
US8435853B2 (en) 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
US9117902B2 (en) * 2013-08-01 2015-08-25 Chip Integration Tech. Co., Ltd. Dual trench rectifier and method for forming the same
US9373710B2 (en) 2014-05-15 2016-06-21 Infineon Technologies Ag Insulated gate bipolar transistor
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
CN109244137A (zh) * 2018-09-19 2019-01-18 电子科技大学 一种高可靠性SiC MOSFET器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0583028B1 (de) * 1992-08-05 1996-10-09 Philips Electronics Uk Limited Halbleiterbauelement mit vertikalem Feldeffektbauelement mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bauelementes
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US5895952A (en) * 1994-12-30 1999-04-20 Siliconix Incorporated Trench MOSFET with multi-resistivity drain to provide low on-resistance
US20020167046A1 (en) * 2000-01-14 2002-11-14 Takaaki Aoki Semiconductor device and method for manufacturing the same
DE10330571A1 (de) * 2003-07-07 2005-02-17 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement
WO2005062385A1 (en) * 2003-12-24 2005-07-07 Toyota Jidosha Kabushiki Kaisha Trench gate field effect devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284780A (en) * 1989-09-28 1994-02-08 Siemens Aktiengesellschaft Method for increasing the electric strength of a multi-layer semiconductor component
US6242784B1 (en) * 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
DE10019813C2 (de) * 2000-04-20 2002-10-31 Infineon Technologies Ag Avalanchefestes Halbleiterbauelement
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4166102B2 (ja) * 2003-02-26 2008-10-15 トヨタ自動車株式会社 高耐圧電界効果型半導体装置
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0583028B1 (de) * 1992-08-05 1996-10-09 Philips Electronics Uk Limited Halbleiterbauelement mit vertikalem Feldeffektbauelement mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bauelementes
US5895952A (en) * 1994-12-30 1999-04-20 Siliconix Incorporated Trench MOSFET with multi-resistivity drain to provide low on-resistance
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US20020167046A1 (en) * 2000-01-14 2002-11-14 Takaaki Aoki Semiconductor device and method for manufacturing the same
DE10330571A1 (de) * 2003-07-07 2005-02-17 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement
WO2005062385A1 (en) * 2003-12-24 2005-07-07 Toyota Jidosha Kabushiki Kaisha Trench gate field effect devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009031316B4 (de) * 2008-08-29 2014-11-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010064588B3 (de) 2009-07-21 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone

Also Published As

Publication number Publication date
US20070152268A1 (en) 2007-07-05
DE102005056426B4 (de) 2012-03-15
US7709887B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
DE102005056426B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10361136B4 (de) Halbleiterdiode und IGBT
DE102006050338B4 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102007020657B4 (de) Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102006025958B3 (de) Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE102008023471A1 (de) Halbleiterbauelement
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015104504B4 (de) Grabentransistorbauelement
DE102005053487A1 (de) Leistungs-IGBT mit erhöhter Robustheit
DE102015104723B4 (de) Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
DE102014101239A1 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102011083230B4 (de) Halbleitervorrichtungen
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE10004548A1 (de) Trench-IGBT
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102005004354A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120616

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee