DE4006886A1 - Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation - Google Patents

Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation

Info

Publication number
DE4006886A1
DE4006886A1 DE19904006886 DE4006886A DE4006886A1 DE 4006886 A1 DE4006886 A1 DE 4006886A1 DE 19904006886 DE19904006886 DE 19904006886 DE 4006886 A DE4006886 A DE 4006886A DE 4006886 A1 DE4006886 A1 DE 4006886A1
Authority
DE
Germany
Prior art keywords
conductivity
semiconductor device
section
source
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19904006886
Other languages
English (en)
Other versions
DE4006886C2 (de
Inventor
Kazuhiro Tsuchiya
Yutaka Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4006886A1 publication Critical patent/DE4006886A1/de
Application granted granted Critical
Publication of DE4006886C2 publication Critical patent/DE4006886C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7398Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Umfeld der Erfindung
Die vorliegende Erfindung betrifft eine Halbleiter-Vorrichtung, die mit einem MIS-Feldeffekt-Transistor von der Art einer Leitfähigkeits-Modulation versehen ist, bei dem alle Elektroden auf seiner einen Fläche ausgebildet sind.
Beschreibung des nahekommenden Standes der Technik
Eine bekannte Halbleiter-Vorrichtung, die mit einem MIS-Feldeffekt-Tran­ sistor von der Art einer Leitfähigkeits-Modulation (auch mit IGBT abge­ kürzt) versehen ist, enthält, wie in Fig. 8 gezeigt ist, eine n⁺-Puffer­ schicht 2 und eine n⁺-Leitfähigkeits-Modulationsschicht 3 als Zugschicht, die der Reihe nach auf einer p⁺-Minoritätsträger-Injektionsschicht 1 gestapelt sind, einen p⁺-Basisbereich 6 und einen n⁺-Quellenbereich 7, die jeweils eindiffundiert und durch eine Eigenausrichtung mit der Außenseite der Leit­ fähigkeits-Modulationsschicht 3 ausgebildet sind, wobei eine Torbelegung 5 aus Polysilicium und ein Oxidfilm 4 als Abdeckung verwendet werden und eine Torelektrode 8 an der Torbelegung 5 aus Polysilicium angeschlossen ist, ei­ nen p-Kontaktbereich 9 an dem p⁺-Basisbereich 6, eine Quellenelektrode 10, die mit dem n⁺-Quellenbereich 7 verbunden ist, und eine Zugelektrode 11, die auf der Rückseite als Überzug auf der Minoritätsträger-Injektionsschicht 1 vorgesehen ist.
Durch eine Inversionsschicht, die an der Oberfläche des p⁺-Basisberei­ ches 6 ausgebildet ist, fließen Elektronen (Majoritätsträger) in vertikaler Richtung zu der Leitfähigkeits-Modulationsschicht 3, wie durch ausgezogene Pfeile veranschaulicht ist; gleichzeitig werden positive Löcher (Minoritäts­ träger) in die Leitfähigkeits-Modulationsschicht 3 injiziert, wie durch ge­ strichelte Pfeile veranschaulicht ist. Folglich wird ein Leitfähigkeits-Mo­ dulationszustand induziert, durch den wiederum der Widerstand der Leitfähig­ keits-Modulationsschicht 3 verringert wird. Daher kann eine hohe Stromkapazi­ tät erreicht werden. Im Gegensatz zu einem einzelnen derartigen Element treten die folgenden Probleme bei einer Halbleiter-Vorrichtung auf, bei der mehrere IGBT-Elemente oder andere Elemente auf ein und derselben Halbleiter- Unterlage ausgebildet werden.
Für ein bekanntes IGBT-Element mit der Torelektrode 8 und der Quellen­ elektrode 10 an seiner Außenseite und mit der Zugelektrode 11, die als Über­ zug auf seiner Rückseite vorgesehen ist, ist es also notwendig, eine Isolie­ rungstechnik zwischen den Elementen, z. B. von pn-Übergängen usw. auf der Rückseite sowie auf der Hauptfläche vorzusehen; daher gibt es ein ernstes Problem hinsichtlich der Technik sowie der Kosten. Selbst wenn dieses Pro­ blem gelöst werden könnte, würde sich eine Verdrahtung der betreffenden Ele­ mente zwischen den gegenüberliegenden Flächen erstrecken, die schwierig aus­ zuführen wäre.
Übersicht über die Erfindung
Daher ist es ein Ziel der vorliegenden Erfindung, eine Halbleiter-Vor­ richtung mit einem Feldeffekt-Transistor nach Art der Leitfähigkeits-Modula­ tion vorzusehen, bei dem eine die Leitfähigkeit modulierende Schicht auf ei­ ner eingesenkten Schicht ausgebildet und ein Minoritätsträger-Injektionsbe­ reich in der Hauptfläche dieser die Leitfähigkeit modulierenden Schicht vorgesehen ist, damit drei Elektroden an derselben Oberfläche ausgebildet sind, ohne daß die Eigenschaft verlorengeht, eine erhebliche Stromkapazität zu erreichen.
Gemäß der vorliegenden Erfindung enthält eine erste Ausführungsform der Halbleiter-Vorrichtung mit einem Feldeffekt-Transistor von der Art einer Leitfähigkeits-Modulation: eine eingesenkte Schicht einer ersten Leitfähig­ keit, einen Quellen- und Torabschnitt mit Bereichen der ersten und einer zweiten Leitfähigkeit, dieauf der eingesenkten Schicht durch eine doppelte Diffusion an der Hauptfläche der die Leitfähigkeit modulierenden Schicht der ersten Leitfähigkeit ausgebildet sind, und einen Minoritätsträger-Injekti­ onsabschnitt der zweiten Leitfähigkeit, der in einem Isolationsbereich aus­ gebildet ist, der gegen den Quellen- und Torabschnitt in der Hauptfläche der die Leitfähigkeit modulierenden Schicht isoliert ist. In einem Fall ist beispielsweise ein Hilfsmittel zum Aufhalten einer Erschöpfungsschicht der ersten Leitfähigkeit zwischen dem Quellen- und Torabschnitt und dem Minori­ tätsträger-Injektionsabschnitt in der Hauptfläche der die Leitfähigkeit mo­ dulierenden Schicht ausgebildet, und in einem Fall ist ein die Injektion von Minoritätsträgern der ersten Leitfähigkeit unterdrückender Bereich derart ausgebildet, daß er den Minoritätsträger-Injektionsabschnitt zu umgeben sucht.
Bei einer zweiten Ausführungsform gemäß der vorliegenden Erfindung ent­ hält die Halbleiter-Vorrichtung, die mit einem Feldeffekt-Transistor der Art der Leitfähigkeits-Modulation versehen ist, zusätzlich zu den Elementen der ersten Ausführungsform ferner einen Majoritätsträger-Entzugsabschnitt der ersten Leitfähigkeit, der in der Hauptfläche der die Leitfähigkeit modu­ lierenden Schicht ausgebildet ist, und einen Widerstandsfilm, der den Mino­ ritätsträger-Injektionsabschnitt mit dem Majoritätsträger-Entzugsabschnitt verbindet. Bei einer solchen zweiten Ausführungsform ist der Majoritätsträ­ ger-Entzugsabschnitt zwischen dem Minoritätsträger-Injektionsabschnitt und dem Quellen- und Torabschnitt ausgebildet; ein Wandbereich der ersten Leit­ fähigkeit ist dabei derart gestaltet, daß nur der Majoritätsträger-Entzugs­ abschnitt umgeben wird; in einem weiteren Fall sind der Minoritätsträger-In­ jektionsabschnitt und der Majoritätsträger-Entzugsabschnitt in einem Wand­ bereich der ersten Leitfähigkeit ausgebildet.
Da die mit dem Minoritätsträger-Injektionsabschnitt zu verbindenden Elektroden an der Ausgangsseite einer Torelektrode vorgesehen sind, kann in vorteilhafter Weise mit den Ausführungsformen der Erfindung eine Halbleiter- Vorrichtung von der Art der Leitfähigkeits-Modulation erhalten werden, bei der alle Elektroden auf einer einzigen Außenfläche vorhanden sind. Die Majo­ ritätsträger strömen von dem Quellen- und Torabschnitt in der vertikalen Richtung durch die die Leitfähigkeit modulierende Schicht in die eingesenkte Schicht hinein, in einer seitlichen Richtung durch die eingesenkte Schicht hindurch und gehen dann durch die die Leitfähigkeit modulierende Schicht hindurch in Richtung auf den Minoritätsträger-Injektionsabschnitt weiter. Dann werden gleichzeitig Minoritätsträger aus dem Minoritätsträger-Injekti­ onsabschnitt in die die Leitfähigkeit modulierende Schicht injiziert, um ei­ nen die Leitfähigkeit modulierenden Zustand herbeizuführen, damit eine er­ hebliche Stromkapazität erhalten werden kann. Falls der Isolationsabstand zwischen dem Quellen- und Torabschnitt und dem Minoritätsträger-Injektions­ abschnitt zur Verminderung der Fläche, die das Element einnimmt, verkürzt wird, wird die dielektrische Festigkeit gesenkt. Falls ein Endabschluß der Erschöpfungsschicht ausgebildet wird, wird jedoch ein seitliches Wachstum der Erschöpfungsschicht verhindert; daher kann eine dielektrische Festigkeit erhalten werden, die nahezu so hoch wie die eines bekannten IGBT-Elementes ist. Wenn jedoch ein die Injektion von Minoritätsträgern unterdrückender Bereich der ersten Leitfähigkeit derart gestaltet wird, daß der Minoritäts­ träger-Injektionsabschnitt umgeben wird, können die Abschaltzeit verkürzt sowie eine hohe dielektrische Festigkeit wie im Falle des Endabschlusses der Erschöpfungsschicht sichergestellt werden.
Bevor die Minoritätsträger während einer Einschaltzeitspanne in den die Leitfähigkeit modulierenden Bereich injiziert werden, fließen bei der zwei­ ten Ausführungsform als nächstes die von dem Quellen- und Torabschnitt inji­ zierten Majoritätsträger über einen Widerstandsfilm in den Majoritätsträger- Entzugsabschnitt hinein, da ein parasitärer Transistor von dem Minoritäts­ träger-Injektionsbereich der zweiten Leitfähigkeit, von dem die Leitfähig­ keit modulierenden Bereich der ersten Leitfähigkeit und von dem zweiten Leitfähigkeitsbereich gebildet ist; daher bringt ein zunehmender Spannungs­ abfall des Widerstandsfilmes einen plötzlichen Einschaltzustand an dem oben erwähnten parasitären Transistor hervor. Infolgedessen tritt ein die Leitfä­ higkeit modulierender Zustand zeitiger auf. Im Falle, daß der Majoritäts­ träger-Entzugsabschnitt zwischen dem Minoritätsträger-Injektionsabschnitt und dem Quellen-Torabschnitt und ein Wandabschnitt der ersten Leitfähigkeit so ausgebildet werden, daß nur der Majoritätsträger-Entzugsabschnitt umgeben wird, können eine kleine, vom Element eingenommene Fläche und eine hohe dielek­ trische Festigkeit verwirklicht werden. Im Falle, daß der Minoritätsträger- Injektionsabschnitt und der Majoritätsträger-Entzugsabschnitt in dem Wandbe­ reich der ersten Leitfähigkeit ausgebildet werden, wird ferner eine hohe di­ elektrische Festigkeit erhalten; die Wand der ersten Leitfähigkeit arbeitet als die Injektion von Minoritätsträgern unterdrückender Bereich, wodurch die Abschaltzeitspanne verkürzt oder eine Verriegelung verhindert werden kann.
Kurze Beschreibung der Zeichnungen
Weitere Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden, ausführlichen Berschreibung bei einer Heranziehung der Zeichnung hervor:
Fig. 1 ist eine perspektivische Ansicht mit einem vertikalen Quer­ schnitt, die den Aufbau einer ersten Ausführungsform des die Leitfähigkeit modulierenden Gerätes gemäß der vorliegenden Erfindung anschaulich macht.
Fig. 2 ist eine perspektivische Ansicht mit einem vertikalen Quer­ schnitt, die den Aufbau einer zweiten Ausführungsform des die Leitfähigkeit modulierenden Gerätes gemäß der vorliegenden Erfindung veranschaulicht.
Fig. 3 ist eine perspektivische Ansicht mit einem vertikalen Quer­ schnitt, die den Aufbau einer dritten Ausführungsform des die Leitfähigkeit modulierenden Gerätes gemäß der vorliegenden Erfindung darstellt.
Fig. 4 ist eine ähnliche Ansicht, die eine vierte Ausführungsform des die Leitfähigkeit modulierenden Gerätes gemäß der vorliegenden Erfindung zeigt.
Fig. 5 ist eine weitere ähnliche Ansicht, die eine fünfte Ausführungs­ form des die Leitfähigkeit modulierenden Gerätes gemäß der vorliegenden Er­ findung anschaulich macht.
Fig. 6 ist noch eine weitere ähnliche Ansicht einer sechsten Ausfüh­ rungsform des die Leitfähigkeit modulierenden Gerätes gemäß der vorliegenden Erfindung.
Fig. 7(A) ist eine Äquivalenzschaltung für die Ausführungsformen der Fig. 1 bis 3; Fig. 7(B) ist eine Äquivalenzschaltung für die Ausfüh­ rungsformen der Fig. 4 bis 6.
Fig. 8 ist eine perspektivische Ansicht mit einem vertikalen Quer­ schnitt, die eine bekannte die Leitfähigkeit modulierende Halbleiter-Vor­ richtung veranschaulicht, die einen Feldeffekt-Transistor enthält.
Bei der Ausführungsform der Fig. 1 enthält eine Halbleiter-Vorrichtung 20 eine die Leitfähigkeit modulierende n⁻-Schicht 22, geformt als Zugschicht durch ein epitaxiales Wachstum auf einer eingesenkten Schicht 21 mit einer hohen Verunreinigungs-Konzentration, einen p-Basisbereich 24 und einen n⁺-Quellen­ bereich 25, die durch eine doppelte Diffusion an der Außenseite der die Leitfähigkeit modulierenden Schicht 22 unter Verwendung einer streifen­ förmigen Torbelegung 23 aus Polysilicium als Abschirmung hergestellt sind, die mit einer Torelektrode G verbunden ist. Die Torelektrode G ist an der Torbelegung 23 aus Polysilicium und an einem Oxidfilm 27 angeschlossen, der auf der Außenseite der die Leitfähigkeit modulierenden Schicht 22 unmittel­ bar unter der Torbelegung 23 aus Polysilicium angeordnet ist. Die n-Verun­ reinigung der die Leitfähigkeit modulierenden Schicht 22 ist bei dieser Aus­ führungsform Phosphor, dessen Konzentration 106 Atome/cm3 beträgt. Die Kon­ zentration des n⁺-Quellenbereiches 25 z. B. von Phosphor ist 1020 Atome/cm3. Die p-Verunreinigung des p-Basisbereiches 24 ist Bor in einer Konzentration von etwa 1015 Atome/cm3.
Ein p⁺-Minoritätsträger-Injektionsabschnitt 28 ist durch Diffusion in einem Bereich ausgebildet, der gegen den MOS-Abschnitt an der Außenseite der die Leitfähigkeit modulierenden Schicht 22 isoliert ist. Dieser Minoritäts­ träger-Injektionsabschnitt 28 liegt in Form von Streifen vor, die nahezu par­ allel zu der streifenförmigen Torbelegung 23 verlaufen und mit einer Zug­ elektrode D verbunden sind. Dem Minoritätsträger-Injektionsabschnitt 28 be­ nachbart und gegenübergestellt, ist eine dotierte Basis 29 um den p-Basis­ bereich 24 herum ausgebildet. Diese Basis 29 soll die Konzentration des elektrischen Erschöpfungsfeldes entlasten.
Wie in Fig. 7(A) gezeigt ist, ist bei dieser Ausführungsform die Aqui­ valenzschaltung im wesentlichen dieselbe wie bei dem bekannten IGBT-Ele­ ment; dabei wird ein MOS-Feldeffekt-Transistor von einer unmittelbar unter­ halb der Torbelegung 23 aus Polysilicium befindlichen Inversionsschicht, dem Quellenbereich 25 und der die Leitfähigkeit modulierenden Schicht 22 gebil­ det; der Emitter, die Basis und der Kollektor eines parasitären pnp-Transi­ stors werden von dem Minoritätsträger-Injektionsabschnitt 28, der die Leit­ fähigkeit modulierenden Schicht 22 bzw. von dem p-Basisbereich gebildet. Der Emitter, die Basis und der Kollektor eines parasitären npn-Transistors wer­ den von dem Quellenbereich 25, dem p-Basisbereich 24 bzw. von der die Leit­ fähigkeit modulierenden Schicht 22 gebildet; ein Kurzschlußwiderstand Rs zwischen dem p-Basisbereich 24 und dem Quellenbereich 25 ist dabei parasi­ tär.
Durch die Inversionsschicht, hier unmittelbar unter der Torbelegung 23 des p-Basisbereiches 24 ausgebildet, fließen Elektronen in die die Leitfä­ higkeit modulierende Schicht 22 hinein, wie durch ausgezogene Pfeile in Fig. 1 veranschaulicht ist,und laufen in erster Linie durch die eingesenkte Schicht 21 in Richtung auf den Minoritätsträger-Injektionsabschnitt 28 hin­ durch. Andererseits werden von dem Minoritätsträger-Injektionsabschnitt 28 aus positive Löcher in die die Leitfähigkeit modulierende Schicht 22 inji­ ziert, wie in Fig. 1 als gestrichelter Pfeil gezeigt ist, wodurch ein die Leitfähigkeit modulierender Zustand herbeigeführt wird. In derselben Weise wie bei einem bekannten MOS-Feldeffekt-Transistor mit einer vertikalen Leit­ fähigkeits-Modulation kann nicht nur eine erhebliche Stromkapazität erreicht werden, sondern es kann eine Isolierung zwischen Elementen und einer Ver­ drahtung zwischen Elektroden vereinfacht werden, da die Zugelektrode D an derselben Außenfläche wie die Torelektrode G und die Quellenelektrode S an­ geordnet werden kann. Dementsprechend wird die Verwirklichung integrierter Schaltungen mit Elementen in Form von die Leitfähigkeit modulierenden MOS-Feldeffekt-Transistoren gefördert.
Bei der zweiten Ausführungsform des die Leitfähigkeit modulierenden MOS-Feldeffekt-Transistors gemäß der vorliegenden Erfindung, die in Fig. 2 gezeigt ist, werden für dieselben Teile wie in Fig. 1, die nicht beschrie­ ben werden, entsprechende Bezugsnummern benutzt.
Eine Halbleiter-Vorrichtung 30 dieser Ausführungsform unterscheidet sich von der Halbleiter-Vorrichtung 20 der ersten Ausführungsform insofern, als sie mit einem seitlichen MOS-Aufbau versehen ist, bei dem zusätzlich eine Torbelegung 31 eine seitliche Strombahn bildet; um eine Abnahme der di­ elektrischen Festigkeit mit einer Vergrößerung der Stromkapazität zu unter­ drücken, ist ein Endabschluß 32 der n⁺-Erschöpfungsschicht durch eine Dif­ fusion zwischen der Torbelegung 31 aus Polysilicium und dem Minoritätsträ­ ger-Injektionsabschnitt 28 ausgebildet, der als Feldanode an der Außenseite der die Leitfähigkeit modulierenden Schicht 22 wirksam ist.
Wenn das elektrische Potential an der Zugelektrode D vergrößert wird, während die Torelektrode G und die Quellenelektrode S auf demselben elektri­ schen Potential gehalten werden, wächst ein Rand 33 der Erschöpfungsschicht in Richtung auf den Minoritätsträger-Injektionsabschnitt 28, um sich mit dem letzteren zu verbinden und so einen Durchschlag zu bewirken. Insbesondere wird der Durchschlag leicht im Falle eines seitlichen MOS-Aufbaues verur­ sacht; wenn aber der Endabschluß 32 der Erschöpfungsschicht vorgesehen ist, kann erwartungsgemäß eine erhebliche Stromkapazität im Vergleich zu der der ersten Ausführungsform aufgenommen werden, während eine Verschlechterung der dielektrischen Festigkeit ausgeschaltet wird. Die Äquivalenzschaltung dieser Ausführungsform ist im wesentlichen dieselbe wie die, die in Fig. 7(A) ge­ zeigt ist.
Bei der dritten Ausführungsform des die Leitfähigkeit modulierenden MOS-Feldeffekt-Transistors gemäß der vorliegenden Erfindung, die in Fig. 3 gezeigt ist, werden für dieselben in Fig. 1 gezeigten Teile, die nicht be­ schrieben werden, entsprechende Bezugszeichen verwendet.
Von der Halbleiter-Vorrichtung 20 der ersten Ausführungsform unter­ scheidet sich eine Halbleiter-Vorrichtung 40 dieser Ausführungsform dadurch, daß ein MOS-Abschnitt und der Minoritätsträger-Injektionsabschnitt 28 inner­ halb der die Leitfähigkeit modulierenden Schicht 22 hergestellt sind, die von einem p-Isolationsbereich 41 begrenzt wird; um den Minoritätsträger-Injek­ tionsabschnitt 28 herum ist ein die Minoritätsträger unterdrückender n-Be­ reich 42 ausgebildet, dessen n-Verunreinigung aus Phosphor eine Konzentra­ tion fast von, aber nicht weniger als 1017 Atome/cm3 besitzt.
In dem Falle, daß die Konzentration der die Leitfähigkeit modulierenden Schicht 22 vergleichsweise gering ist, z. B. bei etwa 1015 Atome/cm3 liegt, ist es leicht, eine Sperre herbeizuführen. Bei Benutzung einer Isolation durch einen pn-Übergang wie einer Isolation zwischen Elementen bewirkt ein parasitärer Transistor, der aus dem Minoritätsträger-Injektionsabschnitt 28, der die Leitfähigkeit modulierenden Schicht 22 und dem p-Isolationsbereich 41 aufgebaut ist, einen Leistungsverlust, aber der die Minoritätsträger-In­ jektion unterdrückende n-Bereich 42, der dem Minoritätsträger-Injektionsab­ schnitt 28 umgibt, ist so gestaltet, daß er zur Verhinderung eines Verklem­ mens, der Ausschaltung des parasitären pnp-Transistors sowie zur Beibehal­ tung der dielektrischen Festigkeit einen Beitrag leistet. Darüberhinaus ver­ kürzt der die Minoritätsträger-Injektion unterdrückende Bereich 42 natürlich als Pufferbereich die Abschaltzeit. Dann war der Stromverstärkungsfaktor h f e des parasitären Transistors nicht größer als 0,01.
Bei einer vierten Ausführungsform des die Leitfähigkeit modulierenden MOS-Feldeffekt-Transistors gemäß der vorliegenden Erfindung, der in Fig. 4 dargestellt ist, werden für dieselben Teile, die nicht beschrieben werden, der Fig. 1 entsprechende Bezugszeichen benutzt.
Bei einer Halbleiter-Vorrichtung 50 dieser Ausführungsform ist ein Mi­ noritätsträger-Injektionsabschnitt 28 der p-Leitfähigkeit in einem Bereich ausgebildet, der gegen einen MOS-Abschnitt an der Außenseite der die Leitfä­ higkeit modulierenden Schicht 22 isoliert ist; in einem hierzu benachbarten Bereich ist ein Majoritätsträger-Entzugsbereich 52 mit n⁺-Leitfähigkeit aus­ gebildet. Fernerhin ist ein Widerstandsfilm 53 aus Polysilicium zwischen der Zugelektrode D, die mit dem Minoritätsträger-Injektionsbereich 28 verbunden ist, und dem Majoritätsträger-Entzugsbereich 52 angeschlossen.
Die Äquivalenzschaltung dieser Ausführungsform ist in Fig. 7(B) veran­ schaulicht; sie ist dabei so gestaltet, daß der Widerstandsfilm 53 zusätz­ lich zwischen dem Minoritätsträger-Injektionsabschnitt 28 und dem Majori­ tätsträger-Entzugsbereich 52 (innerhalb der der ersten, zweiten bzw. drit­ ten Ausführungsform entsprechenden Aquivalenzschaltung der Fig. 7(A)) vor­ gesehen ist. Der Zusatz des Widerstandsfilms 53 bedeutet, daß der parasitäre pnp-Transistor frühzeitig in den Einschaltzustand gebracht, das heißt, sein Stromverstärkungsfaktor h f e erniedrigt wird. Sobald der MOS-Feldeffekt-Tran­ sistor sich im Einschaltzustand befindet, wobei die Spannung zwischen der Quellenelektrode S und der Zugelektrode D gering ist, obgleich der parasi­ täre pnp-Transistor den Abschaltzustand einnimmt, strömen die Elektronen (als Majoritätsträger) aus dem Majoritätsträger-Entzugsbereich 52 durch den Widerstandsfilm 53 in die Zugelektrode D hinein; dabei wird der parasitäre pnp-Transistor frühzeitig durch den zunehmenden Spannungsabfall am Wider­ standsfilm 53 in den Einschaltzustand gebracht, und daher werden positive Löcher (Minoritätsträger) schnell in die die Leitfähigkeit modulierende Schicht 22 injiziert. Darüberhinaus wirkt dieser Widerstandsfilm 53 dahinge­ hend, daß er ein Verklemmen verhindert. Obgleich es bei einem die Leitfähig­ keit modulierenden MOS-Feldeffekt-Transistor vertikaler Bauart unmöglich ge­ wesen ist, wegen seiner vertikalen Stapelkonstruktion einen Widerstandsfilm hinzuzufügen, erbringt die Anordnung in einer einzigen Außenfläche gemäß der Erfindung, die als die Leitfähigkeit modulierender MOS-Feldeffekt-Transistor bezeichnet sei, wie bei dieser Ausführungsform gezeigt, einen Vorteil, näm­ lich daß der Widerstandsfilm 53 als Überzug auf der Hauptfläche der Vorrich­ tung vorgesehen sein kann.
Fig. 5 ist ein Vertikalschnitt durch die Konstruktion und veranschau­ licht eine fünfte Ausführungsform des die Leitfähigkeit modulierenden MOS-Feldeffekt-Transistors gemäß der vorliegenden Erfindung. In Fig. 5 haben dieselben Teile wie in Fig. 4, die nicht mehr beschrieben werden, dieselben Bezugsnummern.
Eine Halbleiter-Vorrichtung 60 dieser Ausführungsform besitzt einen seitlichen MOS-Aufbau, bei dem eine Torbelegung 31 aus Polysilicium, die ei­ ne seitliche Strombahn bildet, zusätzlich angebracht ist. Um die Verschlech­ terung der dielektrischen Festigkeit auf dieselbe Weise wie bei der zweiten Ausführungsform auszuschalten, wird daher der Majoritätsträger-Entzugsbe­ reich 52 in Gestalt von Streifen zwischen der Torbelegung 31 aus Polysilici­ um und dem Minoritätsträger-Injektionsabschnitt 28 ausgebildet. Dadurch kann eine Zugwand 61 von geringerer Größe als die gebräuchliche Zugwand 62 her­ gestellt werden, die durch eine strichpunktierte Linie veranschaulicht ist; obgleich die Abschirmungsbreite der gebräuchlichen Zugwand 62 ungefähr 12 µm beträgt, ist die Abschirmungsbreite der so geformten, flachen Zugwand 61 3 µm; die restliche Breite von 9 µm wird als Minoritätsträger-Injektionsab­ schnitt 28 mit einer Abschirmungsbreite von 7 µm ausgebildet. Infolge der flachen Zugwand 61 kann nicht nur die Erweiterung einer Fläche, die das Ele­ ment einnimmt, ausgeschaltet werden, sondern es kann auch ein Durchbruch zwischen dem p-Basisbereich 24 und dem Minoritätsträger-Injektionsabschnitt 28 vermieden werden; wegen der Funktion der flachen Zugwand 61 als Abschluß­ ende der Erschöpfungsschicht kann eine Verschlechterung der dielektrischen Festigkeit verhindert werden.
Fig. 6 ist ein Vertikalschnitt und zeigt den Aufbau einer sechsten Ausführungsform des die Leitfähigkeit modulierenden MOS-Feldeffekt-Transi­ stors gemäß der vorliegenden Erfindung. In Fig. 6 sind dieselben Teile wie die der Fig. 4 mit denselben Bezugszeichen versehen und nicht beschrieben.
Bei einer Halbleiter-Vorrichtung 70 dieser Ausführungsform wird der p-Isolationsbereich 41 in der Nachbarschaft des Minoritätsträger-Injektionsab­ schnittes 28 ausgebildet, um die Isolation zwischen den Elementen herbeizu­ führen. Der Minoritätsträger-Injektionsabschnitt 28 und der Majoritätsträ­ ger-Entzugsbereich 52 sind in einer n-Zugwand 71 ausgebildet. In derselben Weise wie bei der dritten Ausführungsform wird bei dieser Ausführungsform ein parasitärer pnp-Transistor unterdrückt, der von dem Minoritätsträger- Injektionsabschnitt 28, von der die Leitfähigkeit modulierenden Schicht 22 und von dem p-Isolationsbereich 41 aufgebaut ist, um den Leistungsverlust zu vermindern. Darüberhinaus unterdrückt die Zugwand 71 als Endabschluß der Er­ schöpfungsschicht die Verschlechterung der dielektrischen Festigkeit. Fer­ nerhin hat die Zugwand 71 die Funktion, ein Verklemmen zu verhindern.
Da, wie oben erläutert, die vorliegende Erfindung dadurch gekennzeich­ net ist, daß der Minoritätsträger-Injektionsabschnitt in einer Hauptfläche des Isolationsbereiches vorgesehen ist, der gegen den MIS-Abschnitt isoliert ist, der in der Hauptfläche der die Leitfähigkeit modulierenden Schicht auf der eingesenkten Schicht ausgebildet ist, zeigt die vorliegende Erfindung die folgenden Wirkungen.
An derselben Oberfläche können nicht nur eine Torelektrode und eine Quellenelektrode, sondern auch eine Zugelektrode angeordnet werden; daher können die Isolation und Verdrahtung zwischen den Elementen als integrierte Schaltung einschließlich eines die Leitfähigkeit modulierenden Feldeffekt- Transistors ausgeführt werden, und es kann somit eine derartige Halbleiter- Vorrichtung verwirklicht werden. Darüberhinaus kann eine erhebliche Strom­ kapazität auf dieselbe Weise wie bei einem bekannten MIS-Feldeffekt-Transi­ stor von vertikalem Aufbau erhalten werden.
Wenn ein Endabschluß der Erschöpfungsschicht zwischen dem oben erwähn­ ten Quellen- und Torabschnitt und dem oben erwähnten Minoritätsträger-Injek­ tionsabschnitt vorgesehen ist, kann eine hohe dielektrische Festigkeit er­ reicht werden. Insbesondere ist ein Vorteil in dem Fall eines seitlichen MIS-Aufbaues gegeben.
Falls der oben erwähnte Minoritätsträger-Injektionsabschnitt von einem die Minoritätsträger-Injektion unterdrückenden Bereich umgeben ist, kann die Verkleinerung der dielektrischen Festigkeit vermieden, ein Verklemmen ver­ hindert und ein Leistungsverlust vermindert werden, da ein parasitärer Tran­ sistor ausgeschaltet werden kann, der in dem Falle entsteht, daß Isolationen an benachbarten pn-Übergängen unvollständig sind. Obendrein kann die von Elementen eingenommene Fläche verringert werden.
Falls der Majoritätsträger-Entzugsabschnitt und der Widerstandsfilm, der den oben erwähnten Minoritätsträer-Injektionsabschnitt mit dem Majori­ tätsträger-Entzugsabschnitt verbindet, zusätzlich zu dem oben erwähnten Quellen- und Torabschnitt und dem Minoritätsträger-Injektionsabschnitt vor­ gesehen sind, können alle drei Elektroden auf derselben Fläche angebracht werden; da die injizierenden Minoritätsträger frühzeitiger in Gang gesetzt werden können, ist es aber auch möglich, im Vergleich zu einem gebräuchli­ chen, die Leitfähigkeit modulierenden MOS-Feldeffekt-Transistor eine Strom­ dichte in einen Bereich niedriger Einschaltspannung hineinzunehmen.
Wenn der oben erwähnte Majoritätsträger-Entzugsabschnitt zwischen dem Minoritätsträger-Injektionsabschnitt und demMIS-Abschnitt und ein Wandab­ schnitt derart ausgebildet werden, daß nur der Majoritätsträger-Entzugsab­ schnitt umgeben wird, kann eine hohe dielektrische Festigkeit erreicht wer­ den. Darüberhinaus kann die Ausdehnung einer von den Elementen eingenommenen Fläche ausgeschaltet werden.
Falls der oben erwähnte Minoritätsträger-Injektionsabschnitt und der oben erwähnte Majoritätsträger-Entzugsabschnitt in einem Wandbereich ausge­ bildet werden, kann ein parasitärer Transistor ausgeschaltet werden, der in dem Falle entsteht, daß Isolierungen von pn-Übergängen benachbart sind; da­ her kann erwartet werden, daß die Verschlechterung der dielektrischen Fe­ stigkeit ausgeschaltet wird, ein Verklemmen unterbunden wird, sowie ein Lei­ stungsverlust vermindert wird.

Claims (14)

1. Halbleiter-Vorrichtung, die einen Feldeffekt-Transistor mit einer Strombahn und Hilfsmittel zum Modulieren der Leitfähigkeit der Strombahn aufweist, dadurch gekennzeichnet,
daß die Halbleiter-Vorrichtung eine Hauptoberfläche aufweist,
daß der Transistor mit mindestens einer Quellen-, Tor- und Zugelektrode an der Hauptoberfläche erscheint,
daß die Halbleiter-Vorrichtung mit mindestens einer anderen Quellen­ elektrode an der Hauptoberfläche erscheint und einen Halbleiterbereich auf­ weist, der hinsichtlich aller Quellen-, Tor- und Zugelektroden eingesenkt ist und insbesondere eine gemeinsame Oberfläche besitzt, die allen Quellen-, Tor- und Zugelektroden zugewendet ist, und
daß ferner Hilfsmittel nahe an der Zugelektrode zur Beschränkung einer die Leitfähigkeit modulierenden Minoritätsträger-Injektion bei ihrem Fluß in Richtung auf die eingesenkte Schicht vorgesehen sind, um einen Strom der Halbleiter-Vorrichtung zu beschränken, der in Richtung auf die Zugelektrode fließt, um durch die eingesenkte Schicht hindurchzugehen.
2. Halbleiter-Vorrichtung des Anspruches 1, bei der mindestens eine der Quellenelektroden und die Torelektrode einen Erschöpfungsbereich aufweist, und bei der die Hilfsmittel zur Beschränkung eine Vorrichtung zum Aufhalten einer seitlichen Ausbreitung des Erschöpfungsbereiches aufweisen, die sich von der Hauptoberfläche in Richtung auf die eingesenkte Schicht erstreckt.
3. Halbleiter-Vorrichtung des Anspruches 1, bei der die Hilfsmittel zur Beschränkung einen Bereich enthalten, der von der Hauptoberfläche ausgeht und die Zugelektrode hinsichtlich der Quellen- und Torelektrode zu umgeben sucht.
4. Halbleiter-Vorrichtung des Anspruches 3, bei der die Zugelektrode eine erste Leitfähigkeit besitzt und der ausgehende Bereich der Hilfsmittel zur Beschränkung eine zweite Leitfähigkeit besitzt, die sich im wesentlichen von der ersten Leitfähigkeit unterscheidet.
5. Halbleiter-Vorrichtung des Anspruches 3, die ferner einen von der Hauptoberfläche ausgehenden Isolationsbereich mit einer solchen Gestalt auf­ weist, daß Abschnitte der Halbleiter-Vorrichtung nahe an der eingesenkten Schicht gegenüber Abschnitten der Halbleiter-Vorrichtung isoliert sind, die nicht nahe bei der eingesenkten Schicht angeordnet sind.
6. Halbleiter-Vorrichtung des Anspruches 1, bei der ein Majoritätsträ­ ger-Entzugsbereich längs der Hauptoberfläche gegen die Zugelektrode in ge­ wählter Weise versetzt ist, und bei der die Hilfsmittel zum Modulieren der Leitfähigkeit der Strombahn und ein sich an der Hauptoberfläche befindender Widerstandsfilm eine Brücke zwischen den modulierenden Hilfsmitteln und dem Majoritätsträger-Entzugsbereich bilden.
7. Halbleiter-Vorrichtung des Anspruches 1, bei der der Majoritätsträ­ ger-Entzugsbereich zwischen den modulierenden Hilfsmitteln und den Quellen- und Torelektroden angeordnet ist,und bei der eine Zugwand von dem Majori­ tätsträger-Entzugsbereich ausgeht und die modulierenden Hilfsmittel von den Quellen- und Torelektroden zu isolieren sucht.
8. Halbleiter-Vorrichtung des Anspruches 6, bei der von der Hauptoberflä­ che die Zugwand ausgeht, und bei der im wesentlichen innerhalb der Zugwand die modulierenden Hilfsmittel, die Majoritätsträger-Entzugshilfsmittel und der Widerstandsfilm angeordnet sind.
9. Halbleiter-Vorrichtung mit einer Hauptoberfläche und einem Feldef­ fekt-Transistor nach Art der Leitfähigkeits-Modulation, dadurch gekennzeich­ net,
daß eine eingesenkte Schicht der ersten Leitfähigkeit von der Haupt­ oberfläche getrennt ist,
daß ein Quellen- und Torabschnitt mit Bereichen der zweiten und ersten Leitfähigkeit in der Hauptoberfläche oberhalb einer die Leitfähigkeit modu­ lierenden Schicht der ersten Leitfähigkeit angeordnet ist, die wiederum auf der eingesenkten Schicht angeordnet ist, und
daß die Leitfähigkeit modulierende Hilfsmittel einen Minoritätsträger- Entzugsabschnitt der zweiten Leitfähigkeit aufweisen, der in einem Isola­ tionsbereich angeordnet ist, der gegen den Quellen- und Torabschnitt an der Hauptoberfläche nahe an der eingesenkten Schicht isoliert ist.
10. Halbleiter-Vorrichtung gemäß Anspruch 9, dadurch gekennzeichnet, daß eine denErschöpfungsbereich der ersten Leitfähigkeit abschließende Vor­ richtung zwischen dem Quellen- und Torabschnitt und dem Minoritätsträger-In­ jektionsabschnitt angeordnet ist, der von der Hauptoberfläche ausgeht.
11. Halbleiter-Vorrichtung gemäß Anspruch 9, dadurch gekennzeichnet, daß ein die Minoritätsträger-Injektion unterdrückender Bereich der ersten Leitfähigkeit im wesentlichen zur Pufferung angeordnet ist, der den Minori­ tätsträger-Injektionsabschnitt zu umgeben sucht.
12. Halbleiter-Vorrichtung gemäß Anspruch 9, dadurch gekennzeichnet, daß ein Ma­ joritätsträger-Entzugsabschnitt der ersten Leitfähigkeit an der Hauptober­ fläche nahe an der eingesenkten Schicht ausgebildet ist, und daß ein Wider­ standsfilm den Minoritätsträger-Injektionsabschnitt mit dem Majoritäts- Träger-Entzugsabschnitt zu verbinden sucht.
13. Halbleiter-Vorrichtung gemäß Anspruch 12, dadurch gekennzeichnet, daß der Majoritätsträger-Entzugsabschnitt zwischen dem Minoritätsträger-In­ jektionsabschnitt und dem Quellen- und Torabschnitt ausgebildet ist und ei­ nen derart angeordneten Wandbereich der ersten Leitfähigkeit enthält, daß nur der Majoritätsträger-Entzugsbereich umgeben wird.
14. Halbleiter-Vorrichtung gemäß Anspruch 12, dadurch gekennzeichnet, daß die Minoritäts- und Majoritäts-Injektionsabschnitte im wesentlichen in­ nerhalb des Wandbereiches der ersten Leitfähigkeit angeordnet sind.
DE19904006886 1989-03-06 1990-03-05 Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation Granted DE4006886A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5327689 1989-03-06

Publications (2)

Publication Number Publication Date
DE4006886A1 true DE4006886A1 (de) 1990-09-13
DE4006886C2 DE4006886C2 (de) 1993-06-09

Family

ID=12938215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904006886 Granted DE4006886A1 (de) 1989-03-06 1990-03-05 Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation

Country Status (1)

Country Link
DE (1) DE4006886A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4104588A1 (de) * 1990-02-14 1991-08-22 Fuji Electric Co Ltd Halbleiterbauelement mit einem leitfaehigkeitsmodulations-misfet
DE4318205A1 (de) * 1992-06-01 1993-12-02 Fuji Electric Co Ltd Halbleitervorrichtung
EP0760529A2 (de) * 1995-08-24 1997-03-05 Kabushiki Kaisha Toshiba Lateraler IGBT
WO1997015080A1 (de) * 1995-10-19 1997-04-24 Siemens Aktiengesellschaft Feldgesteuerter bipolartransistor
WO2011030152A1 (en) * 2009-09-09 2011-03-17 Cambridge Semiconductor Limited LATERAL INSULATED GATE BIPOLAR TRANSISTORS (LIGBTs)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4216810C2 (de) * 1991-05-31 1999-09-16 Fuji Electric Co Ltd Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET
JPH05114737A (ja) * 1991-10-24 1993-05-07 Fuji Electric Co Ltd 伝導度変調型mosfet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3509899A1 (de) * 1984-03-19 1985-09-19 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
EP0338312A2 (de) * 1988-04-01 1989-10-25 Hitachi, Ltd. Bipolarer Transistor mit isolierter Steuerelektrode
EP0372391A2 (de) * 1988-12-02 1990-06-13 Hitachi, Ltd. Lateraler, bipolarer Transistor mit isolierter Steuerelektrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3509899A1 (de) * 1984-03-19 1985-09-19 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
EP0338312A2 (de) * 1988-04-01 1989-10-25 Hitachi, Ltd. Bipolarer Transistor mit isolierter Steuerelektrode
EP0372391A2 (de) * 1988-12-02 1990-06-13 Hitachi, Ltd. Lateraler, bipolarer Transistor mit isolierter Steuerelektrode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4104588A1 (de) * 1990-02-14 1991-08-22 Fuji Electric Co Ltd Halbleiterbauelement mit einem leitfaehigkeitsmodulations-misfet
DE4104588B4 (de) * 1990-02-14 2005-09-08 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement mit einem Leitfähigkeitsmodulations-MISFET
DE4318205A1 (de) * 1992-06-01 1993-12-02 Fuji Electric Co Ltd Halbleitervorrichtung
DE4318205C2 (de) * 1992-06-01 1998-04-23 Fuji Electric Co Ltd Halbleitervorrichtungen
EP0760529A2 (de) * 1995-08-24 1997-03-05 Kabushiki Kaisha Toshiba Lateraler IGBT
EP0760529A3 (de) * 1995-08-24 1997-10-15 Toshiba Kk Lateraler IGBT
US5731603A (en) * 1995-08-24 1998-03-24 Kabushiki Kaisha Toshiba Lateral IGBT
WO1997015080A1 (de) * 1995-10-19 1997-04-24 Siemens Aktiengesellschaft Feldgesteuerter bipolartransistor
WO2011030152A1 (en) * 2009-09-09 2011-03-17 Cambridge Semiconductor Limited LATERAL INSULATED GATE BIPOLAR TRANSISTORS (LIGBTs)
US8482031B2 (en) 2009-09-09 2013-07-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistors (LIGBTS)

Also Published As

Publication number Publication date
DE4006886C2 (de) 1993-06-09

Similar Documents

Publication Publication Date Title
DE69028354T2 (de) Integrierte Vorrichtung mit komplementären LDMOS Leistungstransistoren, CMOS und vertikalen, integrierten PNP-Strukturen in Mischtechnologie, die imstande ist, relativ hohen Speisespannungen zu widerstehen
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE69223484T2 (de) Vertikale Halbleiteranordnung
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE3942640C2 (de) MOS-Halbleitervorrichtung
DE102008023316A1 (de) Halbleitereinrichtung
DE2611338A1 (de) Feldeffekttransistor mit sehr kurzer kanallaenge
DE4209148A1 (de) Sperrschichtgesteuerte halbleitervorrichtung
DE102007020659A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE19725091A1 (de) Transistorbauelement
DE69522936T2 (de) Hochspannungstreiberschaltung für induktive Lasten
DE19630341A1 (de) Halbleitereinrichtung
EP1157425B1 (de) Igbt mit pn-isolation
DE4006886A1 (de) Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation
DE19534388A1 (de) IGBT-Transistorbauteil
DE2847822A1 (de) Integrierte halbleitervorrichtung
DE2554426A1 (de) Verfahren zur erzeugung einer lokal hohen inversen stromverstaerkung bei einem planartransistor
DE3871908T2 (de) Lateraler hochspannungstransistor.
DE19750897C2 (de) Bipolartransistor mit isolierter Gate mit einer planaren Gatestruktur und dessen Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee