DE3340143A1

DE3340143A1 - Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben

Info

Publication number: DE3340143A1
Application number: DE19833340143
Authority: DE
Inventors: William R. Edwards III; Robert E. 85715 Tucson Ariz. Hickox; Richard R. 85706 Tucson Ariz. Sanders
Original assignee: Burr Brown Research Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1982-11-12
Filing date: 1983-11-07
Publication date: 1984-05-17
Also published as: GB2130792A; FR2536212A1; JPS5988871A; GB8329857D0

Description

3340U3

1A-4205

BURR-BROWN RESEARCH CORPORATION Tucson, Arizona, USA

Vergrabene Durchbruchdiode in einer integrierten Schaltung und Verfahren zur Herstellung derselben

Die Erfindung betrifft Avalanche-Diodenstrukturen mit einem vergrabenen Avalanche-Übergang und insbesondere Strukturen mit einem vergrabenen Avalanche- oder Zener-Übergang, welche eine geringe parasitäre Kapazität aufweisen und welche sehr niedrige Avalanche-Spannungen oder Zener-Spannungen aufweisen, ohne daß damit hohe Leckströme einhergehen, welche üblicherweise von Versetzungen herrühren, die während des Eindiffundierens stark dotierter Regionen gebildet werden.

Auf dem Gebiet der monolithisch integrierten Schaltungen und auch der hybrid-integrierten Schaltungen besteht ein

erheblicher Bedarf nach äußerst stabilen Avalanche-Dioden und Zenerdioden mit geringem Rauschpegel und äußerst niedrigen Avalance-Spannungen. Solche Avalanche- oder Zener-Dioden hoher Genauigkeit werden als Spannungsreferenzelemente in einer Vielzahl von monolithisch integrierten Schaltungen hoher Präzision benötigt sowie in hybrid-integrierten Schaltungen, und zwar insbesondere in Analogvorrichtungen, z.B. Digital-Analog-Wandlern, Analog-Digital-Wandlern, Spannungs-Frequenz-Wandlern, bestimmten Arten von Schaltvorrichtungen und auch verschiedenen digitalen Schaltungen. Es muß an dieser Stelle bemerkt werden, daß der Ausdruck "Avalanche" und "Zener" oft austauschbar verwendet werden. Häufiger betrifft der Ausdruck "Zener" alle Arten von Durchbruchmechanismen in Sperrichtung bei PN-Übergängen, obgleich, wissenschaftlich gesprochen, es sich bei dem Zenerdurchbruch um ein quantenmechanisches Tunnelphänomen handelt und nicht um ein Lawinendurchbruchphänomen. Der Ausdruck "Avalanche" (Lawinendurchbruch) wird in dieser Beschreibung so verwendet, daß er beide umfaßt, da der spezielle Mechanismus des Durchbruchs hinsichtlich der Erfindung irrelevant ist. Unglücklicherweise ist es bisher schwierig gewesen, ein hohes Maß an Stabilität und einen niedrigen Rauschpegel bei Avalanchedioden zu verwirklichen, zumindest nicht ohne übermäßige Kosten und eine übermäßige Komplexität des Verfahrens zur Herstellung der integrierten Schaltung. Es ist hinreichend bekannt, daß sog· "Oberflächenphänomene" aufgrund verschiedener Typen von Störstoffen und/oder Kristalldefekten an oder in der Nähe der Oxid-Silicium-Grenzfläche bei herkömmlichen, monolithisch integrierten Schaltungseinrichtungen oft zu unerwünschten Instabilitäten führen (in bezug auf die Temperatur und/oder Zeit) sowie auch zu einem "Avalanche-

COPY

rauschen" bei Avalanchedioden des Typs, bei dem das Avalanchephänomen an der Oxid-Silicium-Grenzfläche oder sehr nahe bei dieser eintritt. Um diese Instabilität und dieses Rauschen zu vermeiden, wurden verschiedene integrierte Schaltungsstrukturen vorgeschlagen, bei denen vergrabene Übergänge vorliegen. Dabei ist das Avalanche-(oder Zener)-Phänomen auf Übergangsflächen beschränkt, welche nicht an der Oxid-Silicium-Grenzfläche oder in deren Nähe enden. Hierzu sei beispielsweise auf die US-PSen 4 213 806, 4 127 859, 4 109 169, 4 106 048, 4 106 043 und 4 203 781 hingewiesen. Keine dieser herkömmlichen Vorrichtungen ist jedoch in bezug auf die herkömmlichen Verfahren zur Herstellung von integrierten Schaltungen ideal, falls die Dotierkonzentrationen so ausgewählt werden, daß man eine sehr "niedrige" Spannung in Sperrichtung über den vergrabenen Avalancheübergang erhält, d.h. eine Spannung, welche wesentlich unterhalb etwa 7 V liegt.

Bei der Vorrichtung gemäß US-PS 4 213 806 Kann beispielsweise der Dotierpegel der Basisregion relativ hoch sein. Hierdurch erhält man einen Schichtwiderstand von etwa 150 Ohm/Quadrat (für eine Übergangstiefe von etwa 2,5 Mikron). Wenn man nun weiterhin annimmt, daß die Tiefe der "Kollektor"-Region etwa 15 Mikron beträgt (damit man eine BV_CE0-Spannung in der Größenordnung von 40 V erhält), so muß die Oberflächenkonzentration des Bor-Dotierstoffs (welcher normalerweise verwendet wird) für die Isolationsregionen nahezu 10 Atome/cnr betragen, damit der Avalanchemechanismus auf den vergrabenen N⁺P⁺-Übergang beschränkt ist. Bei diesem Patent erhält man den vergrabenen Avalancheübergang durch Eindiffundieren einer besonders stark dotierten P¹*"-Region an dem gewünschten Ort des vergrabenen Übergangs, und zwar gleichzeitig mit den P⁺-Isolationsdiffusionen, welche

füQFf

O O -t O ι H O

- W-

ausgeführt werden, um die verschiedenen Kollektorregionen der integrierten Schaltung zu isolieren. Die Basisregion wird nachfolgend durch herkömmliche Diffusionsprozesse ausgebildet, so daß sie den oberen Bereich der besonders stark'dotierten P⁺-Region vollständig umgibt. Die stark dotierte P⁺-Region erstreckt sich von der Siliciumoberfläche bis zu einer herkömmlicherweise darunterliegenden, vergrabenen N -Schicht. Eine N⁺-Emitterregion wird sodann, innerhalb der besonders stark dotierten P -Region ausgebildet, .und zwar gleichzeitig mit den Emittern von Transistoren, welche anderweitig in der integrierten Schaltung ausgebildet werden.

Dieser Aufbau gemäß US-PS 4 213 806 hat zahlreiche Nachteile. Herkömmliche Bor-Diffusionsprozesse führen bekanntermaßen zu einer starken Beschädigung der freiliegenden Siliciumfläche (Kraterbildung) und auch zu anderen Beschädigungen der Oberfläche einschließlich der Induzierung von Oberflächenversetzungen, falls die Oberflachenkonzentration in der Größenordnung von 10 Atomen/cnr liegt. Solche Oberflächenbeschädigungen und -Versetzungen pflanzen sich typischerweise tief in das Silicium fort, und zwar während des nachfolgenden Prozesses der Diffusionseintreibung der P⁺-Isolationsregionen bei hoher Temperatur und auch während des Eindiffundier ens der Basisregion und der Emitterregion. Solche tief in der Siliciumkristallstruktur vorliegenden Defekte haben zur Folge, daß die Dioden "weiche" oder "leckende" Übergänge aufweisen, welche das Verhalten der Schaltung nachteilig beeinflussen. Auch bei geringer dotierten Basisregionen, bei denen die Oberflächenkonzentration der P⁺-Isolationsdiffusion etwas gesenkt werden kann, bei denen jedoch immer noch der Lawinendurchbruch auf vergrabene Regionen beschränkt ist, ist es sehr schwierig, die

COPY
BAD ORIGINAL

/ti 3340H3

-P -

nachteiligen Effekte der Oberflächenbeschädigung aufgrund der P -Bordiffusionen in ein ausgewogenes Verhältnis zur gewonnenen Stabilität und Qualität der vergrabenen Diode zu bringen.

Zusätzlich zu der marginalen Qualität der vergrabenen Avalanche-Diodeneinrichtung, welche nach US-PS k 213 erhalten werden kann, zeigt diese Struktur weitere inhärente Nachteile. Diese beruhen darauf, daß die "Seitenwandungs"-Kapazität, welche mit dem Bereich der P⁺- Region verknüpft ist, die sich vom Boden der Basisregion der vergrabenen Diode bis zur vergrabenen N -Schicht erstreckt, sowie die Kapazität des Übergangs zwischen dem Boden der P -Region und der Oberseite der vergrabenen N⁺-Schichtregion recht hoch sind. Diese beiden parasitären Kapazitäten liegen parallel zu der Übergangskapazität des vergrabenen N P -Avalancheübergangs zwischen dem Boden der N -Emitterdiffusionsregion und der Oberseite der P -Diffusionsregion. Diese parasitäre Gesamtkapazität beträgt mehr als das Doppelte der Sperrschichtkapazität des eigentlichen Avalancheübergangs.

Obgleich die Gesamtkapazität, welche mit dem Avalancheüber gang verbunden ist, bei manchen Schaltungsanwendungen des Avalancheübergangs nicht wichtig ist, und zwar bei Verwendung als Spannungsreferenzen innerhalb integrierter Schaltungen, so ist doch diese parasitäre Kapazität bei anderen Anwendungen äußerst wichtig. Es ist z.B. eine Operationsverstärkerschaltung in Gebrauch, bei der die Widerstandsrückkopplung vom Ausgangs des Operationsverstärkers zu einem Eingang desselben durch eine Avalanchediode beschränkt ist, welche parallel zu dem Rückkopplungswiderstand liegt. Der andere Eingang des Operationsverstärkers ist geerdet, so daß das Aus-

gangssignal des Operationsverstärkers linear ansteigt, bis die Spannung über den Rückkopplungswiderstand ansteigt, und zwar bis zu dem Punkt, an dem die Avalanchediode durchbricht. Danach ist das Ausgangssignal des Operationsverstärkers gleich der Avalanchespannung. Es ist offensichtlich, daß eine etwaige zusätzliche, parasitäre Kapazität der Avalanchediode die Bandbreite dieser Vorrichtung verringert und somit das Ansprechen bei hoher Frequenz beeinträchtigt.

Ferner muß man berücksichtigen, daß der Übergangsbereich entlang der vorerwähnten Seltenwandung der P -Region und die Übergangsbereiche entlang der vergrabenen P N~- Schicht zur Grenzfläche der P⁺-Region parasitäre Dioden darstellen, welche parallel zu der gewünschten Avalanchediode niedriger Spannung und hoher Stabilität liegen. In diesen parasitären Übergängen kommt nun eine "Weichheit" zustande, d.h« ein Leckstrom, und zwar aufgrund von SiIiciumdefekten, welche sich im Silicium fortpflanzen, und zwar ausgehend von Beschädigungen aufgrund einer starken P⁺-Bordiffusion. Hierdurch wird die Stabilität der gewünschten Avalanchediode erheblich beeinträchtigt, und es kommt zu einem erheblichen Rauschen.

Die US-PS 4 213 806 lehrt zwar bereits, daß eine vergrabene Avalanchediode diejenigen Probleme vermeidet, die typischerweise bei Dioden mit Oberflächendurchbruch auftreten. Auch werden diese Vorteile ohne zusätzliche Kosten bei dem herkömmlichen Verfahren zur Herstellung einer integrierten Schaltung gewonnen. Dennoch ist die Gesamtqualität der vergrabenen Avalanchediode gering. Da ferner bei einem herkömmlichen Verfahren zur Herstellung einer integrierten Schaltung die P -Isolationsdiffusion nicht als "kritische" Stufe angesehen wird, so

ist normalerweise keine strikte Prozeßsteuerung bei der Stufe der Isolationsdiffusion erforderlich. Hierdurch werden die Gesamtkosten des herkömmlichen Verfahrens erheblich gesenkt. Nun ist aber bei dem Verfahren der US-PS 4 213 806 eine solche strikte Steuerung bei der P⁺- "Isoiations"diffusion erforderlich, falls man die gewünschte, vergrabene Avalanchesperrschicht erhalten will. Ss treten somit "versteckte" Kosten hinsichtlich einer präzisen Steuerung auf, und zwar in einer Stufe, welche bisher nicht so strikt gesteuert werden mußte. Diese Kosten müssen bei den Kosten des herkömmlichen Verfahrens zur Herstellung einer integrierten Schaltung gemäß US-PS 4 213 806 eingerechnet werden.

Trotz dieser Nachteile sind die beschriebenen, vergrabenen Avalanchedioden-Strukturen wahrscheinlich derzeit am stärksten in Gebrauch, und zwar schon deshalb, weil keine anderen praktisch brauchbaren Strukturen vorgeschlagen wurden. Die US-PS 4 127 859 beschreibt eine vergrabene Avalanchedioden-Struktur, welche jedoch die gleichen Nachteile aufweist wie diejenige der US-PS 4 213 806, da die P-Seite der vergrabenen Avalanchediode erhalten wird unter Ausbildung einer P -Region während der starken Dotierung des Isolationsdiffusionsprozesses, welches zu Beschädigungen führt.

Es wurde angeblich eine Vorrichtung vorgeschlagen, bei der eine vergrabene Avalanchesperrschicht-Struktur durch eine Ionenimplantation einer stark dotierten Region vom P-Typ am Ende eines Prozesses zur Herstellung einer herkömmlichen, bipolar integrierten Schaltung ausgebildet wurde. Dabei sind die Ionenimplantationsenergien derart gewählt, daß die gebildete, stark dotierte Region vom P-Typ unterhalb der zuvor gebildeten Emitter-N -Region an-

'' *J O v> 4 iJ i ■+

-A-

geordnet Ist und an diese angrenzt. Dieses Verfahren ist jedoch aus mehreren Gründen unpraktisch. Zur Eliminierung der Oberflächenbeschädigung und der "Amorph! zität"des Siliciums an der Oberfläche, welche durch die Implantation hervorgerufen werden, und zur "Aktivierung" der implantierten Boratome (wobei man diese veranlaßt, Substitutionsstellen im Slliciumgitter anzunehmen) ist ein langwieriger Hochtemperatur-Temperprozeß erforderlich. Dieser Temperprozeß führt naturgemäß zu einem "Eintreiben" der zuvor gebildeten PIT-Übergänge und zu einer Senkung der Störstoffkonzentrationen unmittelbar an jeder Seite eines jeden PN-Übergangs, wodurch natürlich die minimale Durchbruchspannung, welche erzielt werden kann, erhöht wird« Ferner ist die Anwendung dieser Technik mit der Notwendigkeit wesentlicher Modifizierungen des Diffusionsprozesses verbunden, um so Charakteristika der bipolaren Transistoren zu erhalten, die hinreichend nahe bei den Charakteristika von Transistoren liegen, die bei üblichen Verfahren zur Herstellung von bipolar integrierten Schaltungen ausgebildet werden. Man erkennt, daß es nicht einfach ist, ein vollständig zufriedenstellendes Verfahren zur Herstellung einer bipolar integrierten Schaltung zu konzipieren. Sobald ein solches Verfahren vorliegt, ist es nicht erwünscht, dieses in erheblichem Maße zu ändern.

Es ist somit Aufgabe der vorliegenden Erfindung, eine in hohem Maße stabile, vergrabene Diodenstruktur mit Avalancheübergang zu schaffen sowie ein Verfahren zur Herstellung derselben, welches äußerst kompatibel mit herkömmlichen Verfahren zur Herstellung von bipolar integrierten Schaltungen 1st und welches zu Avalanchedioden oder Zenerdioden mit minimaler parasitärer Kapazität und relativ niedriger Spannung sowie niedrigem Rauschen führt.

o o -+ U ι 4 ο

Ferner ist es Aufgabe der Erfindung, eine verbesserte, vergrabene Durchbruchdiode zu schaffen, welche in hohem Maße kompatibel ist mit herkömmlichen Verfahren zur Herstellung von bipolar integrierten Schaltungen.

Es ist ferner Aufgabe der Erfindung, eine verbesserte, vergrabene Avalanche- oder Zenerdiode in einer integrierten Schaltung zu schaffen, und zwar mit einer wesentlich erniedrigten Avalanchedurchbruchspannung oder Zenerdurchbruchspannung, wobei das Herstellungsverfahren nicht zu übermäßig starken Beschädigungen unterhalb der Oberfläche und/oder Versetzungen im Silicium der letzt«= lieh erhaltenen integrierten Schaltung führt.

Es ist ferner Aufgabe der Erfindung, eine möglichst niedrige Avalanche- oder Zenerdurchbruchspannung bei einer vergrabenen Diode zu erhalten, wobei letztere erhalten wird durch ein herkömmliches Verfahren zur Herstellung von bipolar integrierten Schaltungen, wobei man ein Substrat vom P-Typ bildet, sodann eine epitaxiale Kollek~orregion vom N-Typ aufbringt, sodann eine P -Isolationsdiffusion vornimmt, danach eine relativ schwach dotierte Basisregion vom P-Typ einbringt sowie eine relativ stark dotierte Emitterregion vom N⁺-Typ.

Es ist ferner Aufgabe der vorliegenden Erfindung, eine vergrabene Avalanche- oder Zenerdiode zu schaffen sowie ein Verfahren zur Herstellung derselben, und zwar innerhalb einer herkömmlichen, bipolar integrierten Schaltung, wobei nur sehr geringe Abänderungen des bereits existierenden Verfahrens erforderlich sind und wobei wesentliche Charakteristika der Transistoren und Dioden in anderen Teilen der integrierten Schaltung im wesentlichen nicht beeinflußt werden.

Es ist ferner Aufgabe der Erfindung, eine vergrabene Avalanche- oder Zenerdiodenstruktur in einer integrier-" ten Schaltung zu schaffen, welche niedrige parasitäre Kapazität und einen niedrigen Sperrschichtstrom der vergrabenen Diode aufweist,

Erfindungsgemäß wird eine vergrabene Avalanche- oder Zenerdiode in einer integrierten Schaltung geschaffen, welche"in hohem Maße stabil ist und eine niedrige Spannung aufweist. Ferner wird ein Verfahren zur Herstellung derselben geschaffen. Diese Struktur umfaßt ein schwach dotiertes Substrat vom P-Typ sowie eine relativ schwach dotierte Schicht vom N-Typ, welche in elektrisch isolierte Regionen unterteilt ist, und zwar durch eine Vielzahl von tiefen, stark dotierten P -Isolationsregionen. Letztere erstrecken sich von der oberen Fläche der Schicht vom N-Typ bis zum Substrat vom P-Typ. Eine Basisregion vom P-Typ ist in einer der isolierten Regionen vom N-Typ ausgebildet und erstreckt sich bis zur Oberfläche derselben. Eine stark dotierte N -Emitterregion ist in der Basisregien vom P-Typ ausgebildet und erstreckt sich bis zur oberen Fläche derselben. Eine relativ stark dotierte, vergrabene P -Region ist in der Basisregion vom F-Typ ausgebildet, und zwar unterhalb der N⁺-Emitterregion und angrenzend an diese und vollständig unterhalb dieser, so daß eine vollständig vergrabene P N -Sperrschicht existiert, und zwar zwischen der vergrabenen P⁺-Region und der N -Emitterregion, welche sich jedoch nicht bis zum P -Substrat erstreckt- Der Bereich der Emitterregion vom N⁺-Typ, welcher die gleiche seitliche Erstreckung hat wie die vergrabene Region vom P^-Typ, hat eine niedrigere Gesamtdotierkonzentration vom N - Typ als der peiphere Bereich der N -Emitterregion. Die Störstoffkonzentrationen der Majoritätsladungsträger auf beiden Seiten

COPY

ORIGINAL

/Tt 334ÖU3

des P N⁺-Übergangs sind wesentlich höher als die Störstoffkonzentration der Majοritätsladungsträger in der Basisregion vom P-Typ. Hierdurch wird der Ayalahche- oder Zenerdurchbruch in der Diode, welche durch die Emitterregion vom N⁺-Typ und die Basisregion vom P-Typ gebildet wird, beschränkt auf den vergrabenen P⁺N⁺- Übergang, so daß elektrische Instabilitäten und ein Rauschen der Diode vermieden werden. Bei der beschriebenen Ausführungsform der Erfindung wird in einer ersten aufliegenden Oxidschicht eine erste Öffnung ausgebildet. Diese bestimmt die seitliche Erstreckung der Basisregion vom P-Typ (sowie andere Basisregionen der integrierten Schaltung). Eine erste Resistschicht wird auf dieser Fläche der integrierten Schaltung aufgebracht und eine zweite Öffnung wird darin ausgebildet, welche die seitliche Erstreckung der vergrabenen Region vom P -Typ bestimmt. Eine starke Dosis von Ionen vom P-Typ werden in die Oberfläche des Bereichs der ersten Region vom N-Typ implantiert, welche durch die zweite Öffnung im Resist freiliegt. Der Resist wirkt dabei als Maske gegen die Ionen. Danach wird der Resist entfernt und die Siliciumoberflache der ersten Öffnung wird freigelegt. Eine Vorabscheidungsschicht der Ionen vom P-Typ wird sodann in der freiliegenden Siliciumoberflache ausgebildet. Dies gelingt entweder durch eine Ionenimplantationsstufe geringerer Konzentration oder durch ein herkömmliches Diffusionsverfahren. Dabei wirkt die umgebende Oxidschicht als Maske. Danach folgt eine Diffusions-Eintreibe-Stufe. Hierzu wird die integrierte Schaltung auf eine vorbestimmte, hohe erste Temperatur während einer ersten vorbestimmten Zeitdauer erhitzt. Dabei wird die Basisregion vom P-Typ in die erste isolierte Region vom N -Typ eindiffundiert.

33A0H3

Bei der beschriebenen Ausführungsform der Erfindung sind die"vorbestimmte erste Temperatur und die vorbestimmte' erste' Zeitdauer so ausgewählt, daß sie übereinstimmen mit einem vorgegebenen,, herkömmlichen Verfahren zur Herstellung von bipolar integrierten Schaltungen, und zwar im Sinne der Erzeugung von vorbestimmten Transistorcharakteristika und/oder Charakteristika anderer Elemente (z.B; eindiffundierte Widerstände).

Nach dem "Eintreiben"-Diffusionsprozeß umfaßt die gebildete Struktur eine stark dotierte P⁺-Implantationsregion, welche sich von der Oberfläche der integrierten Schaltung in eine erste, isolierte Region vom N-Typ erstreckt. Die stark dotierte P⁺-Region ist seitlich umgeben von einer wesentlich schwächer dotierten Basisregion vom P-Typ und grenzt an diese an. Die stark dotierte Implantationsregion vom P⁺-Typ erstreckt sich nun geringfügig unter den Boden der umgebenden Bereiche der Region vom P-Typ (aufgrund der wesentlich höheren Konzentration der Störstoffe vom P-Typ in der P -Implantationsregion als in der umgebenden P-Region).

Eine zweite Oxidschicht wird sodann auf der integrierten Schaltung ausgebildet und eine dritte Öffnung wird darin ausgebildet zur Festlegung der seitlichen Erstreckung der Emitterregion vom N -Typ. Die dritte Öffnung umgibt die Implantationsregion vom P -Typ und erstreckt sich über diese hinaus. Eine N -Diffusionsstufe wird sodann durchgeführt, wobei die sehr stark dotierte Emitterregion vom N⁺-Typ ausgebildet wird. Die N⁺-Störstoffkonzentration ist wesentlich höher als die P -Störstoffkonzentration der Implantationsregion vom P -Typ. Daher wird der obere Bereich der Region in ein Material vom N -Typ umgewandelt. Der untere Bereich der Implantations -

©AD ORIGINAL

3340H3

region vom P -Typ "bleibt als P⁺-Typ erhalten. Auf diese Weise erhält man die vorerwähnte, vergrabene Region vom P⁺-Typ. Die elektrischen Charakteristik der Transistoren, welche anderweitig in der integrierten Schaltung gebildet werden, bleiben im wesentlichen unbeeinträchtigt durch die erfindungsgemäßen Verfahrensmodifikationen im Sinne der Bildung der vergrabenen P -Region in der ersten Region vom N-Typ. Die sehr hohen P⁺- und N⁺- Störstoffkonzentrationen auf beiden Seiten des vergrabenen P N⁺-Übergangs zwischen der Emitterregion vom N⁺- Typ und der vergrabenen Region vom P⁺-Typ führen zu einer sehr niedrigen Avalanche- oder Zenerspannung.

Im folgenden wird die Erfindung anhand von Zeichnungen näher erläutert; es zeigen:

Fig. 1 eine perspektivische Teilschnittdarstellung der Struktur der integrierten Schaltung, nachdem die Isolationsdiffusion beendet wurde und eine Öffnung in einer Oxidschicht ausgebildet wurde, welche die seitliche Ausdehnung der Basisregion definiert;

Fig. 2 eine perspektivische Teilschnittdarstellung der Struktur gemäß Fig. 1 nach der Durchführung weiterer Herstellungsstufen zur Herstellung der erfindungsgemäßen vergrabenen Avalanchediode;

Fig. 3 eine perspektivische Teilschnittdarstellung zur Erläuterung einer weiteren Bearbeitungsstufe der Struktur gemäß Fig. 2;

Fig. 4 eine perspektivische Teilschnittdarstellung der Struktur gemäß Fig. 3 nach der Durchführung weiterer Bearbeitungsstufen;

Fig. 5 eine perspektivische Teilschnittdarstellung der Struktur gemäß Fig. 4 nach Ausbildung der erfindungsgemäßen vergrabenen Avalanchediode; und

■V: -■

334G143

""'_'*'* Figv 6 eine perspektivische Teilschnittdarstellung* einer herkömmlichen Struktur zur Erläuterung der Vorteile*'der Erfindung. -"■·:,;- ;.: - ./

Die" Erfindung soll im folgenden zunächst anhand der vollständigen,· vergrabenen Struktur der Avalanchediode gemäß Fig. 5 erläutert werden. Fig. 5 zeigt eine perspektivische Teilschnittdarstellung der integrierten Schaltungsstruktur der Erfindung nach Beendigung der letzten wesentlichen Arbeitsstufen des Herstellungsverfahrens, welches weiter unten erläutert wird. Der Einfachheit halber sind in Fig. 5 die Stufen der Ausbildung von Oxidöffnungen und der Ausbildung von metallisierten Verbindungen mit der Anode und Kathode der vergrabenen Avalanchediode 20 ausgelassen. Diese Stufen sind bei integrierten Schaltungen üblich und nicht Teil der Erfindung.

Gemäß Fig. 5 umfaßt die integrierte Schaltung 10 ein schwach dotiertes Substrat 5 vom P-Typ, welches typischerweise eine Dicke von etwa 0,4 mm hat. Eine relativ schwach dotierte Epitaxialschicht 3 vom N-Typ ist auf der oberen Fläche des Substrats 5 ausgebildet. Eine Vielzahl von isolierenden Diffusionsregionen 1 vom stark dotierten P-Typ erstreckt sich von der oberen Fläche der Schicht 3 vom N-Typ zum Substrat 5 vom P-Typ. Sie bilden eine Vielzahl von elektrisch isolierten Regionen vom N-Typ, z.B. die Region 3A. Es muß angemerkt werden, daß verschiedene vertikale NPN-Transistoren, laterale PNP-Transistoren und diffundierte Widerstände in den verschiedenen isolierten Regionen vom N-Typ ausgebildet wer den können. Derartige isolierte Regionen vom N-Typ werden im folgenden als Kollektorregionen bezeichnet. Am' häufigsten werden jedoch stark dotierte N -Regionen aus-

ORIGINAL

-3-

gebildet, welche im allgemeinen als Emitterregionen bezeichnet werden. Sie werden in die Basisregionen vom P-Typ eindiffundiert und bilden die Emitter der vertikalen NPN-Transistoren. Der bisher beschriebene Aufbau ist in der Technik der bipolaren, integrierten Schaltungen vollkommen üblich.

Erfindungsgemäß wird die in Fig. 5 allgemein mit 20 bezeichnete, vergrabene Avalanchediode in der isolierten Region 3A vom N-Typ ausgebildet. Die vergrabene Diode 20 hat einen P⁺N⁺-Übergang 29, welcher vollständig unterhalb der oberen Fläche 3' der Schicht 3 vom N-Typ liegt. Die Kathode der vergrabenen Avalanchediode 20 umfaßt eine stark dotierte, periphere N⁺-Region 27', welche, wie nachfolgend erläutert, einen Teil der gesamten N⁺-Emitterregion 27 darstellt. Die periphere Region 27' grenzt an den inneren Bereich 27" der Emitterregion 27 an und umgibt diesen seitlich vollständig. Ferner umfaßt die vergrabene Avalanchediode 20 eine stark dotierte, vergrabene P⁺-Region 19", welche sich in der allgemein mit 13 bezeichneten Basisregion vom P-Typ befindet und einen feil derselben bildet. Es sollte angemerkt werden, daß die Region 18 vom P-Typ im folgenden einfach deshalb als "Basisregion" bezeichnet wird, weil sie während der Stufe der Diffusion vom P-Typ ausgebildet wird, in der auch alle Transistor-Basisregionen vom P-Typ in anderen Bereichen der integrierten Schaltung ausgebildet werden. In ähnlicher Weise wird die allgemein mit 27 bezeichnete N⁺-Region im folgenden als "Emitterregion" bezeichnet, weil diese N⁺-Region 27 während der gleichen Diffusionsstufe ausgebildet wird, welche auch zu den N -Emittern der NPN-Transistoren in anderen Bereichen der Schaltung führen. Diese Terminologie ist dem Fachmann auf diesem Gebiet vertraut und wird daher im folgenden verwendet.

23 3340U3

- -"■ Erf indungsgemäß beträgt, die Konzentration der Störstel-

lenträger vom N-Typ in der Region 27¹I..typischerweise etwa 20 ^ ⁺ in

Die Konzentration der P⁺-Störstellen in

'der Region 19" liegt typischerweise im Bereich von 10 bis 10²⁰ Atome/cm^v Ein typischer,Wert für die Region 19" liegt etwa bei 4 χ 10 * Atome/cnr, falls es erwünscht ist, daß die Avalanche- oder Zenerdurchbruchspannung des vergrabenen Übergangs 29 etwa bei 6,5 V liegt. Niedrigere Konzentrationen der P⁺-Störsteilen in der Region 19" in der Nähe des Übergangs 29 wurden den Effekt haben, die Lawinendurchbruchspannung der vergrabenen Avalanchediode 20 zu erhöhen.

Bei einem typischen Verfahren zur Herstellung integrierter Schaltungen kann der Schichtwiderstand der Basisregion 18 im Bereich von 150 bis 250 Ohm/Quadrat liegen, und zwar bei einer Übergangstiefe von etwa 1,5 Mikron, entsprechend einer Störstellendichte vom P-Typ im Bereich von 7 x 10 bis 1 χ 10 * Atome/cm . Höhere Werte der Störstellendichte vom P-Typ in der Basisregion 18 wurden zu niedrigeren Lawinen- oder Zenerdurchbruchspannungen von der Emitterregion zur Basisregion führen. Normalerweise neigt die Emitter-Basis-Durchbruchspannung dazu, sich an den Oberflächenpunkten bemerkbar zu machen, welche mit 31 bezeichnet sind, so daß sie den zuvor erläuterten Instabilitäten unterliegen. Nun liegt aber eine vergrabene P -Region 19" vor, deren Störstellendichte vom P-Typ wesentlich höher ist als in den übrigen Regionen 19A¹ der Basisregion 18 einschließlich der Oberflächenpunkte 31· Dies führt dazu, daß die Durchbruchspannung entlang des P⁺N⁺-Übergangs 29 wesentlich niedriger ist als an den Oberflächenpunkten 31.

ORIGINAL

Aus der nachfolgenden Beschreibung wird deutlich werden, daß das erfindungsgemäße Verfahren es ermöglicht, daß die Lawinendurchbruchspannung des vergrabenen PN-Ubergangs 29 wesentlich niedriger liegt,als dies bei herkömmlichen vergrabenen Avalanche-Diodenübergängen, wie z.B. 29* in Fig. 6, zweckmäßig ist (ohne übermäßige Oberflächenbeschädigung). Fig. 6 zeigt die wesentlichen Merkmale der gebräuchlichsten, herkömmlichen, vergrabenen Avalanche- oder Zenerdiodenstruktur.

Ehe die Vorteile der erfindungsgemäßen vergrabenen Avalanche- oder Zenerdiodenstruktur gemäß Fig. 5 im Vergleich zum nächstliegenden Stand der Technik erläutert werden, soll zunächst das Herstellungsverfahren für die Struktur der Fig. 5 erläutert werden. Dieses Verfahren wird nun anhand der Fig. 1 bis 4 erläutert. Dabei werden auch Unterschiede zum herkömmlichen Herstellungsverfahren erläutert.

Zunächst wird auf Fig. 1 Bezug genommen. Die integrierte Struktur 10 ist hier nach dem Eindiffundieren der P Isolationsregionen 1 gezeigt. Die Oberflächenstörstellendichte N_ ist bei dem Prozeß der Eindiffundierung der

JL. ^S

P -Isolationsregionen 1 ein nicht kritischer Parameter

•ίο 20 und liegt typischerweise im Bereich von 10 bis 10 Atome/cm. Wie bei jeder tiefreichenden P⁺-Isolationszone fällt-die Konzentration der Ladungsträger vom P-Typ vom anfänglichen Oberflächenwert N_g rasch ab. Die Tatsache, daß die Oberflächenkonzentration kein kritischer Herstellungsparameter ist, führt, wie leicht einsehbar, zu einer Verringerung der Kosten hinsichtlich einer präzisen Steuerung des Herstellungsprozesses im Vergleich zu einem Verfahren, bei dem N₃ ein kritischer Parameter ist. Dies gilt beispielsweise für das oben

25* 3 3 4 O 1 A

" ' - -Vorerwähnte, herkömmliche Verfahren zur'Herstellung von vergrabenen Avalänchedio den. . . '-, .„^: _ ;,,.

Bei "einem herkömmlichen Verfahren der Eindiffusion der P⁺-Isolationsregion, gemäß den US-PSen 4 213.806 und 4 127 859, ist eine Oberflächenkonzentration N. von bis zu etwa 3 x 10 Atomen/cm erforderlich, um eine Lawinenspannung von bis zu 7 V entlang des Übergangs, z.B . des N⁺P⁺-Übergangs' 29'," bei der Struktur der Fig. 6 zu erzielen. Der Fachmann weiß, daß eine solch hohe Oberflächenkonzentration bei der Bordiffusion (welche bei den meisten herkömmlichen integrierten Schaltungen zur Ausbildung der Isolationsregion und der Basisregion verwendet wird) zu starken Oberflächenbeschädigungsproblemen führt, welche bei der Herstellung integrierter Schaltungen seit langem eine Plage sind. Ferner führen diese hohen Oberflächenkonzentrationen bei der P -Isolationsdiffusion auch zu einer Induzierung starker Verlagerungen des Siliciums an der Oberfläche 3" der Epitaxialschicht 3A vom N-Typ bei der Struktur der Fig. 6. Während der nachfolgenden Eintreibestufe, bei der die Isolationsregionen 1' durch die Region vom N-Typ bis zum P⁺-Substrat eindiffundiert werden, pflanzen sich diese Verlagerungen durch die Region 3A vom N-Typ fort und verursachen bei den letztlich gebildeten Diodenübergängen 29', 35 und 37 der Fig. 6 in höchstem Maße unerwünschte Leckströme. Diese sind nämlich in hohem Maße temperaturabhängig und verursachen eine unerwünschte Drift der elektrischen Charakteristika der gebildeten _r vergrabenen Avalanchediode. Es ist somit recht unerwünscht, eine Struktur gemäß Fig. 6 als Avalanchediode mit vergrabenem Übergang zu verwenden, welche eine Durch· bruchspannung von wesentlich unterhalb etwa 7 V aufweist und zwar aufgrund der hochgradigen Oberflächenbeschädi-

26 3340H3

- 19 -

gung und der demzufolge geringen Ausbeuten und beträchtlichen Instabilitäten. . .

Nachdem die Isolationsdiffusionsregionen 1 ausgebildet wurden, schreitet das erfindungsgemäße Herstellungsverfahren zur Ausbildung der Öffnung 7 in der Siliciumdioxidschicht 9 fort,welche zuvor auf der oberen Fläche 3' der Epitaxialschicht 3 vom N-Typ ausgebildet wurde. Hierdurch wird die seitliche Erstreckung der Basisregion 18 (Fig. 5) definiert, und zwar durch die freiliegende Fläche 13 auf der Oberfläche 3' der Kollektorregion 3A. Die Öffnung 7 wird gleichzeitig gebildet mit den nichtgezeigten Basisöffnungen für die anderweitig in der integrierten Schaltung ausgebildeten NPN-Transistoren.

Im folgenden wird nun auf Fig. 2 Bezug genommen. Die nächste Stufe des erfindungsgemäßen Verfahrens besteht in der Abscheidung einer Schicht eines typischen Photoresists 11, welcher etwa eine Dicke von etwa 1 Mikron aufweisen kann, und zwar auf der gesamten oberen Fläche der integrierten Schaltung 10. Der Photoresist dient als Ionenimplantationsmaske. Danach wird eine Öffnung in der Photoresistschicht 11 ausgebildet, und zwar an einer zentralen Stelle innerhalb der oben erwähnten "Basisöffnung" 7 unter Freilegung eines Flächenbereichs 13' in der Oberfläche 3¹ . Sodann wird durch die öffnung 15 unter Verwendung von üblichen Ionenimplantationsgeräten und unter Anwendung üblicher Ionenimplantationsverfahren in Richtung der Pfeile 17 eine P⁺-Region 19 in die Fläche 13^! implantiert. Dabei unterliegt die gesamte obere Fläche einem Bombardement mit Boratomen. Es bildet sich dabei die in Fig. 2 mit 19 bezeichnete P⁺-Region aus. Bei der beschriebenen Ausführungsform der Erfindung ist es erwünscht, eine Avalanchedurchbruch-

Spannung von etwa 6,5 V des letztlich gebildeten, vergrabenen Avalancheübergangs 29 (Fig. 5) zu erreichen. Zu diesem Zweck beträgt die Oberflächenkonzentration der Region 19 etwa 4 χ 10 ■ Atome/car.- Die Ionenenergien liegen bei etwa 50 keV* Die Störstellenkonzentrationen der Region 19 können jedocl
1 χ 1.0 Atome/cnr liegen.

-IQ

der Region 19 können jedoch im Bereich von 1 χ 10 bis

Im folgenden wird auf Fig. 3 Bezug genommen. Die nächste Stufe bei der Herstellung besteht in der Entfernung der Photoresistschicht 11. Hierdurch wird die gesamte Oberfläche 13 innerhalb der Öffnung 7 in der Oxidschicht frei gelegt. Der Oberflächenbereich 13' liegt danach natürlich ebenfalls frei. Nunmehr erfolgt wiederum gemäß den Pfeilen 21 ein Bombardement der integrierten Struktur 10 mit Borionen. Hierdurch wird eine Region 19A vom P-Typ in den freiliegenden Bereich der Oberfläche 13 der umgebenden P -Region 19 implantiert. Die Oberflächenkonzentration der Region 19A hängt ab vom gewünschten spezifischen Widerstands oder Flächenwiderstand (sheet resistance) der Basisregionen der vertikalen NPN-Transistoren, welche in anderen Bereichen der integrierten Schaltung ausgebildet warden, und kann typischerweise im Bereich von 7 x 10 bis 1 χ 10 ^y Atome/cnr variieren. Das Ionenbombardement steigert die Störstellenkonzentration vom P-Typ in der Region 19A, hat jedoch einen relativ geringen Einfluß auf den bereits vorliegenden, hohen Dotierungspegel in der Region 19.

Im folgenden wird auf Fig. 4 Bezug genommen. Die nächste Stufe des erfindungsgemäßen Herstellungsverfahrens besteht darin, daß man die integrierte Schaltungsstruktur 10 einer erhöhten Temperatur (typischerweise 1100⁰C) un-

^r 3340H3 - an -

terwirft, und zwar während einer ausreichend langen Zeitdauer (typischerweise 2 Stunden), um die Regionen 19 und 19 A "einzutreiben", wobei die relativ tiefen Regionen 19¹ und 19A¹ gemäß Fig. 4 gebildet werden. Gleichzeitig mit der Bildung der Regionen 19A¹ werden auch die Basisregionen der vertikalen NPN-Transistoren in anderen Bereichen der integrierten Schaltung gebildet. Die Tiefe der Regionen 19A¹ beträgt etwa 2,5 Mikron bei der beschriebenen Au-führungsform der Erfindung.

Im folgenden wird auf Fig. 5 Eszug genommen. Bei den nächsten Stufen des erfindungsgemäßen Verfahrens wird eine thermische Oxidschicht 23 über der freiliegenden Siliciumoberfläche ausgebildet, und es wird eine Emitteröffnung 25 eingeätzt und eine N -Emitterregion 27 wird eindiffundiert. Die Oxidöffnung 25 umgibt die Grenzlinie der Region 19' an der Oberfläche 3' vollständig und mit Abstand.

Die Emitterregion 27 umfaßt einen peripheren Bereich 27^!,

20

welcher eine Oberflächenkonzentration von etwa 10 Atome/cnr hat, sowie einen inneren Bereich 27", welche eine etwas niedrigere "Netto"-Störstellenkonzentration vom N-Typ hat, da hier die Konzentration der Störstellen vom P-Typ anfangs weseiiclich höher waren als in den anderen Bereichen der Sasisregion 18. Die niedrigere Störstellenkonzentration der N -Region 27" in Fig. 5 kann

19

typischerweise in der Größenordnung von 7 x 10 Atomen/cm liegen.

Man erkennt somit ohne weiteres, daß bei dem erfindungsgemäßen Herstellungsverfahren die Zeitdauer der Anwendung der hohen Temperatur, der die integrierte Schal-

BAiD

J ο it υ

tung 10 ausgesetzt sein muß, nachdem die P -Region 19¹ (Fig. 4) ausgebildet wurde, nicht sehr groß ist. Dies ist darauf zurückzuführen, daß die Emitterdiffusion, welche zur Emitterregion 27 führt, keine derart hohen Temperaturen während einer derart langen Zeitdauer erfordern, um eine große Anzahl der Störatome vom P-Typ in der Region 19' wesentlich tiefer in die N-Region 3A zum Substrat,5 hin diffundieren zu lassen.

Wenn demgegenüber bei dem herkömmlichen Herstellungsverfahren eine ausreichend niedrige Konzentration der Störstellen an der Oberfläche angewendet wird, um die P Isolationsregionen 1' (Fig. 6) zu bilden, und zwar zur Vermeidung nicht akzeptabler, starker Oberflächenbeschädigungen, Oberflächenvertiefungen usw. und zur Vermeidung von Verlagerungen im Silicium, ergibt sich ein so starker Abfall des Diffusionsprofils der Isolationsregionen 1', daß die P -Störstellenkonzentration entlang des herkömmlichen, vergrabenen Übergangs 29' (Fig.6J unvermeidlich wesentlich niedriger ist als entlang des vergrabenen Übergangs 29 der vergrabenen Avalanchediode 20 (Fig. 5) der Erfindung. Man erkennt somit daß das vorbeschriebene Verfahren sich dazu eignet, bisher nicht herstellbare, vergrabene Avalanche- oder Zenerdioden hoher Stabilität und niedriger Spannung herzustellen.

Man erkennt nun auch, daß zur Steuerung der Durchbruchspannung einer herkömmlichen, vergrabenen Avalanchediode 29* gemäß Fig. 6 eine besonders sorgfältige Steuerung der verschiedenen Diffusionsparameter bei der Ausbildung der Isolationsübergänge 1' erforderlich ist. Hierdurch werden die Kosten erhöht und das Herstellungsverfahren wird erschwert.

3340H3

- 35 -

Im folgenden soll ein weiterer, schwerwiegender Nachteil der herkömmlichen Struktur gemäß Fig. 6 erläutert werden. Man erkennt aus Fig. 6, daß der vergrabene N⁺P⁺- Übergang 29^! notwendigerweise parallel dazu "Seitenwandungs"-Übergangsbereiche aufweist, welche mit 35 bezeichnet sind. Diese stellen ebenfalls einen P⁺N⁺-Übergang dar. Ferner liegt der P⁺N⁺-Übergangsbereich 37 in Fig. 6 vor. Man erkennt, daß zur Verhinderung eines Kurzschlusses der Anode der vergrabenen Diode gemäß Fig. 6 mit dem Substrat 5^f vom P-Typ eine vergrabene N⁺-Schicht 39 ausgebildet werden muß. Diese zusätzlichen PN-Übergänge bilden parasitäre, vergrabene Dioden, welche parallel zum gewünschten, vergrabenen Avalancheübergang 29^f niedriger Spannung liegen. Die Summen ihrer Sperrschichtkapazitäten betragen mehr als das Doppelte der Sperrschichtkapazität des Übergangs 29'. Daher führen ihre Sperrschichtkapazitäten zu einer erheblichen Steigerung der Gesamtkapazität der gebildeten Avalanche-Diode. Darüber hinaus führen etwaige Leckströme, welche mit diesen parasitären Übergängen verbunden sind, zu einer Erhöhung des Leckstroms des Übergangs 29'. Bei manchen Schaltungsanwendungen, bei denen präzise, stabile Avalanche-Referenzdioden niedriger Spannung benötigt werden, ist diese hohe Kapazität in höchstem Maße unerwünscht. Jedweder zusätzliche Leckstrom, welcher zu demjenigen des vergrabenen Übergangs 29' der Vorrichtung gemäß Fig. 6 beiträgt, ist in hohem Maße unerwünscht, da er stark temperaturabhängig ist und die Instabilität der vergrabenen Diode erhöht. Ferner führt die mit der Struktur gemäß Fig. 6 verbundene, zusätzliche, parasitäre Übergangsfläche zu einer Steigerung der Anfälligkeit der Avalanchediode gegen schädliche Einflüsse von thermisch fortgepflanzten Verlagerungen, welche anfänglich auf der Siliciumoberflache

COP*

als Ergebnis der vorerwähnten, starken Oberflächendotierdichten auftreten, wie sie bei den P -Diffusionen zur Erzeugung der Regionen 1' erforderlich sind.

Es muß betont werden, daß bei einer typischen Vorabscheidungsstufe zum Zwecke der Bordiffusion die anfängliche Oberflächenkonzentration des Dotierstoffs der Vorabscheidungsquelle sehr hoch sein muß. Das jeweilige Diffusionsprofil des beendeten Übergangs ist derart ausgebildet, daß die P⁺-StörStellenkonzentration der Isolationsregion in der Tiefe des Emitter-Diffusionsübergangs sehr niedrig ist, und zwar wesentlich niedriger als es der Fall wäre, wenn die P⁺-Isolationsdiffusionsregione 1 * (Fig. 6) nicht so steil sein müßten.

Die vergrabene Avalanchediodenstruktur der Fig. 5 und das Verfahren zur Herstellung dieser Struktur vermeiden die Nachteile des Standes der Technik durch Eliminierung der vorerwähnten, parasitären Übergangskapazitäten und der parasitären Übergangsleckströme. Bei der integrierten Schaltungsstruktur 10 der Fig. 5 liegen keine parasitären Übergänge (z.B. 35 und 37 in Fig. 6) vor. Die Abwesenheit von thermisch fortgepflanzten Verlagerungen (Versetzungen oder Fehlordnungen) in der SiliciumkristalZ Struktur und die Abwesenheit von ausgedehnten, parasitären Übergangsflächen führen zu hohen Ausbeuten (und somit niedrigeren Produktionskosten) sowie zu "härteren" (d.h. leckfreieren) Übergängen der Referenzdioden als im Falle herkömmlicher Strukturen. Die erfindungsgemäße Struktur vermeidet ferner die Notwendigkeit der Herstellung der P⁺-Isolationsregionen 1 nach Diff :sionsverfahren, welche kritisch sind oder sorgfältig gesteuert werden müssen. Somit kann die Überwachung in diesem Verfahrensstadium gelockert werden, wodurch die Kosten wie-

3340H3 - 25 -

derum gesenkt werden. Das Verfahren zur Herstellung des Aufbaus gemäß Fig. 5 erfordert keine hohen Temperaturen zusätzlich zu den bereits bei den meisten herkömmlichen Verfahren zur Herstellung von bipolar integrierten Schaltungen angewendeten Temperaturen zum Zwecke der Austemperung des amorphen Siliciums, welches durch die anfängliche Implantation der Regionen 19 (Fig. 2) gebildet wurde, da diese Temperung automatisch während der normalen Hochtemperatur-Basisdiffusionsstufe und Emitterdiffusionsstufe eintritt. Dies erleichtert es daher dem Verfahrensingenieur, den Emitterdiffusionszyklus jeweils geringfügig einzustellen im Sinne der Erzielung der gewünschten Werte des Verstärkungsfaktors (d.h. des filiertes) der bipolaren Transistoren, wie dies üblich ist. Die letztere Stufe wäre sehr schwierig, wenn eine nachfolgende Hochtemperatur-Temperungsstufe erforderlich wäre, wie dies bei den zuvor erwähnten, herkömmlichen Verfahren der Fall ist, bei denen eine vergrabene Region vom P-Typ implantiert werden muß, nachdem die Emitterregionen bereits ausgebildet wurden.

Vorstehend wurde die Erfindung anhand einer speziellen Ausführungsform erläutert. Die Erfindung umfaßt jedoch auch alle Äquivalente der beschriebenen Stufen und Elemente des erfindungsgemäßen Verfahrens bzw. der erfindungsgemäßen Struktur, welche im wesentlichen zu den gleichen Ergebnissen führen, nämlich zu einer niedrigen Lawinen- oder Zenerdurchbruchspannung des vergrabenen Übergangs, während andererseits die parasitäre Übergangskapazität bzw. der parasitäre Leckstrom niedrig sind. Dies wird erreicht ohne übermäßige Oberflächenbeschädigungen der Halbleiteroberfläche. Es ist beispielsweise nicht kritisch, daß irgendeine der Stufen zur

COPY

~~ " ' ' 33 . 33A0143

Herstellung einer dotierten Region eine Ionenimplantationsstufe oder eine Konvektions-thermische Abscheidungsstufe umfassen. In ähnlicher Weise ist es nicht wesentlich, daß ein spezielles Maskiermaterial verwendet wird, solange nur die Maskierfunktion erfüllt ist. Man kann beispielsweise im Falle eines gesteuerten Ionenstrahls auch auf jegliche Maskierung verzichten. In den Zeichnungen wurden rechteckige Regionen dargestellt. Es kann jedoch auch eine runde Geometrie der Regionen ^9" und 27" bevorzugt sein, und zwar zum Zwecke der Vermeidung örtlicher Feldkonzentrationen und bevorzugter Durchbruchstellen·

Claims

Patentansprüche

1. Verbesserte* vergrabene Avalanche- oder Zenerdiode niedriger Spannung in einer integrierten Schaltung, gekennzeichnet durch

(a) ein Substrat vom P-Typ mit einer ersten Fläche;

(c) eine P -Isolationsregion, welche sich von der Außenfläche durch die Schicht vom N-Typ bis zum Substrat vom P-Typ erstreckt und eine erste Region vom N-Typ in der Schicht vom N-Typ elektrisch von anderen Bereichen derselben isoliert;

(d) eine Region vom P-Typ, welche in der ersten Region vom N-Typ angeordnet ist, wobei der Übergang zwischen der Region vom P-Typ und der Region vom N-Typ an der Außenfläche endet;

(e) eine stark dotierte N⁺-Region innerhalb der Region vom P-Typ, wobei der Übergang zwischen der Region vom P-Typ und der N⁺-Region an der Außenfläche endet; und

(f) eine vollständig vergrabene P -Region, die vollständig von der vorgenannten Region vom P-Typ umgeben ist und an diese angrenzt und welche unterhalb der N -Region angeordnet ist und an diese angrenzt und mit dieser einen vergrabenen P⁺N⁺-Übergang bildet; wobei die Konzentration der Majoritätsladungsträger-Fremdatome auf jeder Seite des vergrabenen P N -Übergangs die Störstoffkonzentration vom P-Typ an jedem Punkt entlang der Grenze zwischen der Region vom P-Typ und dem peripheren Bereich der N⁺-Region übersteigt.

2. Diode nach Anspruch 1, dadurch gekennzeichnet, daß die N -Region einen ringförmigen, peripheren Bereich umfaßt, welcher sich über alle peripheren Bereiche der vergrabenen P -Region hinaus seitlich nach außen erstreckt.

3. Diode nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Schicht vom N-Typ im Bereich von etwa 6 Mikron bis 8 Mikron liegt.

4. Diode nach Anspruch 3, dadurch gekennzeichnet, daß die Fremdatomkonzentration der vergrabenen P⁺-Region im Bereich von 1 χ 10¹^ _Di_S -j _x io²⁰ Atome /car⁵ liegt.

5. Diode nach Anspruch 4, dadurch gekennzeichnet, daß die Fremdatomkonzentr
1 χ 10²⁰ Atome/cm³ liegt.

daß die Fremdatomkonzentration der N -Region bei etwa ²

6. Diode nach Anspruch 5, dadurch gekennzeichnet, daß der Boden der vergrabenen P -Region in einem beträchtlichen Abstand vom Boden der Schicht vom N-Typ liegt.

7. Diode nach Anspruch 5, gekennzeichnet durch einen inneren Bereich der N -Region, welcher die gleiche seitliche Erstreckung aufweist wie die vergrabene P Region und insgesamt eine geringere Dotierung vom N-Typ aufweist als der periphere Bereich der N -Region.

8. Diode nach Anspruch 7, dadurch gekennzeichnet, daß der Dotierungspegel und die Tiefe der Region vom P-Typ gleich dem Dotierungspegel bzw. der Tiefe der Basisregionen der NPN-Transistoren in anderen Bereichen der Schicht vom N-Typ sind.

j j A υ ι η

9. Diode nach Anspruch 6, dadurch gekennzeichnet, daß die Tiefe der P⁺-Isolationsregion mindestens 8 Mikron beträgt und daß die an der Oberfläche vorliegende Fremdatomkonzentration der P -Isolationsregion unterhalb etwa 1 χ 10 Atome/cm liegt.

10. Verfahren zur Herstellung einer verbesserten, in hohem Maße stabilen, vergrabenen Avalanche- oder Zenerdiode mit niedriger Spannung in einer integrierten Schaltung, gekennzeichnet durch die folgenden Stufen:

(a) Ausbildung einer ersten Öffnung in einer ersten Oxidschicht auf der Oberfläche eines Halbleiterchips mit einem Substrat vom P-Typ und einer Vielzahl von elektrisch isolierten Regionen vom N-Typ auf dem Sub strat und einer Vielzahl von P -Isolationsregionen, welche sich von der Außenfläche der Regionen vom N-Typ bis zum Substrat vom P-Typ erstrecken, wobei die erste Oxidschicht auf den Außenflächen ausgebildet ist und wobei die erste öffnung einen ersten Bereich der Fläche einer ersten Region vom N-Typ freilegt;

(b) Ausbildung einer Schicht aus Maskierungsmaterial auf der Außenfläche der ersten Oxidschicht, wobei die Schicht aus Maskierungsmaterial den ersten Bereich der Fläche der ersten Region vom N-Typ abdeckt;

(c) Ausbildung einer zweiten Öffnung in der Schicht aus Maskierungsmaterial unter Freilegung eines zweiten Bereichs der Oberfläche der ersten Region vom N-Typ, wobei die Grenze des zweiten Bereichs einen Abstand aufweist von der Grenze des ersten Bereichs, und wobei der zweite Bereich vollständig innerhalb des ersten Bereiches liegt;

(d) Einbringen von Fremdatomen vom P-Typ durch die zweite Öffnung in den freiliegenden, zweiten Bereich der Fläche der ersten Region vom N-Typ unter Bildung

einer flachen, stark dotierten ersten P⁺-Region, welche die gleiche Ausdehnung hat wie die zweite Öffnung;

(e) Entfernung der Maskierungsschicht;

(f) Einbringen von Störstoffen vom P-Typ durch die erste öffnung unter Bildung einer flachen, zweiten Region vom P-Typ, welche die erste Region umgibt und an diese angrenzt, wobei die erste Region wesentlich stärker dotiert ist als die zweite Region;

(g) Aufheizen des Chips,um die erste Region und die zweite Region tiefer in die erste Region vom N-Typ einzudiffundie ren;

(h) Bildung einer zweiten Oxidschicht, welche den ersten Flächenbereich abdeckt, und Ausbildung einer dritten Öffnung in der zweiten Oxidschicht unter Freilegung eines dritten Bereichs der Fläche der ersten Region vom N-Typ, wobei die Grenzlinie des dritten Bereichs durchgängig einen Abstand von den Grenzlinien des ersten Bereichs und des zweiten Bereichs hat und zwischen diesen Grenzlinien angeordnet ist;

(i) Einbringen von Störstoffen vom N-Typ durch die dritte Öffnung unter Ausbildung einer N -Region in den freiliegenden Bereichen der ersten Region und der zweiten Region vom P-Typ,

wobei die N -Region einen Innenbereich auf v/eist, welcher etwa die gleiche seitliche Erstreckung aufweist wie die erste Region und eine Tiefe, welche geringer ist, als die Tiefe der ersten Region, wobei der Bodenbereich der ersten Region als P -Typ verbleibt und wobei die N P.egion ferner einen peripheren Bereich aufweist mit einer inneren Grenze, welche im wesentlichen an der gleichen Stelle vorliegt wie die äußere Grenze des Übergangs zwischen dem P⁺-Bodenbereich der ersten Region und dem inneren Bereich der N⁺-Region, wobei ferner der P -Bodenbereich der ersten Region einen vergrabenen PN-

33^0143

Übergang zwischen diesen bildet; wobei die Störstoffkonzentrationen der Majoritätsladungsträger auf jeder Seite des vergrabenen P N -Übergangs in hohem Maße die Störstoffkonzentration vom P-Typ entlang des Übergangs zwischen der zweiten Region und dem peripheren Bereich der N⁺-Region übersteigt, so daß die Lawinendurchbrüche oder die Zenertunne!vorgänge der Diode, welche durch die N -Region und die ersten und zweiten Regionen gebildet wird, auf die Nähe des vergrabenen P⁺N⁺-Überbeschränkt sind.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Maskierungsmaterial ein Photoresistinaterial ist.

12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Stufe (f) ein Bombardement der Chips mit Ionen umfaßt.

13. Verfahren nach Anspruch 12, gekennzeichnet durch die Ausbildung der Basisregionen für NPN-Transistoren in anderen elektrisch isolierten Regionen vom H-Typ, und zwar gleichzeitig mit der Ausbildung der zweiten Region,sowie durch die Ausbildung von Emitterregionen der NPN-Transistoren gleichzeitig mit der Ausbildung der N⁺-Region.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Ionen vom P-Typ in Stufe (d) Energien im Bereich von 30 bis 70 keV haben.

15. In hohem Maße stabile, vergrabene Avalanche- oder Zenerdiode mit niedriger Spannung in einer integrierten Schaltung, erhalten durch das folgende Verfahren j

(a) Ausbildung einer ersten Öffnung in einer ersten Oxidschicht auf der Oberfläche eines Halbleiterchips, welches ein Substrat vom P-Typ umfaßt und eine Vielzahl von elektrisch isolierten Regionen von N-Typ auf dem Substrat, wobei eine Vielzahl von P⁺-Isolationsregionen sich von den Außenflächen der Regionen vom N-Typ bis zum Substrat vom P-Typ erstrecken, wobei die erste Oxidschicht auf den Außenflächen angeordnet ist und wobei die erste Öffnung einen ersten Bereich der Fläche einer der Regionen vom N-Typ freilegt;

(b) Ausbildung einer Schicht aus Maskierungsmaterial auf der Außenfläche der ersten Oxidschicht, wobei die Schicht aus Maskierungsmaterial den ersten Bereich der Fläche der ersten Region vom N-Typ bedeckt;

(c) Ausbildung einer zweiten Öffnung in der Schicht aus Maskiermaterial, welche einen zweiten Bereich der Fläche der ersten Region vom N-Typ freilegt, wobei die Grenzlinie des zweiten Bereichs vollständig innerhalb der Grenzlinie des ersten Bereichs verläuft und einen Abstand von dieser aufweist;

(d) Bombardement der Oberfläche des Chips mit Ionen vom P-Typ, deren einige durch die zweite Öffnung auftreffen und in den freiliegenden zweiten Bereich der Oberfläche der ersten Region vom N-Typ implantiert werden unter Bildung einer flachen, stark dotierten ersten Region vom P⁺-Typ, welche die gleiche Erstreckung hat wie die zweite Öffnung;

(e) Entfernung der Schicht aus Maskiermaterial;

(f) Einbringen von Störstoffen vom P-Typ durch die erste Öffnung unter Bildung einer flachen zweiten R.egion vom P-Typ, welche die erste Region umgibt und an diese angrenzt, wobei die erste Region wesentlich stärker dotiert als die zweite Region;

¹T"-:--:?■ fj (_gy Aufheizen des Chips, um die ersten und zweiten Regionen tiefer in die, erste Region vom N-Typ ein-

" zudiffundieren* '*■· ν . ,: ,-■ -,„ ._r . ,■ /_; -.. . " ^iv ' ·" (h) Ausbildung einer zweiten Oxidschicht, welche den ersten Flächenbereich bedeckt,und Ausbildung einer

"^: dritten Öffnung in der zweiten Oxidschicht, welche einen dritten Bereich der Fläche der ersten Region vom N-Typ • freilegt, wobei die Grenzlinie des dritten Bereichs zwischen' den Grenzlinien des ersten Bereichs und des zweiten Bereichs liegt und überall einen Abstand zu diesen hält;

(i) Einbringen von Störstoffen vom N-Typ durch die dritte öffnung unter Ausbildung einer N⁺-Region in den freiliegenden Bereichen deij¹ ersten Region und der zweiten Region vom P-Typ;

wobei die N⁺-Region einen inneren Bereich aufweist, der in seitlicher Richtung etwa die gleiche Erstreckung hat wie die erste Region und eine Tiefe, welche geringer ist als die Tiefe der ersten Region, wobei der Bodenbereich der ersten Region auf P⁺-Typ verbleibt, wobei die N⁺- Region ferner einen peripheren Bereich aufweist, dessen innere Grenzlinie im wesentlichen mit einer äußeren Grenz linie des Übergangs zwischen dem P - Bodenbereich und der ersten Region zusammenfällt, wobei der innere Bereich der N -Region und der P -Bodenbereich der ersten Region einen vergrabenen P N⁺-Übergang bilden; wobei die Störstoff konzentration der Majoritätsladungsträger auf jeder Seite des vergrabenen P N⁺-Übergangs die Störstoffkonzentration vom P-Typ entlang des Übergangs zwischen der zweiten Region und dem peripheren Bereich der N -Region erheblich übersteigt, so daß Lawinendurchbrüche der Diode, welche durch die N -Region und die ersten und zweiten Regionen gebildet wird, auf die Nähe des vergrabenen P⁺N -Übergangs beschränkt sind.

BAD ORIGINAL