DE2512737A1 - Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung - Google Patents

Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung

Info

Publication number
DE2512737A1
DE2512737A1 DE19752512737 DE2512737A DE2512737A1 DE 2512737 A1 DE2512737 A1 DE 2512737A1 DE 19752512737 DE19752512737 DE 19752512737 DE 2512737 A DE2512737 A DE 2512737A DE 2512737 A1 DE2512737 A1 DE 2512737A1
Authority
DE
Germany
Prior art keywords
zone
zones
layer
conductivity
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752512737
Other languages
English (en)
Other versions
DE2512737C2 (de
Inventor
Lewis Keith Russell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Signetics Corp
Original Assignee
Signetics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signetics Corp filed Critical Signetics Corp
Publication of DE2512737A1 publication Critical patent/DE2512737A1/de
Application granted granted Critical
Publication of DE2512737C2 publication Critical patent/DE2512737C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0828—Combination of direct and inverse vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0237—Integrated injection logic structures [I2L] using vertical injector structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic

Description

2 ϊ .v.:.:duru sa
Neural 10 H 2512737
S. 75 036 Fl.
Signetics Corporation Sunnyvale, Kalif. (V.St.A.)
Obenkollektor-Halbleiterbauelement und Verfahren zu dessen Herstellung
Für diese Anmeldung wird die Priorität aus der entsprechenden U.S. Anmeldung Ser. No. 454 789 vom 26. März 1974 in Anspruch genommen.
Die Erfindung betrifft ein Halbleiterbauelement mit einer eine Hauptfläche aufweisenden Halbleiterunterlage eines Leitfähigkeitstyps. Bei dem Bauelement handelt es sich um ein als Schaltelement für integrierte Injektionslogikschaltungen geeignetes bipolares Halbleiterbauelement, das mit sehr geringer Leistungsaufnahme betreibbar ist. Fernerhin betrifft die Erfindung ein Verfahren zur Herstellung eines derartigen Halbleiterbauelements.
Bekannte Ausführungen integrierter Injektionslogikschaltungen hoher Packungsdichte aus bipolaren Transistoren weisen im allgemeinen eine pnp-Lateraltransistor-Stromquelle niedrigen Stromverstärkungsgrades auf, in der Leckströme auftreten, so daß in der üblichen Schaltung zwischen Spannungsquelle und Masse eine Leistungsaufnahme erfolgt. Aus diesem Grunde besteht ein Bedarf an einer integrierten Hochleistungs-Injektxonslogikschaltung, die mit geringer Leistungsaufnahme arbeitet.
509840/0781
Aufgabe der Erfindung ist daher die Schaffung eines Halbleiterbauelements für integrierte Hochleistungs-Injektionslogikschaltungen mit wesentlich geringerer Leistungsaufnahme, die in Feldern von verhältnismäßig hoher Packungsdichte ausführbar sind.
Das zur Lösung der gestellten Aufgabe vorgeschlagene Halbleiterbauelement mit einer eine Hauptfläche aufweisenden Halbleiterunterlage eines Leitfähigkeitstyps ist erfindungsgemäß gekennzeichnet durch eine auf der Hauptfläche angeordnete Schicht entgegengesetzter Leitfähigkeit mit einer zur Hauptfläche parallelen, planaren Oberfläche, zwei in der Schicht in einem gegenseitigen Abstand angeordnete Kollektorzonen, eine in der Schicht in einem Abstand von den beiden Kollektorzonen angeordnete und bis zu einer freien Oberfläche der Schicht geführte dritte Zone vom ersten Leitfähigkeitstyp, eine innerhalb der dritten Zone ausgebildete vierte Zone vom entgegengesetzten Leitfähigkeitstyp, die ebenfalls bis zu einer freien Oberfläche der Schicht durchgeführt ist, wobei die Schicht, dritte und vierte Zone die entsprechenden Zonen eines Quelltransistors, der sich aus einer Zone entgegengesetzter Leitfähigkeit, einer Zone von erstgenannter Leitfähigkeit und einer Zone entgegengesetzter Leitfähigkeit zusammensetzt, bilden, Unterlage, Schicht, erste und zweite Zone die entsprechenden Zonen eines Schalttransistors, der sich aus einer Zone erstgenannter Leitfähigkeit, einer Zone entgegengesetzter Leitfähigkeit und einer Zone erstgenannter Leitfähigkeit zusammensetzt, bilden, und erste und zweite Zone Mehrfachkollektoren bilden.
Das weiterhin vorgeschlagene Verfahren zur Herstellung eines Halbleiterbauelements ausgehend von einer Halbleiterunterlage von einem Leitfähigkeitstyp mit einer Hauptfläche ist erfindungsgemäß dadurch gekennzeichnet, daß auf der Hauptfläche eine Halbleiterschicht entgegengesetzter Leitfähig-
509840/0781
keit mit einer zur Hauptfläche parallelen oberen, planaren Oberfläche, in der Halbleiterschicht in einem gegenseitigen Abstand zwei Kollektorζonen, sowie in einem Abstand von erster und zweiter Zone eine bis zu einer freiliegenden Oberfläche der Schicht durchgeführte dritte Zone vom ersten Leitfähigkeitstyp, innerhalb der dritten Zone eine bis zu einer freiliegenden Oberfläche der Schicht durchgeführte vierte Zone vom entgegengesetzten Leitfähigkeitstyp und zur Verbindung mit einer äußeren Schaltung dienende Kontaktzonen ausgebildet werden.
Die Erfindung wird im nachfolgenden anhand der in den Zeichnungen dargestellten Ausführungsbeispiele näher erläutert.
Fig. 1A ist ein Querschnitt durch eine erste Ausführungsform eines erfindungsgemäßen Obenkollektor-Halbleiterbauelements .
Fig. 1B ist eine elektrische Ersatzschaltung für das Bauelement von Fig. 1A.
Fig. 2A ist ein Querschnitt durch eine zweite Ausführungsform eines erfindungsgemäß ausgebildeten Obenkollektor-Halbleiterbauelements.
Fig. 2B ist das elektrische Ersatzschaltbild für das Bauelement von Fig. 2A.
Fig. 3 ist ein Querschnitt durch eine weitere Ausführungsform eines Obenkollektor-Halbleiterbauelements mit V-förmiger Isolationsnut.
Fig. 3A ist ein Querschnitt durch eine weitere Ausführungsform eines Obenkollektor-Halbleiterbauelements mit V-nutförmigem Quelltransistor und Isolation.
Fig. 4A-G veranschaulichen die beiden unterschiedlichen Herstellungsgänge bei der Herstellung
509840/0781
der Bauelemente nach den Fig. 3 und 3A.
Fig. 5A-H veranschaulichen die Herstellungsgänge
bei der Herstellung eines Halbleiterbauelements mit V-förmiger Nut und Schottky-Xontaktkollektorzonen.
Fig. 6A-C sind jeweils eine Draufsicht, ein Querschnitt und ein Ersatzschaltbild eines gegenüber Fig. 2 abgeänderten Obenkollektor-Halbleiterbauelements .
Fig. 7A und 7B sind jeweils ein Querschnitt bzw. ein
Ersatzschaltbild eines Vierschicht-Bauelements mit Obenkollektor.
Fig. 8A und 8B sind jeweils Querschnittsansicht bzw. Ersatzschaltbild eines Obenkollektor-pnp-Transistors.
Fig; 9A und 9B sind jeweils ein Querschnitt bzw. ein Ersatzschaltbild eines isolierten Obenkollektor-npn-Transistors.
Die in den Zeichnungen dargestellten Halbleiterbauelemente sind für Trägerinjektion in logischen Schaltvorgängen geeignet. Die Bauelemente integrieren und weisen einen Mehrfachkollektor- und Schalttransistor, sowie einen Quelltransistor für induzierte Träger auf0 Im Gegensatz zu herkömmlichen Transistoren, bei denen ein unterster Bereich der auch als Substrat bezeichneten unterlage als ICollektorzone benutzt wird, befinden sich beim erfindungsgemäßen Bauelement die Kollektorzonen in den obersten Bereichen der Unterlage, so daß man von einem "Obenkollektor"-Bauelement sprechen kann.
Der Quelltransistor weist einen verhältnismäßig hohen Verstärkungsgrad auf und ist in der Lage, Träger unter hohem Wirkungsgrad in die Basiszone des Schalttransistors zu in-
509840/0781
jizieren. Der Quelltransistorstromverstärkungsgrad ist bei der hier betrachteten Ausführungsform verhältnismäßig hoch, wobei die Betawerte zwischen 40 und 250 betragen können. Vermittels einer Speisespannung zwischen 0,6 und 0,8 Volt werden Logikpegel von angenähert 0,7 bzw. 0,02 Volt erhalten. Zur Anpassung der Obenkollektor-Logikpegel an TTL-, MOS- oder CML-Logikpegel können herkömmliche Ausgangsbauelemente eingesetzt werden.
Figur 1A zeigt eine erste Ausführungsform des erfindungsgemäß vorgeschlagenen Obenkollektor-Halbleiterbauelements. Eine η Unterlage 11 weist auf ihrer Hauptfläche 12 eine p-Schicht 13 auf, die wiederum eine im wesentlichen zur Hauptfläche 12 parallele, planare Oberfläche 14 aufweist. Ein η Isolationsring 16 erstreckt sich von der planaren Oberfläche 14 durch die Schicht 13 hindurch bis in Berührung mit der Hauptfläche 12 und gibt daher eine isolierte p-Zone 17 vor. In der p-Zone 17 sind in einem gegenseitigen Abstand n-Zonen 18, 21 und 22 ausgebildet, welche bis zur Oberfläche 14 reichen, wobei ein Teil der Zone 18 den Isolationsring 16 überlagert und somit mit diesem in Kontakt steht. Eine p-Zone 19 ist ganz innerhalb der n-Zone 18 ausgebildet und reicht bis zur Oberfläche 14. η Kontaktzonen 23 und 24 sind innerhalb der n-Zonen 21 und 22 ausgebildet, ebenfalls zur Oberfläche 14 geführt und bilden Kontakte für die n-Zonen 21 und 22. Eine in einem bestimmten Muster auf der Oberfläche 14 ausgebildete Metallschicht bildet Metallkontakte für die freiliegenden Teile der Zonen 26, 27 und 28. Außerdem sind Metallkontakte an den freiliegenden Stellen der η Kontaktzonen 23 und 24 ausgebildet.
In Fig. 1B ist das Ersatzschaltbild für das Halbleiterbauelement von Fig. 1A dargestellt, wobei die mit einem Beistrich versehenen gleichen Bezugszeichen jeweils die elektrischen Schaltungsäquivalente für das Bauelement von Fig.1A
509840/0781
bezeichnen. So entspricht beispielsweise die Unterlage 11 einem entsprechenden Schaltungselement 11' im Ersatzschaltbild. Das Halbleiterbauelement von Fig. 1A läßt sich durch schrittweise Ausbildung der einzelnen Zonen in der beschriebenen Reihenfolge herstellen, wobei die nachfolgend beschriebenen ,Verfahrensschritte ausgeführt werden.
Vor Beschreibung der weiteren Ausführungsformen des Obenkoilektor-Halbleiterbauelements sei hier kurz auf den Injektionslogikmechanisiuus anhand des in den Fig. 1A und 1B dargestellten Obenkollektor-Bauelements eingegangen. Der pnp-Queiltransistor umfaßt die p-Emitterzone 19, die n-Basiszone 18 und die p-Zone 17, welche als Kollektor dient. Der zugeordnete Schalttransistor besteht aus der η Unterlage 11 als Emitter, der p-Zone 17 als Basis (welche mit dem Kollektor des Quelltransistors integral ist) und den n-Zonen 21 und 22 als Mehrfachkollektoren.
Wenn eine typischerweise zwischen 0,6 und 0,8 liefernde Spannungsquelle mit den Klemmen +V und Masse des Bauelements der Fig. 1A und 1B verbunden wirdp fließt ein verhältnismäßig schwacher Basisstrom zwischen den Emitter-Basis-Zonen 19 und 18 und führt aufgrund des verhältnismäßig hohen Stromverstärkungsgrades des Quelltransistors zur Injektion einer großen Anzahl von Trägern in die Zone 17. Obgleich einige Träger zur Emitterzone 11 abwandern, werden die meisten Träger zum Betrieb des Schalttransistors in die Basis 17 injiziert. Das Verhältnis an Trägern, die aktiv in den Basisbereich des Schalttransistors 17 injiziert werden, zu den wenigen, direkt in den Emitter 11 injizierten Trägern entspricht in etwa dem Betawert des pnp-Quelltransistors. Mit anderen Worten, bei einem Betawert 100 wird auf 100 aktiv in den Basisbereich des Schalttransistors injizierte Träger jeweils nur ein Träger in den Emitter 11 injiziert. Mit dieser hochwirkaamen Quelle injizierter Träger spricht der
S0984Q/Q78
Schalttransistor auf Logikpegeleingänge (die im Ersatzschaltbild durch eine zusätzliche Stromquelle dargestellt werden können) in der Eingangsleitung IN (EIN) an, welche mit der p-Zone 17 verbunden ist. Zur Ausbildung einer
logischen UND-Funktiqn sind beispielsweise die Kollektor-Kontaktzonen 24 (C1) mehrerer Halbleiterbauelemente nach
den Fig. 1A und 1B in Parallelschaltung mit der Eingangsleitung IN und damit mit dem Kontakt 27 verbunden. Dieser liegt am Basiseingang einer nachgeschalteten, in gleicher Weise ausgebildeten Inverterstufe. Jede Kollektorzone 22 ist über den Kontakt 24 mit nur einem nachgeschalteten Invertereingang verbunden und muß in der Lage sein, ihren
Speisestrom zu sinken. Daher muß der Stromverstärkungsgrad oder der Betawert des in den Fig. 1A und 1B dargestellten Halbleiterbauelements größer sein als 1. Die Ansprechgeschwindigkeit des Schalttransistors hängt natürlich zu
einem bestimmten Maße von dem Pegel an Trägern ab, die in den als Basis des Schalttransistors verwendeten Teil der
Zone 17 injiziert werden.
Herkömmliche laterale pnp-Transistorstromquellen mit niedrigen Betawerten von nur 4 bis 6 können zwar noch Injektion aufweisen, wobei jedoch der Gesamtwirkungsgrad des Halbleiterbauelements leidet. Für das Halbleiterbauelement der Fig. 1A und 1B ist der pnp-Quellelement-Stromverstärkungsgrad maßgeblich für den Leistungswirkungsgrad. In der Praxis kommt es vor, daß die Arbeitsgeschwindigkeit des Schalttransistors nicht immer das vordringlichste Kriterium bei Auslegung des Transistors ist. Bei mittlerem Stromverstärkungsgrad des Schalttransistors kann ein ziemlich hoher
Stromverstärkungsgrad des Quelltransistors erforderlich sein, um die bei extrem niedrigen Leistungen erforderliche hohe Leistungswirksamkeit zu erzielen. Mit den hier beschriebenen und dargestellten Obenkollektor-Halbleiterbauelementen lassen sich hohe Quelltransistor-Betawerte zwischen 40 und
509840/0781
250 erzielen, wobei ggf. eine Verringerung der Arbeitsgeschwindigkeit der Schaltelemente in Kauf genommen werden muß, um für das ganze Halbleiterbauelement eine hohe Leistungswirksamkeit zu erzielen.
Bei der in Fig. 2A dargestellten Ausführungsform des Obenkollektor-Halbleiterbauelements weist eine ρ Unterlage 31 eine Hauptfläche 32 auf, auf welcher eine n-Schicht 33 mit einer zur Hauptfläche 32 parallelen, planaren Oberfläche 34 ausgebildet ist. Ein ρ Isolationsring 36 erstreckt sich von der Oberfläche 34 durch die Schicht 33 hindurch bis in Kontakt mit der Hauptfläche 32 und gibt daher eine isolierte n-Zone 37 vor. In der n-Zone 37 sind in einem gegenseitigen Abstand p-Zonen 38, 41 und 42 ausgebildet und bis zur Oberfläche 34 geführt, wobei ein Teil der p-Zone 38 in den Isolationsring 36 hineinreicht,, diesen überlagert und somit in Kontakt mit diesem steht. Eine η Zone 39 ist völlig innerhalb der p-Zone 38 ausgebildet und reicht zur Oberfläche 34. Eine gleichzeitig ausgebildete η Kontaktzone 43 ist in der Schicht 33 ausgebildet und reicht zur Oberfläche 34. Auf der planaren Oberfläche 34 ist in an sich bekannter Weise eine Metallschicht in einem bestimmten Muster ausgebildet und bildet Kontakte zu den an der Oberfläche 34 freiliegenden Zonen.
Figur 2B zeigt das elektrische Ersatzschaltbild für das Halbleiterbauelement von Fig. 2A, wobei auch hier die mit einem Beistrich versehenen Zahlen entsprechende Schaltungselemente für die vorstehend beschriebenen Zonen in Fig. 2A darstellen. Die Unterlage 31 entspricht beispielsweise dem Schaltelement 31', bei dem es sich um den Emitter des pnp-Bauelements von Fig. 2B handeln kann. Die Herstellung des in Fig. 2A dargestellten Halbleiterbauelements erfolgt durch schrittweise Ausbildung der einzelnen Zonen in der vorstehend beschriebenen Reihenfolge. Die einzelnen Verfahrensschritte zur Herstellung des Obenkollektor-Halbleiter-
5 0 9 8 4 0/0781
bauelements sind weiter unten beschrieben.
Das in Fig. 3 dargestellte Halbleiterbauelement ist ähnlich beschaffen wie das von Fig. 2A. Es weist einen V-nutförmigen Isolationsring 58 auf, welcher dem Isolationsring 36 von Fig. 2A entspricht. Die ρ Unterlage 51 weist eine Hauptfläche 52 auf, auf welcher eine n-Schicht 53 mit einer planaren Oberfläche 54 ausgebildet ist. Auf die Oberfläche 54 wird dann in üblicher Weise eine Maskierung wie z.B. eine Siliziumdioxidschicht mit Fenstern aufgebracht. Vermittels eines anisotropen Ätzmittels werden die nicht durch die Maskierung abgedeckten Bereiche der Oberfläche 54 weggeätzt, bis eine V-Nut 56 entsteht, die eine isolierte Zone
57 vorgibt. In der isolierten Zone 57 werden in einem gegenseitigen Abstand p-Zonen 59, 61 und 62 ausgebildet, welche bis zur Oberfläche 54 reichen. Gleichzeitig wird in den V-Nuten 56 eine zur Isolierung dienende p-Zone 58 ausgebildet. Ein Teil der p-Zone 62 überlagert den p-Isolationsring
58 an der Oberfläche 54. Als nächstes wird in der p-Zone 62 eine bis zur Oberfläche 54 reichende η Zone 63 ausgebildet. Gleichzeitig damit wird in der isolierten Zone 57 eine bis zur Oberfläche 54 reichende η Zone 66 ausgebildet. Anschließend wird ein metallisches Kontaktmuster auf die an der Oberfläche 54 freiliegenden Zonen aufgebracht. Die Herstellung des Bauelements von Fig. 3 erfolgt in der vorstehend beschriebenen Reihenfolge. Der Aufbau kann jedoch auch dem des Bauelements von Fig. 1A entsprechen, indem anstelle von n-Fremdstoffen p-Fremdstoffe verwendet und η Kontaktzonen für die Kontakte mit den η-Zonen ausgebildet werden. Die Herstellungsschritte sind im einzelnen weiter unten anhand Fig. 4 beschrieben.
Die in Fig. 3A dargestellte Ausführungsform besteht aus einer P+ Halbleiterunterlage 71 mit einer Hauptfläche 72, auf welcher eine n-Schicht 73 mit einer sur Hauptfläche 72 parallelen, planaren Oberfläche 74 ausgebildet ist. Die V-för-
509840/0781
- ΊΟ -
mige Isolationsnut 76 wird durch selektives isotropes Ausätzen der planaren Oberfläche 74 hergestellt. Die V-förmigen Isolationsnuten 76 gehen von der Oberfläche 74 aus, erstrecken sich durch die Schicht 73 und berühren die Unterlage 71 an der Hauptfläche 12, so daß eine isolierte n-Zone 77 gebildet ist. In den Wänden der V-förmigen Isolationsnuten 76 sind V-förmige p-Zonen 78 ausgebildet, wobei ganz innerhalb der p-Zone 78 außerdem eine bis zu den freiliegenden Wänden der Isolationsnuten 76 durchgeführte η Zone 79 ausgebildet ist. Eine η Kontaktzone 83 wird gleichzeitig mit der η Zone 79 ausgebildet. Weiterhin werden Metallkontakte aufgebracht und an der freiliegenden Oberfläche 74 in Berührung mit den einzelnen Zonen, sowie mit der η Zone 79 gebracht.
Der Herstellungsgang für die Halbleiterbauelemente der Fig. 3 und 3A ist in den Figuren 4A-G dargestellt. Bei herkömmlicher Ausbildung einer geringdotierten n-Epitaxialschicht auf der hochdotierten ρ Unterlage (wie bei den Fig. 1A und 2A) wird an der Grenzfläche zwischen Unterlage und Epitaxialschicht ein niedriger Dotierungsgradient erhalten. Dieser wird verursacht durch Ausfiffundieren von Fremdstoffen aus der ρ Unterlage und Selbstdotieren des für die Epitaxialschicht üblicherweise verwendeten Gases. In Fig. 4A ist ein zusätzlicher Verfahrensschritt dargestellt, bei dem Akzeptorionen, im hier betrachteten Fall zur p-Leitfähigkeit führende Fremdstoffe, innerhalb einer leichtdotierten p-Unterlage in hoher Konsentration unter die Oberfläche implantiert werden» Wie weiter unten ausgeführt, wandert die implantierte Zone und bildet einen abrupten übergang mit einem hohen Dotierungsgradienten. Daher zeigt das Bauelement ausgezeichnete Löcherinjektion und pnp-Emitterwirksamkeit. Ausgehend von einer p-Unterlag@ 51 lait einer Hauptfläche 52 erfolgt an der Hauptfliehe 52 eine Ionenimplantation, durch welche innerhalb der Unterlage 51 in Mähe der Hauptfläche
S03840/0781
eine p+ Zone 51a ausgebildet wird, deren Abstand von der Hauptfläche 52 angenähert 0,5 μΐη betragen kann. Dieser Verfahrensschritt dient zur Erzielung einer hohen Emitterwirksamkeit und kann in Fortfall kommen, wenn die Unterlage
51 bereits in ausreichendem Maße als Emitter oder Quelle für eine bestimmte Anwendung wirkt.
Entsprechend Fig. 4B wird als nächstes auf die Hauptfläche
52 eine n-Schicht 53, beispielsweise vermittels eines herkömmlichen Epitaxialverfahrens aufgebracht. Diese Schicht
53 weist eine im wesentlichen zur Hauptfläche 52 parallele, planare Oberfläche 54 auf. Dann wird eine beispielsweise aus Siliziumdioxid bestehende Maskierungsschicht 54a an der Oberfläche 54 ausgebildet und mit Fenstern 56a versehen, durch die hindurch Bereiche der Oberfläche 54 freiliegen. Durch die Fenster wird dann ein anisotropes Ätzmittels während einer ausreichend langen Zeit zur Einwirkung gebracht, so daß V-Nuten 56 entstehen, welche von der Oberfläche 54 ausgehen und durch die Schicht 53 hindurch verlaufen, wobei der Scheitel der V-Nut 56 innerhalb der Unterlage 51 gegen die Hauptfläche 52 stößt. Der Neigungswinkel der Nutseitenwände läßt sich auf bekannte Weise vermittels des verwendeten anisotropen Ätzmittels vorgeben und kann beispielsweise in bezug auf die plan-are Oberfläche 54 angenähert 70° betragen .
Durch öffnungen in der Maskierungsschicht 54a werden Teile der oberen Oberfläche 54 freigelegt. In den freiliegenden Bereichen der Oberfläche 54 werden dann p-Leitfähigkeit vorgebende Fremdstoffe ausgebildet, so daß ein p-Isolationsring 58 und in gegenseitigen Abständen p-Zonen 59, 61 und in der Oberfläche 54 erhalten werden. Die Zone 62 überlagert dabei den Isolationsring 58 und steht mit diesem in Kontakt. Aufgrund der bei der Herstellung auftretenden hohen Temperaturen wandert die p+ Zone 51a durch die Oberfläche hindurch.
509840/078 1
Entsprechend Fig. 4D wird ein herkömmlicher Maskierungsschritt ausgeführt, um einen Teil der oberen Oberfläche der Zone 62 freizulegen. Durch die Maskierung hindurch wird ganz innerhalb der p-Zone 62 eine bis zur Oberfläche 54 reichende η Zone 64 ausgebildet. An dieser Stelle muß darauf hingewiesen werden, daß sich die ρ Zone 51a aufgrund der Hochtemperaturbehandlung zur Grenzfläche zwischen der isolierten n-Zone 57 und der Unterlage 51 verlagert hat. Nach Entfernen der Maskierungsschicht wird entsprechend Fig.3 in der Oberfläche 54 der Zone 57 eine η Zone ausgebildet. Weiterhin werden auf der Oberfläche 54 in Kontakt mit der freiliegenden oberen Oberfläche der einzelnen Zonen des Obenkollektor-Halbleiterbauelements stehende Metallkontakte ausgebildet.
Das in Fig. 3A dargestellte Bauelement wird nach den in den Fig. 4A und 4E-G dargestellten Verfahrenssehritten hergestellt. Auch dabei kann der in Fig. 4A angedeutete Ionenimplantierungsschritt zur Anwendung gelangen. In einer p-ünterlage 71 mit einer Hauptfläche 72 werden ρ Leitfähigkeit vorgebende Fremdstoffe durch Ionenimplantation an der Oberfläche 72 dazu benutzt, um innerhalb der Unterlage 71 unmittelbar unterhalb der Oberfläche eine ρ Zone 71a auszubilden. Als nächstes wird beispielsweise vermittels eines herkömmlichen Epitaxialverfahrens auf der Hauptfläche 72 eine Schicht 73 mit einer zur Hauptfläche 72 parallelen, planaren Oberfläche 74 ausgebildet.
Vermittels herkömmlicher Maskierungstechniken wird auf der Oberfläche 74 eine Maskierungsschicht 74a mit Öffnungen 76a hergestellt, durch welche hindurch Teile der Oberfläche 74 freiliegen. Mit einem anisotropen Ätzmittel werden die freiliegenden Oberflächenbereiche so lange ausgeätzt, bis V-förmige Nuten 76 erhalten werden, die von der Oberfläche 74 ausgehen und sich durch die Schicht 73 hindurch bis zur Oberfläche 72 der Unterlage 71 erstrecken. Auch hier kann der
509840/0781
Neigungswinkel der V-förmigen Nuten angenähert 70° in bezug auf die Oberflächen 74 und 72 betragen.. Vermittels des Ätzverfahrens lassen sich V-förmige Nuten erhalten, deren Scheitel in die Unterlage 71 hineinreicht.
Entsprechend Fig. 4F werden die V-förmigen Isolationsnuten 76 und Teile der Oberfläche 74 freigelegt, so daß in der isolierten n-Zone 77 bis zur Oberfläche 74 reichende p-Zonen 81 und 82 ausgebildet werden können. Gleichzeitig werden in den freiliegenden Wänden der V-förmigen Isolationsnuten p-Isolationszonen 78 ausgebildet. Auch hier muß wiederum darauf hingewiesen werden, daß sich die ρ Zone 71a aufgrund der Hochtemperaturbehandlung zum Grenzbereich zwischen n-Zone 77 und p-ünterlage 71 verlagert hat.
Durch einen weiteren Maskierungsschritt werden dann η Zonen 79, beispielsweise durch Diffusion, in den Wänden der V-förmigen Isolationsnuten 76 ausgebildet. Dieser Verfahrensschritt ist in Fig. 4G dargestellt. Die ρ Zone 71a ist in diesem Zeitpunkt über den Grenzbereich zwischen n-Zone 77 und Unterlage 71 hinweggewandert. Die in Fig. 3A dargestellte η Kontaktzone 83 wird in der freiliegenden Oberfläche 74 gleichzeitig mit den η Zonen 79 ausgebildet. Die an der Oberfläche 74 freiliegenden Bereiche der einzelnen Zonen und die η Zone 79 werden dann mit Metallkontakten versehen.
Das in Fig. 5A dargestellte Halbleiterbauelement weist Schottky-Kontaktkollektoren auf. Die Ersatzschaltung für dieses Bauelement ist in Fig. 5B dargestellt. Eine ρ Unterlage 91 weist eine Hauptfläche 92 auf, auf welcher eine n-Schicht 93 mit einer zur Hauptfläche 92 parallelen, planaren Oberfläche 94 ausgebildet ist. Ein V-nutförmiger Isolationsring 96 geht von der Oberfläche 94 aus, erstreckt sich durch die n-Schicht 93 und ragt mit seinem Scheitel durch die Oberfläche 92 hindurch in die Unterlage 91 hinein.
509840/0781
In den freiliegenden Wänden der V-Nut 96 ist eine p-Zone 98 ausgebildet, und eine n-Zone 99 ist völlig in die p-Zone 98 eingebettet und bis zu den freiliegenden Nutenwänden geführt. Gleichzeitig wird in der Zone 97 eine bis zur Oberfläche 94 durchgeführte η Kontaktzone 101 ausgebildet. Die Zone 97 wird mit in gegenseitigen Abständen angeordneten Schottky-Metallkontakten versehen, welche Schottky-Metallkollektoren bilden. An den Grenzflächen 104 und 107 zwischen den Metallkontakten 103 und 106 und der Oberfläche 94 können Schottkyzonen 104 und 107 ausgebildet werden.
Die einzelnen Verfahrensschritte bei der Herstellung des Schottky-Halbleiterbauelements sind in den Fig. 5C - 5H dargestellt. Wie aus Fig. 5C ersichtlich, kann das Schottky-Bauelement mit einer "begrabenen" ρ Zone 91a versehen werden, um eine höhere Emitterwirksamkeit zu erzielen. Die Ausbildung dieser ρ Zone 91a erfolgt durch Ionenimplantation von p-Leitfähigkeit vorgebendem Fremdstoff in die Unterlage 91 an der Hauptfläche 92. Entsprechend Fig. 5D wird dann eine n-Schicht 93 auf der Hauptfläche 92 ausgebildet. Die n-Schicht 93 weist eine parallel zur Hauptfläche 92 verlaufende planare Oberfläche 94 auf. Vermittels eines herkömmlichen Maskierungsschritts wie z.B. durch Ausbildung einer Siliziumdioxidschicht 94a auf der Oberfläche 94 und Ausbildung von Fenstern 96a in dieser Schicht werden Bereiche der Oberfläche 94 freigelegt. Die freigelegten Bereiche der Oberfläche 94 werden anschließend vermitteis eines anisotropen Ätzmittels so lange ausgeätzt, bis von der Oberfläche 94 ausgehende und durch die. Schicht 93 hindurchgehende V-Nuten ausgebildet sind, deren Scheitel durch die Oberfläche 92 hindurch in die Unterlage 91 vorsteht.
Zur Ausbildung einer p-Zone 98 werden dann entsprechend Fig.5E p-Leitfähigkeit vorgebende Fremdstoffe in den freiliegenden Wänden der V-Nuten ausgebildet. Zur Ausbildung der p-Zonen
0 9840/0781
98 kann die zum Ätzen verwendete Maskierung verwendet werden. Stattdessen kann die Ätzmaskierung auch abgelöst und durch eine neue, vor Ausbildung der p-Zonen 98 auf der Oberfläche 94 aufgebrachte Maskierung ersetzt werden. An dieser Stelle sei darauf hingewiesen/ daß sich die ρ Zone 91a aufgrund der Hochtemperaturbehandlung weiter verlagert und die den übergang zwischen Zone 97 und Unterlage 91 bildende Hauptfläche 92 durchsetzt hat. Entsprechend Fig. 5F wird dann in der p-Zone 98 eine bis zu den freiliegenden Wänden der V-Nut durchgeführte n-Zone 99 ausgebildet. Die Ausbildung dieser Zone kann durch anschließende Diffusion erfolgen, wobei die zuvor zur Ausbildung der p-Zone 98 dienende Maskierung verwendet werden kann. Auch bei dieser Hochtemperaturbehandlung verlagert sich die ρ Zone 91a wiederum und bildet nunmehr den übergang zwischen Zone 97 und Unterlage 91 .
Gleichzeitig mit der Ausbildung der Zone 99 wird in der Maskierungssschicht 96a ein Fenster ausgeschnitten. Der η Fremdstoff wird in die n-Zone 97 eindiffundiert und bildet die bis zur Oberfläche 94 reichende Zone 101.
In einer Maskierungs- oder Passivierungsschicht werden dann entsprechend Fig. 5H in gegenseitigen Abständen Fenster für Schottky-Metall-Halbleiter-Kontakte 103 und 106 ausgebildet, welche an den Grenzflächen 104 und 107 in Kontakt mit der Zone 97 stehen. Gleichzeitig werden Metallkontakte 108 und 109 für die n+ Zonen 101 und 102 ausgebildet.
Die in den Fig. 6A-C dargestellte Ausführungsform ist ähnlich der von Fig. 2A7 mit der Ausnahme, daß die Zone 138 in den Fig. 6A-C einen Abstand von der Isolationszone 136 aufweist, wobei zwischen der Zone 138 und der Isolationszone 136 eine Widerstandszone 140 ausgebildet ist. Aufgrund des gesteigerten Basiswiderstands in Kombination mit dem Quelltransistor verhältnismäßig hohen Verstärkungsgrads ist
50 9 840/0781
die Leistungsaufnahme noch geringer, wobei der Leckstromweg durch den Quelltransistor verringert ist. Das in Fig. 6B dargestellte Halbleiterbauelement liefert hochwirksame Trägerinjektion im zugeordneten Mehrfachkollektor-Schalttransistor. Entsprechend Fig. 6A können noch zusätzliche Kollektoren vorgesehen sein.
In den Fig. 7 A und 7B ist der Aufbau bzw. das Ersatzschaltbild eines Vierschicht-Halbleiterbauelements dargestellt, das als gesteuerter Siliziumgleichrichter Verwendet werden kann. Bei diesem Bauelement können Isolationswände 166 entsprechend Fig. 2A oder V-nutförmige Isolationsnuten und in einem gegenseitigen Abstand angeordnete p-Zonen 171 und 172, die bis zur Oberfläche 164 reichen, in der Isolationszone 167 ausgebildet sein. Als nächstes wird in der p-Zone 171 eine bis zur Oberfläche 164 reichende η Zone 169 ausgebildet. Gleichzeitig damit erfolgt die Ausbildung einer bis zur Oberfläche 164 reichenden η Zone 168 innerhalb der Zone 167. Die verschiedenen Zonen werden dann mit Metallkontakten versehen, durch welche das Bauelement mit einer äußeren Schaltung verbunden werden kann. Der Kontakt zur Isolationszone 167 bildet die Steuerelektrode für den gesteuerten Gleichrichter.
In den Fig. 8A und 8B ist ein isoliertes Obenkollektor-pnp-Bauelement dargestellt, das in der vorstehend beschriebenen Weise isoliert ist und innerhalb der Zone 177 bis zur Oberfläche 174 reichende, in einem gegenseitigen Abstand ausgebildete p-Zonen 181 und 182 aufweist, welche symmetrisch in die Zone 177 eingesetzt sein können. Beide p-Zonen 181 und 182 können wahlweise als Emitter oder Kollektor benutzt werden. In der Zone 177 ist eine bis zur Oberfläche 174 reichende Kontakt-n Zone 183 ausgebildet, welche einen Basiskontakt für das bipolare Bauelement bildet.
S0984Ö/0781
In den Fig. 9A und 9B ist ein isoliertes pnp-Bauelement bzw. das entsprechende Ersatzschaltbild dargestellt. In diesem Bauelement sind die vorstehend beschriebenen Isolierungen mit einer η-Schicht kombiniert. Eine innerhalb der Zone 187 ausgebildete und bis zur Oberfläche 184 reichende p-Zone 191 bildet die Basiszone des Bauelements. Ganz innerhalb der Zone 191 sind bis zur Oberfläche 184 reichende, in einem gegenseitigen Abstand angeordnete η Zonen 192 und 193 ausgebildet. Die Zonen 192 und 193 können symmetrisch in die p-Zone 191 eingesetzt sein, so daß bei dem Bauelement entweder Zone 192 oder Zone 193 als Emitter oder Kollektor des Bauelements verwendet werden kann. Die freiliegenden Bereiche der einzelnen Zonen sind mit Kontakten zum Anschluß des bipolaren Bauelements versehen.
Alle Ausführungsformen des erfindungsgemäß vorgeschlagenen Obenkollektor-Bauelements weisen eine höhere Leistung auf und lassen sich für integrierte Injektionslogikschaltungen verwenden, die mit geringerer Leistung betrieben werden. Die Bauelemente sind insbesondere für Logikschaltungen hoher Packungsdichte geeignet, welche mit verhältnismäßig hoher Arbeitsgeschwindigkeit und wesentlich verringerter Leistung betrieben werden.
- Patentansprüche: -
509840/0781

Claims (1)

  1. Patentansprüche :
    Halbleiterbauelement mit einer eine Hauptfläche aufweisenden Halbleiterunterlage eines Leitfähigkeitstyps, gekennzeichnet durch eine auf der Hauptfläche (12, 32, 52, 72, 92) angeordnete Schicht (13, 33,
    53, 73, 93) entgegengesetzter Leitfähigkeit mit einer zur Hauptfläche parallelen, planaren Oberfläche (14, 34,
    54, 74, 94), zwei in der Schicht in einem gegenseitigen Abstand angeordnete Kollektorzonen (21, 22), eine in der Schicht in einem Abstand von den beiden Kollektorzonen angeordnete und bis zu einer freien Oberfläche der Schicht geführte dritte Zone (18) vom ersten Leitfähigkeitstyp, eine innerhalb der dritten Zone ausgebildete vierte Zone (19) vom entgegengesetzten Leitfähigkeitstyp, die ebenfalls bis zu einer freien Oberfläche der Schicht durchgeführt ist, wobei die Schicht, dritte und vierte Zone die entsprechenden Zonen eines Quelltransistors, der sich aus einer Zone entgegengesetzter Leitfähigkeit, einer Zone von erstgenannter Leitfähigkeit und einer Zone entgegengesetzter Leitfähigkeit zusammensetzt, bilden, die Unterlage, die Schicht, erste und zweite Zone die entsprechenden Zonen eines Schalttransistors, der sich aus einer Zone erstgenannter Leitfähigkeit, einer Zone entgegengesetzter Leitfähigkeit und einer Zone erstgenannter Leitfähigkeit zusammensetzt, bilden, und erste und zweite Zone Mehrfachkollektoren bilden.
    2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß im Grenzbereich zwischen der Hauptfläche (12), der Unterlage (11) und der Schicht (13) eine die erste und die zweite Kollektorzone unterlagernde hochdotierte Zone (51a, 71a, 91a) vom entgegengesetzten Leitfähigkeitstyp ausgebildet ist.
    509840/0781
    3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Verbindung der Zonen mit einer äußeren
    Schaltung dienende Kontaktzonen (23 - 28, 43, 83, 183)
    vorgesehen sind.
    4. Bauelement nach Anspruch 3, dadurch gekennzeichnet, daß der gemeinsame Emitterstromverstärkungsgrad des Quelltransistors im Vergleich zu dem gemeinsamen Emitterstromverstärkungsgrad des Schalttransistors verhältnismäßig hoch eingestellt ist.
    5. Bauelement nach Anspruch 4, dadurch gekennzeichnet, daß der gemeinsame Emxtterstromverstärkungsgrad des Quelltransistors auf einen zwischen 40 und 150 betragenden
    Wert eingestellt ist.
    6. Bauelement nach Anspruch 3, dadurch gekennzeichnet, daß es von einem von der planaren Oberfläche (14, 34, 54,
    74, 94) ausgehenden und durch die Schicht durchgeführten Isolationsring entgegengesetzter Leitfähigkeit (16, 36, 56, 76, 96) umgeben ist.
    7. Bauelement nach Anspruch 6, dadurch gekennzeichnet, daß der Isolationsring aus einer V-förmigen Nut mit in bezug auf die planare Oberfläche nach unten und innen zusammenlaufenden Seitenwänden besteht, der Scheitel der V-förmigen Nut einen Teil der Unterlage freilegt und die Wände der V-förmigen Nut eine Zone entgegengesetzter Leitfähigkeit (79) aufweisen.
    ε. Bauelement nach Anspruch 6, dadurch gekennzeichnet, daß die dritte Zone und der Isolationsring unmittelbar verbunden sind und sich gegenseitig überlagern.
    509840/0781
    9. Bauelement nach Anspruch 6, dadurch gekennzeichnet', daß die dritte Zone und der Isolationsring vermittels einer in der Schicht ausgebildeten zusätzlichen Widerstandszone (140) miteinander verbunden sind.
    10. Bauelement nach Anspruch 3, dadurch gekennzeichnet, daß eine von der planaren Oberfläche ausgehende V-förmige Nut durch die Schicht bis zur Unterlage durchgeführt ist und in bezug auf die planare Oberfläche nach unten und innen zusammenlaufende Seitenwände aufweist, wobei die in den freiliegenden Wänden der Nut ausgebildete dritte Zone von entgegengesetzter Leitfähigkeit ist und die in der dritten Zone ausgebildete vierte Zone die erstgenannte Leitfähigkeit aufweist und bis zu einer freiliegenden Wand der Nut durchgeführt ist.
    11. Bauelement nach Anspruch 10, dadurch gekennzeichnet, daß die Kontaktzonen in ohmschem Kontakt mit den Zonen stehen und erste und zweite Zone innerhalb der Schicht ausgebildet und bis zur planaren Oberfläche durchgeführt sind.
    12. Bauelement nach Anspruch 10, dadurch gekennzeichnet, daß erste und zweite Zone mit Schottky-Metallkontakten (103, 106), und dritte und vierte Zone, die Schicht und die Unterlage mit ohmschen Kontakten versehen sind.
    13. Bauelement nach Anspruch 6, 11 oder 12, dadurch gekennzeichnet, daß die Zonen vom ersten Leitfähigkeitstyp η-Leitfähigkeit, und die Zonen entgegengesetzter Leitfähigkeit p-Leitfähigkeit aufweisen.
    14. Bauelement nach Anspruch 6, 11 oder 12, dadurch gekennzeichnet, daß die Zonen vom ersten Leitfähigkeitstyp p-Leitfähigkeit, und die Zonen entgegengesetzter Leitfähigkeit η-Leitfähigkeit aufweisen.
    509840/0781
    15. Halbleiterbauelement, bestehend aus einer Halbleiterunterlage eines Leitfähigkeitstyps mit einer planaren Oberfläche und einer in der Unterlage ausgebildeten, bis zur Oberfläche durchgeführten ersten Zone entgegengesetzter Leitfähigkeit, gekennzeichnet durch in der ersten Zone in einem gegenseitigen Abstand angeordnete zweite und dritte Kollektorzonen, eine in der ersten Zone ausgebildete, einen Teil der ersten Zone und die Unterlage überlagernde, einen Abstand von erster und zweiter Zone aufweisende und bis zur planaren Oberfläche durchgeführte vierte Zone vom erstgenannten Leitfähigkeitstyp und durch eine ganz innerhalb der vierten Zone ausgebildete und bis zur Oberfläche reichende fünfte Zone vom entgegengesetzten Leitfähigkeitstyp.
    16. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, daß die verschiedenen Zonen und die Unterlage mit zum Anschluß an eine äußere Schaltung dienenden Kontaktbereichen versehen sind.
    17. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, daß die Zonen vom ersten Leitfähigkeitstyp n-Leitfähigkeit, und die Zonen entgegengesetzter Leitfähigkeit p-Leitfähigkeit aufweisen.
    18. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, daß die Zonen vom ersten Leitfähigkeitstyp p-Leitfähigkeit, und die Zonen entgegengesetzter Leitfähigkeit n-Leitfähigkeit aufweisen.
    19. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, daß zweite und dritte Zone mit Schottky-Metallkontakten, und erste, vierte und fünfte Zone und die Unterlage mit ohmschen Kontakten versehen sind.
    509840/0781
    20. Verfahren zur Herstellung eines Halbleiterbauelements nach einem oder mehreren der Ansprüche 1 -19, ausgehend von einer Halbleiterunterlage von einem Leitfähigkeitstyp mit einer Hauptfläche, dadurch gekennzeichnet , daß auf der Hauptfläche (12, 32, 52, 72, 92) eine Halbleiterschicht (13, 33, 53, 73, 93) entgegengesetzter !leitfähigkeit mit einer zur Hauptfläche parallelen, planaren Oberfläche (14, 34, 54, 74, 94) , in der Halbleiterschicht in einem gegenseitigen Abstand zwei Kollektorzonen (21, 22), sowie in einem "Abstand von erster und zweiter Zone eine bis zu einer freiliegenden Oberfläche der Schicht durchgeführte dritte Zone (18) vom ersten Leitfähigkeitstyp, innerhalb der dritten Zone eine bis zu einer freiliegenden Oberfläche der Schicht durchgeführte vierte Zone (19) vom entgegengesetzten Leitfähigkeitstyp und zur Verbindung mit einer äußeren Schaltung dienende Kontaktzonen (23 - 28) ausgebildet werden.
    21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß vor Ausbildung der Schicht auf der Hauptfläche innerhalb der Unterlage in einem Abstand von der Hauptfläche eine verhältnismäßig hochdotierte Schicht entgegengesetzter Leitfähigkeit (51a, 71a, 91a) ausgebildet wird, welche sich bei den anschließenden Verfahrensschritten zum Grenzbereich zwischen Schicht und Unterlage verlagert.
    22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß ein von der planaren Oberfläche durch die Schicht bis zur Unterlage durchgeführter Isolationsring (16, 36, 56, 76, 96) ausgebildet wird.
    23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß zur Ausbildung des Isolationsrings in bezug auf die planare Oberfläche eine nach unten zusammenlaufende, die Unterlage freilegende V-Förmige Nut und in den Wänden
    509840/0781
    der Nut eine Zone entgegengesetzter Leitfähigkeit ausgebildet wird.
    24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die vierte Zone vom ersten Leitfähigkeitstyp in den
    freiliegenden Wänden der V-förmigen Nut und innerhalb
    der dritten Zone ausgebildet wird.
    25. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß zur Ausbildung der Kontaktzonen ohmsehe Kontakte auf
    den freiliegenden Oberflächen der Zonen ausgebildet
    werden.
    26. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß zur Ausbildung der Kontaktzonen Schottky-MetalIkontakte auf der ersten und der zweiten Zone, und ohmsche Kontakte auf der dritten und vierten Zone, der Schicht und der Unterlage ausgebildet werden.
    509840/0781
DE2512737A 1974-03-26 1975-03-22 Halbleiterbauelement mit einer integrierten Logikschaltung Expired DE2512737C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US45478974A 1974-03-26 1974-03-26

Publications (2)

Publication Number Publication Date
DE2512737A1 true DE2512737A1 (de) 1975-10-02
DE2512737C2 DE2512737C2 (de) 1983-08-04

Family

ID=23806089

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2512737A Expired DE2512737C2 (de) 1974-03-26 1975-03-22 Halbleiterbauelement mit einer integrierten Logikschaltung

Country Status (6)

Country Link
US (1) US4160988A (de)
JP (2) JPS5415753B2 (de)
CA (1) CA1038085A (de)
DE (1) DE2512737C2 (de)
GB (2) GB1507299A (de)
NL (1) NL181829C (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2655917A1 (de) * 1975-12-09 1977-06-16 Zaidan Hojin Handotai Kenkyu Integrierte schaltung
US4054900A (en) * 1974-12-27 1977-10-18 Tokyo Shibaura Electric Co., Ltd. I.I.L. with region connecting base of double diffused injector to substrate/emitter of switching transistor
US4058419A (en) * 1974-12-27 1977-11-15 Tokyo Shibaura Electric, Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4119998A (en) * 1974-12-27 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic with both grid and internal double-diffused injectors
US4131806A (en) * 1975-07-07 1978-12-26 Siemens Aktiengesellschaft I.I.L. with injector base resistor and schottky clamp
US4459606A (en) * 1974-12-27 1984-07-10 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic semiconductor devices
EP0198383A2 (de) * 1985-04-08 1986-10-22 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiteranordnung für die integrierte Injektionslogik und nach diesem Verfahren hergestellte Halbleiteranordung

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7413264A (nl) * 1974-10-09 1976-04-13 Philips Nv Geintegreerde schakeling.
JPS5182584A (de) * 1974-12-27 1976-07-20 Tokyo Shibaura Electric Co
JPS5547464B2 (de) * 1974-12-27 1980-11-29
JPS5176983A (de) * 1974-12-27 1976-07-03 Tokyo Shibaura Electric Co
JPS5513584B2 (de) * 1974-12-27 1980-04-10
JPS5182578A (de) * 1974-12-27 1976-07-20 Tokyo Shibaura Electric Co
JPS5276887A (en) * 1975-12-22 1977-06-28 Fujitsu Ltd Semiconductor device
GB1580977A (en) * 1976-05-31 1980-12-10 Siemens Ag Schottkytransisitor-logic arrangements
JPS5422783A (en) * 1977-07-22 1979-02-20 Hitachi Ltd Iil semiconductor device and its manufacture
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
US4283236A (en) * 1979-09-19 1981-08-11 Harris Corporation Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping
US4463369A (en) * 1981-06-15 1984-07-31 Rca Integrated circuit overload protection device
FR2523370B1 (fr) * 1982-03-12 1985-12-13 Thomson Csf Transistor pnp fort courant faisant partie d'un circuit integre monolithique
JPH0669101B2 (ja) * 1983-08-25 1994-08-31 松下電子工業株式会社 半導体装置の製造方法
JPS6161441A (ja) * 1984-09-03 1986-03-29 Toshiba Corp 半導体装置の製造方法
US4745085A (en) * 1985-04-08 1988-05-17 Siemens Corporate Research & Support, Inc. Method of making I2 L heterostructure bipolar transistors
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
JPS62289544A (ja) * 1986-06-09 1987-12-16 Daikin Ind Ltd 含フツ素化合物
US5077594A (en) * 1990-03-16 1991-12-31 Motorola, Inc. Integrated high voltage transistors having minimum transistor to transistor crosstalk
TWI316772B (en) * 2005-09-20 2009-11-01 Showa Denko Kk Group iii nitride semiconductor light-emitting device
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) * 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8159856B2 (en) * 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
CN102931238A (zh) * 2011-08-10 2013-02-13 美丽微半导体股份有限公司 具备肖特基能障的定电流半导体元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE205262C (de) *
DE2026778A1 (de) * 1970-06-01 1971-12-16 Siemens Ag Halbleitervierschichtdiode
US3631311A (en) * 1968-03-26 1971-12-28 Telefunken Patent Semiconductor circuit arrangement with integrated base leakage resistance
US3659160A (en) * 1970-02-13 1972-04-25 Texas Instruments Inc Integrated circuit process utilizing orientation dependent silicon etch

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3394037A (en) * 1965-05-28 1968-07-23 Motorola Inc Method of making a semiconductor device by masking and diffusion
US3643235A (en) * 1968-12-30 1972-02-15 Ibm Monolithic semiconductor memory
US3617827A (en) * 1970-03-30 1971-11-02 Albert Schmitz Semiconductor device with complementary transistors
US3611067A (en) * 1970-04-20 1971-10-05 Fairchild Camera Instr Co Complementary npn/pnp structure for monolithic integrated circuits
DE2021824C3 (de) * 1970-05-05 1980-08-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Halbleiterschaltung
NL7107040A (de) * 1971-05-22 1972-11-24
US3790817A (en) * 1972-02-14 1974-02-05 Nat Semiconductor Corp Schottky clamped ttl circuit
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung
DE2262297C2 (de) * 1972-12-20 1985-11-28 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE205262C (de) *
US3631311A (en) * 1968-03-26 1971-12-28 Telefunken Patent Semiconductor circuit arrangement with integrated base leakage resistance
US3659160A (en) * 1970-02-13 1972-04-25 Texas Instruments Inc Integrated circuit process utilizing orientation dependent silicon etch
DE2026778A1 (de) * 1970-06-01 1971-12-16 Siemens Ag Halbleitervierschichtdiode

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Philips technische Rundschau" Bd. 33, 1973/1974 Nr. 3, Seite 82-91 *
"Valvo-Berichte "Band XVIII 1974, Heft 1/2, S. 215-226 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054900A (en) * 1974-12-27 1977-10-18 Tokyo Shibaura Electric Co., Ltd. I.I.L. with region connecting base of double diffused injector to substrate/emitter of switching transistor
US4058419A (en) * 1974-12-27 1977-11-15 Tokyo Shibaura Electric, Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4119998A (en) * 1974-12-27 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic with both grid and internal double-diffused injectors
US4459606A (en) * 1974-12-27 1984-07-10 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic semiconductor devices
US4131806A (en) * 1975-07-07 1978-12-26 Siemens Aktiengesellschaft I.I.L. with injector base resistor and schottky clamp
DE2655917A1 (de) * 1975-12-09 1977-06-16 Zaidan Hojin Handotai Kenkyu Integrierte schaltung
EP0198383A2 (de) * 1985-04-08 1986-10-22 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiteranordnung für die integrierte Injektionslogik und nach diesem Verfahren hergestellte Halbleiteranordung
EP0198383A3 (de) * 1985-04-08 1988-04-06 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiteranordnung für die integrierte Injektionslogik und nach diesem Verfahren hergestellte Halbleiteranordung

Also Published As

Publication number Publication date
US4160988A (en) 1979-07-10
JPS50134386A (de) 1975-10-24
DE2512737C2 (de) 1983-08-04
NL181829C (nl) 1987-11-02
JPS5415753B2 (de) 1979-06-16
GB1507299A (en) 1978-04-12
JPS5538831B2 (de) 1980-10-07
GB1507061A (en) 1978-04-12
NL181829B (nl) 1987-06-01
NL7503550A (nl) 1975-09-30
CA1038085A (en) 1978-09-05
JPS54122985A (en) 1979-09-22

Similar Documents

Publication Publication Date Title
DE2512737A1 (de) Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2610828A1 (de) Thyristor mit passivierter oberflaeche
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE60133707T2 (de) Durchbruchsdiode und verfahren zur herstellung
DE3022122C2 (de)
DE2364752A1 (de) Halbleitervorrichtung
DE2554426C3 (de) Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0000909A1 (de) Lateraler Transistor
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE2136509A1 (de) Halbleitervorrichtung
DE2454561A1 (de) Halbleitervorrichtung
DE3026779C2 (de)
DE3129487C2 (de)

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee